JP3246258B2 - チップサーミスタの製造方法及びチップサーミスタ - Google Patents
チップサーミスタの製造方法及びチップサーミスタInfo
- Publication number
- JP3246258B2 JP3246258B2 JP05880695A JP5880695A JP3246258B2 JP 3246258 B2 JP3246258 B2 JP 3246258B2 JP 05880695 A JP05880695 A JP 05880695A JP 5880695 A JP5880695 A JP 5880695A JP 3246258 B2 JP3246258 B2 JP 3246258B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- sintered body
- chip
- forming
- chip thermistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Resistors (AREA)
- Thermistors And Varistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プリント回路基板など
に表面実装されるチップサーミスタの製造方法に係り、
特に、温度の上昇により抵抗値が減少する負特性サーミ
スタであって、抵抗値や寸法精度のばらつきが少なく、
しかも、機械的強度にも優れたチップサーミスタを歩留
り良く製造する方法と、この方法により製造されたチッ
プサーミスタに関する。
に表面実装されるチップサーミスタの製造方法に係り、
特に、温度の上昇により抵抗値が減少する負特性サーミ
スタであって、抵抗値や寸法精度のばらつきが少なく、
しかも、機械的強度にも優れたチップサーミスタを歩留
り良く製造する方法と、この方法により製造されたチッ
プサーミスタに関する。
【０００２】
【従来の技術】従来、チップサーミスタは、遷移金属酸
化物よりなるセラミックス焼結体の両端に外部電極を形
成する、或いは、絶縁性セラミックス基板の上にセラミ
ックスの厚膜ペーストを印刷法により塗布して焼成し、
得られた焼結体の両端に外部電極を形成することにより
作製されている。
化物よりなるセラミックス焼結体の両端に外部電極を形
成する、或いは、絶縁性セラミックス基板の上にセラミ
ックスの厚膜ペーストを印刷法により塗布して焼成し、
得られた焼結体の両端に外部電極を形成することにより
作製されている。
【０００３】
【発明が解決しようとする課題】遷移金属酸化物のセラ
ミックス焼結体は、アルミナ、シリカなどの絶縁性セラ
ミックス材料に比べ機械的強度が弱く、特に多用される
低抵抗材料を用いたものは、低温で焼結されるため、そ
の傾向がとりわけ著しい。このため、プリント基板実装
時の機械的強度、或いは、実装後の温度サイクルにおい
て強度が十分でないため信頼性に欠けるという難点があ
る。
ミックス焼結体は、アルミナ、シリカなどの絶縁性セラ
ミックス材料に比べ機械的強度が弱く、特に多用される
低抵抗材料を用いたものは、低温で焼結されるため、そ
の傾向がとりわけ著しい。このため、プリント基板実装
時の機械的強度、或いは、実装後の温度サイクルにおい
て強度が十分でないため信頼性に欠けるという難点があ
る。
【０００４】この問題に対処するために、焼結体表面に
ガラスコートなどを施して強度向上を図るなどの工夫が
なされている（特開平３−２５０６０３号公報，特開平
３−２５０６０４号公報）が、表面実装部品に求められ
ている小型、薄型化の要求に対応するためには、未だ十
分な強度向上効果は得られていない。
ガラスコートなどを施して強度向上を図るなどの工夫が
なされている（特開平３−２５０６０３号公報，特開平
３−２５０６０４号公報）が、表面実装部品に求められ
ている小型、薄型化の要求に対応するためには、未だ十
分な強度向上効果は得られていない。
【０００５】一方、アルミナやマグネシア、或いはシリ
カなど高温で焼結される絶縁性セラミックス材料は、機
械的強度が高いため、絶縁性セラミックス基板上にサー
ミスタセラミックス厚膜ペーストを印刷してチップサー
ミスタを製造する手法では、上記のような欠点がない。
しかし、印刷法では、印刷された膜厚のばらつき、即
ち、寸法精度のばらつきや基板との反応によって、得ら
れるサーミスタの抵抗値又は温度係数のばらつきが大き
く、高特性化には向いていない。
カなど高温で焼結される絶縁性セラミックス材料は、機
械的強度が高いため、絶縁性セラミックス基板上にサー
ミスタセラミックス厚膜ペーストを印刷してチップサー
ミスタを製造する手法では、上記のような欠点がない。
しかし、印刷法では、印刷された膜厚のばらつき、即
ち、寸法精度のばらつきや基板との反応によって、得ら
れるサーミスタの抵抗値又は温度係数のばらつきが大き
く、高特性化には向いていない。
【０００６】本発明は上記従来の問題点を解決し、抵抗
値や温度係数等のサーミスタ特性のばらつきや寸法精度
のばらつきが少なく、しかも、機械的強度にも優れたチ
ップサーミスタを提供することを目的とする。
値や温度係数等のサーミスタ特性のばらつきや寸法精度
のばらつきが少なく、しかも、機械的強度にも優れたチ
ップサーミスタを提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１のチップサーミ
スタの製造方法は、絶縁性セラミックス焼結体よりなる
薄板の少なくとも一方の板面に電極パターンを形成する
工程と、該電極を形成したセラミックス焼結体の両板面
にサーミスタ形成用セラミックスのグリーンシートを積
層する工程と、得られた積層体を焼結一体化する工程
と、得られた焼結体をチップ状に切断する工程と、切断
されたチップの両端面に外部電極を形成する工程とを含
むことを特徴とする。
スタの製造方法は、絶縁性セラミックス焼結体よりなる
薄板の少なくとも一方の板面に電極パターンを形成する
工程と、該電極を形成したセラミックス焼結体の両板面
にサーミスタ形成用セラミックスのグリーンシートを積
層する工程と、得られた積層体を焼結一体化する工程
と、得られた焼結体をチップ状に切断する工程と、切断
されたチップの両端面に外部電極を形成する工程とを含
むことを特徴とする。
【０００８】請求項２のチップサーミスタの製造方法
は、絶縁性セラミックス焼結体よりなる薄板の少なくと
も一方の板面に電極パターンを形成する工程と、該電極
を形成したセラミックス焼結体の両板面にサーミスタ形
成用セラミックスのグリーンシートを積層する工程と、
得られた積層体を焼結一体化する工程と、得られた焼結
体の板面に無機物層を形成した後チップ状に切断する工
程と、切断されたチップの両端面に外部電極を形成する
工程とを含むことを特徴とする。
は、絶縁性セラミックス焼結体よりなる薄板の少なくと
も一方の板面に電極パターンを形成する工程と、該電極
を形成したセラミックス焼結体の両板面にサーミスタ形
成用セラミックスのグリーンシートを積層する工程と、
得られた積層体を焼結一体化する工程と、得られた焼結
体の板面に無機物層を形成した後チップ状に切断する工
程と、切断されたチップの両端面に外部電極を形成する
工程とを含むことを特徴とする。
【０００９】本発明のチップサーミスタは、このような
本発明のチップサーミスタの製造方法により製造された
ものである。
本発明のチップサーミスタの製造方法により製造された
ものである。
【００１０】なお、本発明で使用するサーミスタ材料
は、正特性、負特性のいずれであっても良いが、表面実
装部品として数多く使用される移動体通信分野の温度補
償用には高精度の負特性サーミスタが求められることか
ら、本発明は特に負特性サーミスタに好適である。
は、正特性、負特性のいずれであっても良いが、表面実
装部品として数多く使用される移動体通信分野の温度補
償用には高精度の負特性サーミスタが求められることか
ら、本発明は特に負特性サーミスタに好適である。
【００１１】
【作用】本発明においては、絶縁性セラミックスの焼結
体を用いるため、機械的強度に優れたチップサーミスタ
とすることができる。しかも、この絶縁性セラミックス
の焼結体にサーミスタ形成用セラミックスのグリーンシ
ートを積層して焼結一体化するため、寸法精度や抵抗値
等の特性のばらつきの少ないチップサーミスタとするこ
とができる。
体を用いるため、機械的強度に優れたチップサーミスタ
とすることができる。しかも、この絶縁性セラミックス
の焼結体にサーミスタ形成用セラミックスのグリーンシ
ートを積層して焼結一体化するため、寸法精度や抵抗値
等の特性のばらつきの少ないチップサーミスタとするこ
とができる。
【００１２】即ち、例えば、絶縁性セラミックス焼結体
の表面に内部電極を形成した後、サーミスタ形成用セラ
ミックスのグリーンシートを積層して焼結一体化した場
合、焼成時において絶縁性セラミックス焼結体自体の再
収縮は殆ど生じないため、この表面に形成された電極の
面積、及び焼結体の反対側の面に形成された対向電極と
の距離、或いは同一表面上に形成された他の電極との距
離などは殆ど変わらない。一方、サーミスタ形成用セラ
ミックスのグリーンシートは、焼結時に収縮するが、こ
の収縮が抵抗値に及ぼす影響は殆どなく、抵抗値のばら
つきを防止することができる。寸法についても、焼成時
の収縮はグリーンシートのみで起こり、焼結体について
は収縮が殆どないため、全体としての収縮量が小さく、
従って、寸法のばらつきが殆どなく、寸法精度の高いも
のを、容易かつ効率的に製造することが可能とされる。
の表面に内部電極を形成した後、サーミスタ形成用セラ
ミックスのグリーンシートを積層して焼結一体化した場
合、焼成時において絶縁性セラミックス焼結体自体の再
収縮は殆ど生じないため、この表面に形成された電極の
面積、及び焼結体の反対側の面に形成された対向電極と
の距離、或いは同一表面上に形成された他の電極との距
離などは殆ど変わらない。一方、サーミスタ形成用セラ
ミックスのグリーンシートは、焼結時に収縮するが、こ
の収縮が抵抗値に及ぼす影響は殆どなく、抵抗値のばら
つきを防止することができる。寸法についても、焼成時
の収縮はグリーンシートのみで起こり、焼結体について
は収縮が殆どないため、全体としての収縮量が小さく、
従って、寸法のばらつきが殆どなく、寸法精度の高いも
のを、容易かつ効率的に製造することが可能とされる。
【００１３】特に、絶縁性セラミックス焼結体の薄板と
サーミスタ形成用セラミックスのグリーンシートの積層
体を焼結一体化したものをチップ状に切断加工するた
め、小型のチップサーミスタであっても高い寸法精度の
もとに、容易に大量生産することが可能である。
サーミスタ形成用セラミックスのグリーンシートの積層
体を焼結一体化したものをチップ状に切断加工するた
め、小型のチップサーミスタであっても高い寸法精度の
もとに、容易に大量生産することが可能である。
【００１４】また、請求項２の方法に従って、無機物層
形成後に切断加工することにより、個々のチップに無機
物層を形成する場合に比べて、無機物層の形成効率が飛
躍的に向上し、製造コストをより一層低減することが可
能となる。
形成後に切断加工することにより、個々のチップに無機
物層を形成する場合に比べて、無機物層の形成効率が飛
躍的に向上し、製造コストをより一層低減することが可
能となる。
【００１５】請求項１のチップサーミスタの製造方法に
よれば、内部電極を形成することにより、より低抵抗な
チップサーミスタを得ることができる。
よれば、内部電極を形成することにより、より低抵抗な
チップサーミスタを得ることができる。
【００１６】請求項２のチップサーミスタの製造方法に
よれば、表面の無機物層よりなる保護層によりサーミス
タの信頼性、耐久性、耐候性がより一層高められる。
よれば、表面の無機物層よりなる保護層によりサーミス
タの信頼性、耐久性、耐候性がより一層高められる。
【００１７】
【実施例】以下、図面を参照して本発明の実施例につい
て詳細に説明する。
て詳細に説明する。
【００１８】図１（ａ）〜（ｈ）は本発明のチップサー
ミスタの製造方法の一実施例を示す斜視図であり、図２
は図１（ａ）〜（ｈ）の方法に従って製造されたチップ
サーミスタの断面図である。図３は本発明のチップサー
ミスタの他の実施例を示す断面図、図４は電極パターン
の実施例を示す模式図であり、図２に示す部材と同一機
能を奏する部材には同一符号を付してある。
ミスタの製造方法の一実施例を示す斜視図であり、図２
は図１（ａ）〜（ｈ）の方法に従って製造されたチップ
サーミスタの断面図である。図３は本発明のチップサー
ミスタの他の実施例を示す断面図、図４は電極パターン
の実施例を示す模式図であり、図２に示す部材と同一機
能を奏する部材には同一符号を付してある。
【００１９】図１に示す方法では、まず、絶縁性セラミ
ックス焼結体の薄板１を準備し（図１（ａ））、この薄
板１の一方の板面１Ａに内部電極２の電極パターンを一
定間隔を置いて一定の幅で平行な列状に印刷し、乾燥す
る（図１（ｂ））。必要あれば、次に、この薄板１を裏
返し、他方の板面１Ｂにも、同様の電極パターンを一定
間隔を置いて一定の幅で平行な列状に印刷し、乾燥す
る。その後、必要に応じて焼成して電極パターンの焼き
付けを行う。
ックス焼結体の薄板１を準備し（図１（ａ））、この薄
板１の一方の板面１Ａに内部電極２の電極パターンを一
定間隔を置いて一定の幅で平行な列状に印刷し、乾燥す
る（図１（ｂ））。必要あれば、次に、この薄板１を裏
返し、他方の板面１Ｂにも、同様の電極パターンを一定
間隔を置いて一定の幅で平行な列状に印刷し、乾燥す
る。その後、必要に応じて焼成して電極パターンの焼き
付けを行う。
【００２０】次に、サーミスタセラミックス粉末と結合
材とを含む成形材料を成形し、これを薄板１と面寸法が
ほぼ同じ大きさとなるように切断してサーミスタ形成用
のグリーンシートを作成する。このグリーンシート３
Ａ，３Ｂを、電極を焼き付けた焼結体の薄板１の両板面
に積層してプレス機により熱圧着させる（図１
（ｃ））。その後、焼成して薄板１とグリーンシート３
Ａ，３Ｂとを一体化させる。この焼成は、通常の場合、
１０００〜１２００℃で１〜５時間程度行う。
材とを含む成形材料を成形し、これを薄板１と面寸法が
ほぼ同じ大きさとなるように切断してサーミスタ形成用
のグリーンシートを作成する。このグリーンシート３
Ａ，３Ｂを、電極を焼き付けた焼結体の薄板１の両板面
に積層してプレス機により熱圧着させる（図１
（ｃ））。その後、焼成して薄板１とグリーンシート３
Ａ，３Ｂとを一体化させる。この焼成は、通常の場合、
１０００〜１２００℃で１〜５時間程度行う。
【００２１】得られた焼結一体品４の一方の板面にガラ
スペーストを全面印刷した後乾燥する。乾燥後、焼結一
体品４を裏返して他方の板面にも同様にガラスペースト
を印刷した後乾燥し、その後ガラスペーストの焼き付け
を行って、焼結一体品４の両板面に無機物層５Ａ，５Ｂ
を形成する（図１（ｄ））。
スペーストを全面印刷した後乾燥する。乾燥後、焼結一
体品４を裏返して他方の板面にも同様にガラスペースト
を印刷した後乾燥し、その後ガラスペーストの焼き付け
を行って、焼結一体品４の両板面に無機物層５Ａ，５Ｂ
を形成する（図１（ｄ））。
【００２２】無機物層５Ａ，５Ｂを形成した後、焼結一
体品４を一定の間隔で細長い短冊状に切断して短冊状部
材６を得る（図１（ｅ））。この短冊状部材６は、対向
する一対の側面にのみ無機物層５Ａ，５Ｂが形成された
ものであるが、残る一対の側面にも前記と同様にして無
機物層５Ｃ，５Ｄを形成する。即ち、この短冊状部材６
を複数個短冊状部材整列用の治具に並べてガラスペース
トを印刷し、乾燥する。次に、この短冊状部材を反転さ
せて同様にガラスペーストを印刷して乾燥し、その後、
焼き付けを行う（図１（ｆ））。
体品４を一定の間隔で細長い短冊状に切断して短冊状部
材６を得る（図１（ｅ））。この短冊状部材６は、対向
する一対の側面にのみ無機物層５Ａ，５Ｂが形成された
ものであるが、残る一対の側面にも前記と同様にして無
機物層５Ｃ，５Ｄを形成する。即ち、この短冊状部材６
を複数個短冊状部材整列用の治具に並べてガラスペース
トを印刷し、乾燥する。次に、この短冊状部材を反転さ
せて同様にガラスペーストを印刷して乾燥し、その後、
焼き付けを行う（図１（ｆ））。
【００２３】このようにして４側面を無機物層５Ａ〜５
Ｄで被覆した短冊状部材６を端面に平行な方向に切断し
てチップ７を得る（図１（ｇ））。このチップ７の無機
物層５が形成されていない両端面７Ａ，７Ｂ及びこの両
端面７Ａ，７Ｂ近傍の４側面にＡｇ等の電極ペーストを
塗布して乾燥、焼き付けを行って外部電極８Ａ，８Ｂを
形成し（図１（ｈ））、更に、この外部電極の表面にＮ
ｉめっきを施し、更に、このＮｉめっき上に半田めっき
処理を行うことにより、めっき層９Ａ，９Ｂを形成し
て、製品のチップサーミスタ１０を得る。
Ｄで被覆した短冊状部材６を端面に平行な方向に切断し
てチップ７を得る（図１（ｇ））。このチップ７の無機
物層５が形成されていない両端面７Ａ，７Ｂ及びこの両
端面７Ａ，７Ｂ近傍の４側面にＡｇ等の電極ペーストを
塗布して乾燥、焼き付けを行って外部電極８Ａ，８Ｂを
形成し（図１（ｈ））、更に、この外部電極の表面にＮ
ｉめっきを施し、更に、このＮｉめっき上に半田めっき
処理を行うことにより、めっき層９Ａ，９Ｂを形成し
て、製品のチップサーミスタ１０を得る。
【００２４】なお、本発明において、絶縁性セラミック
ス焼結体には、その熱膨張係数がサーミスタを構成する
セラミックス材料の熱膨張係数に近似している材料を選
択するのが好ましく、例えば、熱膨張係数が９０〜１２
０×１０−７／℃のフォルステライト（２ＭｇＯ・Ｓｉ
Ｏ２）を用いるのが好適である。この材料は熱膨張係数
が高いため内部電極との接合にも適している。
ス焼結体には、その熱膨張係数がサーミスタを構成する
セラミックス材料の熱膨張係数に近似している材料を選
択するのが好ましく、例えば、熱膨張係数が９０〜１２
０×１０−７／℃のフォルステライト（２ＭｇＯ・Ｓｉ
Ｏ２）を用いるのが好適である。この材料は熱膨張係数
が高いため内部電極との接合にも適している。
【００２５】また、サーミスタ形成用セラミックスグリ
ーンシートの厚さが厚過ぎ、絶縁性セラミックス焼結体
薄板が薄過ぎると、絶縁性セラミックス焼結体を用いる
ことによる本発明の効果を十分に得ることができない。
逆に、サーミスタセラミックスグリーンシートの厚さが
薄過ぎるとサーミスタ特性が十分に得られない。従っ
て、サーミスタセラミックスグリーンシートの厚さは１
０〜１００μｍとするのが好ましく、このようなセラミ
ックスグリーンシートに対して、厚さ０．３〜１．０ｍ
ｍ程度の絶縁性セラミックス焼結体の薄板を用いるのが
好ましい。
ーンシートの厚さが厚過ぎ、絶縁性セラミックス焼結体
薄板が薄過ぎると、絶縁性セラミックス焼結体を用いる
ことによる本発明の効果を十分に得ることができない。
逆に、サーミスタセラミックスグリーンシートの厚さが
薄過ぎるとサーミスタ特性が十分に得られない。従っ
て、サーミスタセラミックスグリーンシートの厚さは１
０〜１００μｍとするのが好ましく、このようなセラミ
ックスグリーンシートに対して、厚さ０．３〜１．０ｍ
ｍ程度の絶縁性セラミックス焼結体の薄板を用いるのが
好ましい。
【００２６】図１（ａ）〜（ｈ）では、１枚の絶縁性セ
ラミックス焼結体の薄板の両板面に電極を形成して各々
グリーンシート３Ａ，３Ｂを積層し、図２，図４（ａ）
に示す如く、内部電極２Ａ，２Ｂが対向配置されたサー
ミスタを製造する方法を示したが、用いる絶縁性セラミ
ックス焼結体やグリーンシートの数やその積層配置、内
部電極配置等に特に制限はなく、例えば、内部電極２
Ａ，２Ｂは、図４（ｂ）に示すようなパターンのもの
が、図３に示す如く、ずれて形成されたサーミスタ１０
Ａであっても良い。また、図４（ｃ）に示す如く、櫛型
の電極パターン２Ｃを採用することもできる。グリーン
シートを焼結体薄板の両板面に２枚ずつ積層し、積層し
たグリーンシート間に内部電極を形成して内部電極数を
増やすことにより、抵抗値の低減効果をより一層高める
こともできる。
ラミックス焼結体の薄板の両板面に電極を形成して各々
グリーンシート３Ａ，３Ｂを積層し、図２，図４（ａ）
に示す如く、内部電極２Ａ，２Ｂが対向配置されたサー
ミスタを製造する方法を示したが、用いる絶縁性セラミ
ックス焼結体やグリーンシートの数やその積層配置、内
部電極配置等に特に制限はなく、例えば、内部電極２
Ａ，２Ｂは、図４（ｂ）に示すようなパターンのもの
が、図３に示す如く、ずれて形成されたサーミスタ１０
Ａであっても良い。また、図４（ｃ）に示す如く、櫛型
の電極パターン２Ｃを採用することもできる。グリーン
シートを焼結体薄板の両板面に２枚ずつ積層し、積層し
たグリーンシート間に内部電極を形成して内部電極数を
増やすことにより、抵抗値の低減効果をより一層高める
こともできる。
【００２７】
【発明の効果】以上詳述した通り、本発明によれば、抵
抗値や温度係数のばらつきが小さくなると共に、実装や
温度サイクル試験に十分な機械的強度を備え、また、小
型化において重要な寸法精度にも優れ、かつ、高信頼性
で、コスト的にも安価なチップサーミスタが提供され
る。
抗値や温度係数のばらつきが小さくなると共に、実装や
温度サイクル試験に十分な機械的強度を備え、また、小
型化において重要な寸法精度にも優れ、かつ、高信頼性
で、コスト的にも安価なチップサーミスタが提供され
る。
【図１】本発明のチップサーミスタの製造方法の一実施
例を示す斜視図である。
例を示す斜視図である。
【図２】本発明のチップサーミスタの一実施例を示す断
面図である。
面図である。
【図３】本発明のチップサーミスタの他の実施例を示す
断面図である。
断面図である。
【図４】電極パターンの実施例を示す模式図である。
１ 絶縁性セラミックス焼結体の薄板 ２ 内部電極（電極パターン） ２Ａ，２Ｂ，２Ｃ，２Ｄ 内部電極 ３Ａ，３Ｂ グリーンシート ５ 無機物層 ７ チップ ８Ａ，８Ｂ 外部電極 ９Ａ，９Ｂ めっき層 １０，１０Ａ，１０Ｂ チップサーミスタ
フロントページの続き (72)発明者 越村 正己 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱マテリアル株式会社電子技術研究所 内 (56)参考文献 特開 昭63−78503（ＪＰ，Ａ) 特開 平６−53007（ＪＰ，Ａ) 特開 平１−293502（ＪＰ，Ａ) 特開 平３−250603（ＪＰ，Ａ) 実開 平５−72103（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01C 7/02 - 7/22
Claims (3)
- 【請求項１】 絶縁性セラミックス焼結体よりなる薄板
の少なくとも一方の板面に電極パターンを形成する工程
と、 該電極を形成したセラミックス焼結体の両板面にサーミ
スタ形成用セラミックスのグリーンシートを積層する工
程と、 得られた積層体を焼結一体化する工程と、 得られた焼結体をチップ状に切断する工程と、 切断されたチップの両端面に外部電極を形成する工程と
を含むチップサーミスタの製造方法。 - 【請求項２】 絶縁性セラミックス焼結体よりなる薄板
の少なくとも一方の板面に電極パターンを形成する工程
と、 該電極を形成したセラミックス焼結体の両板面にサーミ
スタ形成用セラミックスのグリーンシートを積層する工
程と、 得られた積層体を焼結一体化する工程と、 得られた焼結体の板面に無機物層を形成した後チップ状
に切断する工程と、 切断されたチップの両端面に外部電極を形成する工程と
を含むチップサーミスタの製造方法。 - 【請求項３】 請求項１又は２のチップサーミスタの製
造方法で製造されたチップサーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05880695A JP3246258B2 (ja) | 1995-03-17 | 1995-03-17 | チップサーミスタの製造方法及びチップサーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05880695A JP3246258B2 (ja) | 1995-03-17 | 1995-03-17 | チップサーミスタの製造方法及びチップサーミスタ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001244370A Division JP2002118003A (ja) | 2001-08-10 | 2001-08-10 | チップサーミスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08255704A JPH08255704A (ja) | 1996-10-01 |
| JP3246258B2 true JP3246258B2 (ja) | 2002-01-15 |
Family
ID=13094850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05880695A Expired - Fee Related JP3246258B2 (ja) | 1995-03-17 | 1995-03-17 | チップサーミスタの製造方法及びチップサーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3246258B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10116708A (ja) * | 1996-10-14 | 1998-05-06 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
| JPH10144504A (ja) * | 1996-11-06 | 1998-05-29 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
| JP2000022263A (ja) | 1998-06-29 | 2000-01-21 | Murata Mfg Co Ltd | 半導体レーザ駆動回路および半導体レーザ装置 |
| CN105185490B (zh) * | 2015-08-11 | 2018-04-17 | 太仓市高泰机械有限公司 | 一种ntc热敏电阻元件烧成装钵叠装工艺 |
-
1995
- 1995-03-17 JP JP05880695A patent/JP3246258B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08255704A (ja) | 1996-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100307804B1 (ko) | 저항 소자 및 그 제조 방법 | |
| US4835656A (en) | Multi-layered ceramic capacitor | |
| JP3246258B2 (ja) | チップサーミスタの製造方法及びチップサーミスタ | |
| JP2000124007A (ja) | チップ型サーミスタおよびその製造方法 | |
| JPH10144504A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3331807B2 (ja) | 積層型チップサーミスタの製造方法 | |
| JP3284873B2 (ja) | チップ型サーミスタの製造方法 | |
| JP3254970B2 (ja) | 積層型複合素子の製造方法及び積層型複合素子 | |
| JPH1092606A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3893800B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2002118003A (ja) | チップサーミスタ | |
| JP2000124008A (ja) | 複合チップサーミスタ電子部品およびその製造方法 | |
| JP3226013B2 (ja) | サーミスタの製造方法 | |
| JPH08250307A (ja) | チップサーミスタ | |
| JP3058305B2 (ja) | サーミスタ及びその製造方法 | |
| JPH10241908A (ja) | 複合素子及びその製造方法 | |
| JPH09266103A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPS63177402A (ja) | 負特性サ−ミスタ | |
| JP2000082606A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3580904B2 (ja) | 積層型チップサーミスタの製造方法 | |
| JPH09266105A (ja) | サーミスタ及びその製造方法 | |
| JP2755212B2 (ja) | 負特性サーミスタの製造方法 | |
| JP3245933B2 (ja) | 抵抗体 | |
| JP2000082607A (ja) | チップ型サーミスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011002 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |