JPH10116708A - チップ型サーミスタ及びその製造方法 - Google Patents
チップ型サーミスタ及びその製造方法Info
- Publication number
- JPH10116708A JPH10116708A JP8270761A JP27076196A JPH10116708A JP H10116708 A JPH10116708 A JP H10116708A JP 8270761 A JP8270761 A JP 8270761A JP 27076196 A JP27076196 A JP 27076196A JP H10116708 A JPH10116708 A JP H10116708A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- conductive resin
- resin layer
- thermistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 機械的強度や温度サイクル性能等の信頼性に
優れ、抵抗値のばらつきも小さいチップ型サーミスタを
提供する。 【解決手段】 内部電極２を有するチップ状サーミスタ
素体１の両端面の外部電極３を導電性樹脂層３Ｄ及び金
属めっき層３Ｂ，３Ｃの積層構造とする。内部電極を形
成したセラミックスグリーンシートを積層してチップ状
に切断した後焼成し、得られたチップ状サーミスタ素体
の両端面に導電性樹脂層及び金属めっき層を形成する。 【効果】 外部電極に付与された応力を柔軟性を有する
導電性樹脂層が緩和するため、これらの応力による素体
のクラックが防止される。導電性樹脂層と素体との導通
は、導電性樹脂層と内部電極を通してのみ行われ、導電
性樹脂ペーストの塗布量の多少が抵抗値のばらつきに及
ぼす影響は小さい。
優れ、抵抗値のばらつきも小さいチップ型サーミスタを
提供する。 【解決手段】 内部電極２を有するチップ状サーミスタ
素体１の両端面の外部電極３を導電性樹脂層３Ｄ及び金
属めっき層３Ｂ，３Ｃの積層構造とする。内部電極を形
成したセラミックスグリーンシートを積層してチップ状
に切断した後焼成し、得られたチップ状サーミスタ素体
の両端面に導電性樹脂層及び金属めっき層を形成する。 【効果】 外部電極に付与された応力を柔軟性を有する
導電性樹脂層が緩和するため、これらの応力による素体
のクラックが防止される。導電性樹脂層と素体との導通
は、導電性樹脂層と内部電極を通してのみ行われ、導電
性樹脂ペーストの塗布量の多少が抵抗値のばらつきに及
ぼす影響は小さい。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板等に
表面実装されるチップ型サーミスタ及びその製造方法に
係り、特に、温度の上昇により抵抗値が減少する負特性
サーミスタであって、機械的強度に優れかつ信頼性の高
いチップ型サーミスタ及びその製造方法に関する。
表面実装されるチップ型サーミスタ及びその製造方法に
係り、特に、温度の上昇により抵抗値が減少する負特性
サーミスタであって、機械的強度に優れかつ信頼性の高
いチップ型サーミスタ及びその製造方法に関する。
【０００２】
【従来の技術】プリント回路基板等に表面実装されるチ
ップ型サーミスタの代表的な製品として、図２に示す如
く、内部電極２を有するチップ状サーミスタ素体１の両
端面に外部電極３として、はんだ耐熱性、はんだ付着性
を向上させるために導電性金属層３Ａよりなる端子電極
とその表面を被覆するＮｉめっき層３Ｂ及びはんだめっ
き層３Ｃを形成した構造のものが提供されている。
ップ型サーミスタの代表的な製品として、図２に示す如
く、内部電極２を有するチップ状サーミスタ素体１の両
端面に外部電極３として、はんだ耐熱性、はんだ付着性
を向上させるために導電性金属層３Ａよりなる端子電極
とその表面を被覆するＮｉめっき層３Ｂ及びはんだめっ
き層３Ｃを形成した構造のものが提供されている。
【０００３】従来、このようなチップ型サーミスタ１０
は、次のようにして製造されている。
は、次のようにして製造されている。
【０００４】即ち、まず、キャスティング法によりサー
ミスタ材料のセラミックスグリーンシートを作製し、そ
の所定位置に内部電極を印刷する。そして、内部電極を
印刷したセラミックスグリーンシートを複数枚積層して
圧着させる。（なお、内部電極を印刷したセラミックス
グリーンシートと内部電極を印刷していないセラミック
スグリーンシートとを所要枚数積層して圧着しても良
い。） このようにして得られた積層体をチップ状に切断して焼
成した後、バレル研磨することにより、図３に示すよう
な、内部電極２を有するチップ状サーミスタ素体１を製
造する。このチップ状サーミスタ素体１の両端面に、導
電性ペーストを塗布して焼成することにより、導電性金
属層３Ａを焼き付け、更に、Ｎｉめっき層３Ｂ及びはん
だめっき層３Ｃを形成する。
ミスタ材料のセラミックスグリーンシートを作製し、そ
の所定位置に内部電極を印刷する。そして、内部電極を
印刷したセラミックスグリーンシートを複数枚積層して
圧着させる。（なお、内部電極を印刷したセラミックス
グリーンシートと内部電極を印刷していないセラミック
スグリーンシートとを所要枚数積層して圧着しても良
い。） このようにして得られた積層体をチップ状に切断して焼
成した後、バレル研磨することにより、図３に示すよう
な、内部電極２を有するチップ状サーミスタ素体１を製
造する。このチップ状サーミスタ素体１の両端面に、導
電性ペーストを塗布して焼成することにより、導電性金
属層３Ａを焼き付け、更に、Ｎｉめっき層３Ｂ及びはん
だめっき層３Ｃを形成する。
【０００５】
【発明が解決しようとする課題】上記従来のチップ型サ
ーミスタは、回路基板に実装した場合、基板の切断時等
におけるたわみからくる機械的応力、或いは温度サイク
ル時にサーミスタ素体、電極、はんだ、基板などの熱膨
張係数の違いから来る熱応力により、チップ状サーミス
タ素体にクラックが発生し易いという問題がある。
ーミスタは、回路基板に実装した場合、基板の切断時等
におけるたわみからくる機械的応力、或いは温度サイク
ル時にサーミスタ素体、電極、はんだ、基板などの熱膨
張係数の違いから来る熱応力により、チップ状サーミス
タ素体にクラックが発生し易いという問題がある。
【０００６】また、導電性金属層３Ａよりなる焼き付け
端子電極を形成する際の導電性ペーストの塗布量の多少
により、得られるチップ型サーミスタの抵抗値にばらつ
きが生じ易いという問題もある。これは、導電性金属層
とチップ状サーミスタ素体との間の抵抗値が、導電性金
属層と内部電極との接続抵抗値に比べて格段に大きいと
いうわけではなく、このために、導電性金属層とチップ
状サーミスタ素体との電気的接続が、導電性金属層と内
部電極とのみで行われず、導電性金属層とチップ状サー
ミスタ素体とでも起こるため、導電性金属層形成時の導
電性ペーストの塗布量の多少が、得られるチップ型サー
ミスタの抵抗値に大きく影響することによる。
端子電極を形成する際の導電性ペーストの塗布量の多少
により、得られるチップ型サーミスタの抵抗値にばらつ
きが生じ易いという問題もある。これは、導電性金属層
とチップ状サーミスタ素体との間の抵抗値が、導電性金
属層と内部電極との接続抵抗値に比べて格段に大きいと
いうわけではなく、このために、導電性金属層とチップ
状サーミスタ素体との電気的接続が、導電性金属層と内
部電極とのみで行われず、導電性金属層とチップ状サー
ミスタ素体とでも起こるため、導電性金属層形成時の導
電性ペーストの塗布量の多少が、得られるチップ型サー
ミスタの抵抗値に大きく影響することによる。
【０００７】本発明は上記従来の問題点を解決し、機械
的強度や温度サイクル性能等の信頼性に優れ、また、抵
抗値のばらつきの小さい高精度なチップ型サーミスタ
と、その製造方法を提供することを目的とするものであ
る。
的強度や温度サイクル性能等の信頼性に優れ、また、抵
抗値のばらつきの小さい高精度なチップ型サーミスタ
と、その製造方法を提供することを目的とするものであ
る。
【０００８】
【課題を解決するための手段】本発明のチップ型サーミ
スタは、セラミックス焼結体よりなる直方体形状のチッ
プ状サーミスタ素体と、該チップ状サーミスタ素体の両
端面に形成された外部電極と、該外部電極形成端面に表
出するように、該チップ状サーミスタ素体の内部に形成
された内部電極とを有するチップ型サーミスタにおい
て、該外部電極は、導電性樹脂層と、該導電性樹脂層上
に形成された金属めっき層とを備えてなることを特徴と
する。
スタは、セラミックス焼結体よりなる直方体形状のチッ
プ状サーミスタ素体と、該チップ状サーミスタ素体の両
端面に形成された外部電極と、該外部電極形成端面に表
出するように、該チップ状サーミスタ素体の内部に形成
された内部電極とを有するチップ型サーミスタにおい
て、該外部電極は、導電性樹脂層と、該導電性樹脂層上
に形成された金属めっき層とを備えてなることを特徴と
する。
【０００９】本発明のチップ型サーミスタでは、回路基
板に実装した場合、基板の切断時などのたわみからくる
機械的応力、或いは温度サイクル時にサーミスタ素体、
電極、はんだ、基板などの熱膨張係数の違いからくる熱
応力が外部電極に伝わった際、外部電極の基層となる柔
軟性を有する導電性樹脂層によりこれらの応力が緩和さ
れる。このため、これらの応力によるチップ状サーミス
タ素体のクラック発生が防止される。
板に実装した場合、基板の切断時などのたわみからくる
機械的応力、或いは温度サイクル時にサーミスタ素体、
電極、はんだ、基板などの熱膨張係数の違いからくる熱
応力が外部電極に伝わった際、外部電極の基層となる柔
軟性を有する導電性樹脂層によりこれらの応力が緩和さ
れる。このため、これらの応力によるチップ状サーミス
タ素体のクラック発生が防止される。
【００１０】また、本発明のチップ型サーミスタでは、
導電性樹脂層とチップ状サーミスタ素体との電気的接続
は、チップ状サーミスタ素体の焼成時に高温焼成により
形成された導電性金属よりなる内部電極を通してのみ行
われる。これは、導電性樹脂層とこれと接するチップ状
サーミスタ素体との間の抵抗値は、導電性樹脂層と内部
電極との間の接続抵抗値に比べて極めて大きいためであ
る。このため、この導電性樹脂層を、導電性樹脂ペース
トを塗布して形成する際の、該ペーストの塗布量の多少
が、得られるチップ型サーミスタの抵抗値のばらつきに
及ぼす影響は極めて小さいものとなり、抵抗値のばらつ
きの小さい高精度なチップ型サーミスタを提供すること
ができる。
導電性樹脂層とチップ状サーミスタ素体との電気的接続
は、チップ状サーミスタ素体の焼成時に高温焼成により
形成された導電性金属よりなる内部電極を通してのみ行
われる。これは、導電性樹脂層とこれと接するチップ状
サーミスタ素体との間の抵抗値は、導電性樹脂層と内部
電極との間の接続抵抗値に比べて極めて大きいためであ
る。このため、この導電性樹脂層を、導電性樹脂ペース
トを塗布して形成する際の、該ペーストの塗布量の多少
が、得られるチップ型サーミスタの抵抗値のばらつきに
及ぼす影響は極めて小さいものとなり、抵抗値のばらつ
きの小さい高精度なチップ型サーミスタを提供すること
ができる。
【００１１】なお、本発明において、金属めっき層はニ
ッケルめっき層と、このニッケルめっき層上に形成され
たはんだめっき層とからなることが基板への実装時に必
要なはんだ濡れ性、耐熱性の観点から好ましいが、ニッ
ケルめっき層がなくとも導電性樹脂層がはんだ喰われに
充分耐えることができる。このため、ニッケルめっき層
を省くことができ、製品価格を廉価なものにすることが
できる。
ッケルめっき層と、このニッケルめっき層上に形成され
たはんだめっき層とからなることが基板への実装時に必
要なはんだ濡れ性、耐熱性の観点から好ましいが、ニッ
ケルめっき層がなくとも導電性樹脂層がはんだ喰われに
充分耐えることができる。このため、ニッケルめっき層
を省くことができ、製品価格を廉価なものにすることが
できる。
【００１２】また、本発明のチップ型サーミスタは、外
部電極を導電性樹脂層よりなる端子電極と金属めっき層
とで構成することにより、前述の如く、機械的応力や熱
応力によるチップ状サーミスタ素体のクラック発生を防
止すると共に、抵抗値のばらつきを抑えるものである
が、外部電極の端子電極は、焼き付けによる導電性金属
層とこの導電性金属層上に形成された導電性樹脂層とか
らなる２層構造のものとしても良い。この場合において
も、外部電極の中間層となる導電性樹脂層による応力緩
和作用で、機械的応力や熱応力によるチップ状サーミス
タ素体のクラック発生防止効果は十分に得ることができ
る。
部電極を導電性樹脂層よりなる端子電極と金属めっき層
とで構成することにより、前述の如く、機械的応力や熱
応力によるチップ状サーミスタ素体のクラック発生を防
止すると共に、抵抗値のばらつきを抑えるものである
が、外部電極の端子電極は、焼き付けによる導電性金属
層とこの導電性金属層上に形成された導電性樹脂層とか
らなる２層構造のものとしても良い。この場合において
も、外部電極の中間層となる導電性樹脂層による応力緩
和作用で、機械的応力や熱応力によるチップ状サーミス
タ素体のクラック発生防止効果は十分に得ることができ
る。
【００１３】本発明のチップ型サーミスタの製造方法
は、内部電極層を有するセラミックスグリーンシートを
形成する工程、該セラミックスグリーンシートを切断面
に内部電極が表出するようにチップ状に切断し、次いで
焼成して直方体形状のチップ状サーミスタ素体を得る工
程、及び、得られたチップ状サーミスタ素体の内部電極
が表出する両端面に外部電極を形成する工程を有するチ
ップ型サーミスタの製造方法において、該外部電極層の
形成に当り、該両端面に導電性樹脂層を形成し、次い
で、導電性樹脂層上に金属めっき層を形成することを特
徴とする。
は、内部電極層を有するセラミックスグリーンシートを
形成する工程、該セラミックスグリーンシートを切断面
に内部電極が表出するようにチップ状に切断し、次いで
焼成して直方体形状のチップ状サーミスタ素体を得る工
程、及び、得られたチップ状サーミスタ素体の内部電極
が表出する両端面に外部電極を形成する工程を有するチ
ップ型サーミスタの製造方法において、該外部電極層の
形成に当り、該両端面に導電性樹脂層を形成し、次い
で、導電性樹脂層上に金属めっき層を形成することを特
徴とする。
【００１４】
【発明の実施の形態】以下に図面を参照して本発明のチ
ップ型サーミスタ及びその製造方法を詳細に説明する。
ップ型サーミスタ及びその製造方法を詳細に説明する。
【００１５】図１は本発明のチップ型サーミスタの一実
施例を示す断面図であり、図１において、図２に示す部
材と同一機能を奏する部材には同一符号を付してある。
施例を示す断面図であり、図１において、図２に示す部
材と同一機能を奏する部材には同一符号を付してある。
【００１６】図１に示すチップ型サーミスタ１０Ａは、
セラミックス焼結体よりなる直方体状のチップ状サーミ
スタ素体１と、このチップ状サーミスタ素体１の両端面
に形成された外部電極３と、外部電極形成端面に表出す
るように、チップ状サーミスタ素体１の内部に形成され
た内部電極２とを有する。
セラミックス焼結体よりなる直方体状のチップ状サーミ
スタ素体１と、このチップ状サーミスタ素体１の両端面
に形成された外部電極３と、外部電極形成端面に表出す
るように、チップ状サーミスタ素体１の内部に形成され
た内部電極２とを有する。
【００１７】本実施例において、外部電極３は、チップ
状サーミスタ素体１の端面に接し、この端面において内
部電極２と導通する導電性樹脂層３Ｄと、導電性樹脂層
３Ｄ上に形成されたＮｉめっき層３Ｂ及びはんだめっき
層３Ｃとで構成される。
状サーミスタ素体１の端面に接し、この端面において内
部電極２と導通する導電性樹脂層３Ｄと、導電性樹脂層
３Ｄ上に形成されたＮｉめっき層３Ｂ及びはんだめっき
層３Ｃとで構成される。
【００１８】このようなチップ型サーミスタ１０Ａを製
造するに当っては、まず、従来と同様にして、内部電極
２を有するチップ状サーミスタ素体１を製造する。
造するに当っては、まず、従来と同様にして、内部電極
２を有するチップ状サーミスタ素体１を製造する。
【００１９】即ち、まず、キャスティング法によりサー
ミスタ材料のセラミックスグリーンシートを作製し、そ
の所定位置に導電性ペーストを印刷して内部電極を形成
する。この内部電極は、Ａｇ，Ａｇ／Ｐｄ等の導電性金
属粉末と有機溶剤でペースト化した導電性ペーストを印
刷することにより形成することができる。そして、内部
電極を印刷したセラミックスグリーンシート、或いは、
内部電極を印刷したセラミックスグリーンシートと内部
電極を印刷していないセラミックスグリーンシートと、
を所要枚数積層して圧着し、得られた積層体を切断面に
内部電極が表出するようにチップ状に切断して焼成す
る。この焼成により、内部電極も焼成されて導電性金属
層を形成する。次いで、バレル研磨することにより、図
３に示すような、内部電極２を有するチップ状サーミス
タ素体１を製造する。
ミスタ材料のセラミックスグリーンシートを作製し、そ
の所定位置に導電性ペーストを印刷して内部電極を形成
する。この内部電極は、Ａｇ，Ａｇ／Ｐｄ等の導電性金
属粉末と有機溶剤でペースト化した導電性ペーストを印
刷することにより形成することができる。そして、内部
電極を印刷したセラミックスグリーンシート、或いは、
内部電極を印刷したセラミックスグリーンシートと内部
電極を印刷していないセラミックスグリーンシートと、
を所要枚数積層して圧着し、得られた積層体を切断面に
内部電極が表出するようにチップ状に切断して焼成す
る。この焼成により、内部電極も焼成されて導電性金属
層を形成する。次いで、バレル研磨することにより、図
３に示すような、内部電極２を有するチップ状サーミス
タ素体１を製造する。
【００２０】次に、このチップ状サーミスタ素体１の両
端面に、導電性樹脂層３Ｄ、Ｎｉめっき層３Ｂ及びはん
だめっき層３Ｃよりなる外部電極３を形成して、チップ
型サーミスタ１０Ａとする。
端面に、導電性樹脂層３Ｄ、Ｎｉめっき層３Ｂ及びはん
だめっき層３Ｃよりなる外部電極３を形成して、チップ
型サーミスタ１０Ａとする。
【００２１】導電性樹脂層は、導電性金属粉末と熱硬化
型樹脂とを有機溶剤でペースト化した導電性樹脂ペース
トを塗布して乾燥、加熱硬化することにより形成する。
型樹脂とを有機溶剤でペースト化した導電性樹脂ペース
トを塗布して乾燥、加熱硬化することにより形成する。
【００２２】ここで使用される導電性樹脂ペーストの金
属粉末と熱硬化型樹脂との割合は、電極層としての導電
性と柔軟性とを確保するために金属粉末７０〜９５重量
％に対して熱硬化型樹脂３０〜５重量％であることが好
ましい。金属粉末の割合が７０重量％未満であると、導
電性樹脂層３Ｄと内部電極２との電気的接続が不十分と
なり、また電解めっき法でめっき被膜を形成する際、表
面の導電性が低下し、めっき被膜の形成が困難になる。
金属粉末の割合が９５重量％を超えると、応力の緩和効
果も小さくなるため好ましくない。
属粉末と熱硬化型樹脂との割合は、電極層としての導電
性と柔軟性とを確保するために金属粉末７０〜９５重量
％に対して熱硬化型樹脂３０〜５重量％であることが好
ましい。金属粉末の割合が７０重量％未満であると、導
電性樹脂層３Ｄと内部電極２との電気的接続が不十分と
なり、また電解めっき法でめっき被膜を形成する際、表
面の導電性が低下し、めっき被膜の形成が困難になる。
金属粉末の割合が９５重量％を超えると、応力の緩和効
果も小さくなるため好ましくない。
【００２３】なお、金属粉末としては、Ａｇ，Ｐｄ等の
貴金属粉末やＮｉ粉末等を用いることができ、また、熱
硬化性樹脂としては、エポキシ、フェノール、キシレ
ン、ウレタン樹脂などが挙げられる。
貴金属粉末やＮｉ粉末等を用いることができ、また、熱
硬化性樹脂としては、エポキシ、フェノール、キシレ
ン、ウレタン樹脂などが挙げられる。
【００２４】このようにして形成される導電性樹脂層３
Ｄの厚さは、例えば、最終製品のチップが１．６ｍｍ程
度の長さである場合、１０〜２００μｍであることが好
ましい。導電性樹脂層３Ｄの厚さが１０μｍ未満では、
端子電極層としてのチップ状サーミスタ素体との接合強
度や導通が不足し、また、導電性樹脂層３Ｄを形成する
ことによる応力緩和効果が十分ではなく、２００μｍを
超えるとチップ寸法のばらつきの問題が起こる。なお、
チップサイズが大きくなれば、上限値はこれに伴って大
きくしても良い。
Ｄの厚さは、例えば、最終製品のチップが１．６ｍｍ程
度の長さである場合、１０〜２００μｍであることが好
ましい。導電性樹脂層３Ｄの厚さが１０μｍ未満では、
端子電極層としてのチップ状サーミスタ素体との接合強
度や導通が不足し、また、導電性樹脂層３Ｄを形成する
ことによる応力緩和効果が十分ではなく、２００μｍを
超えるとチップ寸法のばらつきの問題が起こる。なお、
チップサイズが大きくなれば、上限値はこれに伴って大
きくしても良い。
【００２５】この導電性樹脂層３Ｄ上に形成するＮｉめ
っき層３Ｂの厚さは１〜５μｍ、はんだめっき層３Ｃの
厚さは２〜１０μｍとするのが好ましい。
っき層３Ｂの厚さは１〜５μｍ、はんだめっき層３Ｃの
厚さは２〜１０μｍとするのが好ましい。
【００２６】なお、本実施例においては、金属めっき層
としてＮｉめっき層３Ｂとはんだめっき層３Ｃとを有し
ており、このように、Ｎｉめっき層３Ｂとはんだめっき
層３Ｃとを形成することが基板への実装時に必要なはん
だ濡れ性、耐熱性の観点からより好ましいが、前述の如
く、Ｎｉめっき層がなくとも導電性樹脂層３Ｄがはんだ
喰われに充分耐えることができるため、Ｎｉめっき層を
省いて製造コストを低減することもできる。Ｎｉめっき
層を省く場合、はんだめっき層の厚さは３〜１０μｍと
するのが好ましい。
としてＮｉめっき層３Ｂとはんだめっき層３Ｃとを有し
ており、このように、Ｎｉめっき層３Ｂとはんだめっき
層３Ｃとを形成することが基板への実装時に必要なはん
だ濡れ性、耐熱性の観点からより好ましいが、前述の如
く、Ｎｉめっき層がなくとも導電性樹脂層３Ｄがはんだ
喰われに充分耐えることができるため、Ｎｉめっき層を
省いて製造コストを低減することもできる。Ｎｉめっき
層を省く場合、はんだめっき層の厚さは３〜１０μｍと
するのが好ましい。
【００２７】本実施例のチップ型サーミスタ１０Ａで
は、回路基板に実装した場合、基板の切断時などのたわ
みからくる機械的応力、或いは温度サイクル時にサーミ
スタ素体、電極、はんだ、基板などの熱膨張係数の違い
からくる熱応力が外部電極３に伝わった際、外部電極３
の基層としての柔軟性を有する導電性樹脂層３Ｄにより
これらの応力が緩和される。このため、これらの応力に
よるチップ状サーミスタ素体１のクラック発生が防止さ
れる。
は、回路基板に実装した場合、基板の切断時などのたわ
みからくる機械的応力、或いは温度サイクル時にサーミ
スタ素体、電極、はんだ、基板などの熱膨張係数の違い
からくる熱応力が外部電極３に伝わった際、外部電極３
の基層としての柔軟性を有する導電性樹脂層３Ｄにより
これらの応力が緩和される。このため、これらの応力に
よるチップ状サーミスタ素体１のクラック発生が防止さ
れる。
【００２８】また、導電性樹脂層３Ｄとチップ状サーミ
スタ素体１との電気的接続は、チップ状サーミスタ素体
１の焼成時に高温焼成により形成された導電性金属層よ
りなる内部電極２を通してのみ行われるため、この導電
性樹脂層３Ｄを、導電性樹脂ペーストを塗布して形成す
る際の、該ペーストの塗布量の多少が、得られるチップ
型サーミスタの抵抗値のばらつきに及ぼす影響は極めて
小さいものとなり、抵抗値のばらつきの小さい高精度な
チップ型サーミスタを得ることができる。
スタ素体１との電気的接続は、チップ状サーミスタ素体
１の焼成時に高温焼成により形成された導電性金属層よ
りなる内部電極２を通してのみ行われるため、この導電
性樹脂層３Ｄを、導電性樹脂ペーストを塗布して形成す
る際の、該ペーストの塗布量の多少が、得られるチップ
型サーミスタの抵抗値のばらつきに及ぼす影響は極めて
小さいものとなり、抵抗値のばらつきの小さい高精度な
チップ型サーミスタを得ることができる。
【００２９】図１に示すチップ型サーミスタは、端子電
極として、導電性樹脂層のみを形成しているが、本発明
のチップ型サーミスタは、端子電極を導電性金属層とこ
の導電性金属層上に形成した導電性樹脂層との２層構造
としても良い。この場合、導電性金属層は、Ａｇ，Ａｇ
−Ｐｄ等の導電性金属粉末とガラスフリットを含む導電
性ペーストを塗布して焼成することにより形成すること
ができ、このようにして形成した導電性金属層上に、上
述の方法で導電性樹脂層を形成すれば良い。端子電極と
して導電性金属層と導電性樹脂層を形成する場合、例え
ば、最終製品のチップが１．６ｍｍ程度の長さであれ
ば、導電性金属層は厚さ５〜８０μｍ程度に、導電性樹
脂層は厚さ１０〜１００μｍに形成するのが好ましい。
このように端子電極として導電性金属層と導電性樹脂層
を形成した場合でも、外部電極の中間層となる導電性樹
脂層による応力緩和作用で、機械的応力や熱応力による
チップ状サーミスタ素体のクラック発生防止効果は十分
に得ることができる。
極として、導電性樹脂層のみを形成しているが、本発明
のチップ型サーミスタは、端子電極を導電性金属層とこ
の導電性金属層上に形成した導電性樹脂層との２層構造
としても良い。この場合、導電性金属層は、Ａｇ，Ａｇ
−Ｐｄ等の導電性金属粉末とガラスフリットを含む導電
性ペーストを塗布して焼成することにより形成すること
ができ、このようにして形成した導電性金属層上に、上
述の方法で導電性樹脂層を形成すれば良い。端子電極と
して導電性金属層と導電性樹脂層を形成する場合、例え
ば、最終製品のチップが１．６ｍｍ程度の長さであれ
ば、導電性金属層は厚さ５〜８０μｍ程度に、導電性樹
脂層は厚さ１０〜１００μｍに形成するのが好ましい。
このように端子電極として導電性金属層と導電性樹脂層
を形成した場合でも、外部電極の中間層となる導電性樹
脂層による応力緩和作用で、機械的応力や熱応力による
チップ状サーミスタ素体のクラック発生防止効果は十分
に得ることができる。
【００３０】
【実施例】以下に実施例及び比較例を挙げて本発明をよ
り具体的に説明する。
り具体的に説明する。
【００３１】実施例１ 図１に示すチップ型サーミスタを製造した。
【００３２】市販の炭酸マンガン、炭酸コバルト及び酸
化鉄を出発原料とし、これらを金属原子比が所定の割合
になるようにそれぞれ秤量し、ボールミルで１６時間均
一に混合した後脱水乾燥した。次にこの混合物を大気圧
下、９００℃で２時間仮焼し、この仮焼物を再びボール
ミルで粉砕して脱水乾燥した。得られた原料粉末に、有
機溶剤、バインダー分、分散材等を加えスラリーを調製
し、キャスティング法にて厚さ４０μｍのセラミックス
グリーンシートを作製した。
化鉄を出発原料とし、これらを金属原子比が所定の割合
になるようにそれぞれ秤量し、ボールミルで１６時間均
一に混合した後脱水乾燥した。次にこの混合物を大気圧
下、９００℃で２時間仮焼し、この仮焼物を再びボール
ミルで粉砕して脱水乾燥した。得られた原料粉末に、有
機溶剤、バインダー分、分散材等を加えスラリーを調製
し、キャスティング法にて厚さ４０μｍのセラミックス
グリーンシートを作製した。
【００３３】このセラミックスグリーンシートの所定位
置にＡｇ／Ｐｄペーストを印刷して内部電極を形成し、
内部電極を形成したセラミックスグリーンシートと内部
電極を形成していないセラミックスグリーンシートと
を、所定の枚数重ねた後、静水圧プレス法にてシートの
圧着を行った。その後、切断機を用いて圧着シートをチ
ップ状に切断し、縦１．６ｍｍ、横０．８ｍｍ、厚さ
０．８ｍｍのチップを得た。このチップを大気圧下、１
２００℃で４時間焼成し、その後、バレル研磨処理を施
しチップ状サーミスタ素体を作製した。
置にＡｇ／Ｐｄペーストを印刷して内部電極を形成し、
内部電極を形成したセラミックスグリーンシートと内部
電極を形成していないセラミックスグリーンシートと
を、所定の枚数重ねた後、静水圧プレス法にてシートの
圧着を行った。その後、切断機を用いて圧着シートをチ
ップ状に切断し、縦１．６ｍｍ、横０．８ｍｍ、厚さ
０．８ｍｍのチップを得た。このチップを大気圧下、１
２００℃で４時間焼成し、その後、バレル研磨処理を施
しチップ状サーミスタ素体を作製した。
【００３４】得られた素体の内部電極が表出した両端面
に、Ａｇ粉末を含む導電性樹脂ペースト（Ａｇ粉末：エ
ポキシ系樹脂＝８５：１５（重量％），これに有機溶剤
を１０重量％添加したもの）をディッピング法により塗
布し、１８０℃で１０分間乾燥した後、２２０℃で２時
間加熱硬化させた。形成された導電性樹脂層の厚さは５
０μｍ程度である。
に、Ａｇ粉末を含む導電性樹脂ペースト（Ａｇ粉末：エ
ポキシ系樹脂＝８５：１５（重量％），これに有機溶剤
を１０重量％添加したもの）をディッピング法により塗
布し、１８０℃で１０分間乾燥した後、２２０℃で２時
間加熱硬化させた。形成された導電性樹脂層の厚さは５
０μｍ程度である。
【００３５】次いで、この導電性樹脂層上に、電解バレ
ルめっき法により、厚さ約２μｍのＮｉめっき層を形成
し、その上に厚さ約５μｍのはんだめっき層を形成し
た。
ルめっき法により、厚さ約２μｍのＮｉめっき層を形成
し、その上に厚さ約５μｍのはんだめっき層を形成し
た。
【００３６】このように作製されたチップ型サーミスタ
について、抵抗値及びそのばらつきの測定、耐基板曲げ
性試験及び温度サイクル試験を行い、結果を表１に示し
た。
について、抵抗値及びそのばらつきの測定、耐基板曲げ
性試験及び温度サイクル試験を行い、結果を表１に示し
た。
【００３７】なお、抵抗値は試料数１００個の平均値で
示し、抵抗値のばらつきは、試料数１００個の平均値と
標準偏差σとから、（σ÷平均値）×１００で求めた。
また、耐基板曲げ性試験は試料数１０個の平均値で示し
た。温度サイクル試験は、−５５℃と＋１２５℃で各３
０分、気中、２００サイクルの温度サイクル試験による
試料数１００個中の不良品数で示した。
示し、抵抗値のばらつきは、試料数１００個の平均値と
標準偏差σとから、（σ÷平均値）×１００で求めた。
また、耐基板曲げ性試験は試料数１０個の平均値で示し
た。温度サイクル試験は、−５５℃と＋１２５℃で各３
０分、気中、２００サイクルの温度サイクル試験による
試料数１００個中の不良品数で示した。
【００３８】比較例１ 実施例１において、外部電極の形成に当り、導電性樹脂
層の代りに、導電性金属層を形成したこと以外は同様に
してチップ型サーミスタを作製し、このチップ型サーミ
スタについて同様に試験を行い、結果を表１に示した。
層の代りに、導電性金属層を形成したこと以外は同様に
してチップ型サーミスタを作製し、このチップ型サーミ
スタについて同様に試験を行い、結果を表１に示した。
【００３９】なお、導電性金属層は、Ａｇペースト（ガ
ラスフリットを含む市販のＡｇペースト）をディッピン
グ法により付着させて焼き付けて厚さ約５０μｍに形成
した。
ラスフリットを含む市販のＡｇペースト）をディッピン
グ法により付着させて焼き付けて厚さ約５０μｍに形成
した。
【００４０】
【表１】
【００４１】表１の結果から、本発明のチップ型サーミ
スタは、初期特性としての抵抗値のばらつき、耐基板曲
げ性、温度サイクル試験について、従来のチップ型サー
ミスタに比較して特性が向上していることがわかる。
スタは、初期特性としての抵抗値のばらつき、耐基板曲
げ性、温度サイクル試験について、従来のチップ型サー
ミスタに比較して特性が向上していることがわかる。
【００４２】
【発明の効果】以上詳述した通り、本発明のチップ型サ
ーミスタ及びその製造方法によれば、機械的強度や温度
サイクル性能等の信頼性にも優れ、しかも、抵抗値のば
らつきも小さく、高精度なチップ型サーミスタが提供さ
れる。
ーミスタ及びその製造方法によれば、機械的強度や温度
サイクル性能等の信頼性にも優れ、しかも、抵抗値のば
らつきも小さく、高精度なチップ型サーミスタが提供さ
れる。
【図１】本発明のチップ型サーミスタの一実施例を示す
断面図である。
断面図である。
【図２】従来のチップ型サーミスタを示す断面図であ
る。
る。
【図３】チップ状サーミスタ素体の断面図である。
１ チップ状サーミスタ素体 ２ 内部電極 ３ 外部電極 ３Ａ 導電性金属層 ３Ｂ Ｎｉめっき層 ３Ｃ はんだめっき層 ３Ｄ 導電性樹脂層 １０，１０Ａ チップ型サーミスタ
Claims (2)
- 【請求項１】 セラミックス焼結体よりなる直方体形状
のチップ状サーミスタ素体と、該チップ状サーミスタ素
体の両端面に形成された外部電極と、該外部電極形成端
面に表出するように、該チップ状サーミスタ素体の内部
に形成された内部電極とを有するチップ型サーミスタに
おいて、 該外部電極は、導電性樹脂層と、該導電性樹脂層上に形
成された金属めっき層とを備えてなることを特徴とする
チップ型サーミスタ。 - 【請求項２】 内部電極層を有するセラミックスグリー
ンシートを形成する工程、 該セラミックスグリーンシートを切断面に内部電極が表
出するようにチップ状に切断し、次いで焼成して直方体
形状のチップ状サーミスタ素体を得る工程、及び、 得られたチップ状サーミスタ素体の内部電極が表出する
両端面に外部電極を形成する工程を有するチップ型サー
ミスタの製造方法において、 該外部電極層の形成に当り、該両端面に導電性樹脂層を
形成し、次いで、導電性樹脂層上に金属めっき層を形成
することを特徴とするチップ型サーミスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8270761A JPH10116708A (ja) | 1996-10-14 | 1996-10-14 | チップ型サーミスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8270761A JPH10116708A (ja) | 1996-10-14 | 1996-10-14 | チップ型サーミスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10116708A true JPH10116708A (ja) | 1998-05-06 |
Family
ID=17490629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8270761A Pending JPH10116708A (ja) | 1996-10-14 | 1996-10-14 | チップ型サーミスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10116708A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141205A (ja) * | 2000-11-02 | 2002-05-17 | Murata Mfg Co Ltd | サーミスタ |
| JP2003092203A (ja) * | 2001-09-19 | 2003-03-28 | Ishizuka Electronics Corp | 積層型チップサーミスタ |
| JP2022540338A (ja) * | 2019-09-20 | 2022-09-15 | ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト | センサーデバイス及びセンサーデバイスの製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH036005A (ja) * | 1989-06-02 | 1991-01-11 | Tdk Corp | チップ部品端子の低温構成方法 |
| JPH03270004A (ja) * | 1990-03-19 | 1991-12-02 | Mitsubishi Materials Corp | 積層セラミックコンデンサ |
| JPH0496310A (ja) * | 1990-08-13 | 1992-03-27 | Nec Corp | 積層セラミックチップコンデンサ |
| JPH08255704A (ja) * | 1995-03-17 | 1996-10-01 | Mitsubishi Materials Corp | チップサーミスタ及びその製造方法 |
-
1996
- 1996-10-14 JP JP8270761A patent/JPH10116708A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH036005A (ja) * | 1989-06-02 | 1991-01-11 | Tdk Corp | チップ部品端子の低温構成方法 |
| JPH03270004A (ja) * | 1990-03-19 | 1991-12-02 | Mitsubishi Materials Corp | 積層セラミックコンデンサ |
| JPH0496310A (ja) * | 1990-08-13 | 1992-03-27 | Nec Corp | 積層セラミックチップコンデンサ |
| JPH08255704A (ja) * | 1995-03-17 | 1996-10-01 | Mitsubishi Materials Corp | チップサーミスタ及びその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141205A (ja) * | 2000-11-02 | 2002-05-17 | Murata Mfg Co Ltd | サーミスタ |
| JP2003092203A (ja) * | 2001-09-19 | 2003-03-28 | Ishizuka Electronics Corp | 積層型チップサーミスタ |
| JP2022540338A (ja) * | 2019-09-20 | 2022-09-15 | ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト | センサーデバイス及びセンサーデバイスの製造方法 |
| US11756712B2 (en) | 2019-09-20 | 2023-09-12 | Tdk Electronics Ag | Sensor device and method for manufacturing a sensor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8174816B2 (en) | Ceramic electronic component | |
| JP2001244116A (ja) | 電子部品及びその製造方法 | |
| JP2021034440A (ja) | 積層セラミック電子部品 | |
| US20090103237A1 (en) | Monolithic ceramic electronic component | |
| JP2012009556A (ja) | セラミック電子部品及びその製造方法 | |
| JPH10144504A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2019040943A (ja) | 積層セラミックコンデンサ | |
| JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3459186B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH10116706A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH10116708A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH097878A (ja) | セラミック電子部品とその製造方法 | |
| JPH11354370A (ja) | 積層セラミック電子部品 | |
| JP3284873B2 (ja) | チップ型サーミスタの製造方法 | |
| JPH07201636A (ja) | 積層電子部品及びその製造方法 | |
| JPH03296205A (ja) | セラミックコンデンサ | |
| JPH1092606A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3893800B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| US20140376151A1 (en) | Method of manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component manufactured thereby | |
| US10777359B2 (en) | Multilayer ceramic capacitor | |
| JP3269404B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JP7394292B2 (ja) | 積層電子部品 | |
| JP2001135501A (ja) | チップ型サーミスタ | |
| JP2006287268A (ja) | チップ型サーミスタ | |
| JPH10241908A (ja) | 複合素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011218 |