JP3269404B2 - チップ型サーミスタ及びその製造方法 - Google Patents
チップ型サーミスタ及びその製造方法Info
- Publication number
- JP3269404B2 JP3269404B2 JP26185696A JP26185696A JP3269404B2 JP 3269404 B2 JP3269404 B2 JP 3269404B2 JP 26185696 A JP26185696 A JP 26185696A JP 26185696 A JP26185696 A JP 26185696A JP 3269404 B2 JP3269404 B2 JP 3269404B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- chip
- terminal electrode
- protective coating
- type thermistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Thermistors And Varistors (AREA)
- Details Of Resistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、プリント回路基板
等に表面実装されるチップ型サーミスタ及びその製造方
法に係り、特に、温度の上昇により抵抗値が減少する負
特性サーミスタでであって、素体寸法や抵抗値等の特性
のばらつきが少なく、実装性能及び特性に優れるチップ
型サーミスタ及びその製造方法に関する。
等に表面実装されるチップ型サーミスタ及びその製造方
法に係り、特に、温度の上昇により抵抗値が減少する負
特性サーミスタでであって、素体寸法や抵抗値等の特性
のばらつきが少なく、実装性能及び特性に優れるチップ
型サーミスタ及びその製造方法に関する。
【０００２】
【従来の技術】プリント回路基板等に表面実装されるチ
ップ型サーミスタの代表的な製品として、セラミックス
焼結体よりなる直方体形状のチップ状サーミスタ素体外
面に保護被膜を形成した後、両端面に端子電極を形成し
た構造のものが提供されている。
ップ型サーミスタの代表的な製品として、セラミックス
焼結体よりなる直方体形状のチップ状サーミスタ素体外
面に保護被膜を形成した後、両端面に端子電極を形成し
た構造のものが提供されている。
【０００３】従来、このようなチップ型サーミスタは、
次のようにして製造されている。
次のようにして製造されている。
【０００４】即ち、まず、キャスティング法によりサー
ミスタ材料のセラミックスグリーンシートを作製し、こ
のシートを所要枚数積層して圧着したものをチップ状に
切断して焼成した後、バレル研磨することにより、図３
（ａ）に示すようなチップ状サーミスタ素体１を製造す
る。このチップ状サーミスタ素体１の外面に、図３
（ｂ）に示す如く、スパッタリング法等により保護被膜
２を形成した後、図３（ｃ）に示す如く、端子電極３Ａ
を焼き付け、更に、Ｎｉめっき層３Ｂ及びはんだめっき
層３Ｃを形成する。
ミスタ材料のセラミックスグリーンシートを作製し、こ
のシートを所要枚数積層して圧着したものをチップ状に
切断して焼成した後、バレル研磨することにより、図３
（ａ）に示すようなチップ状サーミスタ素体１を製造す
る。このチップ状サーミスタ素体１の外面に、図３
（ｂ）に示す如く、スパッタリング法等により保護被膜
２を形成した後、図３（ｃ）に示す如く、端子電極３Ａ
を焼き付け、更に、Ｎｉめっき層３Ｂ及びはんだめっき
層３Ｃを形成する。
【０００５】なお、保護被膜２はサーミスタ素体１の外
面全体に形成され、端子電極３Ａはこの保護被膜２上に
形成されるが、端子電極３Ａの焼き付け時に、端子電極
３Ａ中のガラスフリットと保護被膜２中のガラス成分と
が反応溶融し、溶融物が端子電極中に吸収され、保護被
膜が消失することで、端子電極３Ａとサーミスタ素体１
との導通が確保される。
面全体に形成され、端子電極３Ａはこの保護被膜２上に
形成されるが、端子電極３Ａの焼き付け時に、端子電極
３Ａ中のガラスフリットと保護被膜２中のガラス成分と
が反応溶融し、溶融物が端子電極中に吸収され、保護被
膜が消失することで、端子電極３Ａとサーミスタ素体１
との導通が確保される。
【０００６】チップ型サーミスタとしては、図４に示す
如く、サーミスタ素体１内に内部電極４Ａ，４Ｂが形成
されたものもあり、このようなチップ型サーミスタはセ
ラミックスグリーンシートの所定位置に内部電極を印刷
したものを積層して、上記と同様に製造される。
如く、サーミスタ素体１内に内部電極４Ａ，４Ｂが形成
されたものもあり、このようなチップ型サーミスタはセ
ラミックスグリーンシートの所定位置に内部電極を印刷
したものを積層して、上記と同様に製造される。
【０００７】更に、サーミスタ素体の表面に抵抗値調整
用の表面電極を形成した後保護被膜及び端子電極を形成
したものも提供されている。
用の表面電極を形成した後保護被膜及び端子電極を形成
したものも提供されている。
【０００８】このようなチップ型サーミスタは、製品と
しての出荷に当り、ユーザーでの実装加工を容易にする
ために、テーピング加工が実施される。
しての出荷に当り、ユーザーでの実装加工を容易にする
ために、テーピング加工が実施される。
【０００９】なお、前述の如く、保護被膜はサーミスタ
素体の外面全体に形成され、端子電極は、その焼き付け
時の保護被膜中のガラス成分と端子電極中のガラスフリ
ットとの反応溶融物が端子電極中に吸収されて保護被膜
が消失することでサーミスタ素体との電気的接合が得ら
れるが、このように反応溶融物を端子電極中に吸収して
良好な電気的接合を確保するためには、保護被膜の膜厚
に上限があり、保護被膜の膜厚が厚過ぎると上記電気的
接合を得ることができない。
素体の外面全体に形成され、端子電極は、その焼き付け
時の保護被膜中のガラス成分と端子電極中のガラスフリ
ットとの反応溶融物が端子電極中に吸収されて保護被膜
が消失することでサーミスタ素体との電気的接合が得ら
れるが、このように反応溶融物を端子電極中に吸収して
良好な電気的接合を確保するためには、保護被膜の膜厚
に上限があり、保護被膜の膜厚が厚過ぎると上記電気的
接合を得ることができない。
【００１０】この保護被膜の膜厚の上限値は、素体の表
面電極の有無によっても異なるが通常１〜２μｍとされ
ている。
面電極の有無によっても異なるが通常１〜２μｍとされ
ている。
【００１１】
【発明が解決しようとする課題】上記従来のチップ型サ
ーミスタでは、次のような欠点があった。
ーミスタでは、次のような欠点があった。
【００１２】サーミスタ素体の作製に当り、チップのバ
レル研磨を行うが、このバレル研磨は寸法精度の高い加
工法ではないため、製造ロット内で得られる素体の寸法
にばらつきを生じる。
レル研磨を行うが、このバレル研磨は寸法精度の高い加
工法ではないため、製造ロット内で得られる素体の寸法
にばらつきを生じる。
【００１３】サーミスタ素体寸法のばらつきは、チップ
型サーミスタの主要特性である抵抗値のばらつきの原因
となる。
型サーミスタの主要特性である抵抗値のばらつきの原因
となる。
【００１４】また、チップ型サーミスタの出荷時のテー
ピング加工に当り、素体寸法、特に素子の長手方向の寸
法にばらつきがあると、テーピング加工用の素子挿入穴
に素体を入れにくい、或いは逆に、素体挿入穴内での素
体の位置ずれがおこりやすく、テーピング加工装置の素
体吸着用ノズルに素体を吸着しにくくなる。
ピング加工に当り、素体寸法、特に素子の長手方向の寸
法にばらつきがあると、テーピング加工用の素子挿入穴
に素体を入れにくい、或いは逆に、素体挿入穴内での素
体の位置ずれがおこりやすく、テーピング加工装置の素
体吸着用ノズルに素体を吸着しにくくなる。
【００１５】また、素体寸法のばらつきは、そのまま製
品としてのチップ型サーミスタ寸法のばらつきとなる
が、チップ型サーミスタ寸法にばらつきがあると、基板
実装に当り、実装不良を起こす可能性が高い。
品としてのチップ型サーミスタ寸法のばらつきとなる
が、チップ型サーミスタ寸法にばらつきがあると、基板
実装に当り、実装不良を起こす可能性が高い。
【００１６】更に、保護被膜の形成が容易ではないとい
う問題もある。即ち、端子電極とサーミスタ素体との電
気的接合を確保するためには、保護被膜の膜厚に上限が
ある。このため、ゾル−ゲル法等の膜厚の制御が比較的
難しい方法で保護被膜を形成した場合、保護被膜の膜厚
が厚くなりすぎて素体と端子電極との電気的接合が得ら
れなくなったり、端子電極とサーミスタ素体間に保護被
膜が絶縁層として残留することで、所望の抵抗値を有す
るチップ型サーミスタを得ることができなくなったりす
ることがある。このため、保護被膜の形成には、その形
成法を選択した上で、膜厚を高精度に制御する必要があ
り、保護被膜の形成が容易ではない。
う問題もある。即ち、端子電極とサーミスタ素体との電
気的接合を確保するためには、保護被膜の膜厚に上限が
ある。このため、ゾル−ゲル法等の膜厚の制御が比較的
難しい方法で保護被膜を形成した場合、保護被膜の膜厚
が厚くなりすぎて素体と端子電極との電気的接合が得ら
れなくなったり、端子電極とサーミスタ素体間に保護被
膜が絶縁層として残留することで、所望の抵抗値を有す
るチップ型サーミスタを得ることができなくなったりす
ることがある。このため、保護被膜の形成には、その形
成法を選択した上で、膜厚を高精度に制御する必要があ
り、保護被膜の形成が容易ではない。
【００１７】本発明は上記従来の問題点を解決し、素体
寸法や抵抗値等の特性のばらつきが少なく、実装性能、
テーピング加工性及びサーミスタ特性に優れるチップ型
サーミスタ及びその製造方法を提供することを目的とす
る。
寸法や抵抗値等の特性のばらつきが少なく、実装性能、
テーピング加工性及びサーミスタ特性に優れるチップ型
サーミスタ及びその製造方法を提供することを目的とす
る。
【００１８】
【課題を解決するための手段】本発明のチップ型サーミ
スタは、セラミックスグリーンシートをチップ状に切断
した後焼成して得られる直方体形状のセラミックス焼結
体よりなるサーミスタ素体と、該サーミスタ素体の１対
の平行な端面に設けられた端子電極とを有するチップ型
サーミスタにおいて、チップ状の該サーミスタ素体の外
面に保護被膜を形成した後、該素体の両端面を切削加工
して該素体の両端面を表出させ、次いでこの切削面に端
子電極を形成してなることを特徴とする。
スタは、セラミックスグリーンシートをチップ状に切断
した後焼成して得られる直方体形状のセラミックス焼結
体よりなるサーミスタ素体と、該サーミスタ素体の１対
の平行な端面に設けられた端子電極とを有するチップ型
サーミスタにおいて、チップ状の該サーミスタ素体の外
面に保護被膜を形成した後、該素体の両端面を切削加工
して該素体の両端面を表出させ、次いでこの切削面に端
子電極を形成してなることを特徴とする。
【００１９】本発明のチップ型サーミスタの製造方法
は、セラミックスグリーンシートをチップ状に切断した
後焼成して得られるセラミックス焼結体よりなる直方体
形状のサーミスタ素体の外面に保護被膜を形成した後、
サーミスタ素体の両端面に端子電極を形成してチップ型
サーミスタを製造する方法において、チップ状のサーミ
スタ素体の外面に保護被膜を形成した後、該サーミスタ
素体の両端面を切削して該素体の両端面を表出させ、こ
の切削面に端子電極を形成することを特徴とする。
は、セラミックスグリーンシートをチップ状に切断した
後焼成して得られるセラミックス焼結体よりなる直方体
形状のサーミスタ素体の外面に保護被膜を形成した後、
サーミスタ素体の両端面に端子電極を形成してチップ型
サーミスタを製造する方法において、チップ状のサーミ
スタ素体の外面に保護被膜を形成した後、該サーミスタ
素体の両端面を切削して該素体の両端面を表出させ、こ
の切削面に端子電極を形成することを特徴とする。
【００２０】本発明では、チップ状に切断されたサーミ
スタ素体の外面に保護被膜を形成した後、素体の両端
面、即ち、長手方向の両端部を切削加工する。切削加工
は、寸法精度の良いダイシングソー等を用いて、高精度
に行うことができるため、素体の長手方向の寸法をそろ
え、寸法のばらつきを低減することができる。このた
め、寸法のばらつきによる抵抗値のばらつきを抑えると
共に、テーピング加工性、実装性能の良いものとするこ
とができる。
スタ素体の外面に保護被膜を形成した後、素体の両端
面、即ち、長手方向の両端部を切削加工する。切削加工
は、寸法精度の良いダイシングソー等を用いて、高精度
に行うことができるため、素体の長手方向の寸法をそろ
え、寸法のばらつきを低減することができる。このた
め、寸法のばらつきによる抵抗値のばらつきを抑えると
共に、テーピング加工性、実装性能の良いものとするこ
とができる。
【００２１】また、保護被膜を形成した素体の両端面を
切削加工することで、この端面に素体の表面を露出させ
ることができることから、この端子電極の露出面に直接
端子電極を接合することができる。このため、保護被膜
の膜厚を高精度に制限する必要はなく、素体と端子電極
との電気的接合を確保して、所望の抵抗値を有するチッ
プ型サーミスタを得ることができる。
切削加工することで、この端面に素体の表面を露出させ
ることができることから、この端子電極の露出面に直接
端子電極を接合することができる。このため、保護被膜
の膜厚を高精度に制限する必要はなく、素体と端子電極
との電気的接合を確保して、所望の抵抗値を有するチッ
プ型サーミスタを得ることができる。
【００２２】
【発明の実施の形態】以下に図面を参照して本発明のチ
ップ型サーミスタ及びその製造方法を詳細に説明する。
ップ型サーミスタ及びその製造方法を詳細に説明する。
【００２３】図１（ａ）〜（ｃ）は本発明のチップ型サ
ーミスタの製造手順の一実施例を示す断面図である。
ーミスタの製造手順の一実施例を示す断面図である。
【００２４】本発明において、サーミスタ素体の製造及
び保護被膜の形成は、従来と同様に行うことができる。
び保護被膜の形成は、従来と同様に行うことができる。
【００２５】即ち、まず、キャスティング法によりサー
ミスタ材料のセラミックスグリーンシートを作製し、こ
のシートを所要枚数積層して圧着したものをチップ状に
切断して焼成した後、バレル研磨することにより、チッ
プ状サーミスタ素体１を得、このチップ状サーミスタ素
体１の外面全体に保護被膜２を形成する（図１
（ａ））。
ミスタ材料のセラミックスグリーンシートを作製し、こ
のシートを所要枚数積層して圧着したものをチップ状に
切断して焼成した後、バレル研磨することにより、チッ
プ状サーミスタ素体１を得、このチップ状サーミスタ素
体１の外面全体に保護被膜２を形成する（図１
（ａ））。
【００２６】この保護被膜２の形成方法は特に制限はな
く、スパッタリング等の物理的蒸着法、ゾル−ゲル法等
の湿式着膜法等、いずれの方法も採用可能である。
く、スパッタリング等の物理的蒸着法、ゾル−ゲル法等
の湿式着膜法等、いずれの方法も採用可能である。
【００２７】なお、本発明においては、切削加工を行う
ため、素体と端子電極との電気的接合を確保するための
保護被膜の膜厚の制約はなく、保護被膜２の膜厚は任意
に調節可能である。
ため、素体と端子電極との電気的接合を確保するための
保護被膜の膜厚の制約はなく、保護被膜２の膜厚は任意
に調節可能である。
【００２８】サーミスタ素体１の外面全体に保護被膜２
を形成した後は、素体１の端子電極形成端面を、図１
（ａ）の破線の位置で切削加工して切り落とす（図１
（ｂ））。この切削加工は、寸法精度の良いダイシング
ソー等の切削装置やラップ機などの研磨装置を用いて高
精度に行うことができる。この切削加工により、サーミ
スタ素体１の端子電極形成端面には、素体１の表面１
Ａ，１Ｂが表出する。
を形成した後は、素体１の端子電極形成端面を、図１
（ａ）の破線の位置で切削加工して切り落とす（図１
（ｂ））。この切削加工は、寸法精度の良いダイシング
ソー等の切削装置やラップ機などの研磨装置を用いて高
精度に行うことができる。この切削加工により、サーミ
スタ素体１の端子電極形成端面には、素体１の表面１
Ａ，１Ｂが表出する。
【００２９】サーミスタ素体１の端子電極形成端面を切
削加工した後は、この端面１Ａ，１Ｂに従来と同様に、
端子電極３Ａ、Ｎｉめっき層３Ｂ、はんだめっき層３Ｃ
を形成してチップ型サーミスタを得る。この端子電極３
Ａは、素体１の表出端面１Ａ，１Ｂに直接形成されるた
め、素体１と端子電極３Ａとの電気的接合を確実に得る
ことができる。
削加工した後は、この端面１Ａ，１Ｂに従来と同様に、
端子電極３Ａ、Ｎｉめっき層３Ｂ、はんだめっき層３Ｃ
を形成してチップ型サーミスタを得る。この端子電極３
Ａは、素体１の表出端面１Ａ，１Ｂに直接形成されるた
め、素体１と端子電極３Ａとの電気的接合を確実に得る
ことができる。
【００３０】このようにして得られたチップ型サーミス
タは、チップ型サーミスタ寸法のうち、抵抗値やテーピ
ング加工、実装性能に最も重要な長手方向の寸法が切削
加工により調整されたものであるため、寸法のばらつき
が少なく、従来のテーピング加工時の問題は解消され、
また、実装性能も良好で、抵抗値のばらつきも少ないも
のとなる。
タは、チップ型サーミスタ寸法のうち、抵抗値やテーピ
ング加工、実装性能に最も重要な長手方向の寸法が切削
加工により調整されたものであるため、寸法のばらつき
が少なく、従来のテーピング加工時の問題は解消され、
また、実装性能も良好で、抵抗値のばらつきも少ないも
のとなる。
【００３１】本発明のチップ型サーミスタは、図２に示
す如く、サーミスタ素体１の内部に内部電極４Ａ，４Ｂ
が形成されたもの、或いは、サーミスタ素体１の表面に
表面電極が形成されたものであっても良い。図２に示す
如く、内部電極４Ａ，４Ｂを有するものの場合、素体１
の両端面の切削加工で素体１の端子電極形成端面に内部
電極４Ａ，４Ｂの端部が確実に表出することとなり、内
部電極４Ａ，４Ｂと端子電極３Ａとの電気的接合を容易
かつ確実に行えるため、極めて有利である。
す如く、サーミスタ素体１の内部に内部電極４Ａ，４Ｂ
が形成されたもの、或いは、サーミスタ素体１の表面に
表面電極が形成されたものであっても良い。図２に示す
如く、内部電極４Ａ，４Ｂを有するものの場合、素体１
の両端面の切削加工で素体１の端子電極形成端面に内部
電極４Ａ，４Ｂの端部が確実に表出することとなり、内
部電極４Ａ，４Ｂと端子電極３Ａとの電気的接合を容易
かつ確実に行えるため、極めて有利である。
【００３２】なお、図示のチップ型サーミスタは、めっ
き層としてＮｉめっき層３Ｂとはんだめっき層３Ｃとを
設けたものであるが、Ｎｉめっき層を省略してはんだめ
っき層のみとしても良い。
き層としてＮｉめっき層３Ｂとはんだめっき層３Ｃとを
設けたものであるが、Ｎｉめっき層を省略してはんだめ
っき層のみとしても良い。
【００３３】
【実施例】以下に実施例及び比較例を挙げて本発明をよ
り具体的に説明する。
り具体的に説明する。
【００３４】実施例１ 図１（ａ）〜（ｃ）に示す方法で、本発明のチップ型サ
ーミスタを製造した。
ーミスタを製造した。
【００３５】炭酸マンガン、炭酸コバルト及び酸化銅を
出発原料とし、これらを金属原子量が所定の割合になる
ようにそれぞれ秤量し、ボールミルで１６時間均一に混
合した後脱水乾燥した。次に、この混合物を大気圧下、
９００℃で２時間仮焼し、この仮焼物を再びボールミル
で粉砕して脱水乾燥した。得られた原料粉末に、有機溶
剤、バインダー分、分散材等を加えスラリーを調製し、
キャスティング法にて厚さ４０μｍのセラミックスグリ
ーンシートを作製した。
出発原料とし、これらを金属原子量が所定の割合になる
ようにそれぞれ秤量し、ボールミルで１６時間均一に混
合した後脱水乾燥した。次に、この混合物を大気圧下、
９００℃で２時間仮焼し、この仮焼物を再びボールミル
で粉砕して脱水乾燥した。得られた原料粉末に、有機溶
剤、バインダー分、分散材等を加えスラリーを調製し、
キャスティング法にて厚さ４０μｍのセラミックスグリ
ーンシートを作製した。
【００３６】このセラミックスグリーンシートを所定の
枚数重ねた後、静水圧プレス法にてシートの圧着を行っ
た。その後、切断機を用いて圧着シートをチップ状に切
断し、縦２．０ｍｍ、横１．１ｍｍ、厚さ０．８ｍｍの
チップを得た。このチップを大気圧下、１１００℃で４
時間焼成し、その後、バレル研磨処理を施しサーミスタ
素体を作製した。
枚数重ねた後、静水圧プレス法にてシートの圧着を行っ
た。その後、切断機を用いて圧着シートをチップ状に切
断し、縦２．０ｍｍ、横１．１ｍｍ、厚さ０．８ｍｍの
チップを得た。このチップを大気圧下、１１００℃で４
時間焼成し、その後、バレル研磨処理を施しサーミスタ
素体を作製した。
【００３７】得られた素体の外面にスパッタリング法に
よりＳｉＯ2 を主成分とする保護ガラス膜を膜厚５μｍ
で形成した後、ダイシングソーを用いて素子の長手方向
の両端を各々０．１ｍｍ切断した。
よりＳｉＯ2 を主成分とする保護ガラス膜を膜厚５μｍ
で形成した後、ダイシングソーを用いて素子の長手方向
の両端を各々０．１ｍｍ切断した。
【００３８】次いで、この切断端面にＡｇペースト（Ｄ
ｕＰｏｎｔ社１１７６Ｊ）を浸漬法により付着させて焼
き付けてＡｇ端子電極を形成した。その後、Ｎｉめっき
層及びはんだめっき層を形成して試料とし、下記〜
で評価を行い、結果を表１に示した。
ｕＰｏｎｔ社１１７６Ｊ）を浸漬法により付着させて焼
き付けてＡｇ端子電極を形成した。その後、Ｎｉめっき
層及びはんだめっき層を形成して試料とし、下記〜
で評価を行い、結果を表１に示した。
【００３９】 初期特性評価（抵抗値の測定：試料数
ｎ＝１００個） 得られた試料の抵抗値を測定し、抵抗値のばらつきを標
準偏差（σ）で評価した。ばらつきが極度に大きいもの
は、端子電極と素子の電気的導通が確保できていないも
のと考えられる。 製品の長手方向寸法測定（寸法ばらつきの把握：試
料数ｎ＝１００個） マイクロメータを用い、試料の長手方向の寸法を測定
し、そのばらつき度合いを標準偏差（σ）で評価した。 テーピング品の実装時の実装不良発生率（試料数ｎ
＝１００００個） 各試料を、厚さ１ｍｍ、角穴サイズ１．６５×４０ｍｍ
のテーピングリールに実装後、自動実装機を用いてガラ
スエポキシ基板上への実装試験を行い、実装不良（自動
機が試料を実装できない等）の発生率を確認した。
ｎ＝１００個） 得られた試料の抵抗値を測定し、抵抗値のばらつきを標
準偏差（σ）で評価した。ばらつきが極度に大きいもの
は、端子電極と素子の電気的導通が確保できていないも
のと考えられる。 製品の長手方向寸法測定（寸法ばらつきの把握：試
料数ｎ＝１００個） マイクロメータを用い、試料の長手方向の寸法を測定
し、そのばらつき度合いを標準偏差（σ）で評価した。 テーピング品の実装時の実装不良発生率（試料数ｎ
＝１００００個） 各試料を、厚さ１ｍｍ、角穴サイズ１．６５×４０ｍｍ
のテーピングリールに実装後、自動実装機を用いてガラ
スエポキシ基板上への実装試験を行い、実装不良（自動
機が試料を実装できない等）の発生率を確認した。
【００４０】比較例１ ダイシングソーによる素子の切断を行わなかったこと以
外は実施例１と同様の方法で図３（ｃ）に示すチップ型
サーミスタを作製し、同様に評価を行い、結果を表１に
示した。
外は実施例１と同様の方法で図３（ｃ）に示すチップ型
サーミスタを作製し、同様に評価を行い、結果を表１に
示した。
【００４１】
【表１】
【００４２】実施例２ 実施例１において、セラミックスグリーンシートにＡｇ
／Ｐｄペースト（Ａｇ：Ｐｄ＝７０：３０）を印刷して
内部電極を形成したものを用い、その他は同様に行っ
て、図２に示す如く、内部電極を有するチップ型サーミ
スタを製造した。ただし、保護ガラス膜の膜厚は２μｍ
とし、素体の長手方向の両端の切削加工にはラップ機を
用いた。
／Ｐｄペースト（Ａｇ：Ｐｄ＝７０：３０）を印刷して
内部電極を形成したものを用い、その他は同様に行っ
て、図２に示す如く、内部電極を有するチップ型サーミ
スタを製造した。ただし、保護ガラス膜の膜厚は２μｍ
とし、素体の長手方向の両端の切削加工にはラップ機を
用いた。
【００４３】得られたチップ型サーミスタについて実施
例１と同様に評価を行い、結果を表２に示した。
例１と同様に評価を行い、結果を表２に示した。
【００４４】比較例２ ラップ機による素子の切削を行わなかったこと以外は実
施例２と同様の方法で図４に示すチップ型サーミスタを
作製し、同様に評価を行い、結果を表２に示した。
施例２と同様の方法で図４に示すチップ型サーミスタを
作製し、同様に評価を行い、結果を表２に示した。
【００４５】
【表２】
【００４６】実施例３ 実施例１において、保護ガラス膜の形成をゾル−ゲル法
により、下記の手順で行ったこと以外は同様にしてチッ
プ型サーミスタを製造し、同様に評価を行い、結果を表
３に示した。
により、下記の手順で行ったこと以外は同様にしてチッ
プ型サーミスタを製造し、同様に評価を行い、結果を表
３に示した。
【００４７】Ｓｉを含有するゾルを調製し、バレル研磨
で得られたサーミスタ素子に浸漬法にてコーティングを
行った。コーティング後の素子を、乾燥後、８００℃で
１時間焼成してＳｉＯ2 ガラス保護膜を膜厚１０μｍに
形成した。
で得られたサーミスタ素子に浸漬法にてコーティングを
行った。コーティング後の素子を、乾燥後、８００℃で
１時間焼成してＳｉＯ2 ガラス保護膜を膜厚１０μｍに
形成した。
【００４８】比較例３ ダイシングソーによる素子の切削を行わなかったこと以
外は実施例３と同様の方法でチップ型サーミスタを作製
し、同様に評価を行い、結果を表３に示した。
外は実施例３と同様の方法でチップ型サーミスタを作製
し、同様に評価を行い、結果を表３に示した。
【００４９】
【表３】
【００５０】以上の結果から、本発明のチップ型サーミ
スタは、従来の問題点がなく、良好な特性及び実装性能
を有することが明らかである。
スタは、従来の問題点がなく、良好な特性及び実装性能
を有することが明らかである。
【００５１】
【発明の効果】以上詳述した通り、本発明のチップ型サ
ーミスタ及びその製造方法によれば、素体寸法や抵抗値
等の特性のばらつきが少なく、実装性能やサーミスタ特
性に優れるチップ型サーミスタが提供される。
ーミスタ及びその製造方法によれば、素体寸法や抵抗値
等の特性のばらつきが少なく、実装性能やサーミスタ特
性に優れるチップ型サーミスタが提供される。
【図１】本発明の実施の形態に係るチップ型サーミスタ
の製造手順を示す断面図である。
の製造手順を示す断面図である。
【図２】本発明のチップ型サーミスタの他の実施例を示
す断面図である。
す断面図である。
【図３】従来の製造方法を示す断面図である。
【図４】従来のチップ型サーミスタを示す断面図であ
る。
る。
１ サーミスタ素体 ２ 保護被膜 ３Ａ 端子電極 ３Ｂ Ｎｉめっき層 ３Ｃ はんだめっき層 ４Ａ，４Ｂ 内部電極
フロントページの続き (72)発明者 前田 保隆 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱マテリアル株式会社電子技術研究所 内 (56)参考文献 特開 平７−161503（ＪＰ，Ａ) 特開 平４−127401（ＪＰ，Ａ) 特開 平３−250603（ＪＰ，Ａ) 特開 昭63−177402（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01C 7/02 - 7/22
Claims (2)
- 【請求項１】 セラミックスグリーンシートをチップ状
に切断した後焼成して得られる直方体形状のセラミック
ス焼結体よりなるサーミスタ素体と、該サーミスタ素体
の１対の平行な端面に設けられた端子電極とを有するチ
ップ型サーミスタにおいて、チップ状の 該サーミスタ素体の外面に保護被膜を形成し
た後、該素体の両端面を切削加工して該素体の両端面を
表出させ、次いでこの切削面に端子電極を形成してなる
ことを特徴とするチップ型サーミスタ。 - 【請求項２】 セラミックスグリーンシートをチップ状
に切断した後焼成して得られるセラミックス焼結体より
なる直方体形状のサーミスタ素体の外面に保護被膜を形
成した後、サーミスタ素体の両端面に端子電極を形成し
てチップ型サーミスタを製造する方法において、チップ状のサーミスタ素体の外面に 保護被膜を形成した
後、該サーミスタ素体の両端面を切削して該素体の両端
面を表出させ、この切削面に端子電極を形成することを
特徴とするチップ型サーミスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26185696A JP3269404B2 (ja) | 1996-10-02 | 1996-10-02 | チップ型サーミスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26185696A JP3269404B2 (ja) | 1996-10-02 | 1996-10-02 | チップ型サーミスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10106809A JPH10106809A (ja) | 1998-04-24 |
| JP3269404B2 true JP3269404B2 (ja) | 2002-03-25 |
Family
ID=17367709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26185696A Expired - Fee Related JP3269404B2 (ja) | 1996-10-02 | 1996-10-02 | チップ型サーミスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3269404B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022264634A1 (ja) * | 2021-06-15 | 2022-12-22 | 株式会社村田製作所 | 電子部品 |
| JPWO2022264635A1 (ja) * | 2021-06-15 | 2022-12-22 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628202B2 (ja) * | 1987-01-16 | 1994-04-13 | 株式会社村田製作所 | 負特性サ−ミスタ |
| JP2591205B2 (ja) * | 1989-12-28 | 1997-03-19 | 三菱マテリアル株式会社 | サーミスタ |
| JP2847102B2 (ja) * | 1990-06-08 | 1999-01-13 | 三菱マテリアル株式会社 | チップ型サーミスタおよびその製造方法 |
| JPH07161503A (ja) * | 1993-12-02 | 1995-06-23 | Komatsu Ltd | チップ型サーミスタ |
-
1996
- 1996-10-02 JP JP26185696A patent/JP3269404B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10106809A (ja) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7911295B2 (en) | Common mode noise filter | |
| KR100204345B1 (ko) | 더어미스터 | |
| JPH06295803A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2010147098A (ja) | 電子部品 | |
| JP3269404B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH06124807A (ja) | 積層型チップ部品 | |
| JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH10144504A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH10116706A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH06215908A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2847102B2 (ja) | チップ型サーミスタおよびその製造方法 | |
| JP3284873B2 (ja) | チップ型サーミスタの製造方法 | |
| JP3622853B2 (ja) | サーミスタ | |
| JPH1092606A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3277292B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3625053B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
| JP3622852B2 (ja) | サーミスタの製造方法 | |
| JP2001135501A (ja) | チップ型サーミスタ | |
| JPH03129810A (ja) | 積層型セラミックチップコンデンサおよびその製造方法 | |
| JPH0628202B2 (ja) | 負特性サ−ミスタ | |
| JPH08236306A (ja) | チップ型サーミスタとその製造方法 | |
| JPH0982504A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2000082606A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH10116708A (ja) | チップ型サーミスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011218 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |