JP2021034440A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】たわみ量が大きくても、クラックが発生し難い積層セラミック電子部品を提供する。【解決手段】積層セラミック電子部品１０は、セラミック素体１２と、セラミック素体１２の両端面にそれぞれ設けられた外部電極２４とを備えている。外部電極２４は、セラミック素体１２上に配置された、焼結金属およびガラスを含む下地電極層２６と、下地電極層２６上に配置された、金属フィラーおよび樹脂を含む導電性樹脂層２８とを有している。下地電極層２６は、下地電極層２６と導電性樹脂層２８との界面に露出するガラス露出最大長さが３．８μｍ以下である条件、および、下地電極層２６と導電性樹脂層２８との界面に露出するガラス露出率が１０．１％以下である条件のうちの少なくともいずれか１つの条件を満たしている。【選択図】図４

Description

本発明は、積層セラミック電子部品に関する。

従来から、特許文献１に記載されている積層セラミック電子部品が知られている。この積層セラミック電子部品は、内部電極を含み、相対する一対の主面と、相対する一対の側面と、相対する一対の端面とを有するセラミック素体を備えている。そして、外部電極が、内部電極に接続されるようにセラミック素体の端面上に配置され、端面から延伸して一対の主面および一対の側面のそれぞれの一部分を覆うように形成されている。

外部電極は、セラミック素体上に配置された下地電極層と、下地電極層上に配置された導電性樹脂層とを有している。導電性樹脂層は、樹脂に金属フィラーを分散させたものである。導電性樹脂層は、積層セラミック電子部品のたわみ強度や耐衝撃性を向上させることができる。

下地電極層は、導電性樹脂層とセラミック素体との間に設けられ、焼結金属およびガラスを含む。ガラスは、焼き付け温度の低減（焼結助剤）やセラミック素体との密着強度改善を目的に含まれている。従って、下地電極層と導電性樹脂層との界面にも、ガラスが存在する。

特開２０１５−４６６４４号公報

しかしながら、上記のような導電性樹脂層を有している外部電極を備えた積層セラミック電子部品においては、たわみ量が大きくなると、セラミック素体にクラックが生じてしまうことがある。クラックの起点はガラスであるため、クラックの発生は、下地電極層と導電性樹脂層との界面に露出するガラスの露出の状態が関係すると推察される。

それゆえに、本発明の主たる目的は、たわみ量が大きくても、クラックが発生し難い積層セラミック電子部品を提供することである。

本発明にかかる積層セラミック電子部品は、第１および第２の内部電極を含み、相対する第１の主面および第２の主面と、第１の主面と第２の主面とを結ぶ方向に直交する方向に相対する第１の側面および第２の側面と、第１の主面と第２の主面とを結ぶ方向並びに第１の側面と第２の側面とを結ぶ方向に直交する方向に相対する第１の端面および第２の端面とを有するセラミック素体と、第１の内部電極に電気的に接続されるように、セラミック素体の第１の端面上に配置され、第１の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面のそれぞれの一部分を覆うように形成された第１の外部電極と、第２の内部電極に電気的に接続されるように、セラミック素体の第２の端面上に配置され、第２の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面のそれぞれの一部分を覆うように形成された第２の外部電極と、を有する積層セラミック電子部品であって、第１の外部電極は、セラミック素体上に配置された、焼結金属およびガラスを含む第１の下地電極層と、第１の下地電極層上に配置された、金属フィラーおよび樹脂を含む第１の導電性樹脂層とを有し、第２の外部電極は、セラミック素体上に配置された、焼結金属およびガラスを含む第２の下地電極層と、第２の下地電極層上に配置された、金属フィラーおよび樹脂を含む第２の導電性樹脂層とを有し、第１の下地電極層は、第１の下地電極層と第１の導電性樹脂層との界面に露出するガラス露出最大長さが３．８μｍ以下である第１の条件、および、第１の下地電極層と第１の導電性樹脂層との界面に露出するガラス露出率が１０．１％以下である第２の条件のうちの少なくともいずれか１つの条件を満たし、第２の下地電極層は、第２の下地電極層と第２の導電性樹脂層との界面に露出するガラス露出最大長さが３．８μｍ以下である第３の条件、および、第２の下地電極層と第２の導電性樹脂層との界面に露出するガラス露出率が１０．１％以下である第４の条件のうちの少なくともいずれか１つの条件を満たすこと、を特徴とする積層セラミック電子部品である。

本発明によれば、たわみ量が大きくても、クラックが発生し難い積層セラミック電子部品が得られる。

本発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

この発明の実施の形態に係る積層セラミック電子部品の一例を示す外観斜視図である。 図１の線ＩＩ−ＩＩにおける断面図である。 図１の線ＩＩＩ−ＩＩＩにおける断面図である。 図２の断面図における外部電極およびその近傍の拡大断面図である。 （ａ）は、図２の断面図を模式的に示す断面図であり、（ｂ）は、下地電極層およびその周辺部を拡大したａ部拡大図である。 ガラス露出最大長さを測定するためのＬＴ断面写真である。 ガラス露出最大長さとクラック発生率との関係を示すグラフである。 ガラス露出総長さとＡ領域の全体長さとを測定するためのＬＴ断面写真である。 ガラス露出率とクラック発生率との関係を示すグラフである。

１．積層セラミック電子部品
本発明の実施の形態に係る積層セラミック電子部品について説明する。図１は、本発明の実施の形態に係る積層セラミック電子部品の一例を示す外観斜視図である。図２は、図１の線ＩＩ−ＩＩにおける断面図であり、後述するように、積層セラミックコンデンサ１０の長さ方向ｚのＬ寸法および積層方向ｘのＴ寸法を含む断面（以下、ＬＴ断面という）を示す。図３は、図１の線ＩＩＩ−ＩＩＩにおける断面図である。図４は、図２の断面図における外部電極およびその近傍の拡大断面図である。

以下、積層セラミック電子部品として、積層セラミックコンデンサを例にして説明する。

積層セラミックコンデンサ１０は、直方体状のセラミック素体１２と２つの外部電極２４とを有している。

（１）セラミック素体
セラミック素体１２は、積層された複数のセラミック層１４と複数の内部電極層１６とを有する。さらに、セラミック素体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘ（第１の主面１２ａと第２の主面１２ｂとを結ぶ方向）に直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙ（第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向）に直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。セラミック素体１２の寸法は、特に限定されない。ただし、セラミック素体１２は、長さ方向ｚの寸法が幅方向ｙの寸法よりも必ずしも長いとは限らない。
セラミック素体１２および２つの外部電極２４を含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とする。積層セラミックコンデンサ１０の積層方向ｘの寸法をＴ寸法とする。積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。

セラミック素体１２には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、セラミック素体１２の隣接する３面が交わる部分のことであり、稜線部とは、セラミック素体１２の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、並びに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。

（ａ）セラミック層
セラミック素体１２は、複数枚のセラミック層１４から構成される外層部１５ａと単数もしくは複数枚のセラミック層１４とそれらの上に配置される複数枚の内部電極層１６から構成される内層部１５ｂとを含む。外層部１５ａは、セラミック素体１２の第１の主面１２ａ側および第２の主面１２ｂ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する複数枚のセラミック層１４、および第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する複数枚のセラミック層１４の集合体である。そして、両外層部１５ａに挟まれた領域が内層部１５ｂである。外層部１５ａの厚みは、１５μｍ以上４００μｍ以下であることが好ましい。

セラミック層１４の枚数は、外層も含み、１０枚以上２０００枚以下であることが好ましい。

セラミック層１４は、たとえば、誘電体材料により形成することができる。誘電体材料としては、たとえば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃またはＣａＺｒＯ₃などの主成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主主成分として含む場合、所望するセラミック素体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物またはＮｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。

焼成後のセラミック層１４の厚みは、０．５μｍ以上２０μｍ以下であることが好ましい。

（ｂ）内部電極層
セラミック素体１２は、複数の内部電極層１６として、たとえば略矩形状の複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、セラミック素体１２の積層方向ｘに沿ってセラミック層１４を挟んで等間隔に交互に積層されるように埋設されている。

第１の内部電極層１６ａは、第２の内部電極層１６ｂに対向する第１の対向電極部１８ａと、第１の内部電極層１６ａの一端側に位置し、第１の対向電極部１８ａからセラミック素体１２の第１の端面１２ｅまでの第１の引出電極部２０ａを有する。第１の引出電極部２０ａは、その端部が第１の端面１２ｅに引き出され、露出している。
第２の内部電極層１６ｂは、第１の内部電極層１６ａに対向する第２の対向電極部１８ｂと、第２の内部電極層１６ｂの一端側に位置し、第２の対向電極部１８ｂからセラミック素体１２の第２の端面１２ｆまでの第２の引出電極部２０ｂを有する。第２の引出電極部２０ｂは、その端部が第２の端面１２ｆに引き出され、露出している。

セラミック素体１２は、第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの一端と第１の側面１２ｃとの間、および、第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの他端と第２の側面１２ｄとの間に形成されるセラミック素体１２の側部（以下、「Ｗギャップ」という。）２２ａを含む。さらに、セラミック素体１２は、第１の内部電極層１６ａの第１の引出電極部２０ａとは反対側の端部と第２の端面１２ｆとの間、および、第２の内部電極層１６ｂの第２の引出電極部２０ｂとは反対側の端部と第１の端面１２ｅとの間に形成されるセラミック素体１２の端部（以下、「Ｌギャップ」という。）２２ｂを含む。

内部電極層１６は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、ＡｕまたはＡｇ−Ｐｄ合金などから選択される少なくとも一つを含む導電材料により構成することができる。内部電極層１６は、さらにセラミック層１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。

内部電極層１６の厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。また、内部電極層１６の枚数は、１５枚以上２００枚以下であることが好ましい。

（２）外部電極
セラミック素体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２４が配置される。外部電極２４は、第１の外部電極２４ａおよび第２の外部電極２４ｂを有する。
第１の外部電極２４ａは、セラミック素体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａおよび第２の主面１２ｂおよび第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第１の外部電極２４ａは、第１の内部電極層１６ａの第１の引出電極部２０ａと電気的に接続される。
第２の外部電極２４ｂは、セラミック素体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａおよび第２の主面１２ｂおよび第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第２の外部電極２４ｂは、第２の内部電極層１６ｂの第２の引出電極部２０ｂと電気的に接続される。

セラミック素体１２内においては、第１の内部電極層１６ａの第１の対向電極部１８ａと第２の内部電極層１６ｂの第２の対向電極部１８ｂとが、セラミック層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極２４ａと第２の内部電極層１６ｂが接続された第２の外部電極２４ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。

第１の外部電極２４ａおよび第２の外部電極２４ｂはそれぞれ、内部電極層１６に接続された下地電極層２６と、下地電極層２６の上に積層された導電性樹脂層２８と、導電性樹脂層２８の上に積層された金属めっき層３０とを含む。

（ａ）下地電極層
下地電極層２６は、第１の下地電極層２６ａおよび第２の下地電極層２６ｂを有する。 第１の下地電極層２６ａは、セラミック素体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａおよび第２の主面１２ｂおよび第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
また、第２の下地電極層２６ｂは、セラミック素体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａおよび第２の主面１２ｂおよび第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。

下地電極層２６は、図５（ａ）および図５（ｂ）に示すように、焼結金属４０およびガラス４２を含む。図５（ａ）は、図２の断面図を模式的に示す断面図であり、（ｂ）は、下地電極層２６およびその周辺部を拡大したａ部拡大図である。下地電極層２６と導電性樹脂層２８との界面には、ガラス４２が存在する。また、下地電極層２６とセラミック素体１２との界面におけるセラミック素体１２側には、セラミックとガラス４２との反応層４８が存在する。

そして、第１の下地電極層２６ａは、第１の下地電極層２６ａと後で詳述する第１の導電性樹脂層２８ａとの界面に露出するガラス４２の露出最大長さが３．８μｍ以下である第１の条件、および、第１の下地電極層２６ａと第１の導電性樹脂層２８ａとの界面に露出するガラス４２の露出率が１０．１％以下である第２の条件のうちの少なくともいずれか１つの条件を満足している。
第２の下地電極層２６ｂは、第２の下地電極層２６ｂと後で詳述する第２の導電性樹脂層２８ｂとの界面に露出するガラス４２の露出最大長さが３．８μｍ以下である第３の条件、および、第２の下地電極層２６ｂと第２の導電性樹脂層２８ｂとの界面に露出するガラス４２の露出率が１０．１％以下である第４の条件のうちの少なくともいずれか１つの条件を満足している。

「ガラス４２の露出最大長さ」の測定方法の一例としては、積層セラミックコンデンサ１０が（１／２）Ｗの位置のＬＴ面が露出されるまで断面研磨される。次に、図４（ｂ）に示すように、このＬＴ断面において、第１の主面１２ａ上に位置する第１の下地電極層２６ａの先端Ｐ１から、セラミック素体１２の第１の端面１２ｅ側の稜線部において、第１の主面１２ａに対して４５°傾斜した接線Ｌ１が接する第１の下地電極層２６ａ上の接点Ｓ１までの領域Ａ１が測定範囲とされる。この領域Ａ１において、第１の下地電極層２６ａの個々のガラスが第１の下地電極層２６ａと第１の導電性樹脂層２８ａとの界面に露出している長さａ，ｂ，・・・を測定し、その測定値のうちの最大長さを「ガラス露出最大長さ」とする。

あるいは、図４（ｃ）に示すように、このＬＴ断面において、第１の主面１２ａ上に位置する第２の下地電極層２６ｂの先端Ｐ２から、セラミック素体１２の第２の端面１２ｆ側の稜線部において、第１の主面１２ａに対して４５°傾斜した接線Ｌ２が接する第２の下地電極層２６ｂ上の接点Ｓ２までの領域Ａ２が測定範囲とされる。この領域Ａ２において、第２の下地電極層２６ｂの個々のガラスが第２の下地電極層２６ｂと第２の導電性樹脂層２８ｂとの界面に露出している長さａ，ｂ，・・・を測定し、その測定値のうちの最大長さを「ガラス露出最大長さ」とする。

そして、測定されたガラス露出最大長さが３．８μｍ以下であることを満足することにより、耐基板曲げ性が向上した積層セラミックコンデンサ１０が得られる。すなわち、たわみ量が大きくても、クラックが発生し難い積層セラミックコンデンサ１０が得られる。

「ガラス露出率」は、以下の式で表現される。
ガラス露出率＝｛（ガラス露出総長さ）／（全体長さ）｝×１００
「ガラス露出総長さ」は、前記ＬＴ断面において、領域Ａ１の第１の下地電極層２６ａの個々のガラスが第１の下地電極層２６ａと第１の導電性樹脂層２８ａとの界面に露出している長さａ，ｂ，・・・を測定し、その測定値の合計の長さをいう。あるいは、「ガラス露出総長さ」は、ＬＴ断面において、領域Ａ２の第２の下地電極層２６ｂの個々のガラスが第２の下地電極層２６ｂと第２の導電性樹脂層２８ｂとの界面に露出している長さａ，ｂ，・・・を測定し、その測定値の合計の長さをいう。

「全体長さ」は、前記ＬＴ断面において、第１の下地電極層２６ａの領域Ａ１の長さをいう。あるいは、「全体長さ」は、ＬＴ断面において、第２の下地電極層２６ｂの領域Ａ２の長さをいう。

そして、ガラス露出率が１０．１％以下であることを満足することにより、耐基板曲げ性が向上した積層セラミックコンデンサ１０が得られる。すなわち、たわみ量が大きくても、クラックが発生し難い積層セラミックコンデンサ１０が得られる。

なお、「ガラス露出最大長さ」や「ガラス露出総長さ」や「全体長さ」の測定を、第１の主面１２ａ上に位置する第１の下地電極層２６ａの領域Ａ１または第２の下地電極層２６ｂの領域Ａ２において行ったのは、これらの領域Ａの下地電極層２６の厚みが薄くなり易いので、特にたわみ強度に対する影響が大きいからである。

また、「ガラス露出最大長さ」や「ガラス露出総長さ」や「全体長さ」の測定は、第１の主面１２ａ上に位置する第１の下地電極層２６ａおよび第２の下地電極層２６ｂを測定して求めたけれども、第２の主面１２ｂ上に位置する第１の下地電極層２６ａおよび第２の下地電極層２６ｂを測定して求めてもよい。

焼結金属４０としては、例えばＣｕ、Ｎｉ、Ａｇ、Ｐｂ、Ａｇ−Ｐｂ合金またはＡｕ等から選ばれる少なくとも１つを含む。焼結金属粉は、球状金属粉と扁平状金属粉とを混合したものが好ましく、その平均粒径Ｄ５０が１μｍ以下のものを使用すると、ガラス露出最大長さが３．８μｍ以下になる。つまり、焼結金属粉の平均粒径が、ガラス露出最大長さの主な因子であり、平均粒径が小さいほど、ガラス露出最大長さは小さくなる。さらに、焼結金属粉の平均粒径は、ガラス露出率の主な因子でもあり、平均粒径が小さいほど、ガラス露出率は小さくなる。

また、下地電極層２６のガラス４２としては、例えばＢ、Ｓｉ、Ｐｄ、Ｂａ、Ｍｇ、ＡｌまたはＬｉ等から選ばれる少なくとも１つを含む。

下地電極層２６は、焼結金属４０およびガラス４２を含む導電性ペーストをセラミック素体１２に塗布して焼き付けたものであり、セラミック素体１２と同時に焼成したものでもよく、セラミック素体１２を焼成した後に焼き付けたものでもよい。下地電極層２６のうちの最も厚い部分の厚みは、１０μｍ以上１５０μｍ以下であることが好ましい。

第１の端面１２ｅおよび第２の端面１２ｆ上にそれぞれ位置する下地電極層２６は、その他の部分よりも中央部の厚みが厚い形状を有している。これにより、半田の外部電極２４上のめっきへの接続接触角が鋭角になり、熱衝撃サイクル時に半田からめっきに加わる応力の方向がめっき平面と平行な成分が強くなるために、さらに半田クラックの発生確率を減じる効果を得ることができる。

下地電極層２６の第１の主面１２ａ上および第２の主面１２ｂ上、並びに、第１の側面１２ｃ上および第２の側面１２ｄ上に位置する外部電極２４の厚みは、一般に、第１の端面１２ｅおよび第２の端面１２ｆ上に位置する下地電極層２６の厚みより小さくなり易く、５μｍ以上２０μｍ以下であることが好ましい。

（ｂ）導電性樹脂層
導電性樹脂層２８は、第１の導電性樹脂層２８ａおよび第２の導電性樹脂層２８ｂを有する。
第１の導電性樹脂層２８ａは、第１の下地電極層２６ａの上に配置される。具体的には、第１の導電性樹脂層２８ａは、第１の端面１２ｅ上に位置する第１の下地電極層２６ａの上、並びに、第１の主面１２ａ上および第２の主面１２ｂ上および第１の側面１２ｃ上および第２の側面１２ｄ上に位置する第１の下地電極層２６ａの上に配置されている。

同様に、第２の導電性樹脂層２８ｂは、第２の下地電極層２６ｂの上に配置される。具体的には、第２の導電性樹脂層２８ｂは、第２の端面１２ｆ上に位置する第２の下地電極層２６ｂの上、並びに、第１の主面１２ａ上および第２の主面１２ｂ上および第１の側面１２ｃ上および第２の側面１２ｄ上に位置する第２の下地電極層２６ｂの上に配置されている。

導電性樹脂層２８の厚みは、例えば、１０μｍ以上２００μｍ以下であることが好ましい。

導電性樹脂層２８は、図５（ａ）に示すように、樹脂４４および金属粉４６（導電性フィラー）を含む。従って、導電性樹脂層２８は、樹脂４４を含むため、例えば、下地電極層２６や金属めっき層３０よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１０に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層２８が緩衝層として機能し、積層セラミックコンデンサ１０のクラックを防止することができる。

導電性樹脂層２８に含まれる樹脂４４としては、熱硬化性樹脂が好ましい。熱硬化性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂またはポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性および耐湿性および密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。導電性樹脂層２８には、熱硬化性樹脂と共に、硬化剤を含むことが好ましい。硬化剤としては、ベース樹脂としてエポキシ樹脂を用いる場合、フェノール系、アミン系、酸無水物系またはイミダゾール系などの公知の種々の化合物を使用することができる。

導電性樹脂層２８に含まれる金属粉４６としては、Ａｇ粉、Ｃｕ粉またはそれらの合金粉を使用することができる。また、金属粒子の表面にＡｇコーティングされたものを使用することができる。金属粒子の表面にＡｇコーティングされたものを使用する際には、金属粒子としてＣｕまたはＮｉを用いることが好ましい。また、Ｃｕに酸化防止処理を施したものを使用することもできる。Ａｇコーティングされた金属粒子を用いる理由は、Ａｇの特性は保ちつつ、母材の金属粒子を安価なものにすることが可能になるためである。

導電性樹脂層２８に含まれる金属粉４６（導電性フィラー）の形状は、特に限定されない。金属粉４６は、球状金属粉または扁平状金属粉であってもよいが、球状金属粉と扁平状金属粉とを混合して用いることが好ましい。金属粉４６の平均粒径は、例えば、０．３μｍ以上１０．０μｍ以下であってもよいが、特に限定されない。金属粉は、主に、導電性樹脂層２８の通電性を担う。具体的には、金属粉同士の直接接触および／またはトンネル効果などの導電性接着材の導電機構により、導電性樹脂層２８の内部に通電経路が形成される。導電性樹脂層２８の先端は、下地電極層２６の先端から１０μｍ以上８００μｍ以下延びて形成されていることが好ましい。これにより、熱衝撃サイクル時の応力を減少させるための導電性樹脂層２８の面積を十分に取ることができ、半田クラック緩和効果を得ることができる。

（ｃ）金属めっき層
金属めっき層３０は、第１の金属めっき層３０ａおよび第２の金属めっき層３０ｂを含む。

第１の金属めっき層３０ａは、第１の導電性樹脂層２８ａの上に配置されている。より具体的には、第１の金属めっき層３０ａは、第１の端面１２ｅ上に位置する第１の導電性樹脂層２８ａの上、第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの上に位置する第１の導電性樹脂層２８ａの上に配置される。

第２の金属めっき層３０ｂは、第２の導電性樹脂層２８ｂの上に配置されている。より具体的には、第２の金属めっき層３０ｂは、第２の端面１２ｆ上に位置する第２の導電性樹脂層２８ｂの上、第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの上に位置する第２の導電性樹脂層２８ｂの上に配置される。

第１の金属めっき層３０ａおよび第２の金属めっき層３０ｂの材料としては、例えばＣｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金もしくはＡｕなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含む。好ましくは、第１の金属めっき層３０ａは、第１のＮｉめっき層３２ａと第１のＳｎめっき層３４ａとの２層構造である。第２の金属めっき層３０ｂは、第２のＮｉめっき層３２ｂと第２のＳｎめっき層３４ｂとの２層構造である。Ｎｉめっき層３２は、下地電極層２６が積層セラミックコンデンサ１０を実装する際のはんだによって浸食されることを防止することができる。Ｓｎめっき層３４は、積層セラミックコンデンサ１０を実装する際の半田の濡れ性を向上させ、積層セラミックコンデンサ１０の実装を容易にする。めっき層の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。

セラミック素体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とする。セラミック素体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の積層方向ｘの寸法をＴ寸法とする。セラミック素体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミックコンデンサ１０の寸法は、特に限定されないが、たとえば、長さ方向ｚのＬ寸法が１．０ｍｍ以下、幅方向ｙのＷ寸法が０．５ｍｍ以下、積層方向ｘのＴ寸法が０．５以下である。

２．積層セラミック電子部品の製造方法
次に、以上の構成からなる積層セラミック電子部品の製造方法の一実施の形態について、図１に示す積層セラミックコンデンサ１０を例にして説明する。

まず、セラミック層１４を形成するためのセラミックグリーンシート、および、内部電極層１６を形成するための内部電極用導電性ペースト、および、外部電極２４の下地電極層２６を形成するための外部電極用導電性ペーストが準備される。なお、セラミックグリーンシートおよび内部電極用導電性ペーストおよび外部電極用導電性ペーストには、有機バインダおよび有機溶媒が含まれるが、公知の有機バインダや有機溶媒を用いることができる。

そして、セラミックグリーンシート上に、例えば、所定のパターンで内部電極用導電性ペーストを印刷し、セラミックグリーンシートには、内部電極パターンが形成される。なお、内部電極用導電性ペーストは、スクリーン印刷法やグラビア印刷法などの公知の方法により印刷することができる。

次に、内部電極パターンが形成されていない外層用セラミックグリーンシートが所定枚数積層され、その上に、内部電極パターンが形成されたセラミックグリーンシートが順次積層され、その上に、外層用セラミックグリーンシートが所定枚数積層され、マザー積層体が作製される。必要に応じて、このマザー積層体は、静水圧プレスなどの手段により積層方向ｘに圧着させてもよい。

その後、マザー積層体が所定の形状寸法に切断され、生の積層体チップが切り出される。このとき、バレル研磨などにより、生の積層体チップの稜部や角部に丸みをつける。続いて、切り出された生の積層体チップが焼成され、セラミック素体１２が作成される。なお、生の積層体チップの焼成温度は、セラミックの材料や内部電極用導電性ペーストの材料に依存するが、９００℃以上１３００℃以下であることが好ましい。

次に、第１の外部電極２４ａおよび第２の外部電極２４ｂが、セラミック素体１２の第１の端面１２ｅおよび第２の端面１２ｆに形成される。すなわち、先ず、焼成後のセラミック素体１２の第１の端面１２ｅおよび第２の端面１２ｆに、下地電極層用ペーストが塗布されて焼付けられ、第１の外部電極２４ａの第１の下地電極層２６ａおよび第２の外部電極２４ｂの第２の下地電極層２６ｂが形成される。焼付け温度は、７００℃以上９００℃以下であることが好ましい。

続いて、下地電極層２６が形成されたセラミック素体１２は、球状のメディアと共に撹拌機に投入され、回転バレル研磨が行われる。回転バレル研磨によって、第１の端面１２ｅ側の４つの角部の第１の下地電極層２６ａの表層並びに第２の端面１２ｆ側の４つの角部の第２の下地電極層２６ｂの表層のそれぞれの導電性樹脂層２８が除去される。さらに、回転バレル研磨の時間を長くすると、導電性樹脂層２８の表層に露出している下地電極層２６の焼結金属が引き伸ばされて、焼結金属４０の露出量が拡がり、ガラス４２の露出長さが小さくなる。つまり、ガラス４２の露出最大長さや露出率が減少する。

続いて、導電性樹脂層２８が形成される。第１の下地電極層２６ａを覆うように、金属粉および熱硬化性樹脂を含む樹脂外部電極用導電性ペーストが塗布され、第１の導電性樹脂層２８ａが形成される。同様に、第２の下地電極層２６ｂを覆うように、金属粉および熱硬化性樹脂を含む樹脂外部電極用導電性ペーストが塗布され、第２の導電性樹脂層２８ｂが形成される。

導電性樹脂層２８の形成は、１８０℃以上２３０℃以下の温度、１０ｍｉｎ以上６０ｍｉｎ以下の時間で樹脂外部電極用導電性ペーストを熱処理して、熱硬化性樹脂を熱硬化させることで行われる。熱処理の雰囲気は、Ｎ₂雰囲気であることが好ましい。また、熱硬化性樹脂の飛散を防ぎ、かつ、金属粉の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。

続いて、金属めっき層３０が、第１の端面１２ｅ側および第２端面１２ｆ側の導電性樹脂層２８上を覆うように形成される。

上述のようにして、積層セラミックコンデンサ１０が製造される。

３．実験例

（１）ガラス露出最大長さとクラック発生率との関係
（ａ）サンプル作成
上述の製造方法により積層セラミックコンデンサを作製した。比較例１および実施例１ないし実施例５の積層セラミックコンデンサは、下地電極層が形成されたセラミック素体と球状のメディアとを一緒に回転攪拌機に投入して、回転バレル研磨のバレル時間を調整して、下地電極層のガラス露出最大長さを変化させて作製した。なお、バレル時間を長くすると、ガラス露出最大長さは小さくなる。

（ｂ）積層セラミックコンデンサの仕様
積層セラミックコンデンサの仕様は以下のとおりである。
・サイズＬ×Ｗ×Ｔ（設計値）：１．０ｍｍ×０．５ｍｍ×０．５ｍｍ
・セラミック材料：ＢａＴｉＯ₃
・静電容量：０．１μＦ
・定格電圧：５０Ｖ
・内部電極：Ｎｉ
・外部電極の構造
下地電極層
下地電極層の材料：焼結金属（Ｃｕ）
下地電極層の厚み：１２μｍ（端面中央部の最も厚い部分）、３μｍ（端面縁部の最も薄い部分）
導電性樹脂層
金属粉（導電性フィラー）：Ａｇ
熱硬化性樹脂：エポキシ系
導電性樹脂層の厚み：２１μｍ（端面中央部の最も厚い部分）、１μｍ（端面縁部の最も薄い部分）
Ｎｉめっき層：厚みは３．０μｍ
Ｓｎめっき層：厚みは３．０μｍ

（ｃ）たわみ試験方法
得られた積層セラミックコンデンサのたわみ試験を行った。厚さ１．６ｍｍのＪＥＩＴＡ基板（ガラスエポキシ基板）に半田を用いて、積層セラミックコンデンサのサンプルを実装した。実装されていない基板面から押し治具にて基板を曲げ、機械的ストレスをかけた。この時、保持時間を５秒とし、曲げ量は８ｍｍとした。基板曲げ後、基板から積層セラミックコンデンサのサンプルを外し、基板面に対して垂直方向に積層セラミックコンデンサの（１／２）Ｗの位置まで断面（ＬＴ断面）研磨を行った。そして、ＬＴ断面から下地電極層のガラス露出最大長さを測定した。続けて、ＬＴ断面からセラミック素体のクラックを観察し、クラックの生じたサンプルの割合を計算した。クラック発生率が２０％以下を合格とした。

図６は、下地電極層のガラス露出最大長さを測定するためのＬＴ断面写真である。測定範囲は、第１の主面１２ａ上に位置する下地電極層２６の先端Ｐから、第２の端面１２ｆ側の稜線部において、第１の主面１２ａに対して４５°傾斜した接線Ｌが接する下地電極層上の接点Ｓまでの領域Ａである。なお、このＬＴ断面写真の外部電極は、下地電極層のみであるけれども、実際は下地電極層の上に導電性樹脂層と金属めっき層とが配置された構造となる。

下地電極層のガラス露出最大長さと積層セラミックコンデンサのクラック発生率と関係の結果を表１に示す。また、表１から、ガラス露出最大長さとクラック発生率との関係をグラフ化したものを図７に示す。

表１に示すように、実施例１ないし実施例５では、ガラス露出最大長さが３．８μｍ以下であるため、たわみ試験後のセラミック素体のクラックの発生率が低く、良好な結果が得られた。

一方、比較例１では、ガラス露出最大長さが３．８μｍを超えているため、たわみ試験後のセラミック素体に多くのクラックが発生していることが分かった。

（２）ガラス露出率とクラック発生率との関係
（ａ）サンプル作成
上述の製造方法により積層セラミックコンデンサを作製した。比較例２および実施例６〜１０の積層セラミックコンデンサは、下地電極層が形成されたセラミック素体と球状のメディアとを一緒に回転攪拌機に投入して、回転バレル研磨のバレル時間を調整して、下地電極層のガラス露出率を変化させて作製した。なお、バレル時間を長くすると、ガラス露出率は小さくなる。

（ｂ）積層セラミックコンデンサの仕様
積層セラミックコンデンサの仕様は前出のとおりであり、その詳細な説明は省略する。

（ｃ）たわみ試験方法
得られた積層セラミックコンデンサのたわみ試験を行った。厚さ１．６ｍｍのＪＥＩＴＡ基板（ガラスエポキシ基板）に半田を用いて、積層セラミックコンデンサのサンプルを実装した。実装されていない基板面から押し治具にて基板を曲げ、機械的ストレスをかけた。この時、保持時間を５秒とし、曲げ量は８ｍｍとした。基板曲げ後、基板から積層セラミックコンデンサのサンプルを外し、基板面に対して垂直方向に積層セラミックコンデンサの（１／２）Ｗの位置まで断面（ＬＴ断面）研磨を行った。そして、ＬＴ断面から下地電極層のガラス露出率を測定した。続けて、ＬＴ断面からセラミック素体のクラックを観察し、クラックの生じたサンプルの割合を計算した。クラック発生率が２０％以下を合格とした。

図８は、下地電極層のガラス露出率を測定するためのＬＴ断面写真である。測定範囲は、第１の主面１２ａ上に位置する下地電極層２６の先端Ｐから、第２の端面１２ｆ側の稜線部において、第１の主面１２ａに対して４５°傾斜した接線Ｌが接する下地電極層上の接点Ｓまでの領域Ａである。なお、このＬＴ断面写真の外部電極は、下地電極層のみであるけれども、実際は下地電極層の上に導電性樹脂層と金属めっき層とが配置された構造となる。

下地電極層のガラス露出率と積層セラミックコンデンサのクラック発生率と関係の結果を表２に示す。また、表２から、ガラス露出率とクラック発生率との関係をグラフ化したものを図９に示す。

表１に示すように、実施例６ないし実施例１０では、ガラス露出率が１０．１％以下であるため、たわみ試験後のセラミック素体のクラックの発生率が低く、良好な結果が得られた。

一方、比較例２では、ガラス露出率が１０．１％を超えているため、たわみ試験後のセラミック素体に多くのクラックが発生していることが分かった。

以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。

すなわち、上述の実施の形態および実施例では、セラミック素体の材料として誘電体セラミックを用いたが、この発明では、積層セラミック電子部品の種類によっては、セラミック素体の材料として、フェライトなどの磁性体セラミック、スピネル系セラミックなどの半導体セラミック、ＰＺＴ系セラミックなどの圧電体セラミックを用いることもできる。
積層セラミック電子部品は、セラミック素体として、磁性体セラミックを用いた場合は積層セラミックインダクタとして機能し、半導体セラミックを用いた場合は積層セラミックサーミスタとして機能し、圧電体セラミックを用いた場合は積層セラミック圧電部品として機能する。ただし、積層セラミック電子部品を積層セラミックインダクタとして機能させる場合には、内部電極層はコイル状の導体となる。

上述の実施の形態および実施例では、特定の構成を有する積層セラミックコンデンサを例にして説明したが、この発明にかかる積層セラミックコンデンサの構成は、特許請求の範囲によって規定される構成の範囲内で任意に変更されてもよい。

この発明にかかる積層セラミック電子部品は、特にたとえば、積層セラミックコンデンサ、積層セラミックインダクタ、積層セラミックサーミスタ、積層セラミック圧電部品などとして好適に用いられる。

１０ 積層セラミックコンデンサ
１２ セラミック素体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ セラミック層
１５ａ 外層部
１５ｂ 内層部
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ａ 第１の対向電極部
１８ｂ 第２の対向電極部
２０ａ 第１の引出電極部
２０ｂ 第２の引出電極部
２２ａ 側部（Ｗギャップ）
２２ｂ 端部（Ｌギャップ）
２４ 外部電極
２４ａ 第１の外部電極
２４ｂ 第２の外部電極
２６ 下地電極層
２６ａ 第１の下地電極層
２６ｂ 第２の下地電極層
２８ 導電性樹脂層
２８ａ 第１の導電性樹脂層
２８ｂ 第２の導電性樹脂層
３０ 金属めっき層
３０ａ 第１の金属めっき層
３０ｂ 第２の金属めっき層
３２ Ｎｉめっき層
３２ａ 第１のＮｉめっき層
３２ｂ 第２のＮｉめっき層
３４ Ｓｎめっき層
３４ａ 第１のＳｎめっき層
３４ｂ 第２のＳｎめっき層
４０ 焼結金属
４２ ガラス
４４ 樹脂
４６ 金属粉（導電性フィラー）
４８ 反応層
ａ，ｂ ガラスの露出長さ
Ｐ１，Ｐ２，Ｐ 下地電極層の先端
Ｌ１，Ｌ２，Ｌ 接線
Ｓ１，Ｓ２，Ｓ 接点
Ａ１，Ａ２，Ａ 領域

Claims (5)

1. 第１および第２の内部電極を含み、相対する第１の主面および第２の主面と、前記第１の主面と前記第２の主面とを結ぶ方向に直交する方向に相対する第１の側面および第２の側面と、前記第１の主面と前記第２の主面とを結ぶ方向並びに前記第１の側面と前記第２の側面とを結ぶ方向に直交する方向に相対する第１の端面および第２の端面とを有するセラミック素体と、
   前記第１の内部電極に電気的に接続されるように、前記セラミック素体の前記第１の端面上に配置され、前記第１の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面のそれぞれの一部分を覆うように形成された第１の外部電極と、
   前記第２の内部電極に電気的に接続されるように、前記セラミック素体の前記第２の端面上に配置され、前記第２の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面のそれぞれの一部分を覆うように形成された第２の外部電極と、を有する積層セラミック電子部品であって、
   前記第１の外部電極は、前記セラミック素体上に配置された、焼結金属およびガラスを含む第１の下地電極層と、前記第１の下地電極層上に配置された、金属フィラーおよび樹脂を含む第１の導電性樹脂層とを有し、
   前記第２の外部電極は、前記セラミック素体上に配置された、焼結金属およびガラスを含む第２の下地電極層と、前記第２の下地電極層上に配置された、金属フィラーおよび樹脂を含む第２の導電性樹脂層とを有し、
   前記第１の下地電極層は、前記第１の下地電極層と前記第１の導電性樹脂層との界面に露出するガラス露出最大長さが３．８μｍ以下である第１の条件、および、前記第１の下地電極層と前記第１の導電性樹脂層との界面に露出するガラス露出率が１０．１％以下である第２の条件のうちの少なくともいずれか１つの条件を満たし、
   前記第２の下地電極層は、前記第２の下地電極層と前記第２の導電性樹脂層との界面に露出するガラス露出最大長さが３．８μｍ以下である第３の条件、および、前記第２の下地電極層と前記第２の導電性樹脂層との界面に露出するガラス露出率が１０．１％以下である第４の条件のうちの少なくともいずれか１つの条件を満たすこと、
   を特徴とする積層セラミック電子部品。
2. 前記第１の下地電極層は前記第１の条件および前記第２の条件を満たし、前記第２の下地電極層は前記第３の条件および前記第４の条件を満たすこと、を特徴とする請求項１に記載の積層セラミック電子部品。
3. 前記第１の外部電極は、前記第１の導電性樹脂層上に第１の金属めっき層を有し、前記第２の外部電極は、前記第２の導電性樹脂層上に第２の金属めっき層を有すること、を特徴とする請求項１または請求項２に記載の積層セラミック電子部品。
4. 前記第１の端面と前記第２の端面とを結ぶ方向の長さが１．０ｍｍ以下、前記第１の側面と前記第２の側面とを結ぶ方向の長さが０．５ｍｍ以下、前記第１の主面と前記第２の主面とを結ぶ方向の長さが０．５ｍｍ以下であること、を特徴とする、請求項１ないし請求項３のいずれかに記載の積層セラミック電子部品。
5. 前記セラミック素体は、前記内部電極を構成する複数の内部電極層と複数のセラミック誘電体層とを交互に積層した積層構造を有したコンデンサを含むこと、を特徴とする、請求項１ないし請求項４のいずれかに記載の積層セラミック電子部品。