JP2018073900A - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- JP2018073900A JP2018073900A JP2016209454A JP2016209454A JP2018073900A JP 2018073900 A JP2018073900 A JP 2018073900A JP 2016209454 A JP2016209454 A JP 2016209454A JP 2016209454 A JP2016209454 A JP 2016209454A JP 2018073900 A JP2018073900 A JP 2018073900A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base electrode
- conductive resin
- ceramic capacitor
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
- H01G4/0085—Fried electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】積層セラミックコンデンサの外部電極に導電性樹脂層を含んでもＥＳＲが低下しうる積層セラミックコンデンサを提供する。
【解決手段】積層セラミックコンデンサ１０は、積層体１２と第１および第２の外部電極２４ａ，２４ｂとを有する。第１および第２の外部電極２４ａ，２４ｂは、第１および第２の下地電極層２６ａ，２６ｂと第１および第２の導電性樹脂層２８ａ，２８ｂと第１および第２のめっき層３０ａ，３０ｂとを含む。第１および第２の下地電極層２６ａ，２６ｂは、積層体１２の両端面１２ｅ，１２ｆにのみ配置される。第１および第２の導電性樹脂層２８ａ，２８ｂは、積層体１２の両主面１２ａ，１２ｂの表面の一部および両側面１２ｃ，１２ｄの表面の一部に配置される。第１および第２のめっき層３０ａ，３０ｂは、下地電極層２６ａ，２６ｂおよび導電性樹脂層２８ａ，２８ｂを覆うように配置される。
【選択図】図２
【解決手段】積層セラミックコンデンサ１０は、積層体１２と第１および第２の外部電極２４ａ，２４ｂとを有する。第１および第２の外部電極２４ａ，２４ｂは、第１および第２の下地電極層２６ａ，２６ｂと第１および第２の導電性樹脂層２８ａ，２８ｂと第１および第２のめっき層３０ａ，３０ｂとを含む。第１および第２の下地電極層２６ａ，２６ｂは、積層体１２の両端面１２ｅ，１２ｆにのみ配置される。第１および第２の導電性樹脂層２８ａ，２８ｂは、積層体１２の両主面１２ａ，１２ｂの表面の一部および両側面１２ｃ，１２ｄの表面の一部に配置される。第１および第２のめっき層３０ａ，３０ｂは、下地電極層２６ａ，２６ｂおよび導電性樹脂層２８ａ，２８ｂを覆うように配置される。
【選択図】図２
Description
本発明は、積層セラミックコンデンサに関する。
近年、積層セラミックコンデンサに代表されるセラミック電子部品は、従来に比べてより過酷な環境下で使用されるようになってきている。
たとえば、携帯電話や携帯音楽プレーヤーなどのモバイル機器に用いられる積層セラミックコンデンサについては、落下時の衝撃に耐えることが求められている。具体的には、落下衝撃を受けても、実装基板から積層セラミックコンデンサが脱落しない、または積層セラミックコンデンサにクラックが生じないようにする必要がある。
また、ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）などの車載機器に用いられる積層セラミックコンデンサについては、熱サイクルの衝撃に耐えることが求められている。具体的には、熱サイクルを受けて実装基板が熱膨張収縮することにより発生するたわみ応力を受けても、積層セラミックコンデンサにクラックが生じないにする必要がある。
たとえば、携帯電話や携帯音楽プレーヤーなどのモバイル機器に用いられる積層セラミックコンデンサについては、落下時の衝撃に耐えることが求められている。具体的には、落下衝撃を受けても、実装基板から積層セラミックコンデンサが脱落しない、または積層セラミックコンデンサにクラックが生じないようにする必要がある。
また、ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）などの車載機器に用いられる積層セラミックコンデンサについては、熱サイクルの衝撃に耐えることが求められている。具体的には、熱サイクルを受けて実装基板が熱膨張収縮することにより発生するたわみ応力を受けても、積層セラミックコンデンサにクラックが生じないにする必要がある。
これを受けて、積層セラミックコンデンサの外部電極に熱硬化性導電樹脂ペーストを用いることが提案されている。たとえば、特許文献１では、従来の電極層とＮｉめっき層との間に、エポキシ系熱硬化性樹脂層を形成し、厳しい環境下でも、積層体にクラックが入らないような対策を行っている。
しかしながら、特許文献１のように電極層とＮｉめっき層との間にエポキシ系熱硬化性樹脂層を形成した設計においては、エポキシ系熱硬化性樹脂層とＮｉめっき層との接触抵抗が高くなり、等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ、以下、「ＥＳＲ」という。）が高くなるという問題が生じることがあった。また、特許文献１のように電極層の全体を覆うようにエポキシ系熱硬化性樹脂層を形成しているため、外部電極の端面厚が厚くなるだけでなく、この点においてもＥＳＲが高くなるという問題が生じることがあった。
それゆえに、この発明の主たる目的は、積層セラミックコンデンサの外部電極に導電性樹脂層を含んでもＥＳＲが低下しうる積層セラミックコンデンサを提供することである。
この発明にかかる積層セラミックコンデンサは、積層された複数の誘電体層を含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、複数の誘電体層を介して交互に積層され、第１の端面に露出部を有する第１の内部電極および第２の端面に露出部を有する第２の内部電極と、第１の内部電極に接続され、第１の端面側に配置された第１の外部電極と、第２の内部電極に接続され、第２の端面側に配置された第２の外部電極と、を有する積層セラミックコンデンサにおいて、第１の外部電極は、導電性金属およびガラス成分を含む第１の下地電極層と、熱硬化性樹脂および金属成分とを含む第１の導電性樹脂層と、第１のめっき層と、を含み、第２の外部電極は、導電性金属およびガラス成分を含む第２の下地電極層と、熱硬化性樹脂および金属成分とを含む第２の導電性樹脂層と、第２のめっき層と、を含み、第１の下地電極層は、第１の端面の表面にのみ配置され、第２の下地電極層は、第２の端面の表面にのみ配置され、第１の導電性樹脂層は、第１の下地電極層に接続されるように、第１の下地電極層の端部から、第１および第２の主面の表面の一部および第１および第２の側面の表面の一部に配置され、第２の導電性樹脂層は、第２の下地電極層に接続されるように、第１の下地電極層の端部から、第１および第２の主面の表面の一部および第１および第２の側面の表面の一部に配置され、第１のめっき層は、第１の下地電極層の表面および第１の導電性樹脂層の表面に配置され、第２のめっき層は、第２の下地電極層の表面および第２の導電性樹脂層の表面に配置される、積層セラミックコンデンサである。
また、この発明にかかる積層セラミックコンデンサは、第１の下地電極層は、少なくとも第１の内部電極の露出部を覆うように配置され、第２の下地電極層は、少なくとも第２の内部電極の露出部を覆うように配置され、第１の導電性樹脂層は、第１の下地電極層に接続されるように第１の端面の第１の内部電極の露出部の端部から、第１および第２の主面の表面の一部ならびに第１および第２の側面の表面の一部に配置され、第２の導電性樹脂層は、第２の下地電極層に接続されるように第２の端面の第２の内部電極の露出部の端部から、第１および第２の主面の表面の一部ならびに第１および第２の側面の表面の一部に配置されることが好ましい。
また、この発明にかかる積層セラミックコンデンサは、第１の下地電極層は、少なくとも第１の内部電極の露出部を覆うように配置され、第２の下地電極層は、少なくとも第２の内部電極の露出部を覆うように配置され、第１の導電性樹脂層は、第１の下地電極層に接続されるように第１の端面の第１の内部電極の露出部の端部から、第１および第２の主面の表面の一部ならびに第１および第２の側面の表面の一部に配置され、第２の導電性樹脂層は、第２の下地電極層に接続されるように第２の端面の第２の内部電極の露出部の端部から、第１および第２の主面の表面の一部ならびに第１および第２の側面の表面の一部に配置されることが好ましい。
この発明にかかる積層セラミックコンデンサによれば、第１の導電性樹脂層は、第１の下地電極層に接続されるように、第１の下地電極層の端部から第１および第２の主面の表面の一部ならびに第１および第２の側面の表面の一部に配置され、第２の導電性樹脂層は、第２の下地電極層に接続されるように、第２の下地電極層の端部から第１および第２の主面の表面の一部ならびに第１および第２の側面の表面の一部に配置されているので、第１の下地電極層は、高抵抗の第１の導電性樹脂層で覆わず、第２の下地電極層は、高抵抗の第２の導電性樹脂層で覆わないため、ＥＳＲが低下しうる。
また、この発明にかかる積層セラミックコンデンサによれば、第１の導電性樹脂層は、第１の端面の表面に配置される第１の下地電極層を覆わず、第２の導電性樹脂層は、第２の端面の表面に配置される第２の下地電極層を覆わないことから、積層体の第１の端面側および第２の端面側の膜厚を薄く形成することができる。そのため、導電性樹脂層を有していても、積層体の設計寸法を大きくすることができ、高容量の積層セラミックコンデンサの設計が可能となる。
さらに、この発明にかかる積層セラミックコンデンサによれば、第１および第２の主面、ならびに第１および第２の側面のそれぞれの表面には、第１の下地電極層および第２の下地電極層が配置されないため、積層体の積層方向における第１の外部電極および第２の外部電極の厚みを薄くすることができ、積層体の設計自由度が増すことから、積層セラミックコンデンサに対して高容量化を図ることが可能となる。
また、この発明にかかる積層セラミックコンデンサでは、第１の下地電極層は、少なくとも第１の内部電極の露出部を覆うように配置され、第２の下地電極層は、少なくとも第２の内部電極の露出部を覆うように配置され、第１の導電性樹脂層は、第１の下地電極層に接続されるように第１の端面の第１の内部電極の露出部の端部から、第１および第２の主面の表面の一部ならびに第１および第２の側面の表面の一部に配置され、第２の導電性樹脂層は、第２の下地電極層に接続されるように第２の端面の第２の内部電極の露出部の端部から、第１および第２の主面の表面の一部ならびに第１および第２の側面の表面の一部に配置されると、熱サイクルを受けて実装基板が熱膨張収縮することにより発生するたわみ応力を受けても、そのたわみ応力が、積層セラミックコンデンサの第１の端面から第１および第２の主面の表面の一部ならびに第１および第２の側面の表面の一部に広く配置される第１の導電性樹脂層、ならびに第２の端面から第１のおよび第２の主面の表面の一部ならびに第１および第２の側面の表面の一部に広く配置される第２の導電性樹脂層により吸収されるので、積層セラミックコンデンサの耐クラック性能をより向上させることができる。
また、この発明にかかる積層セラミックコンデンサによれば、第１の導電性樹脂層は、第１の端面の表面に配置される第１の下地電極層を覆わず、第２の導電性樹脂層は、第２の端面の表面に配置される第２の下地電極層を覆わないことから、積層体の第１の端面側および第２の端面側の膜厚を薄く形成することができる。そのため、導電性樹脂層を有していても、積層体の設計寸法を大きくすることができ、高容量の積層セラミックコンデンサの設計が可能となる。
さらに、この発明にかかる積層セラミックコンデンサによれば、第１および第２の主面、ならびに第１および第２の側面のそれぞれの表面には、第１の下地電極層および第２の下地電極層が配置されないため、積層体の積層方向における第１の外部電極および第２の外部電極の厚みを薄くすることができ、積層体の設計自由度が増すことから、積層セラミックコンデンサに対して高容量化を図ることが可能となる。
また、この発明にかかる積層セラミックコンデンサでは、第１の下地電極層は、少なくとも第１の内部電極の露出部を覆うように配置され、第２の下地電極層は、少なくとも第２の内部電極の露出部を覆うように配置され、第１の導電性樹脂層は、第１の下地電極層に接続されるように第１の端面の第１の内部電極の露出部の端部から、第１および第２の主面の表面の一部ならびに第１および第２の側面の表面の一部に配置され、第２の導電性樹脂層は、第２の下地電極層に接続されるように第２の端面の第２の内部電極の露出部の端部から、第１および第２の主面の表面の一部ならびに第１および第２の側面の表面の一部に配置されると、熱サイクルを受けて実装基板が熱膨張収縮することにより発生するたわみ応力を受けても、そのたわみ応力が、積層セラミックコンデンサの第１の端面から第１および第２の主面の表面の一部ならびに第１および第２の側面の表面の一部に広く配置される第１の導電性樹脂層、ならびに第２の端面から第１のおよび第２の主面の表面の一部ならびに第１および第２の側面の表面の一部に広く配置される第２の導電性樹脂層により吸収されるので、積層セラミックコンデンサの耐クラック性能をより向上させることができる。
この発明によれば、積層セラミックコンデンサの外部電極に導電性樹脂層を含んでもＥＳＲが低下しうる積層セラミックコンデンサが得られる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
１．積層セラミックコンデンサ
（第１の実施の形態）
この発明の第１の実施の形態にかかる積層セラミックコンデンサについて説明する。図１は、この発明の第１の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、この発明の第１の実施の形態にかかる積層セラミックコンデンサを示す図１のＩＩ−ＩＩ線における断面図であり、図３は、この発明の第１の実施の形態にかかる積層セラミックコンデンサを示す図１のＩＩＩ−ＩＩＩ線における断面図である。
（第１の実施の形態）
この発明の第１の実施の形態にかかる積層セラミックコンデンサについて説明する。図１は、この発明の第１の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、この発明の第１の実施の形態にかかる積層セラミックコンデンサを示す図１のＩＩ−ＩＩ線における断面図であり、図３は、この発明の第１の実施の形態にかかる積層セラミックコンデンサを示す図１のＩＩＩ−ＩＩＩ線における断面図である。
図１ないし図３に示すように、積層セラミックコンデンサ１０は、直方体状の積層体１２を含む。
積層体１２は、積層された複数の誘電体層１４と複数の内部電極１６とを有する。さらに、積層体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。
誘電体層１４は、外層部１４ａと内層部１４ｂとを含む。外層部１４ａは、積層体１２の第１の主面１２ａ側および第２の主面１２ｂ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極１６との間に位置する誘電体層１４、および第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極１６との間に位置する誘電体層１４である。そして、両外層部１４ａに挟まれた領域が内層部１４ｂである。なお、外層部１４ａの厚みは、１０μｍ以上３００μｍ以下であることが好ましい。
誘電体層１４は、たとえば、誘電体材料により形成することができる。誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する電子部品本体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
焼成後の誘電体層１４の厚みは、０．４μｍ以上２０μｍ以下であることが好ましい。また、誘電体層の枚数は、外層部１４ａおよび内層部１４ｂを含み、２０枚以上２０００枚以下であることが好ましい。
積層体１２は、複数の内部電極１６として、たとえば略矩形状の複数の第１の内部電極１６ａおよび複数の第２の内部電極１６ｂを有する。複数の第１の内部電極１６ａおよび複数の第２の内部電極１６ｂは、積層体１２の積層方向ｘに沿って等間隔に交互に配置されるように埋設されている。
第１の内部電極１６ａの一端側には、積層体１２の第１の端面１２ｅに引き出された第１の引出電極部１８ａを有する。第１の引出電極部１８ａは、その端部が積層体１２の第１の端面１２ｅの表面に引き出されており、第１の露出部２０ａを有する。
第２の内部電極１６ｂの一端側には、積層体１２の第２の端面１２ｆに引き出された第２の引出電極部１８ｂを有する。第２の引出電極部１８ｂは、その端部が積層体１２の第２の端面１２ｆの表面に引き出されており、第２の露出部２０ｂを有する。
第２の内部電極１６ｂの一端側には、積層体１２の第２の端面１２ｆに引き出された第２の引出電極部１８ｂを有する。第２の引出電極部１８ｂは、その端部が積層体１２の第２の端面１２ｆの表面に引き出されており、第２の露出部２０ｂを有する。
積層体１２は、誘電体層１４の内層部１４ｂにおいて、第１の内部電極１６ａと第２の内部電極１６ｂとが対向する対向電極部２２ａを含む。また、積層体１２は、対向電極部２２ａの幅方向Ｗの一端と第１の側面１２ｃとの間および対向電極部２２ａの幅方向Ｗの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（以下、「Ｗギャップ」という。）２２ｂを含む。さらに、積層体１２は、第１の内部電極１６ａの第１の引出電極部１８ａとは反対側の端部と第２の端面１２ｆとの間および第２の内部電極１６ｂの第２の引出電極部１８ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１２の端部（以下、「Ｌギャップ」という。）２２ｃを含む。
内部電極１６は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含む、たとえば、Ａｇ−Ｐｄ合金などの、それらの金属の少なくとも一種を含む合金などの適宜の導電材料を含有している。内部電極１６は、さらに誘電体層１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。
内部電極１６の厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。また、内部電極１６の枚数は、２枚以上１６００枚以下であることが好ましい。内部電極１６が誘電体層１４を覆っている割合は、５０％以上１００％以下であることが好ましい。
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２４が配置される。外部電極２４は、第１の外部電極２４ａおよび第２の外部電極２４ｂを有する。
第１の外部電極２４ａは、積層体１２の第１の端面１２ｅ側に配置される。第１の外部電極２４ａは、積層体１２の第１の端面１２ｅを覆う。この場合、第１の外部電極２４ａは、第１の内部電極１６ａと第１の露出部２０ａを介して電気的に接続される。
第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆ側に配置される。第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆを覆う。この場合、第２の外部電極２４ｂは、第２の内部電極１６ｂと第２の露出部２０ｂを介して電気的に接続される。
第１の外部電極２４ａは、積層体１２の第１の端面１２ｅ側に配置される。第１の外部電極２４ａは、積層体１２の第１の端面１２ｅを覆う。この場合、第１の外部電極２４ａは、第１の内部電極１６ａと第１の露出部２０ａを介して電気的に接続される。
第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆ側に配置される。第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆを覆う。この場合、第２の外部電極２４ｂは、第２の内部電極１６ｂと第２の露出部２０ｂを介して電気的に接続される。
積層体１２内においては、各対向電極部２２ａで第１の内部電極１６ａと第２の内部電極１６ｂとが誘電体層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極１６ａが接続された第１の外部電極２４ａと第２の内部電極１６ｂが接続された第２の外部電極２４ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
第１の外部電極２４ａは、導電性金属およびガラスを含む第１の下地電極層２６ａと、熱硬化性樹脂および金属を含む第１の導電性樹脂層２８ａと、第１のめっき層３０ａとを含む。同様に、第２の外部電極２４ｂは、導電性金属およびガラスを含む第２の下地電極層２６ｂと、熱硬化性樹脂および金属を含む第２の導電性樹脂層２８ｂと、第２のめっき層３０ｂとを含む。
第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面にのみ配置されている。また、第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面にのみ配置されている。なお、積層体１２の角部および稜線部に丸みがつけられている場合には、第１の下地電極層２６ａおよび第２の下地電極層２６ｂは、角部や稜線部のそれぞれの部分にかかっても良いが、第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの上面の高さを超えない範囲で配置されていることが好ましい。
第１の下地電極層２６ａおよび第２の下地電極層２６ｂ（以下、単に下地電極層ともいう）は、導電性金属およびガラスを含む。下地電極層の導電性金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。また、下地電極層のガラスとしては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。下地電極層は、複数層であってもよい。下地電極層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けたものであり、誘電体層１４および内部電極１６と同時に焼成したものでもよく、誘電体層１４および内部電極１６を焼成した後に焼き付けたものでもよい。下地電極層のうちの最も厚い部分の厚みは、１０μｍ以上１５０μｍ以下であることが好ましい。
第１の導電性樹脂層２８ａは、第１の下地電極層２６ａに接続されるように、第１の下地電極層２６ａの端部から第１の主面１２ａおよび第２の主面１２ｂの表面の一部、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面の一部に配置されている。
同様に、第２の導電性樹脂層２８ｂは、第２の下地電極層２６ｂに接続されるように、第２の下地電極層２６ｂの端部から第１の主面１２ａおよび第２の主面１２ｂの表面の一部、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面の一部に配置されている。したがって、第１の導電性樹脂層２８ａは、第１の端面１２ｅには配置されず、第２の導電性樹脂層２８ｂは、第２の端面１２ｆには配置されない。
なお、積層体１２の角部および稜線部に丸みがつけられている場合には、第１の導電性樹脂層２８ａおよび第２の導電性樹脂層２８ｂは、角部や稜線部のそれぞれの部分にかかる第１の下地電極層２６ａおよび第２の下地電極層２６ｂの表面にオーバーラップしても良いが、第１の下地電極層２６ａおよび第２の下地電極層２６ｂの第１の端面１２ｅおよび第２の端面１２ｆの最上面を超えない範囲で配置されていることが好ましい。
同様に、第２の導電性樹脂層２８ｂは、第２の下地電極層２６ｂに接続されるように、第２の下地電極層２６ｂの端部から第１の主面１２ａおよび第２の主面１２ｂの表面の一部、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面の一部に配置されている。したがって、第１の導電性樹脂層２８ａは、第１の端面１２ｅには配置されず、第２の導電性樹脂層２８ｂは、第２の端面１２ｆには配置されない。
なお、積層体１２の角部および稜線部に丸みがつけられている場合には、第１の導電性樹脂層２８ａおよび第２の導電性樹脂層２８ｂは、角部や稜線部のそれぞれの部分にかかる第１の下地電極層２６ａおよび第２の下地電極層２６ｂの表面にオーバーラップしても良いが、第１の下地電極層２６ａおよび第２の下地電極層２６ｂの第１の端面１２ｅおよび第２の端面１２ｆの最上面を超えない範囲で配置されていることが好ましい。
第１の導電性樹脂層２８ａおよび第２の導電性樹脂層２８ｂ（以下、単に導電性樹脂層ともいう）は、熱硬化性樹脂および金属を含む。導電性樹脂層は、熱硬化性樹脂を含むため、たとえば、めっき膜や導電性ペーストの焼成物からなる下地電極層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１０に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサ１０についてクラックが生じることを防止することができる。
熱硬化性樹脂の具体例としては、たとえば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
また、導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
導電性樹脂層に含まれる金属としては、Ａｇ、Ｃｕ、またはそれらの合金を使用することができる。金属の表面にＡｇコーティングされたものを使用することができる。金属の表面にＡｇコーティングされたものを使用する際には、金属としてＣｕやＮｉを用いることが好ましい。また、Ｃｕに酸化防止処理を施したものを使用することもできる。Ａｇコーティングされた金属を用いるのは、Ａｇの特性を保ちつつ、母材の金属を安価なものにすることが可能になるためである。
導電性樹脂層に含まれる金属は、導電性樹脂層全体の体積に対して、３５ｖｏｌ％以上７５ｖｏｌ％以下で含まれていることが好ましい。
導電性樹脂層に含まれる金属の形状は、特に限定されない。導電性樹脂層に含まれる金属（導電性フィラー）は、球形状、扁平状等であってもよい。しかしながら、導電性樹脂層に含まれる金属は、球形状金属と扁平状金属とを混合して用いるのが好ましい。
導電性樹脂層に含まれる金属の平均粒径は、特に限定されない。導電性樹脂層に含まれる金属（導電性フィラー）の平均粒径は、たとえば、０．３μｍ以上１０μｍ程度であってもよい。
導電性樹脂層に含まれる金属は、主に導電性樹脂層の通電性を担う。具体的には、導電性樹脂層に含まれる金属（導電性フィラー）どうしが接触することにより、導電性樹脂層内部に通電経路が形成される。
導電性樹脂層に含まれる金属は、導電性樹脂層全体の体積に対して、３５ｖｏｌ％以上７５ｖｏｌ％以下で含まれていることが好ましい。
導電性樹脂層に含まれる金属の形状は、特に限定されない。導電性樹脂層に含まれる金属（導電性フィラー）は、球形状、扁平状等であってもよい。しかしながら、導電性樹脂層に含まれる金属は、球形状金属と扁平状金属とを混合して用いるのが好ましい。
導電性樹脂層に含まれる金属の平均粒径は、特に限定されない。導電性樹脂層に含まれる金属（導電性フィラー）の平均粒径は、たとえば、０．３μｍ以上１０μｍ程度であってもよい。
導電性樹脂層に含まれる金属は、主に導電性樹脂層の通電性を担う。具体的には、導電性樹脂層に含まれる金属（導電性フィラー）どうしが接触することにより、導電性樹脂層内部に通電経路が形成される。
導電性樹脂層に含まれる金属は、複数種の金属を含んでいても良く、例えば、第１の金属成分と第２の金属成分から構成されていても良い。第１の金属成分は、例えばＳｎ、Ｉｎ、Ｂｉや、これらの金属の少なくとも一種を含む合金からなることが好ましい。なかでも、第１の金属成分は、ＳｎまたはＳｎを含む合金からなることがより好ましい。Ｓｎを含む合金の具体例としては、例えば、Ｓｎ−Ａｇ、Ｓｎ−Ｂｉ、Ｓｎ−Ａｇ−Ｃｕ等が挙げられる。第２の金属成分は、例えばＣｕ、Ａｇ、Ｐｄ、Ｐｔ、Ａｕなどの金属やこれらの金属のうちの少なくとも一種を含む合金からなることが好ましい。なかでも、第２の金属成分は、ＣｕやＡｇであることが好ましい。
第１のめっき層３０ａは、第１の下地電極層２６ａおよび第１の導電性樹脂層２８ａを覆うように配置される。具体的には、第１のめっき層３０ａは、第１の下地電極層２６ａと第１の導電性樹脂層２８ａの表面の第１の端面１２ｅに配置され、第１の導電性樹脂層２８ａの表面の第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第１のめっき層３０ａは、第１の端面１２ｅに配置される第１の下地電極層２６ａの表面のみに配置されてもよい。
同様に、第２のめっき層３０ｂは、第２の下地電極層２６ｂおよび第２の導電性樹脂層２８ｂを覆うように配置される。具体的には、第２のめっき層３０ｂは、第１の下地電極層２６ｂと第２の導電性樹脂層２８ｂの表面の第２の端面１２ｆに配置され、第２の導電性樹脂層２８ｂの表面の第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第２のめっき層３０ｂは、第２の端面１２ｆに配置される第２の下地電極層２６ｂの表面のみに配置されてもよい。
同様に、第２のめっき層３０ｂは、第２の下地電極層２６ｂおよび第２の導電性樹脂層２８ｂを覆うように配置される。具体的には、第２のめっき層３０ｂは、第１の下地電極層２６ｂと第２の導電性樹脂層２８ｂの表面の第２の端面１２ｆに配置され、第２の導電性樹脂層２８ｂの表面の第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第２のめっき層３０ｂは、第２の端面１２ｆに配置される第２の下地電極層２６ｂの表面のみに配置されてもよい。
また、第１のめっき層３０ａおよび第２のめっき層３０ｂ（以下、単にめっき層ともいう）としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどから選ばれる少なくとも１種の金属または当該金属を含む合金が用いられる。
めっき層は、複数層によって形成されてもよい。この場合、めっき層は、Ｎｉめっき層とＳｎめっき層の２層構造であることが好ましい。Ｎｉめっき層が、下地電極層および導電性樹脂層の表面を覆うように設けられることで、積層セラミックコンデンサ１０を実装する際に、実装に用いられる半田によって下地電極層や導電性樹脂層が侵食されることを防止することができる。また、Ｎｉめっき層の表面に、Ｓｎめっき層を設けることにより、積層セラミックコンデンサ１０を実装する際に、実装に用いられる半田の濡れ性を向上させ、容易に実装することができる。
めっき層は、複数層によって形成されてもよい。この場合、めっき層は、Ｎｉめっき層とＳｎめっき層の２層構造であることが好ましい。Ｎｉめっき層が、下地電極層および導電性樹脂層の表面を覆うように設けられることで、積層セラミックコンデンサ１０を実装する際に、実装に用いられる半田によって下地電極層や導電性樹脂層が侵食されることを防止することができる。また、Ｎｉめっき層の表面に、Ｓｎめっき層を設けることにより、積層セラミックコンデンサ１０を実装する際に、実装に用いられる半田の濡れ性を向上させ、容易に実装することができる。
めっき層一層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
なお、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の積層方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミックコンデンサ１０の寸法は、長さ方向ｚのＬ寸法が０．２５ｍｍ以上３．２０ｍｍ以下、幅方向ｙのＷ寸法が０．１２５ｍｍ以上２．５０ｍｍ以下、積層方向ｘのＴ寸法が０．１２５ｍｍ以上２．５０ｍｍ以下である。なお、長さ方向ｚのＬ寸法は、幅方向ｙのＷ寸法よりも必ずしも長いとは限らない。また、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
積層セラミックコンデンサ１０の寸法は、長さ方向ｚのＬ寸法が０．２５ｍｍ以上３．２０ｍｍ以下、幅方向ｙのＷ寸法が０．１２５ｍｍ以上２．５０ｍｍ以下、積層方向ｘのＴ寸法が０．１２５ｍｍ以上２．５０ｍｍ以下である。なお、長さ方向ｚのＬ寸法は、幅方向ｙのＷ寸法よりも必ずしも長いとは限らない。また、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
図１に示す積層セラミックコンデンサ１０によれば、第１の導電性樹脂層２８ａは、第１の下地電極層２６ａに接続されるように、第１の下地電極層２６ａの端部から第１の主面１２ａおよび第２の主面１２ｂの表面の一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面の一部に配置され、第２の導電性樹脂層２８ｂは、第２の下地電極層２６ｂに接続されるように、第２の下地電極層２６ｂの端部から第１の主面１２ａおよび第２の主面１２ｂの表面の一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面の一部に配置されているので、第１の下地電極層２６ａは、高抵抗の第１の導電性樹脂層２８ａで覆わず、第２の下地電極層２６ｂは、高抵抗の第２の導電性樹脂層２８ｂで覆わないため、ＥＳＲが低下しうる。
また、図１に示す積層セラミックコンデンサ１０によれば、上述したように、第１の導電性樹脂層２８ａは、第１の端面１２ｅの表面に配置される第１の下地電極層２６ａを覆わず、第２の導電性樹脂層２８ｂは、第２の端面１２ｆの表面に配置される第２の下地電極層２６ｂを覆わないことから、積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側の膜厚を薄く形成することができる。そのため、積層体１２の設計寸法を大きくすることができ、高容量の積層セラミックコンデンサの設計が可能となる。
さらに、図１に示す積層セラミックコンデンサ１０によれば、第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの表面には、第１の下地電極層２６ａおよび第２の下地電極層２６ｂが配置されないため、積層体１２の積層方向ｘにおける第１の外部電極２４ａおよび第２の外部電極２４ｂの厚みを薄くすることができ、積層体１２の設計自由度が増すことから、積層セラミックコンデンサに対して高容量化を図ることが可能となる。
（第２の実施の形態）
この発明の第２の実施の形態にかかる積層セラミックコンデンサについて説明する。図４は、この発明の第２の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図５は、この発明の第２の実施の形態にかかる積層セラミックコンデンサを示す図４のＶ−Ｖ線における断面図であり、図６は、この発明の第２の実施の形態にかかる積層セラミックコンデンサを示す図４のＶＩ−ＶＩ線における断面図である。なお、この実施の形態にかかる積層セラミックコンデンサ１１０は、外部電極における下地電極層および導電性樹脂層の配置される態様が異なることを除いて、図１を用いて説明した積層セラミックコンデンサ１０と同様の構成を有する。従って、図１に示した積層セラミックコンデンサ１０と同一部分には、同一の符号を付し、その説明を省略する。
この発明の第２の実施の形態にかかる積層セラミックコンデンサについて説明する。図４は、この発明の第２の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図５は、この発明の第２の実施の形態にかかる積層セラミックコンデンサを示す図４のＶ−Ｖ線における断面図であり、図６は、この発明の第２の実施の形態にかかる積層セラミックコンデンサを示す図４のＶＩ−ＶＩ線における断面図である。なお、この実施の形態にかかる積層セラミックコンデンサ１１０は、外部電極における下地電極層および導電性樹脂層の配置される態様が異なることを除いて、図１を用いて説明した積層セラミックコンデンサ１０と同様の構成を有する。従って、図１に示した積層セラミックコンデンサ１０と同一部分には、同一の符号を付し、その説明を省略する。
図４に示す積層セラミックコンデンサ１１０では、第１の下地電極層２６ａは、少なくとも第１の内部電極１６ａの第１の露出部２０ａを覆うように第１の端面１２ｅの表面に配置される。同様に、第２の下地電極層２６ｂは、少なくとも第２の内部電極１６ｂの露出部２０ｂを覆うように第２の端面１２ｆの表面に配置される。
また、図４に示す積層セラミックコンデンサ１１０では、第１の導電性樹脂層２８ａは、第１の下地電極層２６ａに接続されるように第１の端面１２ｅの第１の内部電極１６ａの露出部２０ａの端部から、第１の主面１２ａおよび第２の主面１２ｂの表面の一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面の一部に配置される。
同様に、第２の導電性樹脂層２８ｂは、第２の下地電極層２６ｂに接続されるように第２の端面１２ｆの第２の内部電極１６ｂの露出部２０ｂの端部から、第１の主面１２ａおよび第２の主面１２ｂの表面の一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面の一部に配置される。
同様に、第２の導電性樹脂層２８ｂは、第２の下地電極層２６ｂに接続されるように第２の端面１２ｆの第２の内部電極１６ｂの露出部２０ｂの端部から、第１の主面１２ａおよび第２の主面１２ｂの表面の一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面の一部に配置される。
図４に示す積層セラミックコンデンサ１１０は、図１に示す積層セラミックコンデンサ１０と同様の効果を奏するとともに、次の効果を奏する。
すなわち、熱サイクルを受けて実装基板が熱膨張収縮することにより発生するたわみ応力を受けても、そのたわみ応力が、積層セラミックコンデンサ１１０の第１の端面１２ｅから第１の主面１２ａおよび第２の主面１２ｂの表面の一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面の一部に広く配置される第１の導電性樹脂層２８ａ、ならびに第２の端面１２ｆから第１の主面１２ａおよび第２の主面１２ｂの表面の一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面の一部に広く配置される第２の導電性樹脂層２８ｂにより吸収されるので、積層セラミックコンデンサ１１０の耐クラック性能をより向上させることができる。
すなわち、熱サイクルを受けて実装基板が熱膨張収縮することにより発生するたわみ応力を受けても、そのたわみ応力が、積層セラミックコンデンサ１１０の第１の端面１２ｅから第１の主面１２ａおよび第２の主面１２ｂの表面の一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面の一部に広く配置される第１の導電性樹脂層２８ａ、ならびに第２の端面１２ｆから第１の主面１２ａおよび第２の主面１２ｂの表面の一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面の一部に広く配置される第２の導電性樹脂層２８ｂにより吸収されるので、積層セラミックコンデンサ１１０の耐クラック性能をより向上させることができる。
２．積層セラミックコンデンサの製造方法
次に、以上の構成からなる積層セラミックコンデンサの製造方法の一実施の形態について、積層セラミックコンデンサ１０を例にして説明する。
次に、以上の構成からなる積層セラミックコンデンサの製造方法の一実施の形態について、積層セラミックコンデンサ１０を例にして説明する。
まず、セラミックグリーンシート、内部電極１６を形成するための内部電極用導電性ペーストおよび外部電極２４を形成するための外部電極用導電性ペーストが準備される。なお、セラミックグリーンシート、内部電極用導電性ペーストおよび外部電極用導電性ペーストには、有機バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
そして、セラミックグリーンシート上に、例えば、所定のパターンで内部電極用導電性ペーストを印刷し、セラミックグリーンシートには、内部電極１６のパターンが形成される。なお、内分電極用導電性ペーストは、スクリーン印刷やグラビア印刷などの公知の方法により印刷することができる。
次に、内部電極１６のパターンが印刷されていない外層用セラミックグリーンシートが所定枚数積層され、その上に、内部電極パターンが印刷されたセラミックグリーンシートが順次積層され、その上に、外層用セラミックグリーンシートが所定枚数積層され、積層体ブロックが作製される。必要に応じて、この積層体ブロックは、静水圧プレスなどの手段により積層方向に圧着させてもよい。
その後、積層体ブロックが所定の形状寸法に切断され、生の積層体チップが切り出される。このとき、バレル研磨などにより積層体の角部や稜部に丸みをつけてもよい。続いて、切り出された生の積層体チップが焼成され、積層体が生成される。なお、生の積層体チップの焼成温度は、セラミックの材料や内部電極用導電性ペーストの材料に依存するが、９００℃以上１３００℃以下であることが好ましい。
次に、焼成後の積層体の両端面に外部電極用導電性ペーストを塗布し、焼き付け、第１の外部電極２４ａの第１の下地電極層２６ａおよび第２の外部電極２４ｂの第２の下地電極層２６ｂが形成される。焼き付け温度は、７００℃以上９００℃以下であることが好ましい。
なお、第１の下地電極層２６ａを形成するために、外部電極用導電性ペーストを積層体１２の第１の端面１２ｅに対してのみ塗布する方法としては、第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの表面をマスクし、第１の端面１２ｅのみを外部電極用導電性ペーストに浸漬するか、あるいは第１の端面１２ｅのみに外部電極用導電性ペーストをスクリーン印刷する。これにより、第１の端面１２ｅのみに第１の下地電極層２６ａを形成することができる。
同様に、第２の下地電極層２６ｂを形成するために、外部電極用導電性ペーストを積層体１２の第２の端面１２ｆに対してのみ塗布する方法としては、第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの表面をマスクし、第２の端面１２ｆのみを外部電極用導電性ペーストに浸漬するか、あるいは第２の端面１２ｆのみに外部電極用導電性ペーストをスクリーン印刷する。これにより、第２の端面１２ｆのみに第２の下地電極層２６ｂを形成することができる。
同様に、第２の下地電極層２６ｂを形成するために、外部電極用導電性ペーストを積層体１２の第２の端面１２ｆに対してのみ塗布する方法としては、第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの表面をマスクし、第２の端面１２ｆのみを外部電極用導電性ペーストに浸漬するか、あるいは第２の端面１２ｆのみに外部電極用導電性ペーストをスクリーン印刷する。これにより、第２の端面１２ｆのみに第２の下地電極層２６ｂを形成することができる。
そして、両主面と両側面の表面に熱硬化性樹脂および金属を含む導電性樹脂ペーストを塗布し、２５０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させることで、第１の外部電極２４ａの第１の導電性樹脂層２８ａおよび第２の外部電極２４ｂの第２の導電性樹脂層２８ｂが形成される。
なお、第１の導電性樹脂層２８ａを形成するために、導電性樹脂ペーストを積層体１２の第１の端面１２ｅ側の第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄに塗布する方法としては、第１の端面１２ｅの表面をマスクし、第１の端面１２ｅ側の第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に導電性樹脂ペーストを浸漬するか、あるいは第１の端面１２ｅ側の第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に導電性樹脂ペーストをスクリーン印刷する。これにより、第１の導電性樹脂層２８ａを形成することができる。
同様に、第２の導電性樹脂層２８ｂを形成するために、導電性樹脂ペーストを積層体１２の第２の端面１２ｆ側の第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄに塗布する方法として、第２の端面１２ｆの表面をマスクし、第２の端面１２ｆ側の第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に導電性樹脂ペーストを浸漬するか、あるいは第２の端面１２ｆ側の第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に導電性樹脂ペーストをスクリーン印刷する。これにより、第２の導電性樹脂層２８ｂを形成することができる。
同様に、第２の導電性樹脂層２８ｂを形成するために、導電性樹脂ペーストを積層体１２の第２の端面１２ｆ側の第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄに塗布する方法として、第２の端面１２ｆの表面をマスクし、第２の端面１２ｆ側の第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に導電性樹脂ペーストを浸漬するか、あるいは第２の端面１２ｆ側の第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に導電性樹脂ペーストをスクリーン印刷する。これにより、第２の導電性樹脂層２８ｂを形成することができる。
上述の熱処理時の雰囲気は、Ｎ2雰囲気であることが好ましい。
また、導電性樹脂ペーストの飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は、１００ｐｐｍ以下に抑えることが好ましい。
また、導電性樹脂ペーストの飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は、１００ｐｐｍ以下に抑えることが好ましい。
続いて、第１の下地電極層２６ａおよび第１の導電性樹脂層２８ａを覆うように、第１のめっき層３０ａが形成される。
同様に、第２の下地電極層２６ｂおよび第２の導電性樹脂層２８ｂを覆うように、第２のめっき層３０ａが形成される。
第１のめっき層３０ａおよび第２のめっき層３０ｂがＮｉめっき層で形成される場合は、その形成方法として電解めっきが用いられる。
なお、第１のめっき層３０ａおよび第２のめっき層３０ｂは、２層構造で形成される場合、必要に応じて、それぞれのＮｉめっき層の表面にＳｎめっき層が形成される。
同様に、第２の下地電極層２６ｂおよび第２の導電性樹脂層２８ｂを覆うように、第２のめっき層３０ａが形成される。
第１のめっき層３０ａおよび第２のめっき層３０ｂがＮｉめっき層で形成される場合は、その形成方法として電解めっきが用いられる。
なお、第１のめっき層３０ａおよび第２のめっき層３０ｂは、２層構造で形成される場合、必要に応じて、それぞれのＮｉめっき層の表面にＳｎめっき層が形成される。
上述のようにして、図１に示す積層セラミックコンデンサ１０が製造される。
３．実験例
次に、上述の方法により得られた積層セラミックコンデンサ１０について、ＥＳＲの測定と積層体の拡大率を確認するための実験を行った。
次に、上述の方法により得られた積層セラミックコンデンサ１０について、ＥＳＲの測定と積層体の拡大率を確認するための実験を行った。
実施例として、上述した積層セラミックコンデンサの製造方法にしたがって、以下に記載するようなスペックを有する実施例１ないし実施例８の積層セラミックコンデンサのサンプルを作製した。
実施例１は、以下のようなスペックの積層セラミックコンデンサである。
・チップサイズ（設計値）：長さ×幅×高さ＝０．２４５ｍｍ×０．１２２ｍｍ×０．１２０ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・容量：０．０１μＦ
・定格電圧：６．３Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：１０μｍ
・導電性樹脂層
金属：Ａｇ
樹脂：エポキシ系
導電性樹脂層の厚み（主面側中央部）：１６μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：３．５μｍ
Ｓｎめっき層の厚み：３．５μｍ
・チップサイズ（設計値）：長さ×幅×高さ＝０．２４５ｍｍ×０．１２２ｍｍ×０．１２０ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・容量：０．０１μＦ
・定格電圧：６．３Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：１０μｍ
・導電性樹脂層
金属：Ａｇ
樹脂：エポキシ系
導電性樹脂層の厚み（主面側中央部）：１６μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：３．５μｍ
Ｓｎめっき層の厚み：３．５μｍ
実施例２は、以下のようなスペックの積層セラミックコンデンサである。
・チップサイズ（設計値）：長さ×幅×高さ＝０．２４５ｍｍ×０．１２２ｍｍ×０．１２０ｍｍ
・誘電体層の材料：ＣａＺｒＯ3
・容量：０．０００１μＦ
・定格電圧：５０Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：１０μｍ
・導電性樹脂層
金属：Ａｇ
樹脂：エポキシ系
導電性樹脂層の厚み（主面側中央部）：１６μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：３．５μｍ
Ｓｎめっき層の厚み：３．５μｍ
・チップサイズ（設計値）：長さ×幅×高さ＝０．２４５ｍｍ×０．１２２ｍｍ×０．１２０ｍｍ
・誘電体層の材料：ＣａＺｒＯ3
・容量：０．０００１μＦ
・定格電圧：５０Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：１０μｍ
・導電性樹脂層
金属：Ａｇ
樹脂：エポキシ系
導電性樹脂層の厚み（主面側中央部）：１６μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：３．５μｍ
Ｓｎめっき層の厚み：３．５μｍ
実施例３は、以下のようなスペックの積層セラミックコンデンサである。
・チップサイズ（設計値）：長さ×幅×高さ＝０．４１０ｍｍ×０．２１０ｍｍ×０．２１０ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・容量：０．１μＦ
・定格電圧：６．３Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：２５μｍ
・導電性樹脂層
金属：Ａｇ
樹脂：エポキシ系
導電性樹脂層の厚み（主面側中央部）：１７μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：５．０μｍ
Ｓｎめっき層の厚み：４．５μｍ
・チップサイズ（設計値）：長さ×幅×高さ＝０．４１０ｍｍ×０．２１０ｍｍ×０．２１０ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・容量：０．１μＦ
・定格電圧：６．３Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：２５μｍ
・導電性樹脂層
金属：Ａｇ
樹脂：エポキシ系
導電性樹脂層の厚み（主面側中央部）：１７μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：５．０μｍ
Ｓｎめっき層の厚み：４．５μｍ
実施例４は、以下のようなスペックの積層セラミックコンデンサである。
・チップサイズ（設計値）：長さ×幅×高さ＝０．４１０ｍｍ×０．２１０ｍｍ×０．２１０ｍｍ
・誘電体層の材料：ＣａＺｒＯ3
・容量：０．０００１μＦ
・定格電圧：５０Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：２５μｍ
・導電性樹脂層
金属：Ａｇ
樹脂：エポキシ系
導電性樹脂層の厚み（主面側中央部）：１７μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：５．０μｍ
Ｓｎめっき層の厚み：４．５μｍ
・チップサイズ（設計値）：長さ×幅×高さ＝０．４１０ｍｍ×０．２１０ｍｍ×０．２１０ｍｍ
・誘電体層の材料：ＣａＺｒＯ3
・容量：０．０００１μＦ
・定格電圧：５０Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：２５μｍ
・導電性樹脂層
金属：Ａｇ
樹脂：エポキシ系
導電性樹脂層の厚み（主面側中央部）：１７μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：５．０μｍ
Ｓｎめっき層の厚み：４．５μｍ
実施例５は、以下のようなスペックの積層セラミックコンデンサである。
・チップサイズ（設計値）：長さ×幅×高さ＝０．６３５ｍｍ×０．３３８ｍｍ×０．３３８ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・容量：１μＦ
・定格電圧：６．３Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：３０μｍ
・導電性樹脂層
金属：Ａｇ
樹脂：エポキシ系
導電性樹脂層の厚み（主面側中央部）：１３μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：５．０μｍ
Ｓｎめっき層の厚み：４．５μｍ
・チップサイズ（設計値）：長さ×幅×高さ＝０．６３５ｍｍ×０．３３８ｍｍ×０．３３８ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・容量：１μＦ
・定格電圧：６．３Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：３０μｍ
・導電性樹脂層
金属：Ａｇ
樹脂：エポキシ系
導電性樹脂層の厚み（主面側中央部）：１３μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：５．０μｍ
Ｓｎめっき層の厚み：４．５μｍ
実施例６は、以下のようなスペックの積層セラミックコンデンサである。
・チップサイズ（設計値）：長さ×幅×高さ＝０．６３５ｍｍ×０．３３８ｍｍ×０．３３８ｍｍ
・誘電体層の材料：ＣａＺｒＯ3
・容量：０．０００１μＦ
・定格電圧：５０Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：３０μｍ
・導電性樹脂層
金属：Ａｇ
樹脂：エポキシ系
導電性樹脂層の厚み（主面側中央部）：１３μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：５．０μｍ
Ｓｎめっき層の厚み：４．５μｍ
・チップサイズ（設計値）：長さ×幅×高さ＝０．６３５ｍｍ×０．３３８ｍｍ×０．３３８ｍｍ
・誘電体層の材料：ＣａＺｒＯ3
・容量：０．０００１μＦ
・定格電圧：５０Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：３０μｍ
・導電性樹脂層
金属：Ａｇ
樹脂：エポキシ系
導電性樹脂層の厚み（主面側中央部）：１３μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：５．０μｍ
Ｓｎめっき層の厚み：４．５μｍ
実施例７は、以下のようなスペックの積層セラミックコンデンサである。
・チップサイズ（設計値）：長さ×幅×高さ＝３．４５０ｍｍ×２．７５０ｍｍ×２．７５０ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・容量：３３０μＦ
・定格電圧：４Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：８５μｍ
・導電性樹脂層
金属：Ａｇ
樹脂：エポキシ系
導電性樹脂層の厚み（主面側中央部）：６２μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４．０μｍ
Ｓｎめっき層の厚み：４．０μｍ
・チップサイズ（設計値）：長さ×幅×高さ＝３．４５０ｍｍ×２．７５０ｍｍ×２．７５０ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・容量：３３０μＦ
・定格電圧：４Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：８５μｍ
・導電性樹脂層
金属：Ａｇ
樹脂：エポキシ系
導電性樹脂層の厚み（主面側中央部）：６２μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４．０μｍ
Ｓｎめっき層の厚み：４．０μｍ
実施例８は、以下のようなスペックの積層セラミックコンデンサである。
・チップサイズ（設計値）：長さ×幅×高さ＝３．４５０ｍｍ×２．７５０ｍｍ×２．７５０ｍｍ
・誘電体層の材料：ＣａＴｉＯ3
・容量：０．４７μＦ
・定格電圧：６．３Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：８５μｍ
・導電性樹脂層
金属：Ａｇ
樹脂：エポキシ系
導電性樹脂層の厚み（主面側中央部）：６２μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４．０μｍ
Ｓｎめっき層の厚み：４．０μｍ
・チップサイズ（設計値）：長さ×幅×高さ＝３．４５０ｍｍ×２．７５０ｍｍ×２．７５０ｍｍ
・誘電体層の材料：ＣａＴｉＯ3
・容量：０．４７μＦ
・定格電圧：６．３Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：８５μｍ
・導電性樹脂層
金属：Ａｇ
樹脂：エポキシ系
導電性樹脂層の厚み（主面側中央部）：６２μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４．０μｍ
Ｓｎめっき層の厚み：４．０μｍ
また、比較例として、以下に記載するようなスペックを有する比較例１ないし比較例８の積層セラミックコンデンサのサンプルを作製した。なお、比較例における積層セラミックコンデンサは、実施例にかかる積層セラミックコンデンサとは異なり、外部電極に導電性樹脂層を有さない積層セラミックコンデンサである。
比較例１は、以下のようなスペックの積層セラミックコンデンサである。
・チップサイズ（設計値）：長さ×幅×高さ＝０．２４５ｍｍ×０．１２２ｍｍ×０．１２０ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・容量：０．０１μＦ
・定格電圧：６．３Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：１０μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：３．５μｍ
Ｓｎめっき層の厚み：３．５μｍ
・チップサイズ（設計値）：長さ×幅×高さ＝０．２４５ｍｍ×０．１２２ｍｍ×０．１２０ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・容量：０．０１μＦ
・定格電圧：６．３Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：１０μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：３．５μｍ
Ｓｎめっき層の厚み：３．５μｍ
比較例２は、以下のようなスペックの積層セラミックコンデンサである。
・チップサイズ（設計値）：長さ×幅×高さ＝０．２４５ｍｍ×０．１２２ｍｍ×０．１２０ｍｍ
・誘電体層の材料：ＣａＺｒＯ3
・容量：０．０００１μＦ
・定格電圧：５０Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：１０μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：３．５μｍ
Ｓｎめっき層の厚み：３．５μｍ
・チップサイズ（設計値）：長さ×幅×高さ＝０．２４５ｍｍ×０．１２２ｍｍ×０．１２０ｍｍ
・誘電体層の材料：ＣａＺｒＯ3
・容量：０．０００１μＦ
・定格電圧：５０Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：１０μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：３．５μｍ
Ｓｎめっき層の厚み：３．５μｍ
比較例３は、以下のようなスペックの積層セラミックコンデンサである。
・チップサイズ（設計値）：長さ×幅×高さ＝０．４１０ｍｍ×０．２１０ｍｍ×０．２１０ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・容量：０．１μＦ
・定格電圧：６．３Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：２５μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：５．０μｍ
Ｓｎめっき層の厚み：４．５μｍ
・チップサイズ（設計値）：長さ×幅×高さ＝０．４１０ｍｍ×０．２１０ｍｍ×０．２１０ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・容量：０．１μＦ
・定格電圧：６．３Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：２５μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：５．０μｍ
Ｓｎめっき層の厚み：４．５μｍ
比較例４は、以下のようなスペックの積層セラミックコンデンサである。
・チップサイズ（設計値）：長さ×幅×高さ＝０．４１０ｍｍ×０．２１０ｍｍ×０．２１０ｍｍ
・誘電体層の材料：ＣａＺｒＯ3
・容量：０．０００１μＦ
・定格電圧：５０Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：２５μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：５．０μｍ
Ｓｎめっき層の厚み：４．５μｍ
・チップサイズ（設計値）：長さ×幅×高さ＝０．４１０ｍｍ×０．２１０ｍｍ×０．２１０ｍｍ
・誘電体層の材料：ＣａＺｒＯ3
・容量：０．０００１μＦ
・定格電圧：５０Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：２５μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：５．０μｍ
Ｓｎめっき層の厚み：４．５μｍ
比較例５は、以下のようなスペックの積層セラミックコンデンサである。
・チップサイズ（設計値）：長さ×幅×高さ＝０．６３５ｍｍ×０．３３８ｍｍ×０．３３８ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・容量：１μＦ
・定格電圧：６．３Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：３０μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：５．０μｍ
Ｓｎめっき層の厚み：４．５μｍ
・チップサイズ（設計値）：長さ×幅×高さ＝０．６３５ｍｍ×０．３３８ｍｍ×０．３３８ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・容量：１μＦ
・定格電圧：６．３Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：３０μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：５．０μｍ
Ｓｎめっき層の厚み：４．５μｍ
比較例６は、以下のようなスペックの積層セラミックコンデンサである。
・チップサイズ（設計値）：長さ×幅×高さ＝０．６３５ｍｍ×０．３３８ｍｍ×０．３３８ｍｍ
・誘電体層の材料：ＣａＺｒＯ3
・容量：０．０００１μＦ
・定格電圧：５０Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：３０μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：５．０μｍ
Ｓｎめっき層の厚み：４．５μｍ
・チップサイズ（設計値）：長さ×幅×高さ＝０．６３５ｍｍ×０．３３８ｍｍ×０．３３８ｍｍ
・誘電体層の材料：ＣａＺｒＯ3
・容量：０．０００１μＦ
・定格電圧：５０Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：３０μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：５．０μｍ
Ｓｎめっき層の厚み：４．５μｍ
比較例７は、以下のようなスペックの積層セラミックコンデンサである。
・チップサイズ（設計値）：長さ×幅×高さ＝３．４５０ｍｍ×２．７５０ｍｍ×２．７５０ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・容量：３３０μＦ
・定格電圧：４Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：８５μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４．０μｍ
Ｓｎめっき層の厚み：４．０μｍ
・チップサイズ（設計値）：長さ×幅×高さ＝３．４５０ｍｍ×２．７５０ｍｍ×２．７５０ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・容量：３３０μＦ
・定格電圧：４Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：８５μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４．０μｍ
Ｓｎめっき層の厚み：４．０μｍ
比較例８は、以下のようなスペックの積層セラミックコンデンサである。
・チップサイズ（設計値）：長さ×幅×高さ＝３．４５０ｍｍ×２．７５０ｍｍ×２．７５０ｍｍ
・誘電体層の材料：ＣａＴｉＯ3
・容量：０．４７μＦ
・定格電圧：６．３Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：８５μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４．０μｍ
Ｓｎめっき層の厚み：４．０μｍ
・チップサイズ（設計値）：長さ×幅×高さ＝３．４５０ｍｍ×２．７５０ｍｍ×２．７５０ｍｍ
・誘電体層の材料：ＣａＴｉＯ3
・容量：０．４７μＦ
・定格電圧：６．３Ｖ
・内部電極の材料：Ｎｉ
・下地電極層
下地電極層の材料：Ｃｕとガラスを含む電極
下地電極層の厚み（端面中央部）：８５μｍ
・めっき層
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４．０μｍ
Ｓｎめっき層の厚み：４．０μｍ
（１）ＥＳＲの測定方法
測定周波数１ＭＨｚ、１０ＭＨｚおよび５０ＭＨｚのＥＳＲの測定は、測定前に積層セラミックコンデンサを空気雰囲気において１５０℃で１時間の熱処理を行い、その後、測定用基板に実装し、熱処理完了後２４±２時間後に、ネットワークアナライザを用いて測定した。
測定周波数５００ＭＨｚと１ＧＨｚのＥＳＲの測定は、チップ単体にてインピーダンスアナライザを用いて測定した。
測定周波数１ＭＨｚ、１０ＭＨｚおよび５０ＭＨｚのＥＳＲの測定は、測定前に積層セラミックコンデンサを空気雰囲気において１５０℃で１時間の熱処理を行い、その後、測定用基板に実装し、熱処理完了後２４±２時間後に、ネットワークアナライザを用いて測定した。
測定周波数５００ＭＨｚと１ＧＨｚのＥＳＲの測定は、チップ単体にてインピーダンスアナライザを用いて測定した。
（２）拡大率の算出方法
積層体のＬ寸法、Ｗ寸法およびＴ寸法の各寸法測定は、以下のように測定した。Ｗ寸法は、１／２Ｌ寸の位置において、ポイントマイクロメーターで測定した。また、Ｌ寸法とＴ寸法は、同一チップをＬＴ面と平行となるように１／２Ｗの位置まで研磨し、露出させた断面において、マイクロスコープを用いて測定した。
体積は、上述した方法で測定したＬ寸法、Ｗ寸法およびＴ寸法の乗算（Ｌ×Ｗ×Ｔ）により算出した。
拡大率は、同一の測定周波数の実施例および比較例の積層体について、実施例の体積を比較例の体積で割ることで、それぞれの測定周波数ごとに算出した。
積層体のＬ寸法、Ｗ寸法およびＴ寸法の各寸法測定は、以下のように測定した。Ｗ寸法は、１／２Ｌ寸の位置において、ポイントマイクロメーターで測定した。また、Ｌ寸法とＴ寸法は、同一チップをＬＴ面と平行となるように１／２Ｗの位置まで研磨し、露出させた断面において、マイクロスコープを用いて測定した。
体積は、上述した方法で測定したＬ寸法、Ｗ寸法およびＴ寸法の乗算（Ｌ×Ｗ×Ｔ）により算出した。
拡大率は、同一の測定周波数の実施例および比較例の積層体について、実施例の体積を比較例の体積で割ることで、それぞれの測定周波数ごとに算出した。
なお、実施例１ないし実施例８、ならびに比較例１ないし比較例８の各サンプルは、ＥＳＲの測定方法および拡大率の算出のために、それぞれ１０個ずつ準備した。
以上の、実施例および比較例のそれぞれに対するＥＳＲの測定結果、積層体の各寸法の実測値、積層体の体積および拡大率の算出結果を表１に示す。
まず、ＥＳＲの測定結果に関して、各測定周波数について、実施例１ないし実施例８ならびに比較例１ないし比較例８のＥＳＲの測定結果を比較すると、実施例の積層セラミックコンデンサのＥＳＲは、比較例の積層セラミックコンデンサのＥＳＲに対して、いずれの測定周波数についても、概ね半減していることが確認された。
次に、同一の測定周波数の実施例および比較例の積層体についての拡大率は、いずれの測定周波数についても１．０６ないし１．４３と１を超える拡大率を有しており、積層体の設計寸法を大きくすることができることが明らかとなった。この結果から、本発明にかかる積層セラミックコンデンサでは、高容量設計が可能であることが示唆された。
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
１０、１１０ 積層セラミックコンデンサ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
１４ａ 外層部
１４ｂ 内層部
１６ 内部電極
１６ａ 第１の内部電極
１６ｂ 第２の内部電極
１８ａ 第１の引出電極部
１８ｂ 第２の引出電極部
２０ａ 第１の露出部
２０ｂ 第２の露出部
２２ａ 対向電極部
２２ｂ 側部（Ｗギャップ）
２２ｃ 端部（Ｌギャップ）
２４ 外部電極
２４ａ 第１の外部電極
２４ｂ 第２の外部電極
２６ａ 第１の下地電極層
２６ｂ 第２の下地電極層
２８ａ 第１の導電性樹脂層
２８ｂ 第２の導電性樹脂層
３０ａ 第１のめっき層
３０ｂ 第２のめっき層
ｘ 積層方向
ｙ 幅方向
ｚ 長さ方向
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
１４ａ 外層部
１４ｂ 内層部
１６ 内部電極
１６ａ 第１の内部電極
１６ｂ 第２の内部電極
１８ａ 第１の引出電極部
１８ｂ 第２の引出電極部
２０ａ 第１の露出部
２０ｂ 第２の露出部
２２ａ 対向電極部
２２ｂ 側部（Ｗギャップ）
２２ｃ 端部（Ｌギャップ）
２４ 外部電極
２４ａ 第１の外部電極
２４ｂ 第２の外部電極
２６ａ 第１の下地電極層
２６ｂ 第２の下地電極層
２８ａ 第１の導電性樹脂層
２８ｂ 第２の導電性樹脂層
３０ａ 第１のめっき層
３０ｂ 第２のめっき層
ｘ 積層方向
ｙ 幅方向
ｚ 長さ方向
Claims (2)
- 積層された複数の誘電体層を含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
前記複数の誘電体層を介して交互に積層され、前記第１の端面に露出部を有する第１の内部電極および前記第２の端面に露出部を有する第２の内部電極と、
前記第１の内部電極に接続され、前記第１の端面側に配置された第１の外部電極と、前記第２の内部電極に接続され、前記第２の端面側に配置された第２の外部電極と、を有する積層セラミックコンデンサにおいて、
前記第１の外部電極は、導電性金属およびガラス成分を含む第１の下地電極層と、熱硬化性樹脂および金属成分とを含む第１の導電性樹脂層と、第１のめっき層と、を含み、前記第２の外部電極は、導電性金属およびガラス成分を含む第２の下地電極層と、熱硬化性樹脂および金属成分とを含む第２の導電性樹脂層と、第２のめっき層と、を含み、
前記第１の下地電極層は、前記第１の端面の表面にのみ配置され、前記第２の下地電極層は、前記第２の端面の表面にのみ配置され、
前記第１の導電性樹脂層は、前記第１の下地電極層に接続されるように、前記第１の下地電極層の端部から、前記第１および前記第２の主面の表面の一部および前記第１および前記第２の側面の表面の一部に配置され、前記第２の導電性樹脂層は、前記第２の下地電極層に接続されるように、前記第１の下地電極層の端部から、前記第１および前記第２の主面の表面の一部および前記第１および前記第２の側面の表面の一部に配置され、
前記第１のめっき層は、前記第１の下地電極層の表面および前記第１の導電性樹脂層の表面に配置され、前記第２のめっき層は、前記第２の下地電極層の表面および前記第２の導電性樹脂層の表面に配置される、積層セラミックコンデンサ。 - 前記第１の下地電極層は、少なくとも前記第１の内部電極の露出部を覆うように配置され、前記第２の下地電極層は、少なくとも前記第２の内部電極の露出部を覆うように配置され、
前記第１の導電性樹脂層は、前記第１の下地電極層に接続されるように前記第１の端面の前記第１の内部電極の露出部の端部から、前記第１および前記第２の主面の表面の一部ならびに前記第１および前記第２の側面の表面の一部に配置され、前記第２の導電性樹脂層は、前記第２の下地電極層に接続されるように前記第２の端面の前記第２の内部電極の露出部の端部から、前記第１および前記第２の主面の表面の一部ならびに前記第１および前記第２の側面の表面の一部に配置される、請求項１に記載の積層セラミックコンデンサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016209454A JP2018073900A (ja) | 2016-10-26 | 2016-10-26 | 積層セラミックコンデンサ |
| US15/788,838 US10262799B2 (en) | 2016-10-26 | 2017-10-20 | Multilayer ceramic capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016209454A JP2018073900A (ja) | 2016-10-26 | 2016-10-26 | 積層セラミックコンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018073900A true JP2018073900A (ja) | 2018-05-10 |
Family
ID=61970417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016209454A Pending JP2018073900A (ja) | 2016-10-26 | 2016-10-26 | 積層セラミックコンデンサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10262799B2 (ja) |
| JP (1) | JP2018073900A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020057753A (ja) * | 2018-10-02 | 2020-04-09 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミック電子部品 |
| KR20200102319A (ko) | 2019-02-21 | 2020-08-31 | 삼성전기주식회사 | 적층형 커패시터 |
| JP2021176181A (ja) * | 2020-05-01 | 2021-11-04 | 株式会社村田製作所 | セラミック電子部品およびセラミック電子部品の製造方法 |
| US11183331B2 (en) | 2019-02-21 | 2021-11-23 | Samsung Electro-Mechanics Co., Ltd. | MLCC module and method of manufacturing the same |
| US20220181087A1 (en) * | 2020-12-09 | 2022-06-09 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component |
| JP7415895B2 (ja) | 2020-11-27 | 2024-01-17 | 株式会社村田製作所 | 積層セラミック電子部品 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112017004775T5 (de) * | 2016-09-23 | 2019-06-19 | Tdk Corporation | Elektronisches bauelement und elektronische bauelementevorrichtung |
| KR102059441B1 (ko) * | 2017-01-02 | 2019-12-27 | 삼성전기주식회사 | 커패시터 부품 |
| JP6904309B2 (ja) * | 2018-06-21 | 2021-07-14 | 株式会社村田製作所 | 電子部品および電子部品の製造方法 |
| KR102653206B1 (ko) * | 2018-08-16 | 2024-04-01 | 삼성전기주식회사 | 적층형 커패시터 |
| JP7279894B2 (ja) * | 2018-09-13 | 2023-05-23 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | 積層型キャパシタ |
| KR102139752B1 (ko) * | 2018-09-21 | 2020-07-31 | 삼성전기주식회사 | 세라믹 전자 부품 |
| JP6965865B2 (ja) * | 2018-11-08 | 2021-11-10 | 株式会社村田製作所 | セラミック電子部品およびセラミック電子部品の製造方法 |
| KR102632357B1 (ko) * | 2018-12-21 | 2024-02-02 | 삼성전기주식회사 | 커패시터 부품 |
| KR20220059824A (ko) * | 2020-11-03 | 2022-05-10 | 삼성전기주식회사 | 적층형 전자 부품 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11162771A (ja) | 1997-11-25 | 1999-06-18 | Kyocera Corp | 積層セラミックコンデンサ |
| EP1434242B1 (en) * | 2002-12-27 | 2010-11-24 | Panasonic Corporation | Capacitor and method for producing the same, and circuit board with a built-in capacitor and method for producing the same |
| JP3904024B1 (ja) * | 2005-09-30 | 2007-04-11 | 株式会社村田製作所 | 積層電子部品 |
| JP2013165180A (ja) * | 2012-02-10 | 2013-08-22 | Tdk Corp | 電子部品及び電子部品の製造方法 |
| WO2013145421A1 (ja) * | 2012-03-30 | 2013-10-03 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR101514558B1 (ko) * | 2013-10-28 | 2015-04-22 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR102032757B1 (ko) * | 2014-10-06 | 2019-10-17 | 삼성전기주식회사 | 외부전극용 전도성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법 |
-
2016
- 2016-10-26 JP JP2016209454A patent/JP2018073900A/ja active Pending
-
2017
- 2017-10-20 US US15/788,838 patent/US10262799B2/en active Active
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020057753A (ja) * | 2018-10-02 | 2020-04-09 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミック電子部品 |
| JP7375289B2 (ja) | 2018-10-02 | 2023-11-08 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | 積層セラミック電子部品 |
| KR20200102319A (ko) | 2019-02-21 | 2020-08-31 | 삼성전기주식회사 | 적층형 커패시터 |
| JP2020136656A (ja) * | 2019-02-21 | 2020-08-31 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層型キャパシタ |
| US11183331B2 (en) | 2019-02-21 | 2021-11-23 | Samsung Electro-Mechanics Co., Ltd. | MLCC module and method of manufacturing the same |
| US11562859B2 (en) | 2019-02-21 | 2023-01-24 | Samsung Electro-Mechanics Co., Ltd. | MLCC module and method of manufacturing the same |
| JP7255946B2 (ja) | 2019-02-21 | 2023-04-11 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | 積層型キャパシタ |
| JP2021176181A (ja) * | 2020-05-01 | 2021-11-04 | 株式会社村田製作所 | セラミック電子部品およびセラミック電子部品の製造方法 |
| JP7396191B2 (ja) | 2020-05-01 | 2023-12-12 | 株式会社村田製作所 | セラミック電子部品およびセラミック電子部品の製造方法 |
| JP7415895B2 (ja) | 2020-11-27 | 2024-01-17 | 株式会社村田製作所 | 積層セラミック電子部品 |
| US20220181087A1 (en) * | 2020-12-09 | 2022-06-09 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component |
| US11810722B2 (en) * | 2020-12-09 | 2023-11-07 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component with dummy internal electrodes |
Also Published As
| Publication number | Publication date |
|---|---|
| US10262799B2 (en) | 2019-04-16 |
| US20180114644A1 (en) | 2018-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2018073900A (ja) | 積層セラミックコンデンサ | |
| US10840021B2 (en) | Multilayer ceramic electronic component | |
| KR101888551B1 (ko) | 적층 세라믹 콘덴서 | |
| JP5632046B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JP2018101724A (ja) | 積層セラミックコンデンサ | |
| US9406443B2 (en) | Ceramic electronic component | |
| KR101444536B1 (ko) | 적층 세라믹 전자 부품 및 그 제조방법 | |
| KR101659153B1 (ko) | 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조방법 및 적층 세라믹 커패시터의 실장 기판 | |
| US11062848B2 (en) | Multilayer ceramic electronic component | |
| KR101927731B1 (ko) | 적층 세라믹 콘덴서 | |
| JP2015109410A (ja) | セラミック電子部品及びセラミック電子部品の製造方法 | |
| JP5733836B2 (ja) | 積層セラミック電子部品 | |
| US20130199717A1 (en) | Method for manufacturing monolithic ceramic electronic components | |
| JP2021034440A (ja) | 積層セラミック電子部品 | |
| JP6841267B2 (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造 | |
| US20180075968A1 (en) | Multilayer ceramic capacitor | |
| KR101719838B1 (ko) | 도전성 수지 조성물 및 이를 포함하는 적층 세라믹 전자 부품 | |
| JP2021002604A (ja) | 積層セラミック電子部品 | |
| JP2021034458A (ja) | 積層セラミック電子部品 | |
| CN103177875B (zh) | 层叠陶瓷电子元器件 | |
| JP2017143130A (ja) | 電子部品 | |
| JP2019040943A (ja) | 積層セラミックコンデンサ | |
| US11222748B2 (en) | Multi-layered ceramic electronic component | |
| JP2018160500A (ja) | 電子部品の製造方法 | |
| JP2021052129A (ja) | 積層セラミック電子部品 |