CN103177875B - 层叠陶瓷电子元器件 - Google Patents

层叠陶瓷电子元器件 Download PDF

Info

Publication number
CN103177875B
CN103177875B CN201210556639.9A CN201210556639A CN103177875B CN 103177875 B CN103177875 B CN 103177875B CN 201210556639 A CN201210556639 A CN 201210556639A CN 103177875 B CN103177875 B CN 103177875B
Authority
CN
China
Prior art keywords
ceramic layer
internal electrode
ceramic
electronic component
therapy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210556639.9A
Other languages
English (en)
Other versions
CN103177875A (zh
Inventor
佐佐木蓝
浦川淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN103177875A publication Critical patent/CN103177875A/zh
Application granted granted Critical
Publication of CN103177875B publication Critical patent/CN103177875B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Abstract

本发明涉及层叠陶瓷电子元器件。其要解决的课题是，在沿着介电常数互不相同的高介电常数陶瓷层和低介电常数陶瓷层之间的边界局部地配置有内部电极时，由于相互扩散集中在没有内部电极的部分，会引起脱层和界面剥离的问题、以及电气特性的劣化和电气特性发生偏差的问题。其解决方法是，使内部电极6(A)含有与隔着该内部电极相邻的陶瓷层(3,4)的至少一方所包含的组分相同的添加组分。由此，能够使内部电极的组成与上述相邻的陶瓷层(3,4)的至少一方的组成相接近，其结果是，可缩小有内部电极的部分与没有内部电极的部分之间在相互扩散发生程度上的差异，以缓和相互扩散集中于没有内部电极的部分的现象。

Description

层叠陶瓷电子元器件
技术领域
本发明涉及层叠陶瓷电子元器件，特别涉及将介电常数互不相同的至少两种陶瓷层层叠而形成的层叠陶瓷电子元器件。
背景技术
作为本发明所关注的技术，在特开2005-191129号公报(专利文献1)中公开了如下层叠陶瓷电子元器件，其将介电常数互不相同的两种陶瓷层层叠而形成，并且沿着由异种材料构成的陶瓷层间的边界局部地配置有内部电极。可是，具有由这样的异种材料构成的陶瓷层的层叠陶瓷电子元器件中尚存在如下课题有待解决。
在用于制造由异种材料构成的陶瓷层层叠形成的层叠陶瓷电子元器件的烧成工序中，经常遇到在由异种材料构成的陶瓷层之间出现相互扩散的问题。在沿着由异种材料构成的陶瓷层间的边界局部地配置有内部电极时，如果陶瓷层和内部电极同时烧成，则虽然内部电极具有抑制相互扩散的作用，但反而会导致使相互扩散集中在没有内部电极的部分发生的结果。因此，会遇到这样的不佳的情况：位于内部电极的外周部的陶瓷发生变质，在烧成时由于收缩时间不一致，从而在内部电极和陶瓷层处易发生变形。
上述的不佳情况会导致使层叠陶瓷电子元器件所提供的电气特性劣化、电气特性的偏差变大的问题，更具体地说，在层叠陶瓷电子元器件例如构成电容器的情况下，会导致使电容器的静电电容量降低，电容量偏差变大的问题。
此外，上述的不佳情况会给由异种材料构成的陶瓷层之间的接合性带来不良影响，在由异种材料构成的陶瓷层间容易发生脱层和界面剥离。
再者，为了防止前述的相互扩散，虽然提出了将虚设电极和虚设陶瓷层插入由异种材料构成的陶瓷层间的方案，但这些虚设电极或陶瓷层的插入可能会成为妨碍层叠陶瓷电子元器件的小型化以及薄型化的原因。
【现有技术文献】
【专利文献】
【专利文献1】特开2005-191129号公报
发明内容
因此，本发明的目的在于提供一种能够解决上述问题即脱层和界面剥离的问题并且能够解决电气特性劣化和/或电气特性发生偏差的问题的层叠陶瓷电子元器件。
本发明是将介电常数互不相同的至少两种陶瓷层层叠而形成的元器件，用作包括沿着介电常数互不相同的陶瓷层间的边界局部地配置的内部电极的层叠陶瓷电子元器件，为了解决上述的技术课题，其具有如下特征：内部电极中含有与隔着该内部电极相邻的陶瓷层的至少一方所包含的组分相同的添加组分。
如上所述，通过使内部电极含有与陶瓷层所包含的组分相同的组分，从而能够使内部电极的组成与隔着该内部电极相邻的陶瓷层的至少一方的组成相接近。这可以缩小有内部电极的部分和没有内部电极的部分之间在相互扩散发生程度上的差异，其结果是，起到了使相互扩散集中于没有内部电极部分的现象缓和的作用。
优选的是，添加组分与相邻的陶瓷层的双方所包含的组分相同。这可有助于进一步抑制静电电容量这样的电气特性的偏差。
还有，优选的是添加组分与陶瓷层所含陶瓷材料的主要组分相同。这也可有助于进一步抑制静电电容量这样的电气特性的偏差。
在上述情况下，如果添加组分与相邻的陶瓷层中、介电常数较高的陶瓷层所含陶瓷材料的主要组分相同，则能够在抑制静电电容量的降低的同时进一步抑制电容量偏差。
如果上述的介电常数较高的陶瓷层所含陶瓷材料的主要组分为Ba-Nd-Ti系氧化物，添加组分为Ba-Nd-Ti系氧化物，则能够获得较高的静电电容量，且能够降低静电电容温度系数(TCC)。
添加组分也可以与相邻的陶瓷层中、介电常数较低的陶瓷层所含陶瓷材料的主要组分相同。在这种情况下，如果介电常数较低的陶瓷层所含陶瓷材料的主要组分为镁橄榄石，添加组分为镁橄榄石，则能够得到相对介电常数低、Qf値高的层叠陶瓷电子元器件。
添加组分也可以与例如玻璃组分这样的陶瓷材料以外的相邻陶瓷层的双方所包含的组分相同。在这种情况下，也能有助于抑制例如静电电容量这样的电气特性的偏差。
优选的是，以100重量份的金属材料计，内部电极中还含有2～20重量份的添加组分。由此，能够可靠地抑制例如静电电容量降低这样的电气特性劣化，并且能够抑制例如电容量偏差这样的电气特性偏差。
优选的是，本发明所涉及的层叠陶瓷电子元器件中，沿着上述内部电极的两个主面，添加组分偏向存在。这样，通过使得沿着内部电极的两个主面(内部电极与陶瓷层之间的界面)，添加组分偏向存在，从而能够提高内部电极与陶瓷层之间的紧贴强度。并且，由于添加组分在内部电极的厚度方向的中央部较少，因此电阻较小，因而能够使电气特性的损耗较小。
本发明所涉及的层叠陶瓷电子元器件中，内部电极也可包括隔着介电常数较高的陶瓷层而相对的内部电极，从而构成电容器。据此，一方面可利用相对介电常数较低的陶瓷层使层叠陶瓷电子元器件具有良好的高频特性，一方面可构成电容器。
优选的是，本发明所涉及的层叠陶瓷电子元器件中，内部电极含有Cu以作为金属材料。由此，内部电极的电阻较小，从而能够减少电气特性的损耗。
发明效果
根据本发明，通过使内部电极含有与陶瓷层所包含的组分相同的组分，从而如上所述，能够使内部电极的组成与隔着该内部电极相邻的陶瓷层的至少一方的组成相接近，这可以缩小在烧成时有内部电极的部分和没有内部电极的部分会产生的相互扩散的差异，使相互扩散集中于没有内部电极的部分的现象得到缓和。
因此，能够使得不易遇到位于内部电极外周部的陶瓷因相互扩散而发生变质的不佳情况，因而能够使得不易遇到因收缩时间上不一致，从而导致在内部电极和陶瓷层中产生变形的不佳情况。
其结果是，能够使得不易发生使层叠陶瓷电子元器件所提供的电气特性劣化，或使电气特性的偏差变大这样的问题，更具体而言，能够使得不易发生在层叠陶瓷电子元器件例如构成电容器的情况下，使电容器的静电电容量降低，或使电容量偏差变大这样的问题；并且能够使得不易发生在由异种材料构成的陶瓷层之间出现脱层和界面剥离的情况。
附图说明
图1是表示包括根据本发明的第1实施方式的层叠陶瓷电子元器件2的陶瓷多层模块1的剖视图。
图2是分解表示图1所示的陶瓷多层模块1的立体图。
图3表示根据本发明的第2实施方式的层叠陶瓷电子元器件21的外观的立体图。
图4是图3所示的层叠陶瓷电子元器件21所提供的等效电路图。
图5是分解表示图3所示的层叠陶瓷电子元器件21所包括的元器件本体23的立体图。
图6是表示实验例中制作的评价用试样70的剖视图。
具体实施方式
参照图1和图2，对包括根据本发明的第1实施方式的层叠陶瓷电子元器件2的陶瓷多层模块1进行说明。
陶瓷多层模块1所包括的层叠陶瓷电子元器件2构成多层陶瓷基板，具有层叠的多个陶瓷层3和4。陶瓷层3和4中，陶瓷层3为介电常数较低的低介电常数陶瓷层，陶瓷层4为介电常数较高的高介电常数陶瓷层。图示的层叠陶瓷电子元器件2中，层叠的多个低介电常数陶瓷层3的位置设置成使得夹着层叠的多个高介电常数陶瓷层4。
层叠陶瓷电子元器件2还包括各种导体。作为导体，典型的有：分别沿着陶瓷层3之间的边界、陶瓷层4之间的边界和陶瓷层3与陶瓷层4之间的边界形成的内部电极6；贯穿陶瓷层3和4的特定的层而延伸的过孔导体7；以及在层叠陶瓷电子元器件2的外表面上形成的外部电极8。
上述的内部电极6中，隔着高介电常数陶瓷层4而相对的几个电极被配置成使得提供静电电容量，从而构成电容器。
此外，内部电极6中的几个电极沿着低介电常数陶瓷层3与高介电常数陶瓷层4之间的边界局部地配置。在以下的说明中，在需要与其他电极进行区别时，将这样沿着边界配置的电极称为“边界内部电极”，并加注参考标号“6(A)”。
在层叠陶瓷电子元器件2的上表面搭载有多个芯片元器件9～17。图示的芯片元器件9～17中，例如，芯片元器件9为二极管，芯片元器件11为芯片电容器，芯片元器件16为半导体IC。这些芯片元器件9～17在与形成于层叠陶瓷电子元器件2上表面的外部电极8中的特定电极电连接的同时，与形成于层叠陶瓷电子元器件2内部的导体一起构成陶瓷多层模块1所需的电路。
在层叠陶瓷电子元器件2的上表面固定有用于屏蔽芯片元器件9～17的导电性罩盖18。导电性罩盖18与前述的过孔导体7中的特定过孔导体电连接。
此外，陶瓷多层模块1以形成于层叠陶瓷电子元器件2的下表面上的外部电极8中的特定电极作为连接用端子安装在未图示的主板上。
在制造层叠陶瓷电子元器件2时，内部电极6、过孔导体7和外部电极8进行共烧。本实施方式的特征在于，在边界内部电极6(A)中含有与隔着该内部电极相邻的低介电常数陶瓷层3和高介电常数陶瓷层4中的至少一方所包含的组分相同的添加组分，以减少由于在烧成工序中低介电常数陶瓷层3和高介电常数陶瓷层4之间的相互扩散以及边界内部电极6(A)的存在而可能导致的前述的不佳情况。
若更具体地进行说明，则低介电常数陶瓷层3例如采用如下组成：包含镁橄榄石以作为主要组分，包含Ba-Nd-Ti系氧化物以作为副组分，并且包含硼硅酸钡系的玻璃和MnO以作为烧结助剂。另一方面，高介电常数陶瓷层4例如采用如下组成：包含Ba-Nd-Ti系的氧化物以作为主要组分，包含镁橄榄石以作为副组分，并且包含硼硅酸钡系的玻璃和MnO以作为烧结助剂。
如前文所述，边界内部电极6(A)的特征在于含有与低介电常数陶瓷层3和高介电常数陶瓷层4中的至少一方所包含的组分相同的添加组分，因此，其采用如下组成：包含例如Cu这样的金属材料以作为主要组分，同时例如包含Ba-Nd-Ti系氧化物或镁橄榄石这样的陶瓷材料、或硼硅酸钡系的玻璃这样的陶瓷材料以外的材料以作为添加组分。
优选的是，如上述的例子那样，该添加组分与相邻的低介电常数陶瓷层3和高介电常数陶瓷层4双方所包含的组分相同。
还有，优选的是：如上述的例子那样，添加组分与低介电常数陶瓷层3和高介电常数陶瓷层4中的至少一方所包含的Ba-Nd-Ti系氧化物或镁橄榄石这样的陶瓷材料的主要组分相同。
还有，如上述的例子那样，在高介电常数陶瓷层4所含陶瓷材料的主要组分为Ba-Nd-Ti系氧化物的情况下，如果添加组分为Ba-Nd-Ti系氧化物，则可得到高静电电容量，并且能够降低静电电容温度系数(TCC)。
另一方面，如上述的例子那样，在低介电常数陶瓷层3所含陶瓷材料的主要组分为镁橄榄石的情况下，如果添加组分为镁橄榄石，则能够得到相对介电常数低、Qf値高的层叠陶瓷电子元器件2。
如上述的例子那样，添加组分也可与低介电常数陶瓷层3和高介电常数陶瓷层4双方所含的陶瓷材料以外的组分即硼硅酸钡系的玻璃相同。
为了使添加组分的作用效果更加可靠，优选的是，以金属材料为100重量份计，在边界内部电极6(A)中还含有2～20重量份的添加组分。
如果用于形成边界内部电极6(A)的导电糊料包含上述的作为添加组分的陶瓷或玻璃，则在烧成工序中添加组分有朝向边界内部电极6(A)的两个主面移动的趋势，其结果是，得到添加组分沿着边界内部电极6(A)的两个主面偏向存在的状态。这样，通过使添加组分沿着边界内部电极6(A)的两个主面(边界内部电极6(A)与陶瓷层3和4各自的界面)偏向存在，从而能够使得边界内部电极6(A)与陶瓷层3和4各自的紧贴强度提高。并且，由于在边界内部电极6(A)的厚度方向中央部，添加组分较少，因此电阻较小，能够减少电气特性的损耗。
此外，关于低介电常数陶瓷层3和高介电常数陶瓷层4各自的组成，在前述的例子中，两者共同采用包含镁橄榄石、Ba-Nd-Ti系氧化物、硼硅酸钡系的玻璃和MnO的组成。这与本发明的实质没有直接关系，但对于降低相互扩散是有效的。
还有，在前述的例子中，低介电常数陶瓷层3以镁橄榄石为主要组分，但是也可取而代之地采用氧化铝、Ba-Al-Si系氧化物等。在前述的例子中，高介电常数陶瓷层4采用Ba-Nd-Ti系氧化物作为主要组分，但是也可取而代之地采用CaZrO3、CaTiO3等。对于烧结助剂，也可使用硼硅酸钡系以外的玻璃。
作为边界内部电极6(A)所包含的金属材料，也可采用Ag、Ag-Pd合金等，以取代前述的Cu。
关于上述的边界内部电极6(A)以外的内部电极6、过孔导体7和外部电极8，可以是与边界内部电极6(A)相同的组成，也可以是不同的组成即不含有上述添加组分的组成。
层叠陶瓷电子元器件2可以使用公知的陶瓷层叠一体烧成技术来制造。
也就是说，首先制作用于低介电常数陶瓷层3的陶瓷生片。更具体而言，在包含上述的陶瓷材料和烧结助剂的原料组成物中添加由粘合剂树脂和溶剂构成的有机载体，从而得到陶瓷浆料。例如通过刮刀法使该陶瓷浆料成形为片状，干燥后冲切成预定尺寸从而得到陶瓷生片。然后，在该陶瓷生片上以所要的图案施加导电糊料以形成导体。
另一方面，关于包含用于高介电常数陶瓷层4的陶瓷材料等的陶瓷生片，采用与制作用于上述低介电常数陶瓷层3的陶瓷生片时相同的方法制作。然后，在该陶瓷生片上以所要的图案施加导电糊料以形成导体。
上述的施加在用于低介电常数陶瓷层3的陶瓷生片和用于高介电常数陶瓷层4的陶瓷生片上的导电糊料中，至少对于要形成边界内部电极6(A)的导电糊料，如上所述，使用含有低介电常数陶瓷层3和高介电常数陶瓷层4中的至少一方所包含的组分以作为添加组分的导电糊料。
接着，将如上述那样得到的用于低介电常数陶瓷层3的陶瓷生片和用于高介电常数陶瓷层4的陶瓷生片分别按预定的顺序层叠预定的数量，然后在厚度方向上加压。
接着，可以将如上述那样得到的生层叠体在1000℃以下例如800～1000℃的温度下烧成，从而得到层叠陶瓷电子元器件2。这里，在导体以Cu为主要组分的情况下，烧成在氮气气氛等的非氧化性气氛中进行；在导体以Ag为主要组分的情况下，烧成在大气等的氧化性气氛中进行。
接着，在层叠陶瓷电子元器件2的表面施加钎焊等，然后搭载电子元器件9～17，并安装导电性罩盖18，从而制成陶瓷多层模块1。
接着，参照图3至图5，对本发明第2实施方式的层叠陶瓷电子元器件21进行说明。
如图3所示，层叠陶瓷电子元器件21具有由多个层叠的陶瓷层构成的元器件本体23，在该元器件本体23的外表面上，在长边方向的各端部设有端子电极24和25，在各侧面的长边方向的中间部设有端子电极26和27。
如图4所示，层叠陶瓷电子元器件21起到LC滤波器的作用，在端子电极24和25之间构成有串联连接的2个电感L1和L2，在电感L1和L2的连接点与端子电极26和27之间构成有电容C。
如图5所示，元器件本体23包括多个层叠的陶瓷层28～40。再者，陶瓷层的层叠数并不限定于图示的数量。为了在陶瓷层28～40上形成如图4所示的电感L1和L2以及电容C，按如下的方式设置导体。
在陶瓷层30上形成有构成电感L1的一部分的线圈图案41，并且形成有从该线圈图案41的一端起进行延伸的引出图案42，线圈图案41的另一端上设有过孔导体43。引出图案42与端子电极24连接。
陶瓷层31上形成有构成电感L1的一部分的线圈图案44，并且在其一端上设有过孔导体45。线圈图案44的另一端与前述的过孔导体43连接。
陶瓷层32上设有与上述的过孔导体45连接的过孔导体46。
陶瓷层33上形成有构成电容C的一部分的电容图案47，并且形成有从电容图案47起进行延伸的引出图案48和49。引出图案48和49与端子电极26和27连接。还有，陶瓷层33上设有与前述的过孔导体46连接的过孔导体50。
陶瓷层34上形成有构成电容C的一部分的电容图案51，并且设有与电容图案51连接的过孔导体52。电容图案51与前述的过孔导体50连接。
陶瓷层35上形成有构成电容C的一部分的电容图案53，并且形成有从该电容图案53起进行延伸的引出图案54和55。引出图案54和55与端子电极26和27连接。还有，该陶瓷层35上设有与前述的过孔导体52连接的过孔导体56。
陶瓷层36上设有与上述的过孔导体56连接的过孔导体57。
陶瓷层37上形成有构成电感L2的一部分的线圈图案58，并且在其一端设有过孔导体59。线圈图案58的另一端与前述的过孔导体57连接。
陶瓷层38上形成有构成电感L2的一部分的线圈图案60，并且形成有从该线圈图案60的一端起进行延伸的引出图案61。引出图案61与端子电极25连接。线圈图案60的另一端与前述的过孔导体59连接。
上述的陶瓷层28～40中，特别是关于直接对电容C的构成有贡献的陶瓷层33和34，由与构成前述的图1所示的层叠陶瓷电子元器件2所包括的高介电常数陶瓷层4的材料相同的高介电常数陶瓷材料构成，其他的陶瓷层28～32和35～40由与构成层叠陶瓷电子元器件2所包括的低介电常数陶瓷层3的材料相同的低介电常数陶瓷材料构成。
因此，电容图案47是沿着低介电常数陶瓷层32和高介电常数陶瓷层33之间的边界形成的内部电极，电容图案53是沿着高介电常数陶瓷层34和低介电常数陶瓷层35之间的边界形成的内部电极。
在形成线圈图案41、44、58和60、引出图案42、48、49、54、55和61、过孔导体43、45、46、50、52、56、57和59以及电容图案47、51和53时，使用导电糊料，采用例如丝网印刷来施加该导电糊料，但是至少对于作为沿着上述的边界形成的内部电极的电容图案47和53，使用如下材料，该材料含有低介电常数陶瓷层28～32、35～40和高介电常数陶瓷层33、34中的至少一方所包含的组分以作为添加组分。
为了获得元器件本体23，用来形成各个上述陶瓷层28～40的陶瓷生片以预定的顺序层叠，并在厚度方向上加压，之后，在1000℃以下例如800～1000℃的温度下烧成。这里，与前述的层叠陶瓷电子元器件2的情况相同，在布线导体以Cu为主要组分的情况下，烧成在氮气气氛等非氧化性气氛中进行，在布线导体以Ag为主要组分的情况下，烧成在大气等氧化性气氛中进行。
接着，为了形成位于元器件本体23的外表面上的端子电极24～27，例如，涂布并烧结以Cu或Ag为主要组分的导电糊料，或者采用蒸镀、镀覆或溅射等的薄膜形成法等。
以如上方式得到的层叠陶瓷电子元器件21中，至少对于电容图案47和电容图案53含有低介电常数陶瓷层28～32、35～40和高介电常数陶瓷层33、34中至少一方所包含的组分以作为添加组分，电容图案47成为沿着低介电常数陶瓷层32和高介电常数陶瓷层33之间的边界局部地形成的内部电极，电容图案53成为沿着高介电常数陶瓷层34和低介电常数陶瓷层35之间的边界局部地形成的内部电极。而且，对于这些电容图案47和53，也可适用对前述的边界内部电极6(A)应用的实施方式。
层叠陶瓷电子元器件21中，可以减小因低介电常数陶瓷层28～32、35～40和高介电常数陶瓷层33、34之间的相互扩散造成的特性偏差，并且能够抑制脱层和界面剥离，因此能够使线圈的电气特性稳定。
本发明也可适用于如图所示的构成多层陶瓷基板的层叠陶瓷电子元器件2或构成LC滤波器的层叠陶瓷电子元器件21以外的层叠陶瓷电子元器件。
接着，说明为确认本发明的效果而实施的实验例。
制作了具有图6所示的截面构造的评价用试样71。评价用试样71是构成电容器的试样，具有由厚度300μm的2个低介电常数陶瓷层73和74夹着厚度25μm的高介电常数陶瓷层72的构造。沿着高介电常数陶瓷层72和低介电常数陶瓷层73、74之间的各个边界分别局部地形成厚度为5μm的内部电极75和76，以使其一部分彼此相对，在相对置的端面上形成有分别与内部电极75和76电连接的外部电极77和78。评价用试样71的平面尺寸设为2.5mm×2.0mm。
高介电常数陶瓷层72、低介电常数陶瓷层73和74以及内部电极75和76的各材料组成如下。
[高介电常数陶瓷层]
Ba-Nd-Ti系氧化物:82重量%
镁橄榄石:6重量%
硼硅酸钡系的玻璃:9重量%
MnO:3重量%
[低介电常数陶瓷层]
镁橄榄石:62重量%
Ba-Nd-Ti系氧化物:10重量%
硼硅酸钡系的玻璃:13重量%
MnO:15重量%
[内部电极]
在对于100重量份的平均粒径1～3μm的Cu粉末，以“添加量(重量份)”栏所示的添加量添加了后附的表1的“添加组分”栏所示的添加组分的无机粉末中，加入由溶剂和树脂构成的有机载体，利用三辊研磨机进行混炼后，使用导电糊料来形成。
关于所得到的评价用试样，如表1所示，评价了“电容容量”、“电容量偏差”和“界面剥离”。“电容容量”用LCR测试仪在1MHz下测量，每个试样各测定20个静电电容量，示出其平均値，“电容量偏差”示出其标准偏差(σ)。“界面剥离”通过目测评价有无剥离。
此外，虽然还评价了“脱层”，但对于这个实验例中制作的全部试样1～11均未见有脱层。
【表1】
表1中，附加*的试样编号为本发明的范围外的试样。
作为本发明范围外的试样，内部电极不含添加组分的试样1中，尽管“电容容量”比较大，但是“电容量偏差”也较大。因此，如果用于需要如带通滤波器等所使用的电容器那样的高精度电容器的产品中，则其成品率较低。
试样2～4和7～11作为本发明范围内的试样，其内部电极中含有与陶瓷层的组分相同的Ba-Nd-Ti系氧化物、镁橄榄石或硼硅酸钡系玻璃作为添加组分，与试样1相比，“电容量偏差”降低。
上述试样2～4和7～11中，特别是其内部电极包含构成电容器的高介电常数陶瓷层的主要组分即Ba-Nd-Ti系氧化物、且添加量处于2～20重量份的范围内的试样2和8～10，与试样1相比，实质上未发生“电容容量”的降低。
具有添加了Ba-Nd-Ti系氧化物的内部电极的试样2和7～11中，添加量少到小于2重量份的1重量份的试样7中，“电容量偏差”尽管与试样1相比较小，但其为0.4也并不是很小。另一方面，添加量多达超过20重量份的25重量份的试样11中，有时其内部电极中的金属比率会变低，作为电容器其有效的电极面积会变小(覆盖范围变小)，尽管与试样1相比其“电容量偏差”降低，但是“电容容量”也降低。由此可知，“添加量”优选在2～20重量份的范围内选择。
此外，与内部电极不含添加组分的试样1相比，上述试样7在“电容容量”未降低这一点上有改进，因此被认为属于本发明的范围。还有，与内部电极不含添加组分的试样1相比，试样11在“电容量偏差”变小这一点上有改进，因此被认为属于本发明的范围。
其内部电极不包含高介电常数陶瓷层和低介电常数陶瓷层中的任一组分，而分别包含非共同组分的氧化锆和氧化铝以作为添加组分的试样5和6中，与试样1相比，其“电容容量”变小、“电容量偏差”变大。特别是，在使用氧化锆的试样5中，在评价用试样的端面引出的内部电极与陶瓷层之间的界面上确认到了剥离。据推测，这是由于内部电极中的添加组分与陶瓷材料起反应、发生变质所导致的。
【标号说明】
1陶瓷多层模块
2,21层叠陶瓷电子元器件
3,28～32,35～40,73,74低介电常数陶瓷层
4,33,34,72高介电常数陶瓷层
6,75,76内部电极
6(A)边界内部电极
47,53电容图案
71评价用试样

Claims (11)

1.一种层叠陶瓷电子元器件，该层叠陶瓷电子元器件是将介电常数互不相同的至少两种陶瓷层层叠而形成的，其特征在于，
包括沿着介电常数互不相同的所述陶瓷层间的边界局部地配置的内部电极，
所述内部电极中含有与隔着该内部电极相邻的所述陶瓷层双方所包含的组分相同的添加组分。
2.如权利要求1所述的层叠陶瓷电子元器件，其特征在于，
所述添加组分与相邻的所述陶瓷层中的一方所含陶瓷材料的主要组分相同。
3.如权利要求2所述的层叠陶瓷电子元器件，其特征在于，
所述添加组分与相邻的所述陶瓷层中、介电常数较高的陶瓷层所含陶瓷材料的主要组分相同。
4.如权利要求3所述的层叠陶瓷电子元器件，其特征在于，
所述介电常数较高的陶瓷层所含陶瓷材料的主要组分为Ba-Nd-Ti系氧化物，所述添加组分为Ba-Nd-Ti系氧化物。
5.如权利要求2所述的层叠陶瓷电子元器件，其特征在于，
所述添加组分与相邻的所述陶瓷层中、介电常数较低的陶瓷层所含陶瓷材料的主要组分相同。
6.如权利要求5所述的层叠陶瓷电子元器件，其特征在于，
所述介电常数较低的陶瓷层所含陶瓷材料的主要组分为镁橄榄石，所述添加组分为镁橄榄石。
7.如权利要求1所述的层叠陶瓷电子元器件，其特征在于，
所述添加组分与陶瓷材料以外的相邻的所述陶瓷层双方所包含的组分相同。
8.如权利要求1至7中任一项所述的层叠陶瓷电子元器件，其特征在于，
以金属材料为100重量份计，所述内部电极中还含有2～20重量份的所述添加组分。
9.如权利要求1至7中任一项所述的层叠陶瓷电子元器件，其特征在于，
所述添加组分在所述内部电极的厚度方向上沿着所述内部电极的两个主面偏向存在。
10.如权利要求1至7中任一项所述的层叠陶瓷电子元器件，其特征在于，
所述内部电极包括隔着介电常数较高的所述陶瓷层而相对的内部电极，以构成电容器。
11.如权利要求1至7中任一项所述的层叠陶瓷电子元器件，其特征在于，
所述内部电极含有Cu以作为金属材料。
CN201210556639.9A 2011-12-23 2012-12-20 层叠陶瓷电子元器件 Active CN103177875B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-282496 2011-12-23
JP2011282496A JP5617833B2 (ja) 2011-12-23 2011-12-23 積層セラミック電子部品

Publications (2)

Publication Number Publication Date
CN103177875A CN103177875A (zh) 2013-06-26
CN103177875B true CN103177875B (zh) 2016-03-16

Family

ID=48637662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210556639.9A Active CN103177875B (zh) 2011-12-23 2012-12-20 层叠陶瓷电子元器件

Country Status (4)

Country Link
US (1) US9148109B2 (zh)
JP (1) JP5617833B2 (zh)
CN (1) CN103177875B (zh)
TW (1) TWI526127B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015151810A1 (ja) 2014-04-02 2015-10-08 株式会社村田製作所 チップ型電子部品
US9892853B2 (en) * 2014-07-09 2018-02-13 Ferro Corporation Mid-K LTCC compositions and devices
EP3619727A4 (en) 2017-05-02 2021-02-17 L. Pierre De Rochemont HIGH SPEED SEMICONDUCTOR CHIP STACK
US10498307B2 (en) * 2017-09-14 2019-12-03 Qualcomm Incorporated Integrated device comprising a capacitor and inductor structure comprising a shared interconnect for a capacitor and an inductor
WO2023199695A1 (ja) * 2022-04-13 2023-10-19 株式会社村田製作所 積層セラミック電子部品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651451A (zh) * 2005-05-02 2010-02-17 Tdk株式会社 叠层型滤波器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366564B1 (en) * 1996-09-26 2002-04-02 Matsushita Electric Industrial Co., Ltd. Diplexer duplexer and two-channel mobile communications equipment
JP3225851B2 (ja) * 1996-09-26 2001-11-05 松下電器産業株式会社 複合積層セラミック部品
JPH11186727A (ja) * 1997-12-22 1999-07-09 Kyocera Corp 配線基板およびその製造方法
JP2004063703A (ja) * 2002-07-26 2004-02-26 Kyocera Corp セラミック多層回路基板及びその製造方法
JP2004111728A (ja) * 2002-09-19 2004-04-08 Murata Mfg Co Ltd 積層セラミック電子部品およびこれに用いる内部電極ペースト
JP2004281794A (ja) 2003-03-17 2004-10-07 Kyocera Corp 多層配線基板とその製造方法
JP2005191129A (ja) * 2003-12-24 2005-07-14 Samsung Yokohama Research Institute Co Ltd セラミック多層複合基板
EP1721878B1 (en) 2004-03-01 2016-07-27 Murata Manufacturing Co., Ltd. Insulating ceramic composition, insulating ceramic sintered body, and multilayer ceramic electronic component
US7439202B2 (en) * 2004-03-01 2008-10-21 Murata Manufacturing Co., Ltd. Glass ceramic composition, glass-ceramic sintered body, and monolithic ceramic electronic component
JP4840935B2 (ja) 2007-09-28 2011-12-21 双信電機株式会社 セラミック多層基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651451A (zh) * 2005-05-02 2010-02-17 Tdk株式会社 叠层型滤波器

Also Published As

Publication number Publication date
JP2013134999A (ja) 2013-07-08
CN103177875A (zh) 2013-06-26
TW201330712A (zh) 2013-07-16
US20130162372A1 (en) 2013-06-27
TWI526127B (zh) 2016-03-11
JP5617833B2 (ja) 2014-11-05
US9148109B2 (en) 2015-09-29

Similar Documents

Publication Publication Date Title
US9111682B2 (en) Multilayer ceramic electronic component
US9793052B2 (en) Multilayer ceramic capacitor, method of fabrication thereof and circuit board having electronic component mounted thereon
CN103325567B (zh) 多层陶瓷电子元件及其制备方法
JP2020057754A (ja) 積層セラミック電子部品
JP5777179B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR102077617B1 (ko) 적층 세라믹 콘덴서
KR101565651B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
CN105977021B (zh) 多层陶瓷组件
JP2018073900A (ja) 積層セラミックコンデンサ
CN104900405A (zh) 多层陶瓷电子组件和具有该多层陶瓷电子组件的组装板
US11152148B2 (en) Coil component
KR101452130B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
CN103177875B (zh) 层叠陶瓷电子元器件
JP2008078622A (ja) 積層コンデンサ、回路基板及び回路モジュール
JP2015057810A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2017108057A (ja) 積層セラミックコンデンサ
CN103887063A (zh) 多层陶瓷电子器件
US8743530B2 (en) Electronic component and substrate module including an embedded capacitor
KR101942723B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2012099786A (ja) 積層型セラミックキャパシタ及びその製造方法
KR20110128554A (ko) 적층형 인덕터
JP2019212727A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP2015037186A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR101532149B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
US9667036B2 (en) ESD protection component

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant