JP2017108057A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2017108057A
JP2017108057A JP2015242109A JP2015242109A JP2017108057A JP 2017108057 A JP2017108057 A JP 2017108057A JP 2015242109 A JP2015242109 A JP 2015242109A JP 2015242109 A JP2015242109 A JP 2015242109A JP 2017108057 A JP2017108057 A JP 2017108057A
Authority
JP
Japan
Prior art keywords
auxiliary conductor
disposed
internal electrode
electrode
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015242109A
Other languages
English (en)
Inventor
太田　裕
Yutaka Ota
裕 太田
悟史 兒玉
Satoshi Kodama
悟史 兒玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2015242109A priority Critical patent/JP2017108057A/ja
Priority to US15/368,717 priority patent/US10121596B2/en
Priority to KR1020160164803A priority patent/KR101927731B1/ko
Publication of JP2017108057A publication Critical patent/JP2017108057A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

【課題】たとえ積層セラミックコンデンサにクラックが生じても、ショート不良の発生を抑制しうる積層セラミックコンデンサを提供する。
【解決手段】積層セラミックコンデンサ１０は、複数のセラミック層１６を含む、積層体１２を有する。セラミック層１６には第１の内部電極１８ａと第２の内部電極１８ｂが離間して配置され、積層体１２の第２の主面１２ｂに露出される。第１の内部電極１８ａが配置されるセラミック層１６とは異なるセラミック層１６に、第１の補助導体２０ａ、第２の補助導体２０ｂ及び第３の補助導体２０ｃが配置され、第２の補助導体２０ｂと第３の補助導体２０ｃは、第１の主面１２ｂから露出する。第２の主面１２ｂには、第１の内部電極１８ａ及び第２の補助導体２０ｂと接続される第１の外部電極１４ａと第２の内部電極１８ｂ及び第３の補助導体２０ｃと接続される第２の外部電極１４ｂが配置される。
【選択図】図２

Description

この発明は、積層セラミックコンデンサに関する。
近年、モバイル電子機器の小型化が進んでいる。モバイル電子機器には、多数の積層セラミック電子部品が搭載されているが、モバイル電子機器の小型化に伴って、積層セラミック電子部品についても小型化が要求されている。さらに、内部電極を有する積層体の両端面に外部電極を形成した積層セラミック電子部品では、回路基板の配線パターンに実装するために、外部電極と配線パターンとの間に山の裾野のように広がる半田フィレットを形成することが必要となる。そのため、積層セラミック電子部品の端面から半田フィレットの分だけ回路基板の配線パターンを大きく形成する必要があり、積層セラミック電子部品の実装スペースが大きくなる。ところが、モバイル電子機器の小型化に伴って、積層セラミック電子部品の小型化に加えて、回路基板に実装される部品同士の実装間隔を小さくして、その実装スペースを小さくすることも要求されている。
そこで、積層セラミック電子部品として、たとえば、図１４に示すように、回路基板への実装面に垂直になるように内部電極２が形成され、実装面に形成された外部電極３に内部電極２が引き出された積層セラミックコンデンサ１がある。このような積層セラミックコンデンサ１では、１つの実装面に形成された外部電極３によって回路基板の配線パターンに実装することができるため、積層セラミックコンデンサの端部から外側に広がる半田フィレットが不要であり、積層セラミックコンデンサ１の実装スペースを小さくすることができる（特許文献１参照）。
特開平１０−２８９８３７号公報
ここで、近年の積層セラミックコンデンサは、従来に比べて、より過酷な環境下で使用されるようになってきているため、たとえば、携帯電話および携帯音楽プレーヤーなどのモバイル機器の落下時の衝撃や、ＥＣＵなどの車載機器に用いられるコンデンサについては、熱サイクルを受けて実装基板が熱膨張収縮することにより発生するたわみ応力によって、積層セラミックコンデンサの外部電極端などを起点に積層セラミックコンデンサにクラックが生じる場合がある。
しかしながら、図１４に示すような特許文献１に記載の積層セラミックコンデンサの内部電極パターン（すなわち、第１の内部電極と第２の内部電極とが対向しているような内部電極パターン）では、上述したようなクラックが積層セラミックコンデンサに生じた場合、異なる極性を有する内部電極同士が短絡してしまい、ショート不良を引き起こす場合がある。
それゆえに、この発明の主たる目的は、たとえ積層セラミックコンデンサにクラックが生じても、ショート不良の発生を抑制しうる積層セラミックコンデンサを提供することである。
この発明にかかる積層セラミックコンデンサは、積層された複数のセラミック層を含み、相対する第１の主面および第２の主面と、積層方向に対向し相対する第１の側面および第２の側面と、相対する第１の端面および第２の端面と、を有し、第１の主面または第２の主面を実装面とする積層体と、積層体の内部のセラミック層の表面に配置され、一部が第１または第２の主面のうちのいずれか一方の面に露出する第１の内部電極と、第１の内部電極が配置されるセラミック層と同じセラミック層の表面に配置され、第１の内部電極と離間するように配置され、一部が第１または第２の主面のうちのいずれか一方の面に露出する第２の内部電極と、積層体の内部に配置され、第１および第２の内部電極が配置されるセラミック層とは異なるセラミック層の表面に配置され、積層体の表面には露出しない第１の補助導体と、第１の補助導体が配置されるセラミック層と同じセラミック層の表面に配置され、第１の補助導体と離間されるように配置され、第１または第２の主面のうちのいずれか一方の面に露出する第２の補助導体と、第１の補助導体および第２の補助導体が配置されるセラミック層と同じセラミックの表面に配置され、第１の補助導体および第２の補助導体と離間されるように配置され、第１または第２の主面のうちのいずれか一方の面に露出する第３の補助導体と、第１の内部電極および第２の補助導体に接続され、かつ第１または第２の主面に配置される第１の外部電極と、第２の内部電極および第３の補助導体に接続され、かつ第１または第２の主面に配置される第２の外部電極と、を含む、積層セラミックコンデンサである。
また、この発明にかかる積層セラミックコンデンサは、第１の内部電極は、さらに第１の端面の一部に露出し、第２の内部電極は、さらに第２の端面の一部に露出し、第２の補助導体は、さらに第１の端面の一部に露出し、第３の補助導体は、さらに第２の端面の一部に露出し、第１の外部電極は、第１の内部電極および第２の補助導体に接続され、第１または第２の主面から第１の端面の一部に配置され、第２の外部電極は、第２の内部電極および第３の補助導体に接続され、第１または第２の主面から第２の端面の一部に配置されることが好ましい。
また、この発明にかかる積層セラミックコンデンサは、第１および第２の内部電極は、Ｌ字形状を有しており、第１の補助導体、第２の補助導体、および第３の補助導体は、矩形形状を有することが好ましい。
さらに、この発明にかかる積層セラミックコンデンサは、積層された複数のセラミック層を含み、相対する第１の主面および第２の主面と、積層方向に対向し相対する第１の側面および第２の側面と、相対する第１の端面および第２の端面と、を有し、第１の主面または第２の主面を実装面とする積層体と、積層体の内部のセラミック層の表面に配置され、一部が第１および第２の主面に露出する第１の内部電極と、第１の内部電極が配置されるセラミック層と同じセラミック層の表面に配置され、第１の内部電極と離間するように配置され、一部が第１および第２の主面に引き出された第２の内部電極と、積層体の内部に配置され、第１および第２の内部電極が配置されるセラミック層とは異なるセラミック層の表面に配置され、積層体の表面には露出しない第１の補助導体と、第１の補助導体が配置されるセラミック層と同じセラミック層の表面に配置され、第１の補助導体と離間されるように配置され、第１または第２の主面のうちのいずれか一方の面に露出する第２の補助導体と、第１の補助導体および第２の補助導体が配置されるセラミック層と同じセラミック層の表面に配置され、第１の補助導体および第２の補助導体と離間されるように配置され、第１または第２の主面のうちのいずれか一方の面に露出する第３の補助導体と、第１の補助導体、第２の補助導体および第３の補助導体が配置されるセラミック層と同じセラミック層の表面に配置され、第１の補助導体、第２の補助導体および第３の補助導体と離間されるように配置され、第２の補助導体が露出する面に対向する主面に露出する第４の補助導体と、第１の補助導体、第２の補助導体、第３の補助導体および第４の補助導体が配置されるセラミック層と同じセラミック層の表面に配置され、第１の補助導体、第２の補助導体、第３の補助導体および第４の補助導体と離間されるように配置され、第３の補助導体が露出する面に対向する主面に露出する第５の補助導体と、第２の主面上に配置され、第１の内部電極および第２の補助導体に接続される第１の外部電極と、第２の主面上に配置され、第２の内部電極および第３の補助導体に接続される第２の外部電極と、第１の主面上に配置され、第１の内部電極および第４の補助導体に接続される第３の外部電極と、第１の主面上に配置され、第２の内部電極および第５の補助導体に接続される第４の外部電極と、を含む、積層セラミックコンデンサである。
また、この発明にかかる積層セラミックコンデンサは、第１の内部電極は、さらに第１の端面の一部に露出し、第２の内部電極は、さらに第２の端面の一部に露出し、第２の補助導体および第４の補助導体は、さらに第１の端面の一部に露出し、第３の補助導体および第５の補助導体は、さらに第２の端面の一部に露出し、第１の外部電極は、第１の内部電極および第２の補助導体に接続され、第２の主面から第１の端面の一部に配置され、第２の外部電極は、第２の内部電極および第３の補助導体に接続され、第２の主面から第２の端面の一部に配置され、第３の外部電極は、第１の内部電極および第４の補助導体に接続され、第１の主面から第１の端面の一部に配置され、第４の外部電極は、第２の内部電極および第５の補助導体に接続され、第１の主面から第２の端面の一部に配置されることが好ましい。
また、この発明にかかる積層セラミックコンデンサは、第１および第２の内部電極は、Ｔ字形状を有しており、第１の補助導体、第２の補助導体、第３の補助導体、第４の補助導体および第５の補助導体は、矩形形状を有することが好ましい。
この発明にかかる積層セラミックコンデンサでは、積層体の内部において、同じセラミック層に形成された第１の内部電極と第２の内部電極とが離間して配置されているので、第１の内部電極あるいは第２の内部電極のいずれか一方がショートしても、第１の内部電極と第２の内部電極とが離間して配置されていることから、一方のショートしていない側の第１の内部電極あるいは第２の内部電極はコンデンサの機能を維持することができる。これにより、たとえ、積層セラミックコンデンサにクラックが入ったとしても、ショート不良が発生しないとした機能（いわゆる、フェールセーフ機能）を備えた積層セラミックコンデンサを提供することができる。
また、この積層セラミックコンデンサでは、第１、第２および第３の補助導体が配置されるセラミック層と隣接する第１および第２の内部電極が配置されるセラミック層とが異なったセラミック層であるので、仮に、第１および第２外部電極等から積層体にクラックが入ったとしても、異なる極性をもつ第１の内部電極あるいは第２の内部電極同士が繋がることを抑制することが可能になる。これにより、たとえ、積層セラミックコンデンサにクラックが入ったとしても、ショート不良が発生しないとした機能（いわゆる、フェールセーフ機能）を備えた積層セラミックコンデンサを提供することができる。
この発明によれば、たとえ積層セラミックコンデンサにクラックが生じても、ショート不良の発生を抑制しうる積層セラミックコンデンサを得ることができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明にかかる積層セラミックコンデンサの第１の実施の形態を示す外観斜視図である。 図１に示す積層セラミックコンデンサの線Ｉ−Ｉにおける断面図である。 図１および図２に示す積層体の分解斜視図である。 この発明にかかる積層セラミックコンデンサの第１の実施の形態の変形例を示す外観斜視図である。 図４に示す積層セラミックコンデンサの線ＩＩ−ＩＩにおける断面図である。 図４および図５に示す積層体の分解斜視図である。 この発明にかかる積層セラミックコンデンサの第２の実施の形態を示す外観斜視図である。 図７に示す積層セラミックコンデンサの線ＩＩＩ−ＩＩＩにおける断面図である。 図７および図８に示す積層体の分解斜視図である。 この発明にかかる積層セラミックコンデンサの第２の実施の形態の変形例を示す外観斜視図である。 図１０に示す積層セラミックコンデンサの線ＩＶ−ＩＶにおける断面図である。 図１０および図１１に示す積層体の分解斜視図である。 図１ないし図３に示す積層セラミックコンデンサを製造するための導電性ペースト層が形成されたセラミックグリーンシートを示す平面図である。 従来の積層セラミックコンデンサの一例を示す分解斜視図である。
１．積層セラミックコンデンサ
（１）第１の実施の形態
この発明の第１の実施の形態にかかる積層セラミックコンデンサについて説明する。図１は、この発明にかかる積層セラミックコンデンサの第１の実施の形態を示す外観斜視図であり、図２は図１に示す積層セラミックコンデンサの線Ｉ−Ｉにおける断面図である。図３は、図１および図２に示す積層体の分解斜視図である。
積層セラミックコンデンサ１０は、直方体状の積層体１２と、外部電極１４とを含む。
積層体１２は、複数のセラミック層１６、複数の内部電極１８および複数の補助導体２０を含む。積層体１２は、互いに対向する第１の主面１２ａと第２の主面１２ｂと、積層方向に対向し互いに対向する第１の側面１２ｃおよび第２の側面１２ｄと、互いに対向する第１の端面１２ｅおよび第２の端面１２ｆとを有する。第１の主面１２ａおよび第２の主面１２ｂは、それぞれ、長さ方向Ｌおよび幅方向Ｗに沿って延在する。第１の側面１２ｃおよび第２の側面１２ｄは、それぞれ、長さ方向Ｌおよび厚み方向Ｔに沿って延在する。第１の端面１２ｅおよび第２の端面１２ｆは、それぞれ、幅方向Ｗおよび厚み方向Ｔに沿って延在する。第１の主面１２ａおよび第２の主面１２ｂは、積層セラミックコンデンサ１０が実装される面（実装面）に対して平行な面をさす。したがって、長さ方向Ｌとは、一対の端面同士を結んだ方向であり、幅方向Ｗとは、一対の側面同士を結んだ方向であり、厚み方向Ｔとは、一対の主面同士を結んだ方向である。
また、積層体１２は、角部および稜線部に丸みがつけられていることが好ましい。ここで、角部は、積層体１２の３面が交わる部分であり、稜線部は、積層体１２の２面が交わる部分である。
セラミック層１６は、外層部１６ａと内層部１６ｂとを含む。外層部１６ａは、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄ側に位置し、第１の側面１２ｃと最も第１の側面１２ｃに近い内部電極１８との間に位置するセラミック層１６、および第２の側面１２ｄと最も第２の側面１２ｄに近い内部電極１８との間に位置するセラミック層１６である。外層部１６ａの厚みは、１８μｍ以上９００μｍ以下であることが好ましい。そして、両外層部１６ａに挟まれた領域が内層部１６ｂである。
セラミック層１６は、たとえば、誘電体材料により形成することができる。誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層セラミックコンデンサ１０の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない成分を添加したものを用いてもよい。
焼成後のセラミック層１６の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。
積層セラミックコンデンサ１０では、図２および図３に示すように、積層体１２内において、内部電極１８と補助導体２０とが、セラミック層１６を介して交互に積層されている。
積層体１２は、複数の内部電極１８として、複数の第１の内部電極１８ａおよび複数の第２の内部電極１８ｂを有する。第１の内部電極１８ａは、セラミック層１６の表面に配置される。また、第１の内部電極１８ａは、第１の側面１２ｃおよび第２の側面１２ｄに対向する第１の対向電極部２２ａを有し、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向に積層されている。
また、第２の内部電極１８ｂは、第１の内部電極１８ａが配置されるセラミック層１６と同じセラミック層１６の表面に配置される。第２の内部電極１８ｂは、第１の側面１２ｃおよび第２の側面１２ｄに対向する第２の対向電極部２２ｂを有し、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向に積層されている。第１の内部電極１８ａは、第１の端面１２ｅ側に配置され、第２の内部電極１８ｂは、第２の端面１２ｆ側に配置される。そして、第１の内部電極１８ａと第２の内部電極１８ｂとは、同じセラミック層１６の表面において、それぞれが離間するように配置されている。
第１の内部電極１８ａは、第１の引出し電極部２４ａによって積層体１２の第２の主面１２ｂに引き出される。第１の引出し電極部２４ａは、積層体１２の第１の端面１２ｅ側に引き出される。第２の内部電極１８ｂは、第２の引出し電極部２４ｂによって積層体１２の第２の主面１２ｂに引き出される。第２の引出し電極部２４ｂは、第１の引出し電極部２４ａと間隔を隔てて、積層体１２の第２の端面１２ｆ側に引き出される。第１の内部電極１８ａおよび第２の内部電極１８ｂは、積層体１２の第１の主面１２ａ、両側面１２ｃおよび１２ｄ、ならびに両端面１２ｅおよび１２ｆには露出していない。そして、第１の内部電極１８ａおよび第２の内部電極は、Ｌ字形状を有している。
なお、第１の内部電極１８ａの第１の引出し電極部２４ａは、第１の主面１２ａにのみ引き出されてもよく、この場合、第２の内部電極１８ｂの第２の引出し電極部２４ｂは、第１の主面１２ａにのみ引き出される。
第１の内部電極１８ａおよび第２の内部電極１８ｂは、積層体１２の第１の主面１２ａおよび第２の主面１２ｂに対して垂直に配置される。第１の内部電極１８ａの第１の対向電極部２２ａおよび第２の内部電極１８ｂの第２の対向電極部２２ｂが、補助導体２０と互いに対向するように配置される。
また、積層体１２は、第１の対向電極部２２ａの長さ方向Ｌの一端と第１の端面１２ｅとの間および第２の対向電極部２２ｂの長さ方向Ｌの他端と第２の端面１２ｆとの間に形成される積層体１２の側部（ギャップ）を含む。
さらに、積層体１２は、第１の内部電極１８ａの第１の引出電し極部２４ａとは反対側の端部と第２の主面１２ａとの間および第２の内部電極１８ｂの第２の引出し電極部２４ｂとは反対側の端部と第１の主面１２ａとの間に形成される積層体１２の端部（ギャップ）を含む。
第１の内部電極１８ａおよび第２の内部電極１８ｂの材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含むたとえばＡｇ−Ｐｄ合金などの合金により構成することができる。第１の内部電極１８ａおよび第２の内部電極１８ｂは、さらに、セラミック層１６に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。第１の内部電極１８ａおよび第２の内部電極１８ｂそれぞれの厚みは、０．１μｍ以上２．０μｍ以下であることが好ましい。
積層体１２は、複数の補助導体２０として、複数の第１の補助導体２０ａ、複数の第２の補助導体２０ｂおよび複数の第３の補助導体２０ｃを有する。
第１の補助導体２０ａは、内部電極１８が配置されるセラミック層１６とは異なるセラミック層１６の表面に配置され、積層体１２の表面には露出しないように配置されている。第１の補助導体２０ａの形状は、特に限定されないが、矩形形状が好ましい。
第２の補助導体２０ｂは、第１の補助導体２０ａが配置されるセラミック層１６と同じセラミック層１６の表面に配置される。第２の補助導体２０ｂは、第１の補助導体２０ａと離間されるように配置され、第２の主面１２ｂに露出するように配置される。また、第２の補助導体２０ｂは、第１の端面１２ｅ側に配置される。第２の補助導体２０ｂの形状は、特に限定されないが、矩形形状であることが好ましい。
第３の補助導体２０ｃは、第１の補助導体２０ａおよび第２の補助導体２０ｂが配置されるセラミック層１６と同じセラミック層１６の表面に配置される。第３の補助導体２０ｃは、第１の補助導体２０ａおよび第２の補助導体２０ｂと離間されるように配置され、第２の主面１２ｂに露出するように配置される。また、第３の補助導体２０ｃは、第２の端面１２ｆ側に配置される。第３の補助導体２０ｃの形状は、特に限定されないが、矩形形状であることが好ましい。
第１の内部電極１８ａおよび第２の内部電極１８ｂがＬ字形状に形成され、第１の補助導体２０ａ、第２の補助導体２０ｂおよび第３の補助導体２０ｃが矩形形状に形成されると、製造工程において、内部電極パターンおよび補助導体パターンの印刷性が向上し、容易に第１の補助導体２０ａ、第２の補助導体２０ｂおよび第３の補助導体２０ｃを形成することができる。
第１の補助導体２０ａ、第２の補助導体２０ｂおよび第３の補助導体２０ｃの材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含むたとえばＡｇ−Ｐｄ合金などの合金により構成することができる。第１の補助導体２０ａ、第２の補助導体２０ｂおよび第３の補助導体２０ｃは、さらに、セラミック層１６に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。第１の補助導体２０ａ、第２の補助導体２０ｂおよび第３の補助導体２０ｃそれぞれの厚みは、０．１μｍ以上２．０μｍ以下であることが好ましい。
積層体１２の第２の主面１２ｂには、外部電極１４が形成される。外部電極１４は、第１の引出し電極部２４ａおよび第２の補助導体２０ｂに電気的に接続されるようにして形成される第１の外部電極１４ａと、第２の引出し電極部２４ｂおよび第３の補助導体２０ｃに電気的に接続されるようにして形成される第２の外部電極１４ｂとを有する。
積層体１２内においては、第１の対向電極部２２ａおよび第２の対向電極部２２ｂがセラミック層１６を介して第１の補助電極２０ａと対向することにより、電気特性（たとえば、静電容量）が発生する。そのため、第１の内部電極１８ａが接続された第１の外部電極１４ａと第２の内部電極１８ｂが接続された第２の外部電極１４ｂとの間に、静電容量を得ることができる。したがって、このような構造の積層セラミックコンデンサ１０は、コンデンサとして機能する。
外部電極１４は、積層体１２側から順に、下地電極層およびめっき層を有することが好ましい。下地電極層は、それぞれ焼付け層、樹脂層、薄膜層などから選ばれる少なくとも１つを含むが、ここでは焼付け層で形成された下地電極層について説明する。
焼付け層は、ガラスおよび金属を含む。焼付け層の金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けることにより形成される。焼付け層は、セラミック層１６、内部電極１８および補助導体２０と同時に焼成したものでもよく、セラミック層１６、内部電極１８および補助導体２０を焼成した後に焼き付けたものでもよい。焼付け層のうちの最も厚い部分の厚みは、１０μｍ以上５０μｍ以下であることが好ましい。
焼付け層の表面に、導電性粒子と熱硬化性樹脂とを含む樹脂層が形成されてもよい。なお、樹脂層は、焼付け層を形成せずに積層体１２上に直接形成してもよい。また、樹脂層は、複数層であってもよい。樹脂層のうちの最も厚い部分の厚みは、１０μｍ以上１５０μｍ以下であることが好ましい。
また、薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
また、めっき層としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎなどから選ばれる１種の金属または当該金属を含む合金のめっきを含むことが好ましい。
めっき層は、複数層によって形成されてもよい。めっき層は、焼付け層の表面に設けられた第１めっき層と、第１めっき層の表面に設けられた第２めっき層とを含む２層構造であることが好ましい。
第１めっき層はＮｉを用いるのが好ましい。なお、内部電極１８にＮｉを含む場合は、第１めっき層としては、Ｎｉと接合性のよいＣｕを用いることが好ましい。
また、第２めっき層は、複数層から形成されていてもよく、好ましくは、Ｎｉめっき、Ｓｎめっきの２層構造である。Ｎｉめっき層は、下地電極層が積層セラミックコンデンサを実装する際の半田によって侵食されることを防止するために用いられる。また、Ｓｎめっき層は、積層セラミックコンデンサを実装する際の半田の濡れ性を向上させて、容易に実装することができるようにするために用いられる。なお、第２めっき層は必要に応じて形成されるものであり、外部電極１４は、積層体１２上に直接設けられ、内部電極１８と直接接続されるめっき層、すなわち、第１めっき層から構成されたものであってもよい。ただし、前処理として積層体１２上に触媒を設けてもよい。
また、第２めっき層をめっき層の最外層として設けてもよく、第２めっき層の表面に他のめっき層を設けてもよい。
めっき層一層あたりの厚みは、１μｍ以上１０μｍ以下であることが好ましい。また、めっき層は、ガラスを含まないことが好ましい。さらに、めっき層は、単位体積あたりの金属割合が９９体積％以上であることが好ましい。また、めっき層は、厚み方向に沿って粒成長したものであり、柱状である。
なお、積層セラミックコンデンサ１０の長さ方向Ｌの寸法をＬ寸法とし、積層体１２、第１の外部電極１４ａおよび第２の外部電極１４ｂを含む積層セラミックコンデンサ１０の厚み方向Ｔの寸法をＴ寸法とし、積層体１２、第１の外部電極１４ａおよび第２の外部電極１４ｂを含む積層セラミックコンデンサ１０の幅方向Ｗの寸法をＷ寸法とする。
積層体１２の寸法は、特に限定されないが、長さ方向ＬのＬ寸法が０．３８ｍｍ以上３．５０ｍｍ以下、幅方向ＷのＷ寸法が０．１８ｍｍ以上２．８０ｍｍ以下、厚み方向ＴのＴ寸法が０．１８ｍｍ以上２．８０ｍｍ以下であることが好ましい。なお、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
この積層セラミックコンデンサ１０では、積層体１２の内部において、同じセラミック層１６に形成された第１の内部電極１８ａと第２の内部電極１８ｂとが離間して設けられているので、第１の内部電極１８ａあるいは第２の内部電極１８ｂのいずれか一方がショートしても、第１の内部電極１８ａおよび第２の内部電極１８ｂとが繋がっていないことから、一方のショートしていない側の内部電極１８はコンデンサの機能を維持することができる。これにより、たとえ、積層セラミックコンデンサ１０にクラックが入ったとしても、ショート不良が発生しないとした機能（いわゆる、フェールセーフ機能）を備えた積層セラミックコンデンサを提供することができる。
また、この積層セラミックコンデンサ１０では、補助導体２０が、隣接する内部電極１８の間に設けられているので、仮に、外部電極１４等から積層体１２にクラックが入ったとしても、異なる極性をもつ内部電極１８同士が繋がることを抑制することが可能になる。これにより、たとえ、積層セラミックコンデンサ１０にクラックが入ったとしても、ショート不良が発生しないとした機能（いわゆる、フェールセーフ機能）を備えた積層セラミックコンデンサを提供することができる。
次に、この発明の第１の実施の形態にかかる積層セラミックコンデンサの変形例について説明する。図４は、この発明にかかる積層セラミックコンデンサの第１の実施の形態の変形例を示す外観斜視図であり、図５は、図４に示す積層セラミックコンデンサの線ＩＩ−ＩＩにおける断面図である。図６は、図４および図５に示す積層体の分解斜視図である。なお、図４ないし図６に示す積層セラミックコンデンサ１０Ａにおいて、図１ないし図３に示した積層セラミックコンデンサ１０と同一の部分には、同一の符号を付し、その説明を省略する。
図４ないし図６に示す積層セラミックコンデンサ１０Ａの構成が図１ないし図３に示す積層セラミックコンデンサ１０の構成と異なる点は、内部電極１８および補助導体２０が、両端面１２ｅおよび１２ｆの一部にも露出しているため、外部電極１４が積層体１２の両端面１２ｅおよび１２ｆにまで配置されている点である。
積層セラミックコンデンサ１０Ａは、直方体状の積層体１２と、外部電極１４とを含む。
積層体１２は、複数のセラミック層１６、複数の内部電極１８および複数の補助導体２０を含む。
積層セラミックコンデンサ１０Ａでは、図５および図６に示すように積層体１２内において、内部電極１８と補助導体２０とが、セラミック層１６を介して交互に積層されている。
積層体１２は、複数の内部電極１８として、複数の第１の内部電極１８ａおよび複数の第２の内部電極１８ｂを有する。第１の内部電極１８ａは、セラミック層１６の表面に配置される。また、第１の内部電極１８ａは、第１の側面１２ｃおよび第２の側面１２ｄに対向する第１の対向電極部２２ａを有し、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向に積層されている。
また、第２の内部電極１８ｂは、第１の内部電極１８ａが配置されるセラミック層１６と同じセラミック層１６の表面に配置される。第２の内部電極１８ｂは、第１の側面１２ｃおよび第２の側面１２ｄに対向する第２の対向電極部２２ｂを有し、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向に積層されている。第１の内部電極１８ａは、第１の端面１２ｅ側に配置され、第２の内部電極１８ｂは、第２の端面１２ｆ側に配置される。そして、第１の内部電極１８ａと第２の内部電極１８ｂとは、同じセラミック層１６の表面において、それぞれが離間するように配置されている。
第１の内部電極１８ａは、第１の引出し電極部２４ａによって積層体１２の第２の主面１２ｂおよび第１の端面１２ｅによって形成される角部の領域に引き出される。第１の引出し電極部２４ａは、第１の端面１２ｅ側に引き出される。第２の内部電極１８ｂは、第２の引出し電極部２４ｂによって積層体１２の第２の主面１２ｂおよび第２の端面１２ｆによって形成される角部の領域に引き出される。第２の引出し電極部２４ｂは、第１の引出し電極部２４ａと間隔を隔てて、積層体１２の第２の端面１２ｆ側に引き出される。第１の内部電極１８ａおよび第２の内部電極１８ｂは、積層体１２の第１の主面１２ａ、ならびに両側面１２ｃおよび１２ｄには露出していない。そして、第１の内部電極１８ａおよび第２の内部電極は、Ｌ字形状を有している。
第１の内部電極１８ａおよび第２の内部電極１８ｂは、積層体１２の第１の主面１２ａおよび第２の主面１２ｂに対して垂直に配置される。第１の内部電極１８ａの第１の対向電極部２２ａおよび第２の内部電極１８ｂの第２の対向電極部２２ｂが、補助導体２０と互いに対向するように配置される。
積層体１２は、複数の補助導体２０として、複数の第１の補助導体２０ａ、複数の第２の補助導体２０ｂおよび複数の第３の補助導体２０ｃを有する。
第１の補助導体２０ａは、内部電極１８が配置されるセラミック層１６とは異なるセラミック層１６の表面に配置され、積層体１２の表面には露出しないように配置されている。第１の補助導体２０ａの形状は、特に限定されないが、矩形形状が好ましい。
第２の補助導体２０ｂは、第１の補助導体２０ａが配置されるセラミック層１６と同じセラミック層１６の表面に配置される。第２の補助導体２０ｂは、第１の補助導体２０ａと離間されるように配置され、第２の主面１２ｂおよび第１の端面１２ｅの一部に露出するように配置される。第２の補助導体２０ｂは、積層体１２の第２の主面１２ｂおよび第１の端面１２ｅによって形成される角部の領域に引き出される。また、第２の補助導体２０ｂは、第１の端面１２ｅ側に配置される。第２の補助導体２０ｂの形状は、特に限定されないが、矩形形状であることが好ましい。
第３の補助導体２０ｃは、第１の補助導体２０ａおよび第２の補助導体２０ｂが配置されるセラミック層１６と同じセラミック層１６の表面に配置される。第３の補助導体２０ｃは、第１の補助導体２０ａおよび第２の補助導体２０ｂと離間されるように配置され、第２の主面１２ｂおよび第２の端面１２ｆの一部に露出するように配置される。第３の補助導体２０ｃは、積層体１２の第２の主面１２ｂおよび第２の端面１２ｆによって形成される角部の領域に引き出される。また、第３の補助導体２０ｃは、第２の端面１２ｆ側に配置される。第３の補助導体２０ｃの形状は、特に限定されないが、矩形形状であることが好ましい。
積層体１２の第２の主面１２ｂには、外部電極１４が形成される。外部電極１４は、第１の外部電極１４ａおよび第２の外部電極１４ｂを有する。第１の外部電極１４ａは、第２の主面１２ｂおよび第１の端面１２ｅに引き出される第１の内部電極１８ａの第１の引出し電極部２４ａおよび第２の補助導体２０ｂに電気的に接続される。したがって、第１の外部電極１４ａは、第２の主面１２ｂから第１の端面１２ｅに至るように配置される。また、第２の外部電極１４ｂは、第２の主面１２ｂおよび第２の端面１２ｆに引き出される第２の内部電極１８ｂの第２の引出し電極部２４ｂおよび第３の補助導体２０ｃに電気的に接続される。したがって、第２の外部電極１４ｂは、第２の主面１２ｂから第２の端面１２ｆに至るように配置される。
外部電極１４は、積層体１２側から順に、下地電極層およびめっき層を有することが好ましい。
この積層セラミックコンデンサ１０Ａでは、上述の積層セラミックコンデンサ１０と同様の効果を奏するとともに、次の効果を奏する。
すなわち、この積層セラミックコンデンサ１０Ａでは、第１の外部電極１４ａは、第２の主面１２ｂから第１の端面１２ｅに至るように配置され、第２の外部電極１４ｂは、第２の主面１２ｂから第２の端面１２ｆに至るように配置されるので、実装面以外の端面に電極部が形成されていることから、フェールセーフ機能だけでなく、実装時の積層セラミックコンデンサの傾きを抑制することができ、さらに、積層セラミックコンデンサ１０Ａの接合面が増加したことによる実装基板との固着力も向上させることができる。
（２）第２の実施の形態
次に、この発明の第２の実施の形態にかかる積層セラミックコンデンサについて説明する。図７は、この発明にかかる積層セラミックコンデンサの第２の実施の形態を示す外観斜視図であり、図８は、図７に示す積層セラミックコンデンサの線ＩＩＩ−ＩＩＩにおける断面図である。図９は、図７および図８に示す積層体の分解斜視図である。なお、図７ないし図９に示す積層セラミックコンデンサ１１０において、図１ないし図３に示した積層セラミックコンデンサ１０と同一の部分には、同一の符号を付し、その説明を省略する。
図７ないし図９に示す積層セラミックコンデンサ１１０の構成が図１ないし図３に示す積層セラミックコンデンサ１０の構成と異なる点は、内部電極１１８が、両主面１２ａおよび１２ｂに引き出されているため、外部電極１５がさらに第１の主面１２ａに配置されている点である。さらに、図７ないし図９に示す積層セラミックコンデンサ１１０では、補助導体２０が、第１の主面１２ａ側に露出している第４の補助導体２０ｄおよび第５の補助導体２０ｅを含む。
積層セラミックコンデンサ１１０は、直方体状の積層体１２と、外部電極１４，１５とを含む。
積層体１２は、複数のセラミック層１６、複数の内部電極１１８および複数の補助導体２０を含む。
積層セラミックコンデンサ１１０では、図８および図９に示すように積層体１２内において、内部電極１１８と補助導体２０とが、セラミック層１６を介して交互に積層されている。
積層体１２は、複数の内部電極１１８として、複数の第１の内部電極１１８ａおよび複数の第２の内部電極１１８ｂを有する。第１の内部電極１１８ａは、セラミック層１６の表面に配置される。第１の内部電極１１８ａは、第１の側面１２ｃおよび第２の側面１２ｄに対向する第１の対向電極部２２ａを有し、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向に積層されている。
また、第２の内部電極１１８ｂは、第１の内部電極１１８ａが配置されるセラミック層１６と同じセラミック層１６の表面に配置される。第２の内部電極１１８ｂは、第１の側面１２ｃおよび第２の側面１２ｄに対向する第２の対向電極部２２ｂを有し、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向に積層されている。第１の内部電極１１８ａは、第１の端面１２ｅ側に配置され、第２の内部電極１１８ｂは、第２の端面１２ｆ側に配置される。そして、第１の内部電極１１８ａと第２の内部電極１１８ｂとは、同じセラミック層１６の表面において、それぞれが離間するように配置されている。
第１の内部電極１１８ａは、第１の引出し電極部２４ａによって積層体１２の第２の主面１２ｂに引き出され、第１の引出し電極部２５ａによって積層体１２の第１の主面１２ａに引き出される。第１の引出し電極部２４ａおよび２５ａは、積層体１２の第１の端面１２ｅ側に引き出される。第２の内部電極１１８ｂは、第２の引出し電極部２４ｂによって積層体１２の第２の主面１２ｂに引き出され、第２の引出し電極部２５ｂによって積層体１２の第１の主面１２ａに引き出される。第２の引出し電極部２４ｂは、第１の引出し電極部２４ａと間隔を隔てて、積層体１２の第２の端面１２ｆ側に引き出され、第２の引出し電極部２５ｂは、第１の引出し電極部２５ａと間隔を隔てて、積層体１２の第２の端面１２ｆ側に引き出される。第１の内部電極１１８ａおよび第２の内部電極１１８ｂは、両側面１２ｃおよび１２ｄ、ならびに両端面１２ｅおよび１２ｆには露出していない。そして、第１の内部電極１１８ａおよび第２の内部電極１１８ｂは、Ｔ字形状を有している。
第１の内部電極１１８ａおよび第２の内部電極１１８ｂは、積層体１２の第１の主面１２ａおよび第２の主面１２ｂに対して垂直に配置される。第１の内部電極１１８ａの第１の対向電極部２２ａおよび第２の内部電極１１８ｂの第２の対向電極部２２ｂが、補助導体２０と互いに対向するように配置される。
積層体１２は、複数の補助導体２０として、複数の第１の補助導体２０ａ、複数の第２の補助導体２０ｂ、複数の第３の補助導体２０ｃ、複数の第４の補助導体２０ｄおよび複数の第５の補助導体２０ｅを有する。
第１の補助導体２０ａは、内部電極１８が配置されるセラミック層１６とは異なるセラミック層１６の表面に配置され、積層体１２の表面には露出しないように配置されている。第１の補助導体２０ａの形状は、特に限定されないが、矩形形状が好ましい。
第２の補助導体２０ｂは、第１の補助導体２０ａが配置されるセラミック層１６と同じセラミック層１６の表面に配置される。第２の補助導体２０ｂは、第１の補助導体２０ａと離間されるように配置され、第２の主面１２ｂに露出するように配置される。また、第２の補助導体２０ｂは、第１の端面１２ｅ側に配置される。第２の補助導体２０ｂの形状は、特に限定されないが、矩形形状であることが好ましい。
第３の補助導体２０ｃは、第１の補助導体２０ａおよび第２の補助導体２０ｂが配置されるセラミック層１６と同じセラミック層１６の表面に配置される。第３の補助導体２０ｃは、第１の補助導体２０ａおよび第２の補助導体２０ｂと離間されるように配置され、第２の主面１２ｂに露出するように配置される。また、第３の補助導体２０ｃは、第２の端面１２ｆ側に配置される。第３の補助導体２０ｃの形状は、特に限定されないが、矩形形状であることが好ましい。
第４の補助導体２０ｄは、第１の補助導体２０ａ、第２の補助導体２０ｂおよび第３の補助導体２０ｃが配置されるセラミック層１６と同じセラミック層１６の表面に配置される。第４の補助導体２０ｄは、第１の補助導体２０ａ、第２の補助導体２０ｂおよび第３の補助導体２０ｃと離間されるように配置され、第２の補助導体２０ｂが露出する主面とは対向する主面である第１の主面１２ａに露出するように配置される。また、第４の補助導体２０ｄは、第１の端面１２ｅ側に配置される。第４の補助導体２０ｄの形状は、特に限定されないが、矩形形状であることが好ましい。
第５の補助導体２０ｅは、第１の補助導体２０ａ、第２の補助導体２０ｂ、第３の補助導体２０ｃおよび第４の補助導体２０ｄが配置されるセラミック層１６と同じセラミック層１６の表面に配置される。第５の補助導体２０ｅは、第１の補助導体２０ａ、第２の補助導体２０ｂ、第３の補助導体２０ｃおよび第４の補助導体２０ｄと離間されるように配置され、第３の補助導体２０ｃが露出する主面とは対向する主面である第１の主面１２ａに露出するように配置される。また、第５の補助導体２０ｅは、第２の端面１２ｆ側に配置される。第５の補助導体２０ｅの形状は、特に限定されないが、矩形形状であることが好ましい。
第１の内部電極１１８ａおよび第２の内部電極１１８ｂがＴ字形状に形成され、第１の補助導体２０ａ、第２の補助導体２０ｂ、第３の補助導体２０ｃ、第４の補助導体２０ｄおよび第５の補助導体２０ｅが矩形形状に形成されると、製造工程において、内部電極パターンおよび補助導体パターンの印刷性が向上し、容易に第１の補助導体２０ａ、第２の補助導体２０ｂ、第３の補助導体２０ｃ、第４の補助導体２０ｄおよび第５の補助導体２０ｅを形成することができる。
積層体１２の第２の主面１２ｂには、外部電極１４が形成され、積層体１２の第１の主面１２ａには、外部電極１５が形成される。外部電極１４は、第１の引出し電極部２４ａおよび第２の補助導体２０ｂに電気的に接続されるようにして形成される第１の外部電極１４ａと、第２の引出し電極部２４ｂおよび第３の補助導体２０ｃに電気的に接続されるようにして形成される第２の外部電極１４ｂとを有する。また、外部電極１５は、第１の引出し電極部２５ａおよび第４の補助導体２０ｄに電気的に接続されるようにして形成される第３の外部電極１５ａと、第２の引出し電極部２５ｂおよび第５の補助導体２０ｅに電気的に接続されるようにして形成される第４の外部電極１５ｂとを有する。
外部電極１４および１５は、積層体１２側から順に、下地電極層およびめっき層を有することが好ましい。
この積層セラミックコンデンサ１１０では、上述の積層セラミックコンデンサ１０と同様の効果を奏するとともに、次の効果も奏する。
すなわち、この積層セラミックコンデンサ１１０では、積層体１２の第１の主面１２ａに外部電極１５が配置され、第２の主面１２ｂに外部電極１４が配置されているので、第１の主面１２ａ側、および第２の主面１２ｂ側のいずれも実装面とすることができることから、実装時の方向選別が不要になるという効果を有する。したがって、積層セラミックコンデンサ１１０を回路基板に対して効率よく実装することができる。
次に、この発明の第２の実施の形態にかかる積層セラミックコンデンサの変形例について説明する。図１０は、この発明にかかる積層セラミックコンデンサの第２の実施の形態の変形例を示す外観斜視図であり、図１１は、図１０に示す積層セラミックコンデンサの線ＩＶ−ＩＶにおける断面図である。図１２は、図１０および図１１に示す積層体の分解斜視図である。なお、図１０ないし図１２に示す積層セラミックコンデンサ１１０Ａにおいて、図１ないし図３に示した積層セラミックコンデンサ１０、および図７ないし図９に示した積層セラミックコンデンサ１１０と同一の部分には、同一の符号を付し、その説明を省略する。
図１０ないし図１２に示す積層セラミックコンデンサ１１０Ａの構成が図７ないし図９に示す積層セラミックコンデンサ１１０の構成と異なる点は、内部電極１１８および補助導体２０が、両端面１２ｅおよび１２ｆの一部にも露出しているため、外部電極１４および１５が積層体１２の両端面１２ｅおよび１２ｆにまで配置されている点である。
積層セラミックコンデンサ１１０Ａは、直方体状の積層体１２と、外部電極１４，１５とを含む。
積層体１２は、複数のセラミック層１６、複数の内部電極１１８および複数の補助導体２０を含む。
積層セラミックコンデンサ１１０Ａでは、図１１および図１２に示すように積層体１２内において、内部電極１８と補助導体２０とが、セラミック層１６を介して交互に積層されている。
積層体１２は、複数の内部電極１１８として、複数の第１の内部電極１１８ａおよび複数の第２の内部電極１１８ｂを有する。第１の内部電極１１８ａは、セラミック層１６の表面に配置される。また、第１の内部電極１１８ａは、第１の側面１２ｃおよび第２の側面１２ｄに対向する第１の対向電極部２２ａを有し、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向に積層されている。
また、第２の内部電極１１８ｂは、第１の内部電極１１８ａが配置されるセラミック層１６と同じセラミック層１６の表面に配置される。第２の内部電極１１８ｂは、第１の側面１２ｃおよび第２の側面１２ｄに対向する第２の対向電極部２２ｂを有し、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向に積層されている。第１の内部電極１１８ａと第２の内部電極１１８ｂとは、同じセラミック層１６の表面において、それぞれが離間するように配置されている。
第１の内部電極１１８ａは、第１の引出し電極部２４ａによって積層体１２の第２の主面１２ｂおよび第１の端面１２ｅによって形成される角部の領域に引き出され、第１の引出し電極部２５ａによって積層体１２の第１の主面１２ａおよび第１の端面１２ｅによって形成される角部の領域に引き出される。第１の引出し電極部２４ａおよび２５ａは、第１の端面１２ｅ側に引き出される。第２の内部電極１１８ｂは、第２の引出し電極部２４ｂによって積層体１２の第２の主面１２ｂおよび第２の端面１２ｆによって形成される角部の領域に引き出され、第２の引出し電極部２５ｂによって積層体１２の第１の主面１２ａおよび第２の端面１２ｆによって形成される角部の領域に引き出される。第２の引出し電極部２４ｂおよび２５ｂは、第１の引出し電極部２４ａおよび２５ａと間隔を隔てて、積層体１２の第２の端面１２ｆ側に引き出される。第１の内部電極１１８ａおよび第２の内部電極１１８ｂは、積層体１２の第１の主面１２ａ、ならびに両側面１２ｃおよび１２ｄには露出していない。そして、第１の内部電極１１８ａおよび第２の内部電極１１８ｂは、Ｔ字形状を有している。
第１の内部電極１１８ａおよび第２の内部電極１１８ｂは、積層体１２の第１の主面１２ａおよび第２の主面１２ｂに対して垂直に配置される。第１の内部電極１１８ａの第１の対向電極部２２ａおよび第２の内部電極１１８ｂの第２の対向電極部２２ｂが、補助導体２０と互いに対向するように配置される。
積層体１２は、複数の補助導体２０として、複数の第１の補助導体２０ａ、複数の第２の補助導体２０ｂ、複数の第３の補助導体２０ｃ、複数の第４の補助導体２０ｄおよび複数の第５の補助導体２０ｅを有する。
第１の補助導体２０ａは、内部電極１８が配置されるセラミック層１６とは異なるセラミック層１６の表面に配置され、積層体１２の表面には露出しないように配置されている。第１の補助導体２０ａの形状は、特に限定されないが、矩形形状が好ましい。
第２の補助導体２０ｂは、第１の補助導体２０ａが配置されるセラミック層１６と同じセラミック層１６の表面に配置される。第２の補助導体２０ｂは、第１の補助導体２０ａと離間されるように配置され、第２の主面１２ｂおよび第１の端面１２ｅの一部に露出するように配置される。第２の補助導体２０ｂは、積層体１２の第２の主面１２ｂおよび第１の端面１２ｅによって形成される角部の領域に引き出される。また、第２の補助導体２０ｂは、第１の端面１２ｅ側に配置される。第２の補助導体２０ｂの形状は、特に限定されないが、矩形形状であることが好ましい。
第３の補助導体２０ｃは、第１の補助導体２０ａおよび第２の補助導体２０ｂが配置されるセラミック層１６と同じセラミック層１６の表面に配置される。第３の補助導体２０ｃは、第１の補助導体２０ａおよび第２の補助導体２０ｂと離間されるように配置され、第２の主面１２ｂおよび第２の端面１２ｆの一部に露出するように配置される。第３の補助導体２０ｃは、積層体１２の第２の主面１２ｂおよび第２の端面１２ｆによって形成される角部の領域に引き出される。また、第３の補助導体２０ｃは、第２の端面１２ｆ側に配置される。第３の補助導体２０ｃの形状は、特に限定されないが、矩形形状であることが好ましい。
第４の補助導体２０ｄは、第１の補助導体２０ａ、第２の補助導体２０ｂおよび第３の補助導体２０ｃが配置されるセラミック層１６と同じセラミック層１６の表面に配置される。第４の補助導体２０ｄは、第１の補助導体２０ａ、第２の補助導体２０ｂおよび第３の補助導体２０ｃと離間されるように配置され、第２の補助導体２０ｂが露出する主面と対向する面である第１の主面１２ａ、および第１の端面１２ｅの一部に露出するように配置される。第４の補助導体２０ｄは、積層体１２の第１の主面１２ａおよび第１の端面１２ｅによって形成される角部の領域に引き出される。また、第４の補助導体２０ｄは、第１の端面１２ｅ側に配置される。第４の補助導体２０ｄの形状は、特に限定されないが、矩形形状であることが好ましい。
第５の補助導体２０ｅは、第１の補助導体２０ａ、第２の補助導体２０ｂ、第３の補助導体２０ｃおよび第４の補助導体２０ｄが配置されるセラミック層１６と同じセラミック層１６の表面に配置される。第５の補助導体２０ｄは、第１の補助導体２０ａ、第２の補助導体２０ｂ、第３の補助導体２０ｃおよび第４の補助導体２０ｄと離間されるように配置され、第３の補助導体２０ｃが露出する主面と対向する面である第１の主面１２ａ、および第２の端面１２ｆの一部に露出するように配置される。第５の補助導体２０ｅは、積層体１２の第１の主面１２ａおよび第２の端面１２ｆによって形成される角部の領域に引き出される。また、第５の補助導体２０ｅは、第２の端面１２ｆ側に配置される。第５の補助導体２０ｅの形状は、特に限定されないが、矩形形状であることが好ましい。
積層体１２の第２の主面１２ｂには、外部電極１４が形成され、積層体１２の第１の主面１２ａには、外部電極１５が形成される。外部電極１４は、第１の外部電極１４ａおよび第２の外部電極１４ｂを有する。第１の外部電極１４ａは、第２の主面１２ｂおよび第１の端面１２ｅに引き出される第１の内部電極１１８ａの第１の引出し電極部２４ａおよび第２の補助導体２０ｂに電気的に接続される。したがって、第１の外部電極１４ａは、第２の主面１２ｂから第１の端面１２ｅに至るように配置される。また、第２の外部電極１４ｂは、第２の主面１２ｂおよび第２の端面１２ｆに引き出される第２の内部電極１１８ｂの第２の引出し電極部２４ｂおよび第３の補助導体２０ｃに電気的に接続される。したがって、第２の外部電極１４ｂは、第２の主面１２ｂから第２の端面１２ｆに至るように配置される。
外部電極１５は、第３の外部電極１５ａおよび第４の外部電極１５ｂを有する。第３の外部電極１５ａは、第１の主面１２ａおよび第１の端面１２ｅに引き出される第１の内部電極１１８ａの第１の引出し電極部２５ａおよび第４の補助導体２０ｄに電気的に接続される。したがって、第３の外部電極１５ａは、第１の主面１２ａから第１の端面１２ｅに至るように配置される。また第４の外部電極１５ｂは、第１の主面１２ａおよび第２の端面１２ｆに引き出される第２の内部電極１１８ｂの第２の引出し電極部２５ｂおよび第５の補助導体２０ｅに電気的に接続される。したがって、第４の外部電極１５ｂは、第１の主面１２ａから第２の端面１２ｆに至るように配置される。
外部電極１４および１５は、積層体１２側から順に、下地電極層およびめっき層を有することが好ましい。
この積層セラミックコンデンサ１１０Ａでは、上述の積層セラミックコンデンサ１１０と同様の効果を奏するとともに、次の効果を奏する。
すなわち、積層セラミックコンデンサ１１０Ａでは、第１の外部電極１４ａは、第２の主面１２ｂから第１の端面１２ｅに至るように配置され、第３の外部電極１５ａは、第１の主面１２ａから第１の端面１２ｅに至るように配置され、第２の外部電極１４ｂは、第２の主面１２ｂから第２の端面１２ｆに至るように配置され、第４の外部電極１５ｂは、第１の主面１２ａから第２の端面１２ｆに至るように配置されるので、実装面以外の端面に電極部を形成されていることから、フェールセーフ機能、加えて、実装時の方向選別が不要になるという効果だけでなく、実装時の積層セラミックコンデンサ１１０Ａの傾きを抑制することができ、さらに、積層セラミックコンデンサ１１０Ａの接合面が増加したことによる実装基板との固着力も向上させることができる。
２．積層セラミックコンデンサの製造方法
次に、この積層セラミックコンデンサの製造方法について説明する。以下では、積層セラミックコンデンサ１０の製造方法を中心に説明する。
まず、セラミックグリーンシートと、内部電極用の導電性ペーストとを準備する。セラミックグリーンシートや内部電極用の導電性ペーストは、バインダ（たとえば、公知の有機バインダなど）および溶剤（たとえば、有機溶剤など）を含む。
次に、セラミックグリーンシート上に、たとえば、スクリーン印刷などによって、所定のパターンで導電性ペーストを印刷し、導電性ペースト層が形成される。具体的には、セラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、導電性ペースト層が形成される。導電性材料からなるペーストは、たとえば、金属粉末に有機バインダおよび有機溶剤が加えられたものである。また、内部電極パターンが印刷されていない外層用のセラミックグリーンシートも作製する。
導電性ペースト層としては、たとえば図１３に示すように、セラミックグリーンシート３０上に、内部電極パターン３４と補助導体パターン３６とが設けられる。なお、図１３において示されるセラミックグリーンシート３０は、その一部である。図１３では、セラミックグリーンシートを積層した後の縦切断部Ｌ１および横切断部Ｌ２が点線で示されている。セラミックグリーンシート３０において、一方側の領域に内部電極パターン３４および３４が配置され、内部電極パターン３４と離間部３２ａを設けて、他方側の領域に補助導体パターン３６が配置される。
セラミックグリーンシート３０の一方側に配置される内部電極パターン３４および３４は、それぞれ凹形状に形成される。内部電極パターン３４および３４は、それぞれの内部電極パターン３４の凹部３４ａ同士が対向するように、離間部３２ｂを介して配置されている。
また、セラミックグリーンシート３０の他方側の領域において、補助導体パターン３６が配置される。補助導体パターン３６は、第１の補助導体パターン４０ａ、第２の補助導体パターン４０ｂおよび第３の補助導体パターン４０ｃを含む。セラミックグリーンシート３０の他方側の領域において、第１の補助導体パターン４０ａおよび４０ａが、離間部３２ｃを介して配置される。離間部３２ｃには、第２の補助導体パターン４０ｂと第３の補助導体パターン４０ｃとが連結した状態で、離間部３２ｄを介して配置される。
縦切断部Ｌ１は、セラミックグリーンシート３０において、内部電極パターン４０と補助導体パターン３６との間の略中央部を通過するように縦方向に設定される。そして、縦切断部Ｌ１で切断されることにより、内部電極パターン３４と補助導体パターン３６とが分離される。
また、横切断部Ｌ２は、セラミックグリーンシート３０の一方側において、内部電極パターン３２の凹部３４ａの略中央部を通過するように横方向に設定される。横切断部Ｌ２で切断されることにより、内部電極パターン３４は、第１の内部電極１８ａとなる第１の内部電極パターン３８ａと第２の内部電極１８ｂとなる第２の内部電極パターン３８ｂとが形成される第１の領域５０ａが形成される。第１の領域５０ａにおいて、横断面部Ｌ２による切断部に第１の内部電極１８ａの第１の引き出し電極部２４ａとなる第１の引出し電極部パターン３９ａが引き出されており、同様に、第２の内部電極１８ｂの第２の引出し電極２４ｂとなる第２の引出し電極パターン３９ｂが引き出されている。
さらに、横断面部Ｌ２は、セラミックグリーンシート３０の他方側において、離間部３２ｃの略中央部を横方向に設定される。横断面部Ｌ２で切断されることにより、連結されている第２の補助導体パターン４０ｂと第３の補助導体パターン４０ｃとがそれぞれ分離され、第１の補助導体２０ａとなる第１の補助導体パターン４０ａ、第２の補助導体２０ｂとなる第２の補助導体パターン４０ｂおよび第３の補助導体２０ｃとなる第３の補助導体パターン４０ｃが形成される第２の領域５０ｂが形成される。第２の領域５０ｂにおいて、横断面部Ｌ２による切断部に、第２の補助導体パターン４０ｂおよび第３の補助導体パターン４０ｃが引き出されている。
そして、これらの内部電極パターン層３４および補助導体パターン層３６が形成されたセラミックグリーンシート３０を用いて、積層シートが作製される。すなわち、導電性ペースト層が形成されていないセラミックグリーンシート３０を積層し、その上に内部電極パターン層３４および補助導体パターン層３６が形成されたセラミックグリーンシート３０を積層し、さらに導電性ペースト層が形成されていないセラミッククグリーンシート３０を積層することによって、積層シートが作製される。このとき、第１の領域５０ａと第２の領域５０ｂとが重なるようにセラミックグリーンシート３０が積層される。この積層体を静水圧プレスなどの方法で積層方向にプレスすることにより、マザー積層体を得ることができる。
さらに、積層シートを静水圧プレスなどの手段により積層方向にプレスし、積層ブロックを作製する。
つづいて、積層ブロックを所定のサイズにカットすることにより積層チップを作製する。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みが形成されてもよい。
次に、積層チップを焼成することにより積層体を作製する。焼成温度は、セラミックや内部電極の材料にもよるが、９００℃以上１３００℃以下であることが好ましい。
このとき、積層体１２の第２の主面１２ｂからは、第１の内部電極１８ａの第１の引出し電極部２４ａが露出している。そして、積層体１２の第２の主面１２ｂから露出している第１の内部電極１８ａの第１の引出し電極部２４ａを覆うようにして、第１の外部電極１４ａの下地電極層が形成される。また、積層体１２の第２の主面１２ｂからは、第２の内部電極１８ｂの第２の引出し電極部２４ｂが露出している。そして、積層体１２の第２の主面１２ｂから露出している第２の内部電極１８ｂの第２の引出し電極部２４ｂを覆うようにして、第２の外部電極１４ｂの下地電極層が形成される。
第１の外部電極１４ａの下地電極層を形成するために、たとえば、積層体１２の第２の主面１２ｂから露出している第１の内部電極１８ａの第１の引出電極部２４ａの露出部分に外部電極用導電性ペーストが塗布されて焼き付けられる。また、同様に、第２の外部電極１４ｂの下地電極層を形成するために、たとえば、積層体１２の第２の主面１２ｂから露出している第２の内部電極１８ｂの第２の引出し電極部２４ｂの露出部分に外部電極用導電性ペーストが塗布されて焼き付けられる。このとき、焼き付け温度は、７００℃以上９００℃以下であることが好ましい。なお、必要に応じて、下地電極層の表面に、１層以上のめっき膜を形成して、外部電極１４が形成される。
また、第１の外部電極１４ａの下地電極層を形成するために、たとえば、積層体１２の第２の主面１２ｂから露出している第１の内部電極１８ａの第１の引出し電極部２４ａの露出部分にめっき処理を施してもよい。また、同様に、第２の外部電極１４ｂの下地電極層を形成するために、たとえば、積層体１２の第２の主面１２ｂから露出している第２の内部電極１８ｂの第２の引出し電極部２４ｂの露出部分にめっき処理を施してもよい。めっき処理を行うにあたって、電解めっきおよび無電解めっきのどちらを採用してもよいが、無電解めっきは、めっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっき法を用いることが好ましい。なお、表面導体を形成する場合は、あらかじめ最外層のセラミックグリーンシートの表面に表面導体パターンを印刷して、積層体と同時焼成してもよく、また、焼成後の積層体の主面上に表面導体を印刷してから焼き付けてもよい。また、必要に応じて、下地電極層の表面に、１層以上のめっき膜を形成して、外部電極１４が形成される。
上述のようにして、図１に示す積層セラミックコンデンサ１０が製造される。
以上のようにして得られた積層セラミックコンデンサの効果は、次の実験例からも明らかになるであろう。
３．実験例
以下、この発明の効果を確認するために発明者らが行った実験例について説明する。
実験例では、図１ないし図３に示す第１の実施の形態の積層セラミックコンデンサを実施例とし、図１４に記載されるような態様の従来の積層セラミックコンデンサを比較例として、各サンプルを作製し、実施例および比較例の積層セラミックコンデンサの各サンプルに対し、所定の条件により、クラックの発生の有無およびショートの発生の有無の確認をするための実験を行った。
上記実験のために準備した実施例のサンプルの積層セラミックコンデンサのスペックは以下の通りである。なお、実施例の積層セラミックコンデンサの内部電極および補助導体のパターンは、図１ないし図３に示す第１の実施の形態の積層セラミックコンデンサと同一とした。また、サイズなどの寸法は設計値である。
サイズ：Ｌ×Ｗ×Ｔ＝３．２ｍｍ×１．６ｍｍ×１．６ｍｍ
セラミック層の材料：ＢａＴｉＯ3
内部電極の材料：Ｎｉ
補助導体の材料：Ｎｉ
外部電極の構造
焼付け層：金属粉（Ｃｕ）とガラスを含むペーストを塗布して焼付け
めっき層：Ｎｉめっき層、Ｓｎめっき層からなる２層構造
また、上記実験のために準備した比較例のサンプルの積層セラミックコンデンサのスペックは以下の通りである。なお、比較例の積層セラミックコンデンサの内部電極のパターンは、図１４に示す積層セラミックコンデンサと同一とした。また、サイズなどの寸法は設計値である。
サイズ：Ｌ×Ｗ×Ｔ＝３．２ｍｍ×１．６ｍｍ×１．６ｍｍ
セラミック層の材料：ＢａＴｉＯ3
内部電極の材料：Ｎｉ
外部電極の構造
焼付け層：金属粉（Ｃｕ）とガラスを含むペーストを塗布して焼付け
めっき層：Ｎｉめっき層、Ｓｎめっき層からなる２層構造
実施例および比較例の各サンプルに対して行ったクラックの発生の有無の確認およびショートの発生の有無の確認は、以下の４つの条件により行った。各条件について、実施例および比較例について、それぞれクラックの発生の有無およびショートの発生の有無の確認のために、各２０個のサンプルを準備した。以下、各条件に対する確認結果を示す。
（条件１：基板への実装後）
ＪＥＩＴＡランド基板にＬＦ半田を用いてリフロー実装した。その後、各サンプルを基板から取り外し、サンプルの側面を幅方向の中央まで研磨し、その研磨面における焼成電極層縁端を起点としたクラックの有無を確認した。
また、各サンプルを、ＬＦ半田を用いてガラスエポキシ基板に実装した。その後、各サンプルに対して、１２５℃、相対湿度９５％ＲＨ、１．２気圧の高温高湿槽内にて、定格電圧を印加し、１４４時間の耐湿負荷加速試験を行った。絶縁抵抗値（ＩＲ値）が２桁以上低下したものをショートが発生したサンプルであると判断した。
表１は、条件１による実施例および比較例それぞれに対するクラックの発生数およびショート発生数の確認結果を示す。
表１によると、比較例において、１個のサンプルでクラックが発生しているが、ショートの発生数は、実施例および比較例のいずれも発生していないことが確認された。
（条件２：基板への実装後にたわみ試験）
ＪＥＩＴＡランド基板にＬＦ半田を用いてリフロー実装し、さらに、一定のたわみ量（５ｍｍ）で配線基板を５秒間たわませた。その後、サンプルを基板から取り外し、サンプルの側面を幅方向の中央まで研磨し、その研磨面における焼成電極層縁端を起点としたクラックの有無を確認した。
また、各サンプルを、ＬＦ半田を用いてガラスエポキシ基板に実装した。一定のたわみ量（５ｍｍ）で配線基板を５秒間たわませた後、各サンプルに対して、１２５℃、相対湿度９５％ＲＨ、１．２気圧の高温高湿槽内にて、定格電圧を印加し、１４４時間の耐湿負荷加速試験を行った。絶縁抵抗値（ＩＲ値）が２桁以上低下したものをショートが発生したサンプルであると判断した。
表２は、条件２による実施例および比較例それぞれに対するクラックの発生数およびショート発生数の確認結果を示す。
表２によると、実施例では、１７個のサンプルでクラックが発生しているが、ショートが発生したサンプルは確認されなかった。
一方、比較例では、１８個のサンプルでクラックが発生しており、１２個のサンプルでショートの発生したことが確認された。
（条件３：基板への実装後にリフロー多回通し）
ＪＥＩＴＡランド基板にＬＦ半田を用いてリフロー実装し、同条件でリフローを５回通しした。その後、サンプルの基板から取り外し、サンプルの側面を幅方向の中央まで研磨し、その研磨面における焼成電極層縁端を起点としたクラックの有無を確認した。
また、各サンプルを、ＬＦ半田を用いてガラスエポキシ基板にリフロー実装した。同条件でリフローを５回通しした後、各サンプルに対して、１２５℃、相対湿度９５％ＲＨ、１．２気圧の高温高湿槽内にて、定格電圧を印加し、１４４時間の耐湿負荷加速試験を行った。絶縁抵抗値（ＩＲ値）が２桁以上低下したものをショートが発生したサンプルであると判断した。
表３は、条件３による実施例および比較例それぞれに対するクラックの発生数およびショート発生数の確認結果を示す。
表３によると、実施例では、３個のサンプルでクラックが発生しているが、ショートが発生したサンプルは確認されなかった。
一方、比較例では、３個のサンプルでクラックが発生しており、１個のサンプルでショートの発生したことが確認された。
（条件４：基板への実装後に温度サイクル試験）
ＪＥＩＴＡランド基板にＬＦ半田を用いてリフロー実装し、最低使用温度および最高使用温度をそれぞれの温度で各３０分間維持し、これを２０００サイクル繰り返した。その後、サンプルを基板から取り外し、サンプルの側面を幅方向の中央まで研磨し、その研磨面における焼成電極層縁端を起点としたクラックの有無を確認した。
また、各サンプルを、ＬＦ半田を用いてガラスエポキシ基板に実装した。そして、最低使用温度および最高使用温度をそれぞれの温度で各３０分間維持し、これを２０００サイクル繰り返した後、各サンプルに対して、１２５℃、相対湿度９５％ＲＨ、１．２気圧の高温高湿槽内にて、定格電圧を印加し、１４４時間の耐湿負荷加速試験を行った。絶縁抵抗値（ＩＲ値）が２桁以上低下したものをショートが発生したサンプルであると判断した。
表４は、条件４による実施例および比較例それぞれに対するクラックの発生数およびショート発生数の確認結果を示す。
表４によると、実施例では、８個のサンプルでクラックが発生しているが、ショートが発生したサンプルは確認されなかった。
一方、比較例では、１０個のサンプルでクラックが発生しており、３個のサンプルでショートの発生したことが確認された。
以上の結果から、実施例にかかるサンプルでは、たとえ、積層セラミックコンデンサにクラックが発生したとしても、フェールセーフ機能が付与されていることから、積層セラミックコンデンサのショートの発生を抑制することが可能であることが確認された。
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
１０、１０Ａ、１１０、１１０Ａ 積層セラミックコンデンサ
１２ 積層体
１４、１５ 外部電極
１４ａ 第１の外部電極
１４ｂ 第２の外部電極
１５ａ 第３の外部電極
１５ｂ 第４の外部電極
１６ セラミック層
１６ａ 外層部
１６ｂ 内層部
１８、１１８ 内部電極
１８ａ、１１８ａ 第１の内部電極
１８ｂ、１１８ｂ 第２の内部電極
２０ 補助導体
２０ａ 第１の補助導体
２０ｂ 第２の補助導体
２０ｃ 第３の補助導体
２０ｄ 第４の補助導体
２０ｅ 第５の補助導体
２２ａ 第１の対向電極部
２２ｂ 第２の対向電極部
２４ａ、２５ａ 第１の引出し電極部
２４ｂ、２５ｂ 第２の引出し電極部
３０ セラミックグリーンシート
３２ａ、３２ｂ、３２ｃ、３２ｄ 離間部
３４ 内部電極パターン
３４ａ 凹部
３６ 補助導体パターン
３８ａ 第１の内部電極パターン
３８ｂ 第２の内部電極パターン
３９ａ 第１の引出し電極部パターン
３９ｂ 第２の引出し電極部パターン
４０ａ 第１の補助導体パターン
４０ｂ 第２の補助導体パターン
４０ｃ 第３の補助導体パターン
５０ａ 第１の領域
５０ｂ 第２の領域
Ｌ１ 縦切断部
Ｌ２ 横切断部

Claims (6)

  1. 積層された複数のセラミック層を含み、相対する第１の主面および第２の主面と、積層方向に対向し相対する第１の側面および第２の側面と、相対する第１の端面および第２の端面と、を有し、前記第１の主面または前記第２の主面を実装面とする積層体と、
    前記積層体の内部の前記セラミック層の表面に配置され、一部が前記第１または前記第２の主面のうちのいずれか一方の面に露出する第１の内部電極と、
    前記第１の内部電極が配置される前記セラミック層と同じ前記セラミック層の表面に配置され、前記第１の内部電極と離間するように配置され、一部が前記第１または前記第２の主面のうちのいずれか一方の面に露出する第２の内部電極と、
    前記積層体の内部に配置され、前記第１および前記第２の内部電極が配置される前記セラミック層とは異なるセラミック層の表面に配置され、前記積層体の表面には露出しない第１の補助導体と、
    前記第１の補助導体が配置される前記セラミック層と同じ前記セラミック層の表面に配置され、前記第１の補助導体と離間されるように配置され、前記第１または前記第２の主面のうちのいずれか一方の面に露出する第２の補助導体と、
    前記第１の補助導体および前記第２の補助導体が配置される前記セラミック層と同じ前記セラミックの表面に配置され、前記第１の補助導体および前記第２の補助導体と離間されるように配置され、前記第１または前記第２の主面のうちのいずれか一方の面に露出する第３の補助導体と、
    前記第１の内部電極および前記第２の補助導体に接続され、かつ前記第１または前記第２の主面に配置される第１の外部電極と、
    前記第２の内部電極および前記第３の補助導体に接続され、かつ前記第１または前記第２の主面に配置される第２の外部電極と、
    を含む、積層セラミックコンデンサ。
  2. 前記第１の内部電極は、さらに前記第１の端面の一部に露出し、前記第２の内部電極は、さらに前記第２の端面の一部に露出し、
    前記第２の補助導体は、さらに前記第１の端面の一部に露出し、前記第３の補助導体は、さらに前記第２の端面の一部に露出し、
    前記第１の外部電極は、前記第１の内部電極および前記第２の補助導体に接続され、前記第１または前記第２の主面から前記第１の端面の一部に配置され、
    前記第２の外部電極は、前記第２の内部電極および前記第３の補助導体に接続され、前記第１または前記第２の主面から前記第２の端面の一部に配置される、請求項１に記載の積層セラミックコンデンサ。
  3. 前記第１および前記第２の内部電極は、Ｌ字形状を有しており、
    前記第１の補助導体、前記第２の補助導体、および前記第３の補助導体は、矩形形状を有する、請求項１または請求項２に記載の積層セラミックコンデンサ。
  4. 積層された複数のセラミック層を含み、相対する第１の主面および第２の主面と、積層方向に対向し相対する第１の側面および第２の側面と、相対する第１の端面および第２の端面と、を有し、前記第１の主面または前記第２の主面を実装面とする積層体と、
    前記積層体の内部の前記セラミック層の表面に配置され、一部が前記第１および前記第２の主面に露出する第１の内部電極と、
    前記第１の内部電極が配置される前記セラミック層と同じ前記セラミック層の表面に配置され、前記第１の内部電極と離間するように配置され、一部が前記第１および前記第２の主面に引き出された第２の内部電極と、
    前記積層体の内部に配置され、前記第１および前記第２の内部電極が配置される前記セラミック層とは異なるセラミック層の表面に配置され、前記積層体の表面には露出しない第１の補助導体と、
    前記第１の補助導体が配置される前記セラミック層と同じ前記セラミック層の表面に配置され、前記第１の補助導体と離間されるように配置され、前記第１または前記第２の主面のうちのいずれか一方の面に露出する第２の補助導体と、
    前記第１の補助導体および前記第２の補助導体が配置される前記セラミック層と同じ前記セラミック層の表面に配置され、前記第１の補助導体および前記第２の補助導体と離間されるように配置され、前記第１または前記第２の主面のうちのいずれか一方の面に露出する第３の補助導体と、
    前記第１の補助導体、前記第２の補助導体および前記第３の補助導体が配置される前記セラミック層と同じ前記セラミック層の表面に配置され、前記第１の補助導体、前記第２の補助導体および前記第３の補助導体と離間されるように配置され、前記第２の補助導体が露出する面に対向する主面に露出する第４の補助導体と、
    前記第１の補助導体、前記第２の補助導体、前記第３の補助導体および前記第４の補助導体が配置される前記セラミック層と同じセラミック層の表面に配置され、前記第１の補助導体、前記第２の補助導体、前記第３の補助導体および前記第４の補助導体と離間されるように配置され、前記第３の補助導体が露出する面に対向する主面に露出する第５の補助導体と、
    前記第２の主面上に配置され、前記第１の内部電極および前記第２の補助導体に接続される第１の外部電極と、
    前記第２の主面上に配置され、前記第２の内部電極および前記第３の補助導体に接続される第２の外部電極と、
    前記第１の主面上に配置され、前記第１の内部電極および前記第４の補助導体に接続される第３の外部電極と、
    前記第１の主面上に配置され、前記第２の内部電極および前記第５の補助導体に接続される第４の外部電極と、
    を含む、積層セラミックコンデンサ。
  5. 前記第１の内部電極は、さらに前記第１の端面の一部に露出し、前記第２の内部電極は、さらに前記第２の端面の一部に露出し、
    前記第２の補助導体および前記第４の補助導体は、さらに前記第１の端面の一部に露出し、前記第３の補助導体および前記第５の補助導体は、さらに前記第２の端面の一部に露出し、
    前記第１の外部電極は、前記第１の内部電極および前記第２の補助導体に接続され、前記第２の主面から前記第１の端面の一部に配置され、
    前記第２の外部電極は、前記第２の内部電極および前記第３の補助導体に接続され、前記第２の主面から前記第２の端面の一部に配置され、
    前記第３の外部電極は、前記第１の内部電極および前記第４の補助導体に接続され、前記第１の主面から前記第１の端面の一部に配置され、
    前記第４の外部電極は、前記第２の内部電極および前記第５の補助導体に接続され、前記第１の主面から前記第２の端面の一部に配置される、請求項４に記載の積層セラミックコンデンサ。
  6. 前記第１および前記第２の内部電極は、Ｔ字形状を有しており、
    前記第１の補助導体、前記第２の補助導体、前記第３の補助導体、前記第４の補助導体および第５の補助導体は、矩形形状を有する、請求項４または請求項５に記載の積層セラミックコンデンサ。
JP2015242109A 2015-12-11 2015-12-11 積層セラミックコンデンサ Pending JP2017108057A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015242109A JP2017108057A (ja) 2015-12-11 2015-12-11 積層セラミックコンデンサ
US15/368,717 US10121596B2 (en) 2015-12-11 2016-12-05 Multilayer ceramic capacitor
KR1020160164803A KR101927731B1 (ko) 2015-12-11 2016-12-06 적층 세라믹 콘덴서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015242109A JP2017108057A (ja) 2015-12-11 2015-12-11 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2017108057A true JP2017108057A (ja) 2017-06-15

Family

ID=59020791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015242109A Pending JP2017108057A (ja) 2015-12-11 2015-12-11 積層セラミックコンデンサ

Country Status (3)

Country Link
US (1) US10121596B2 (ja)
JP (1) JP2017108057A (ja)
KR (1) KR101927731B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054229A (ja) * 2017-09-12 2019-04-04 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6699471B2 (ja) * 2016-09-13 2020-05-27 株式会社村田製作所 積層セラミックコンデンサ
JP2018056543A (ja) * 2016-09-29 2018-04-05 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ及びその製造方法
WO2018089891A1 (en) * 2016-11-14 2018-05-17 Kemet Electronics Corporation Mlcc with id marker for orientation
JP7092052B2 (ja) * 2019-01-23 2022-06-28 株式会社村田製作所 積層セラミックコンデンサ
JP6981438B2 (ja) * 2019-02-20 2021-12-15 株式会社村田製作所 積層セラミックコンデンサ
KR20190116148A (ko) * 2019-08-08 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 이의 실장 기판
KR102171490B1 (ko) * 2020-03-24 2020-10-29 주식회사 케세코 유전 복합체 기반의 전력 저감 장치
JP2022049987A (ja) * 2020-09-17 2022-03-30 株式会社村田製作所 積層セラミック電子部品、積層セラミック電子部品の実装構造
KR20230097815A (ko) * 2021-12-24 2023-07-03 삼성전기주식회사 적층형 전자 부품

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289837A (ja) 1997-04-15 1998-10-27 Murata Mfg Co Ltd 積層電子部品
JPH11162773A (ja) 1997-11-27 1999-06-18 Kyocera Corp 積層セラミックコンデンサ
JP2003282356A (ja) 2002-03-27 2003-10-03 Kyocera Corp コンデンサアレイ
KR101471829B1 (ko) * 2010-06-24 2014-12-24 티디케이가부시기가이샤 칩 서미스터 및 그 제조 방법
JP5353911B2 (ja) 2011-01-28 2013-11-27 株式会社村田製作所 電子部品及び基板モジュール
KR101548814B1 (ko) * 2013-11-08 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101630029B1 (ko) * 2014-03-07 2016-06-13 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR101630031B1 (ko) * 2014-04-02 2016-06-13 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
KR101630040B1 (ko) 2014-05-28 2016-06-13 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장기판
KR102163046B1 (ko) * 2014-10-15 2020-10-08 삼성전기주식회사 칩 부품

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054229A (ja) * 2017-09-12 2019-04-04 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ
JP7156600B2 (ja) 2017-09-12 2022-10-19 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミックキャパシタ

Also Published As

Publication number Publication date
KR101927731B1 (ko) 2018-12-11
US10121596B2 (en) 2018-11-06
KR20170069927A (ko) 2017-06-21
US20170169954A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
JP2017108057A (ja) 積層セラミックコンデンサ
JP5863714B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5777179B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR101444536B1 (ko) 적층 세라믹 전자 부품 및 그 제조방법
JP5931044B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2018073900A (ja) 積層セラミックコンデンサ
JP2022008697A (ja) 積層セラミック電子部品及びその実装基板
JP6376604B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2020027930A (ja) 積層型キャパシタ
CN109935467B (zh) 电容器组件
JP2017085095A (ja) キャパシタ及びその製造方法
US11776746B2 (en) Multilayer capacitor
JP2017175105A (ja) キャパシタ及びその製造方法
KR101859098B1 (ko) 적층 세라믹 전자부품
CN103177875B (zh) 层叠陶瓷电子元器件
JP2004235377A (ja) セラミック電子部品
JP2020004826A (ja) 積層セラミック電子部品
JP2012064779A (ja) 電子部品
US20220208462A1 (en) Multilayer electronic component
KR20170065444A (ko) 적층 세라믹 전자부품
JP6309251B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2016171181A (ja) セラミック電子部品
US20240249885A1 (en) Multilayer ceramic electronic component
US20230253156A1 (en) Multilayer electronic component
JP2023077394A (ja) 積層型電子部品