JP7092052B2 - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- JP7092052B2 JP7092052B2 JP2019009747A JP2019009747A JP7092052B2 JP 7092052 B2 JP7092052 B2 JP 7092052B2 JP 2019009747 A JP2019009747 A JP 2019009747A JP 2019009747 A JP2019009747 A JP 2019009747A JP 7092052 B2 JP7092052 B2 JP 7092052B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- laminated
- dimension
- electrode
- laminated body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
Description
この発明の第1の実施の形態にかかる積層セラミックコンデンサについて説明する。図1は、この発明にかかる積層セラミックコンデンサの第1の実施の形態を示す外観斜視図であり、図2は図1に示す積層セラミックコンデンサのII-II線における断面図である。図3は、図1に示す積層セラミックコンデンサのIII-III線における断面図である。図4は、図1に示す積層セラミックコンデンサのIV-IV線における断面図である。図5は、図1ないし図4に示す積層体の分解斜視図である。図6は、図1に示す積層セラミックコンデンサの平面図であり、図7は、図1に示す積層セラミックコンデンサの正面図であり、図8は、図1に示す積層セラミックコンデンサの右側面図である。
また、積層体12の積層方向xの寸法tは、30μm以上80μm以下であることが好ましい。
さらに、有効層部16bの積層方向xの寸法t’と、両外層部16aの合計の厚みとの比率は、21%以上88%以下であることが好ましい。
また、積層体12の積層方向xの寸法tと両外層部16aの合計の厚みとの比率は、18%以上47%以下であることが好ましい。
また、第2の外部電極14bは、第2の側面12dおよび第4の側面12fおいて露出する第2の引出部22bを覆うように配置され、第1の主面12a、第2の主面12b、第2の側面12dおよび第4の側面12fの一部を覆うように配置されている。
第1の外部電極14aおよび第2の外部電極14bは、両主面12a、12bにおいて略矩形形状である。
また、第4の外部電極15bは、第2の側面12dおよび第3の側面12eにおいて露出する第4の引出部24bを覆うように配置され、第1の主面12a、第2の主面12b、第2の側面12dおよび第3の側面12eの一部を覆うように配置されている。
第3の外部電極15aおよび第4の外部電極15bは、両主面12a、12bにおいて、略矩形形状である。
すなわち、図6に示すように、第1の主面12aおよび第2の主面12bと各側面12c、12eとの境界に位置する稜線部における外部電極14aの角部には、湾曲部14a1、14a2が設けられ、第1の主面12aおよび第2の主面12b上に位置する第1の外部電極14aの角部には湾曲部14a3が設けられる。そして、第1の主面12aおよび第2の主面12bと各側面12d、12fとの境界に位置する稜線部における外部電極14bの角部には、湾曲部14b1、14b2が設けられ、第1の主面12aおよび第2の主面12b上に位置する第2の外部電極14bの角部には湾曲部14b3が設けられる。
また、第1の主面12aおよび第2の主面12bと各側面12c、12fとの境界に位置する稜線部における外部電極15aの角部には、湾曲部15a1、15a2が設けられ、第1の主面12aおよび第2の主面12b上に位置する第3の外部電極15aの角部には湾曲部15a3が設けられる。そして、第1の主面12aおよび第2の主面12bと各側面12d、12eとの境界に位置する稜線部における外部電極15bの角部には、湾曲部15b1、15b2が設けられ、第1の主面12aおよび第2の主面12b上に位置する第4の外部電極15bの角部には湾曲部15b3が設けられる。
下地電極層28は、主面用の下地電極層32と側面用の下地電極層34とを含む。
また、側面用の下地電極層34は、積層体12の第1の側面12cおよび第4の側面12fから露出している第2の内部電極18bの第3の引出部24aを覆うようにして、第1の側面12cおよび第4の側面12fの一部の表面、ならびに第1の主面12aおよび第2の主面12bの一部の表面に連続してCuめっき等によりめっき電極として形成され、第3の外部電極15aの下地電極層28が形成される。
また、側面用の下地電極層34は、積層体12の第2の側面12dおよび第3の側面12eから露出している第2の内部電極18bの第4の引出部24bを覆うようにして、第2の側面12dおよび第3の側面12eの一部の表面、ならびに第1の主面12aおよび第2の主面12bの一部の表面に連続してCuめっき等によりめっき電極として形成され、第4の外部電極15bの下地電極層28が形成される。
めっき層30は、複数層によって形成されてもよい。積層セラミックコンデンサが基板表面に実装される場合、好ましくは、Niめっき、Snめっきの2層構造である。Niめっき層は、下地電極層28が積層セラミックコンデンサ10を実装する際のはんだによって侵食されることを抑制することができる。Snめっき層は、積層セラミックコンデンサ10を実装する際の半田の濡れ性を向上させ、実装を容易にすることができる。なお、下地電極層28とNiめっき層との間にCuめっき層を形成してもよい。
また、積層セラミックコンデンサが基板に埋め込み実装される場合、好ましくは、Cuめっきの1層構造である。
0.85≦W/L≦1、かつ、L≦750μm
である。なお、これより寸法Lが大きいほど、抗折強度は低下する。
50μm≦T≦110μm
である。寸法Tが50μm未満であると、焼成時の積層体の反りが大きくなり、抗折強度が低下するため好ましくない。また、寸法Tが110μmを超えると、薄型の積層セラミックコンデンサとして好ましくない。
次に、この積層セラミックコンデンサ10の製造方法について説明する。
同様に、積層体12の第1の側面12cおよび第4の側面12fからは、第2の内部電極18bの第3の引出部24aが露出しており、積層体12の第2の側面12dおよび第3の側面12eからは、第2の内部電極18bの第4の引出部24bが露出している。
すなわち、図14に示すように、主面用の下地電極層32として、第1の内部電極18aの第1の引出部22aを覆うための側面用の下地電極層34を形成するために、第1の主面12aおよび第2の主面12bの表面に、Ni/Cu合金を主成分とする主面用の下地電極層32がスパッタにより形成される。
また、主面用の下地電極層32として、第2の内部電極18bの第3の引出部24aを覆うための側面用の下地電極層34を形成するために、第1の主面12aおよび第2の主面12bの表面に、Ni/Cu合金を主成分とする主面用の下地電極層32がスパッタにより形成される。このとき、側面への回り込みはほとんどない。
また、主面用の下地電極層32として、第2の内部電極18bの第4の引出部24bを覆うための側面用の下地電極層34を形成するために、第1の主面12aおよび第2の主面12bの表面に、Ni/Cu合金を主成分とする主面用の下地電極層32がスパッタにより形成される。このとき、側面への回り込みはほとんどない。
また、積層体12の第1の側面12cおよび第4の側面12fから露出している第2の内部電極18bの第3の引出部24aを覆うようにして、第1の側面12cおよび第4の側面12fの一部の表面、ならびに第1の主面12aおよび第2の主面12bの一部の表面に連続してCuめっき等によりめっき電極として側面用の下地電極層34が形成され、第3の外部電極15aの下地電極層28が形成される。
また、積層体12の第2の側面12dおよび第3の側面12eから露出している第2の内部電極18bの第4の引出部24bを覆うようにして、第2の側面12dおよび第3の側面12eの一部の表面、ならびに第1の主面12aおよび第2の主面12bの一部の表面に連続してCuめっき等によりめっき電極として側面用の下地電極層34が形成され、第4の外部電極15bの下地電極層28が形成される。
なお、各めっき層を形成する工程は、それぞれ複数回実施してもよい。
以下、この発明にかかる積層セラミックコンデンサの有効層部、外層部および積層体のそれぞれにおける積層方向の厚みの大きさの関係と外部電極の形成の状態を確認するために発明者が行った実験例について説明する。
・誘電体層の材料 主成分:チタン酸バリウム
副成分:Mg、V、Dy、Si
・内部電極の材料:Ni
・外部電極の構造
両主面に矩形状に形成
なお、ここで、準備された各試料において、積層体12の積層方向xの厚み(t)対する必要な外層部の厚みの大きさを示したものである。
また、試料番号2ないし試料番号7では、両外層部16aの厚みと有効層部16bの積層方向xの寸法t’との比率は、21%以上88%以下であり、確実に、外部電極14、15は、各側面12c、12d、12e、12fの一部を覆うように形成され、いずれも所望の静電容量を確保しうる。
さらに、試料番号2ないし試料番号7では、両外層部16aの厚みと積層体12の積層方向xの寸法tとの比率は、18%以上47%以下であり、より確実に、外部電極14、15は、各側面12c、12d、12e、12fの一部を覆うように形成され、いずれも所望の静電容量を確保しうると考えられる。
12 積層体
14、15 外部電極
14a 第1の外部電極
14b 第2の外部電極
15a 第3の外部電極
15b 第4の外部電極
16 誘電体層
16a 外層部
16b 有効層部
18 内部電極
18a 第1の内部電極
18b 第2の内部電極
20a 第1の対向部
20b 第2の対向部
22a 第1の引出部
22b 第2の引出部
24a 第3の引出部
24b 第4の引出部
26a 側部(Lギャップ)
26b 側部(Wギャップ)
28 下地電極層
30 めっき層
32 主面用の下地電極層
34 側面用の下地電極層
40 スパッタ用マスク
42 開口パターン
Claims (6)
- 積層された複数の誘電体層と複数の内部電極とを有し、積層方向に互いに対向する第1の主面および第2の主面と、積層方向に直交する長さ方向に互いに対向する第1の側面および第2の側面と、積層方向および長さ方向に直交する幅方向に互いに直交する第3の側面および第4の側面とを有する積層体と、
前記積層体の前記側面に配置される、複数の外部電極と、
を備える積層セラミックコンデンサであって、
前記複数の内部電極は、
複数の第1の内部電極と複数の第2の内部電極とを有し、かつ前記誘電体層を介して複数の第1の内部電極と複数の第2の内部電極とが交互に積層され、
前記第1の内部電極は、前記第1の側面および前記第3の側面に引き出される第1の引出部と、前記第2の側面および前記第4の側面に引き出される第2の引出部とを有し、
前記第2の内部電極は、前記第1の側面および前記第4の側面に引き出される第3の引出部と、前記第2の側面および前記第3の側面に引き出される第4の引出部とを有し、
前記複数の外部電極は、
前記第1の引出部に接続され、前記第1の側面および前記第3の側面において露出する前記第1の引出部を覆うように配置され、前記第1の主面、前記第2の主面、前記第1の側面および前記第3の側面の一部を覆うように配置される第1の外部電極と、
前記第2の引出部に接続され、前記第2の側面および前記第4の側面において露出する前記第2の引出部を覆うように配置され、前記第1の主面、前記第2の主面、前記第2の側面および前記第4の側面の一部を覆うように配置される第2の外部電極と、
前記第3の引出部に接続され、前記第1の側面および前記第4の側面において露出する前記第3の引出部を覆うように配置され、前記第1の主面、前記第2の主面、前記第1の側面および前記第4の側面の一部を覆うように配置される第3の外部電極と、
前記第4の引出部に接続され、前記第2の側面および前記第3の側面において露出する前記第4の引出部を覆うように配置され、前記第1の主面、前記第2の主面、前記第2の側面および前記第3の側面の一部を覆うように配置される第4の外部電極と、を有し、
前記積層セラミックコンデンサの長さ方向の寸法Lと幅方向の寸法Wとを比較したとき、
0.85≦W/L≦1、かつ、L≦750μm
であり、
前記誘電体層は、外層部と有効層部とを含み、
前記外層部は、前記積層体の前記第1の主面および前記第2の主面側に位置し、前記第1の主面と最も前記第1の主面に近い前記内部電極との間に位置する前記誘電体層、および前記第2の主面と最も前記第2の主面に近い前記内部電極との間に位置する前記誘電体層であり、前記両外層部に挟まれた領域が有効層部であり、
前記積層体の積層方向の寸法をtとし、前記有効層部の積層方向の寸法をt’としたとき、前記積層体の積層方向の寸法tと前記有効層部の積層方向の寸法t’との比率は、53%以上83%以下であり、
前記複数の外部電極それぞれは、スパッタ電極である主面用の下地電極層と、めっき電極である側面用の下地電極層と、を含むことを特徴とする、積層セラミックコンデンサ。 - 前記積層体の積層方向の寸法tは、30μm以上80μm以下であることを特徴とする、請求項1に記載の積層セラミックコンデンサ。
- 前記積層体の前記第1の側面および前記第3の側面において露出している前記第1の引出部、ならびに前記積層体の前記第2の側面および前記第4の側面において露出している前記第2の引出部の長さ方向および幅方向の長さは、135μm以上195μm以下であり、
前記積層体の前記第1の側面および前記第4の側面において露出している前記第3の引出部、ならびに前記積層体の前記第2の側面および前記第3の側面において露出している前記第4の引出部の長さ方向および幅方向の長さは、135μm以上195μm以下
であることを特徴とする、請求項1または請求項2に記載の積層セラミックコンデンサ。 - 前記外層部の積層方向の厚みは、12μm以下であることを特徴とする、請求項1ないし請求項3のいずれかに記載の積層セラミックコンデンサ。
- 前記有効層部の積層方向の寸法と、前記両外層部の合計の厚みとの比率は、21%以上88%以下であることを特徴とする請求項1ないし請求項4のいずれかに記載の積層セラミックコンデンサ。
- 前記積層体の積層方向の寸法と前記両外層部の合計の厚みとの比率は、18%以上47%以下であることを特徴とする請求項1ないし請求項5のいずれかに記載の積層セラミックコンデンサ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019009747A JP7092052B2 (ja) | 2019-01-23 | 2019-01-23 | 積層セラミックコンデンサ |
US16/747,632 US11282647B2 (en) | 2019-01-23 | 2020-01-21 | Multilayer ceramic capacitor |
US17/665,758 US11646162B2 (en) | 2019-01-23 | 2022-02-07 | Multilayer ceramic capacitor |
US18/127,795 US20230230774A1 (en) | 2019-01-23 | 2023-03-29 | Multilayer ceramic capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019009747A JP7092052B2 (ja) | 2019-01-23 | 2019-01-23 | 積層セラミックコンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020119991A JP2020119991A (ja) | 2020-08-06 |
JP7092052B2 true JP7092052B2 (ja) | 2022-06-28 |
Family
ID=71609072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019009747A Active JP7092052B2 (ja) | 2019-01-23 | 2019-01-23 | 積層セラミックコンデンサ |
Country Status (2)
Country | Link |
---|---|
US (3) | US11282647B2 (ja) |
JP (1) | JP7092052B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10925164B2 (en) * | 2016-09-23 | 2021-02-16 | Apple Inc. | Stackable passive component |
JP7182926B2 (ja) | 2018-07-17 | 2022-12-05 | 太陽誘電株式会社 | 積層セラミック電子部品 |
JP2021174856A (ja) * | 2020-04-24 | 2021-11-01 | 太陽誘電株式会社 | 積層セラミック電子部品、回路基板及び積層セラミック電子部品の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009295602A (ja) | 2006-08-22 | 2009-12-17 | Murata Mfg Co Ltd | 積層型電子部品、および積層型電子部品の製造方法。 |
JP2011054989A (ja) | 2006-09-22 | 2011-03-17 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
JP2014183186A (ja) | 2013-03-19 | 2014-09-29 | Taiyo Yuden Co Ltd | 低背型積層セラミックコンデンサ |
JP2016149479A (ja) | 2015-02-13 | 2016-08-18 | 株式会社村田製作所 | 積層コンデンサ |
JP2018021220A (ja) | 2016-08-02 | 2018-02-08 | 株式会社村田製作所 | 成膜装置、保持具、および、これらを用いた電子部品の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3309813B2 (ja) | 1998-10-06 | 2002-07-29 | 株式会社村田製作所 | 積層コンデンサ |
KR100905879B1 (ko) * | 2007-09-28 | 2009-07-03 | 삼성전기주식회사 | 적층형 캐패시터 |
US20090097187A1 (en) | 2007-10-10 | 2009-04-16 | Intel Corporation | Multi-layer ceramic capacitor with low self-inductance |
US8159813B2 (en) * | 2008-04-01 | 2012-04-17 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network |
KR101525676B1 (ko) | 2013-09-24 | 2015-06-03 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
JP2015079980A (ja) * | 2014-12-04 | 2015-04-23 | 株式会社村田製作所 | 3端子型コンデンサ |
JP2017108057A (ja) * | 2015-12-11 | 2017-06-15 | 株式会社村田製作所 | 積層セラミックコンデンサ |
TWI814730B (zh) * | 2017-07-19 | 2023-09-11 | 日商太陽誘電股份有限公司 | 積層陶瓷電容器及其製造方法 |
US10957488B2 (en) * | 2018-04-20 | 2021-03-23 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
-
2019
- 2019-01-23 JP JP2019009747A patent/JP7092052B2/ja active Active
-
2020
- 2020-01-21 US US16/747,632 patent/US11282647B2/en active Active
-
2022
- 2022-02-07 US US17/665,758 patent/US11646162B2/en active Active
-
2023
- 2023-03-29 US US18/127,795 patent/US20230230774A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009295602A (ja) | 2006-08-22 | 2009-12-17 | Murata Mfg Co Ltd | 積層型電子部品、および積層型電子部品の製造方法。 |
JP2011054989A (ja) | 2006-09-22 | 2011-03-17 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
JP2014183186A (ja) | 2013-03-19 | 2014-09-29 | Taiyo Yuden Co Ltd | 低背型積層セラミックコンデンサ |
JP2016149479A (ja) | 2015-02-13 | 2016-08-18 | 株式会社村田製作所 | 積層コンデンサ |
JP2018021220A (ja) | 2016-08-02 | 2018-02-08 | 株式会社村田製作所 | 成膜装置、保持具、および、これらを用いた電子部品の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20230230774A1 (en) | 2023-07-20 |
US20220165503A1 (en) | 2022-05-26 |
US11646162B2 (en) | 2023-05-09 |
US20200234887A1 (en) | 2020-07-23 |
JP2020119991A (ja) | 2020-08-06 |
US11282647B2 (en) | 2022-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7092053B2 (ja) | 積層セラミックコンデンサ | |
JP6852253B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP6834091B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP7092052B2 (ja) | 積層セラミックコンデンサ | |
JP7234951B2 (ja) | 積層セラミックコンデンサ | |
CN110739151A (zh) | 多层电容器 | |
JP2017216330A (ja) | セラミックコンデンサ | |
JP2020077815A (ja) | 積層セラミックコンデンサ | |
JP7103573B2 (ja) | キャパシタ及びその製造方法 | |
JP2019024077A (ja) | 積層セラミックコンデンサ | |
US10115528B2 (en) | Multilayer ceramic electronic component | |
JP2021166219A (ja) | 積層セラミックコンデンサおよび半導体装置 | |
KR20190116134A (ko) | 적층 세라믹 전자 부품 | |
JP2020119992A (ja) | 積層セラミックコンデンサ | |
CN109950043B (zh) | 多层电子组件 | |
WO2018043397A1 (ja) | 積層型コンデンサ | |
JP2020119990A (ja) | 積層セラミックコンデンサ | |
CN216015095U (zh) | 层叠陶瓷电容器 | |
WO2024047973A1 (ja) | 積層セラミック電子部品の実装構造 | |
JP2023153689A (ja) | 積層セラミック電子部品 | |
JP2023167525A (ja) | 積層セラミック電子部品 | |
JP2022006777A (ja) | 積層セラミックコンデンサ | |
JP2023070008A (ja) | 積層型キャパシタ | |
JP2023143583A (ja) | 積層型キャパシタ及びその内蔵基板 | |
KR20150012075A (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210907 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20211105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220530 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7092052 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |