JP2020077815A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2020077815A
JP2020077815A JP2018211562A JP2018211562A JP2020077815A JP 2020077815 A JP2020077815 A JP 2020077815A JP 2018211562 A JP2018211562 A JP 2018211562A JP 2018211562 A JP2018211562 A JP 2018211562A JP 2020077815 A JP2020077815 A JP 2020077815A
Authority
JP
Japan
Prior art keywords
electrode
layer
internal
ceramic capacitor
extraction electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018211562A
Other languages
English (en)
Inventor
明 石塚
Akira Ishizuka
明 石塚
博之 平野
Hiroyuki Hirano
博之 平野
貴俊 末藤
Takatoshi Suefuji
貴俊 末藤
将俊 柳原
Masatoshi Yanagihara
将俊 柳原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018211562A priority Critical patent/JP2020077815A/ja
Priority to US16/676,525 priority patent/US10957487B2/en
Publication of JP2020077815A publication Critical patent/JP2020077815A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】追加の構成要素を付加することなく耐湿信頼性を向上することができる積層セラミックコンデンサを提供すること。【解決手段】本発明の積層セラミックコンデンサは、交互に積層された複数の誘電体層及び複数の内部電極を含む積層体と、上記積層体の表面に設けられ、上記内部電極と接続された外部電極と、を備える。上記内部電極は、上記誘電体層を介して他の内部電極と対向する対向電極部と、上記対向電極部から上記積層体の表面に引き出され、上記外部電極と接続される引出電極部とを備える。少なくとも1層の上記内部電極は、上記引出電極部に屈曲部を有する。上記積層方向に隣り合う上記引出電極部間の距離は、上記対向電極部の端部から上記屈曲部に向かって一旦狭くなり、上記屈曲部から上記外部電極側の上記引出電極部の端部に向かって再び広くなる。【選択図】図5

Description

本発明は、積層セラミックコンデンサに関する。
積層セラミックコンデンサの一例として、特許文献1には、互いに対向する第1面及び第2面を含み、複数の誘電体層の積層構造と、上記複数の誘電体層を挟んで交互に配置され、それぞれ上記第1面及び第2面に露出された第1及び第2内部電極とを含む本体と、上記第1面及び第2面をカバーして上記第1及び第2内部電極に接続した金属層と、上記金属層をカバーするセラミック層と、上記セラミック層をカバーし、上記金属層と接続してそれぞれ上記第1及び第2内部電極と電気的に連結された第1及び第2外部電極と、を含むキャパシタ部品が開示されている。
特開2018−110212号公報
特許文献1によれば、本体の表面を金属層及びセラミック層でカバーすることによって、外部からの水分の浸入が抑えられるため、耐湿信頼性が向上するとされている。
しかしながら、特許文献1に記載された構造では、金属層やセラミック層といった追加の構成要素を付加する必要があるため、生産性の低下やコストの増大が懸念される。
本発明は上記の問題を解決するためになされたものであり、追加の構成要素を付加することなく耐湿信頼性を向上することができる積層セラミックコンデンサを提供することを目的とする。
本発明の積層セラミックコンデンサは、交互に積層された複数の誘電体層及び複数の内部電極を含み、積層方向に相対する第1の主面及び第2の主面と、上記積層方向に直交する長さ方向に相対する第1の端面及び第2の端面と、上記積層方向及び上記長さ方向に直交する幅方向に相対する第1の側面及び第2の側面とを有する積層体と、上記積層体の表面に設けられ、上記内部電極と接続された外部電極と、を備える。上記内部電極は、上記誘電体層を介して他の内部電極と対向する対向電極部と、上記対向電極部から上記積層体の表面に引き出され、上記外部電極と接続される引出電極部とを備える。少なくとも1層の上記内部電極は、上記引出電極部に屈曲部を有する。上記積層方向に隣り合う上記引出電極部間の距離は、上記対向電極部の端部から上記屈曲部に向かって一旦狭くなり、上記屈曲部から上記外部電極側の上記引出電極部の端部に向かって再び広くなる。
本発明によれば、追加の構成要素を付加することなく耐湿信頼性を向上することができる積層セラミックコンデンサを提供することができる。
図1は、本発明の積層セラミックコンデンサの一例を模式的に示す斜視図である。 図2は、図1に示す積層セラミックコンデンサのII−II線断面図である。 図3は、図1に示す積層セラミックコンデンサのIII−III線断面図である。 図4(a)は、第1の内部電極の一例を模式的に示す平面図であり、図4(b)は、第2の内部電極の一例を模式的に示す平面図である。 図5は、屈曲部の一例を模式的に示す断面図である。 図6は、屈曲部の別の一例を模式的に示す断面図である。 図7(a)及び図7(b)は、内部電極パターンが形成されたセラミックグリーンシートの一例を模式的に示す平面図である。 図8(a)及び図8(b)は、内部電極パターンの周囲にセラミックペースト層が形成されたセラミックグリーンシートの一例を模式的に示す平面図である。 図9は、各寸法の測定方法を説明するための断面図である。
以下、本発明の積層セラミックコンデンサについて説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する個々の望ましい構成を2つ以上組み合わせたものもまた本発明である。
本発明の積層セラミックコンデンサの一実施形態として、3端子型の積層セラミックコンデンサを例にとって説明する。なお、本発明は、3端子型の積層セラミックコンデンサ以外の積層セラミックコンデンサにも適用することができる。例えば、2端子型の積層セラミックコンデンサ、多端子型の積層セラミックコンデンサ等が挙げられる。また、ビア電極を備える積層セラミックコンデンサ、底面電極を備える積層セラミックコンデンサ等であってもよい。
図1は、本発明の積層セラミックコンデンサの一例を模式的に示す斜視図である。図2は、図1に示す積層セラミックコンデンサのII−II線断面図である。図3は、図1に示す積層セラミックコンデンサのIII−III線断面図である。
本明細書においては、積層セラミックコンデンサ及び積層体の積層方向、長さ方向、幅方向を、図1において、それぞれT、L、Wで定める方向とする。ここで、積層方向(T方向)と長さ方向(L方向)と幅方向(W方向)とは互いに直交する。積層方向(T方向)は、複数の誘電体層14と複数の内部電極16及び18とが積み上げられていく方向である。
図1、図2及び図3に積層セラミックコンデンサ10は、3端子型の積層セラミックコンデンサである。図1、図2及び図3に示すように、積層セラミックコンデンサ10は、例えば直方体状又は略直方体状の積層体12を含む。
積層体12は、交互に積層された複数の誘電体層14と複数の内部電極16及び18とを含む。
積層体12は、積層方向(T方向)に相対する第1の主面12a及び第2の主面12bと、積層方向(T方向)に直交する長さ方向(L方向)に相対する第1の端面12c及び第2の端面12dと、積層方向(T方向)及び長さ方向(L方向)に直交する幅方向(W方向)に相対する第1の側面12e及び第2の側面12fとを有する。
本明細書においては、第1の端面12c及び第2の端面12dに直交し、かつ、積層方向(T方向)と平行な積層セラミックコンデンサ10又は積層体12の断面をLT断面という。また、第1の側面12e及び第2の側面12fに直交し、かつ、積層方向(T方向)と平行な積層セラミックコンデンサ10又は積層体12の断面をWT断面という。また、第1の端面12c、第2の端面12d、第1の側面12e及び第2の側面12fに直交し、かつ、積層方向(T方向)に直交する積層セラミックコンデンサ10又は積層体12の断面をLW断面という。したがって、図2は、積層セラミックコンデンサ10のLT断面であり、図3は、積層セラミックコンデンサ10のWT断面である。
積層体12は、角部及び稜線部に丸みが付けられていることが好ましい。角部は、積層体の3面が交わる部分であり、稜線部は、積層体の2面が交わる部分である。
図1に示す積層セラミックコンデンサ10では、積層体12の長さ方向(L方向)の寸法は、幅方向(W方向)の寸法より長い。しかし、積層体12の長さ方向の寸法は、幅方向の寸法より短くてもよいし、幅方向の寸法と同じであってもよい。
誘電体層14は、誘電体材料により形成される。誘電体材料としては、例えば、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウムカルシウム又はジルコン酸カルシウムなどの主成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層セラミックコンデンサ10の特性に応じて、例えば、Mg化合物、Mn化合物、Si化合物、Al化合物、V化合物、Ni化合物、希土類化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
内部電極に挟まれた誘電体層14の平均厚みは、0.3μm以上30μm以下であることが好ましい。
図2に示すように、誘電体層14は、外層部14aと内層部14bとを含む。外層部14aは、積層体12の第1の主面12a側に位置し、第1の主面12aと第1の主面12aに最も近い内部電極(図2では内部電極18)との間に位置する誘電体層14、及び、積層体12の第2の主面12b側に位置し、第2の主面12bと第2の主面12bに最も近い内部電極(図2では内部電極16)との間に位置する誘電体層14である。そして、両外層部14aに挟まれた領域が内層部14bである。
外層部14aの厚みは、片側5μm以上100μm以下であることが好ましい。
積層体12の長さ方向(L方向)の寸法は、0.15mm以上6.4mm以下であることが好ましい。積層体12の幅方向(W方向)の寸法は、0.15mm以上3.2mm以下であることが好ましい。積層体12の積層方向(T方向)の寸法は、0.04mm以上3.2mm以下であることが好ましい。
積層体12の第1の端面12cには、第1の外部電極の一例である第1の端面外部電極20が配置される。第1の端面外部電極20は、積層体12の第1の端面12cから延伸して第1の主面12a、第2の主面12b、第1の側面12e及び第2の側面12fの一部を覆うように配置されることが好ましい。
積層体12の第2の端面12dには、第2の外部電極の一例である第2の端面外部電極22が配置される。第2の端面外部電極22は、積層体12の第2の端面12dから延伸して第1の主面12a、第2の主面12b、第1の側面12e及び第2の側面12fの一部を覆うように配置されることが好ましい。
積層体12の第1の側面12eには、第3の外部電極の一例である第1の側面外部電極24が配置される。第1の側面外部電極24は、第1の側面12eから延伸して第1の主面12a及び第2の主面12bの一部を覆うように配置される。なお、第1の側面外部電極24は、第1の側面12eのみに配置されていてもよい。
積層体12の第2の側面12fには、第4の外部電極の一例である第2の側面外部電極26が配置される。第2の側面外部電極26は、第2の側面12fから延伸して第1の主面12a及び第2の主面12bの一部を覆うように配置される。なお、第2の側面外部電極26は、第2の側面12fのみに配置されていてもよい。
また、第1の側面外部電極24が、第1の側面12eから第1の主面12aを覆うようにして第2の側面外部電極26まで延伸し、さらに、第1の側面外部電極24が、第1の側面12eから第2の主面12bを覆うようにして第2の側面外部電極26まで延伸することで、第1の側面外部電極24と第2の側面外部電極26とが繋がった結果、積層体12を巻き回すように配置されてもよい。
図2に示すように、第1の端面外部電極20は、積層体12側から順に、積層体12の表面に配置される下地電極層28と、下地電極層28を覆うように配置されるめっき層30とを有する。同様に、第2の端面外部電極22は、積層体12側から順に、積層体12の表面に配置される下地電極層32と、下地電極層32を覆うように配置されるめっき層34とを有する。
図3に示すように、第1の側面外部電極24は、積層体12側から順に、積層体12の表面に配置される下地電極層36と、下地電極層36を覆うように配置されるめっき層38とを有する。同様に、第2の側面外部電極26は、積層体12側から順に、積層体12の表面に配置される下地電極層40と、下地電極層40を覆うように配置されるめっき層42とを有する。
下地電極層は、焼付け電極層、樹脂電極層及び薄膜電極層等から選択される少なくとも1つから成る。
焼付け電極層は、金属と、必要に応じてガラスやセラミックを含む。焼付け電極層の金属としては、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金及びAu等から選択される少なくとも1つを用いることができる。焼付け電極層のガラスとしては、例えば、B、Si、Ba、Mg、Al又はLi等を含むガラスを用いることができる。
焼付け電極層は、複数層であってもよい。
焼付け電極層は、金属及びガラスを含む導電性ペーストを、積層体に塗布して焼き付けたものである。焼付け電極層は、積層体と同時焼成してもよく、積層体を焼成した後に焼き付けてもよい。積層体と同時焼成して焼付け電極層を形成する場合、焼付け電極層は、金属及びセラミックを含むことが好ましい。セラミックは共材であることがより好ましい。
下地電極層が焼付け電極層である場合、焼付け電極層の厚みは、最も厚い部分で1μm以上100μm以下であることが好ましい。
めっき層の材料としては、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金、Au、Sn等から選択される少なくとも1つが用いられる。
めっき層は、複数層により形成されていてもよい。めっき層は、好ましくは、Niめっき層とSnめっき層との2層構造である。Niめっき層は、下地電極層が積層セラミックコンデンサを実装する際のはんだによって侵食されることを防止することができる。Snめっき層は、積層セラミックコンデンサを実装する際のはんだの濡れ性を向上させ、積層セラミックコンデンサの実装を容易にすることができる。
Niめっき層の平均厚みは、1μm以上10μm以下であることが好ましい。Snめっき層の平均厚みは、1μm以上10μm以下であることが好ましい。
図2及び図3に示すように、積層体12は、複数の第1の内部電極16及び複数の第2の内部電極18を含む。複数の第1の内部電極16及び複数の第2の内部電極18は、積層体12の積層方向(T方向)に沿って等間隔に交互に配置されるように埋設されている。
図4(a)は、第1の内部電極の一例を模式的に示す平面図であり、図4(b)は、第2の内部電極の一例を模式的に示す平面図である。
図4(a)に示すように、第1の内部電極16は、第2の内部電極18と対向する第1の対向電極部16a、第1の対向電極部16aから積層体12の第1の端面12cに引き出される第1の引出電極部16b、及び、第1の対向電極部16aから積層体12の第2の端面12dに引き出される第2の引出電極部16cを備える。第1の引出電極部16bは、積層体12の第1の端面12cに露出して第1の端面外部電極20と接続されており、第2の引出電極部16cは、積層体12の第2の端面12dに露出して第2の端面外部電極22と接続されている。
図4(b)に示すように、第2の内部電極18は、略十字形状であり、第1の内部電極16と対向する第2の対向電極部18a、第2の対向電極部18aから積層体12の第1の側面12eに引き出される第3の引出電極部18b、及び、第2の対向電極部18aから積層体12の第2の側面12fに引き出される第4の引出電極部18cを備える。第3の引出電極部18bは、積層体12の第1の側面12eに露出して第1の側面外部電極24と接続されており、第4の引出電極部18cは、積層体12の第2の側面12fに露出して第2の側面外部電極26と接続されている。
第1の内部電極16と第2の内部電極18とが、誘電体セラミック材料からなる誘電体層14を介して対向することにより静電容量が形成される。これにより、積層セラミックコンデンサ10は、コンデンサとして機能する。
これらの内部電極は、適宜の導電性材料により構成することができる。内部電極は、例えば、Ni、Cu、Ag、Pd、Auなどの金属や、これらの金属の1種を含む例えばAg−Pd合金などの合金を含有している。内部電極は、さらに誘電体層14に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。
内部電極の合計の積層枚数は、5枚以上2000枚以下であることが好ましい。
内部電極の平均厚みは、0.3μm以上30μm以下であることが好ましい。
内部電極が誘電体層を覆っている割合は、50%以上であることが好ましく、80%以上であることがより好ましく、90%以上であることがさらに好ましい。
図3、図4(a)及び図4(b)に示すように、積層体12は、第1の対向電極部16a及び第2の対向電極部18aの幅方向(W方向)の一端と第1の側面12eとの間、並びに、第1の対向電極部16a及び第2の対向電極部18aの幅方向(W方向)の他端と第2の側面12fとの間に形成される積層体12の側部(以下、「Wギャップ」ともいう。)14cを含む。さらに、図2及び図4(b)に示すように、積層体12は、第1の対向電極部16a及び第2の対向電極部18aの長さ方向(L方向)の一端と第1の端面12cとの間、並びに、第1の対向電極部16a及び第2の対向電極部18aの長さ方向(L方向)の他端と第2の端面12dとの間に形成される積層体12の端部(以下、「Lギャップ」ともいう。)14dを含む。
Wギャップ14cの幅方向(W方向)の平均長さは、10μm以上であることが好ましい。
Lギャップ14dの長さ方向(L方向)の平均長さは、10μm以上であることが好ましい。
積層セラミックコンデンサ10においては、少なくとも1層の内部電極が、引出電極部に屈曲部を有する。図2では、第1の内部電極16が引出電極部に屈曲部を有する例を示し、図3では、第2の内部電極18が引出電極部に屈曲部を有する例を示している。
以下においては、第1の内部電極16の第1の引出電極部16bが屈曲部を有する場合を例に挙げて説明するが、第1の内部電極16の第2の引出電極部16c、第2の内部電極18の第3の引出電極部18b、及び、第2の内部電極18の第4の引出電極部18cが屈曲部を有する場合も同様である。
なお、第2の内部電極18の第3の引出電極部18b、及び、第2の内部電極18の第4の引出電極部18cが屈曲部を有する場合には、長さ方向(L方向)を幅方向(W方向)に読み替えればよい。
図5は、屈曲部の一例を模式的に示す断面図である。
図5では、積層体12の積層方向(T方向)中央部に向かって、第1の内部電極16の第1の引出電極部16bが屈曲している。積層体12の積層方向(T方向)中央部に位置する第1の内部電極16の第1の引出電極部16bは、積層方向(T方向)の上方又は下方に向かって屈曲していてもよい。
図6は、屈曲部の別の一例を模式的に示す断面図である。
図6では、積層体12の積層方向(T方向)の下方に向かって、第1の内部電極16の第1の引出電極部16bが屈曲している。積層体12の積層方向(T方向)の最下部に位置する第1の内部電極16の第1の引出電極部16bは、積層方向(T方向)の下方に向かって屈曲していてもよい。
また、図示はしないが、積層体12の積層方向(T方向)の上方に向かって、第1の内部電極16の第1の引出電極部16bが屈曲していてもよい。この場合、積層体12の積層方向(T方向)の最上部に位置する第1の内部電極16の第1の引出電極部16bは、積層方向(T方向)の上方に向かって屈曲していてもよい。
以上のように、少なくとも1層の内部電極が、引出電極部に屈曲部を有する。引出電極部の屈曲部は、積層方向に屈曲しており、屈曲点(図5及び図6中、Xで示す点)を有する。屈曲点は、引出電極部の屈曲部において、積層方向に最も屈曲した位置である。これにより、積層方向に隣り合う引出電極部間の距離(図5及び図6中、Dで示す長さ)は、対向電極部の端部(図5及び図6中、Aで示す箇所)から屈曲部に向かって一旦狭くなり、屈曲部から外部電極側の引出電極部の端部(図5及び図6中、Bで示す箇所)に向かって再び広くなる。
内部電極の引出電極部に屈曲部を設けることにより、外部からの水分が有効部に浸入するまでの距離が長くなる。その結果、外部からの水分が有効部まで到達しづらくなるため、耐湿信頼性の劣化を抑制することができる。
積層されている内部電極のうち、10%以上の内部電極が引出電極部に屈曲部を有することが好ましく、40%以上の内部電極が引出電極部に屈曲部を有することがより好ましく、70%以上の内部電極が引出電極部に屈曲部を有することがさらに好ましい。特に、100%の内部電極、すなわち、積層されている全ての内部電極が引出電極部に屈曲部を有することが好ましい。
図2及び図3に示すように、第1の内部電極16の第1の引出電極部16b、第1の内部電極16の第2の引出電極部16c、第2の内部電極18の第3の引出電極部18b、及び、第2の内部電極18の第4の引出電極部18cの全てが屈曲部を有することが好ましいが、屈曲部を有しない引出電極部が存在してもよい。
図2では、長さ方向(L方向)における屈曲部の屈曲点の位置は、屈曲部を有する全ての内部電極で同じであるが、内部電極ごとに異なっていてもよい。同様に、図3では、幅方向(W方向)における屈曲部の屈曲点の位置は、屈曲部を有する全ての内部電極で同じであるが、内部電極ごとに異なっていてもよい。
図5及び図6に示すように、積層方向(T方向)に隣り合う引出電極部間の距離のうち、対向電極部の端部Aから屈曲部までの間における最小距離をDmin、屈曲部から外部電極側の引出電極部の端部Bまでの間における最大距離をDmaxとしたとき、Dmax/Dminの値は、1.3以上であることが好ましい。上限値は特に限定されないが、Dmax/Dminの値は3以下であることが好ましい。
max/Dminの値を1.3以上にすることにより、外部からの水分が有効部まで到達しづらくなるため、耐湿信頼性の劣化をさらに抑制することができる。
なお、Dmax/Dminの値は、同層間の距離で比較する。
また、上述のとおり、屈曲部の屈曲点Xの位置は、内部電極ごとに異なっていてもよい。そのため、Dminの位置は、屈曲点Xの位置と同じであるとは限らない。
長さ方向(L方向)又は幅方向(W方向)において、外部電極側の引出電極部の端部Bから屈曲部の屈曲点Xまでの距離(図5及び図6中、Lで示す長さ)は、5μm以上であることが好ましい。上限値は特に限定されないが、外部電極側の引出電極部の端部Bから屈曲部の屈曲点Xまでの距離は、100μm以下であることが好ましい。
長さ方向(L方向)又は幅方向(W方向)において、対向電極部の端部Aから屈曲部の屈曲点Xまでの距離(図5及び図6中、Lで示す長さ)は、5μm以上であることが好ましい。上限値は特に限定されないが、対向電極部の端部Aから屈曲部の屈曲点Xまでの距離は、100μm以下であることが好ましい。
なお、Lの長さは、隣接する内部電極間で測定する。
及びLの合計長さに対するLの長さの割合は、5%以上95%以下であることが好ましく、L及びLの合計長さに対するLの長さの割合は、5%以上95%以下であることが好ましい。
なお、積層方向に隣り合う引出電極部間には、該引出電極部と同じ外部電極に接続され、容量形成に実質的に寄与しないダミー電極、及び、外部電極に接続されない浮き電極は存在しないことが好ましい。
積層セラミックコンデンサ10の長さ方向(L方向)の寸法は、0.2mm以上6.9mm以下であることが好ましい。積層セラミックコンデンサ10の幅方向(W方向)の寸法は、0.2mm以上3.7mm以下であることが好ましい。積層セラミックコンデンサ10の積層方向(T方向)の寸法は、0.05mm以上3.7mm以下であることが好ましい。
以下、本発明の積層セラミックコンデンサの製造方法の一実施形態について説明する。
本発明の積層セラミックコンデンサの製造方法は、好ましくは、
セラミックグリーンシート上に内部電極パターンを形成する工程と、
前記内部電極パターンの周囲の前記セラミックグリーンシート上に、前記内部電極パターンの周縁部に重ならないようにセラミックペーストを付与して、前記内部電極パターンの厚みによる段差を低減するためのセラミックペースト層を形成する工程と、
前記内部電極パターン及び前記セラミックペースト層が形成された前記セラミックグリーンシートを積層する工程とを備える。
以下においては、図1に示す積層セラミックコンデンサ10を量産する場合を例にして説明する。
まず、誘電体層14を形成するためのセラミックグリーンシートが準備される。別途、第1の内部電極16及び第2の内部電極18を形成するための内部電極用導電性ペースト、並びに、第1の端面外部電極20、第2の端面外部電極22、第1の側面外部電極24及び第2の側面外部電極26を形成するための外部電極用導電性ペーストが準備される。なお、セラミックグリーンシート、内部電極用導電性ペースト及び外部電極用導電性ペーストには、有機バインダ及び溶剤が含まれ、公知の有機バインダや有機溶剤を用いることができる。
セラミックグリーンシート上に、例えば、所定のパターンで内部電極用導電性ペーストを付与して、内部電極パターンが形成される。このとき、印刷された内部電極用導電性ペーストの厚みにより段差が形成される。なお、内部電極用導電性ペーストは、スクリーン印刷法などの公知の方法により印刷することができる。
図7(a)及び図7(b)は、内部電極パターンが形成されたセラミックグリーンシートの一例を模式的に示す平面図である。
図7(a)に示すセラミックグリーンシート111上には、第1の内部電極16となる内部電極パターン121が形成されており、図7(b)に示すセラミックグリーンシート112上には、第2の内部電極18となる内部電極パターン122が形成されている。
図7(a)及び図7(b)では、セラミックグリーンシート111及び112は積層セラミックコンデンサ10ごとに切り分けられていない。図7(a)及び図7(b)には、積層セラミックコンデンサ10ごとに切り分ける際の切断線x及びyが示されている。切断線xは長さ方向(L方向)に平行であり、切断線yは幅方向(W方向)に平行である。
内部電極パターン121では、複数の第1の内部電極16が長さ方向(L方向)で連結されたものが、幅方向(W方向)に沿って並んでいる。一方、内部電極パターン122では、複数の第2の内部電極18が幅方向(W方向)で連結されたものが、長さ方向(L方向)に沿って並んでいる。
次に、内部電極パターンの周囲のセラミックグリーンシート上に、内部電極パターンの周縁部に重ならないようにセラミックペーストを付与して、内部電極パターンの厚みによる段差を低減するためのセラミックペースト層が形成される。なお、セラミックペーストは、スクリーン印刷法などの公知の方法により印刷することができる。
図8(a)及び図8(b)は、内部電極パターンの周囲にセラミックペースト層が形成されたセラミックグリーンシートの一例を模式的に示す平面図である。
図8(a)に示すセラミックグリーンシート111上には、内部電極パターン121の周囲にセラミックペースト層123が形成されており、図8(b)に示すセラミックグリーンシート112上には、内部電極パターン122の周囲にセラミックペースト層123が形成されている。
図8(a)及び図8(b)に示すように、段差を低減するためのセラミックペースト層123は、内部電極パターン121又は122の周縁部に重ならないように形成される。言い換えると、段差を低減するためのセラミックペースト層123は、内部電極パターン121又は122から隙間を空けて形成される。これにより、セラミックグリーンシート111及び112を積層した際に、内部電極の引出電極部に屈曲部が形成される。
セラミックペースト層と内部電極パターンとの隙間を変更したり、セラミックペースト層の厚みと内部電極パターンの厚みとの比率を変更したりすることにより、内部電極の引出電極部に形成される屈曲部の形状を調整することができる。
なお、内部電極パターンを形成する工程とセラミックペースト層を形成する工程の順序は特に限定されず、セラミックペースト層を形成した後に、内部電極パターンを形成してもよい。
続いて、内部電極パターン及びセラミックペースト層が形成されていない外層用セラミックグリーンシートが所定枚数積層され、その上に、内部電極パターン及びセラミックペースト層が形成されたセラミックグリーンシートが順次積層され、その上に、外層用セラミックグリーンシートが所定枚数積層され、マザー積層体が作製される。必要に応じて、マザー積層体は、静水圧プレスなどの手段により積層方向に圧着させてもよい。
その後、マザー積層体が切断線x及びyに沿って切断され、未焼成の積層体12が切り出される。このとき、バレル研磨などにより積層体の角部や稜線部に丸みをつけてもよい。
未焼成の積層体12が焼成される。その結果、内部に第1の内部電極16及び第2の内部電極18が配設された積層体12が作製される。焼成温度は、用いたセラミック材料や導電性材料に応じて適宜設定することができ、例えば、900℃以上1300℃以下程度である。セラミックグリーンシートと内部電極用導電性ペーストとセラミックペーストとは、同時に焼成される。
得られた積層体12の第1の端面12cに導電性ペーストが塗布・焼き付けられて、第1の端面外部電極20の下地電極層28が形成され、第2の端面12dに導電性ペーストが塗布・焼き付けられて、第2の端面外部電極22の下地電極層32が形成される。また、積層体12の第1の側面12eに導電性ペーストが塗布・焼き付けられて、第1の側面外部電極24の下地電極層36が形成され、第2の側面12fに導電性ペーストが塗布・焼き付けられて、第2の側面外部電極26の下地電極層40が形成される。焼き付け温度は、700℃以上900℃以下であることが好ましい。
第1の端面外部電極20の下地電極層28の表面にめっき層30が形成され、第2の端面外部電極22の下地電極層32の表面にめっき層34が形成される。また、第1の側面外部電極24の下地電極層36の表面にめっき層38が形成され、第2の側面外部電極26の下地電極層40の表面にめっき層42が形成される。
上述のようにして、図1に示す積層セラミックコンデンサ10が製造される。
以下、本発明の積層セラミックコンデンサをより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。
以下の実施例では、3端子型のコンデンサが用いられているが、例えば、2端子型のコンデンサであってもよい。
本実施例で用いられた積層セラミックコンデンサは、図4(a)に示すような第1の内部電極16と図4(b)に示すような第2の内部電極18とが交互に積層され、各内部電極の引出電極部が積層体の表面に形成された外部電極に接続された構造を有している。なお、積層セラミックコンデンサの寸法は、長さ1.0mm、幅0.5mm、厚み0.5mmである。
上記積層セラミックコンデンサは、上述した方法により製造されたものである。
まず、チタン酸バリウムを主成分とするセラミックグリーンシートと、内部電極用導電性ペーストと、チタン酸バリウムを主成分とするセラミックペーストとを準備した。
ドクターブレード法によりシート成形した厚み0.9μmのセラミックグリーンシート上に、スクリーン印刷法によりNi導電性ペーストを印刷して、マトリックス状に内部電極パターンを形成した。本実施例では、厚みが0.9μmの内部電極パターンを形成した。
実施例1〜6では、内部電極パターンの周囲のセラミックグリーンシート上に、内部電極パターンの周縁部に重ならないようにセラミックペーストを付与して、内部電極パターンの厚みによる段差を低減するためのセラミックペースト層を形成した。
この際、セラミックペーストの平均厚みを内部電極パターン厚みの0.2〜2倍の範囲で変化させた。
また、内部電極パターンの周縁部とセラミックペーストとの隙間を5〜30μmの範囲で変化させた。さらに、焼成後のLギャップ及びWギャップの平均長さを7〜50μmの範囲で変化させた。
別途、比較例1として、セラミックペーストを塗布しなかったものを準備した。
なお、同一の実施例及び比較例では、LギャップとWギャップは同じ寸法とした。
内部電極パターン及びセラミックペースト層が形成されたセラミックグリーンシートを所定枚数(本実施例では500層)積み重ね、さらに、上下両主面側に内部電極パターン及びセラミックペースト層が形成されていない外層用セラミックグリーンシートを所定枚数積層し、ラバーを用いて圧着することにより、マザー積層体を作製した。
得られたマザー積層体を所定の位置で切断することにより、未焼成の積層体に分割した。その後、未焼成の積層体を焼成し、得られた焼結体に外部電極を形成することにより、積層セラミックコンデンサを作製した。
外部電極の形成は、ガラス入りCuペーストを塗布・焼付け後、Niめっき及びSnめっきを施した。
実施例1〜6の積層セラミックコンデンサのLT断面及びWT断面を観察したところ、内部電極の引出電極部には、積層方向に隣り合う引出電極部間の距離が、対向電極部の端部から外部電極側の引出電極部の端部に向かって一旦狭くなり、再び広くなる屈曲部が確認できた。一方、比較例1の積層セラミックコンデンサのLT断面及びWT断面を観察したところ、内部電極の引出電極部には、積層方向に隣り合う引出電極部間の距離が、対向電極部の端部から外部電極側の引出電極部の端部に向かって一旦狭くなり、再び広くなる屈曲部は確認できなかった。
実施例1〜6の積層セラミックコンデンサについて、対向電極部の端部から屈曲部までの間における最小距離Dmin、屈曲部から外部電極側の引出電極部の端部までの間における最大距離Dmax、外部電極側の引出電極部の端部から屈曲部の屈曲点までの距離L、及び、対向電極部の端部から屈曲部の屈曲点までの距離Lを測定した。結果を表1に示す。
図9は、各寸法の測定方法を説明するための断面図である。
図9では、内部電極の積層されている領域を3等分した上部U、中部M、下部Dを示している。なお、図9は、各領域を説明するための模式図であり、実際には、より多くの内部電極が各領域に存在する。
(Dmin及びDmaxの測定方法)
各実施例につき、積層セラミックコンデンサを3チップ準備する。
第1及び第2の引出電極部は、W方向1/2のLT断面にて測定する。
第3及び第4の引出電極部は、L方向1/2のWT断面にて測定する。
各断面は、電界放出型走査型電子顕微鏡(FE−SEM)を用いて観察する。
図9に示すように、内部電極の積層されている領域を上部U、中部M、下部Dに3等分し、各部のT方向中央付近において5箇所ずつ各種寸法を測定し、平均値を求める。
結果として、3チップ×引出電極部4箇所×上部U・中部M・下部D3領域×5箇所=180箇所測定し、平均値を求める。
(L及びLの測定方法)
各実施例につき、積層セラミックコンデンサを3チップ準備する。
第1及び第2の引出電極部は、W方向1/2のLT断面にて測定する。
第3及び第4の引出電極部は、L方向1/2のWT断面にて測定する。
各断面は、電界放出型走査型電子顕微鏡(FE−SEM)を用いて観察する。
内部電極の積層されている領域において、上部Uの最外層側引出電極部5本、下部Dの最外層側引出電極部5本、中部Mの引出電極部5本について各種寸法を測定し、最小値を求める。
結果として、3チップ×引出電極部4箇所×上部U・中部M・下部D3領域×5箇所=180箇所測定し、最小値を求める。
実施例1〜6及び比較例1の積層セラミックコンデンサについて、耐湿信頼性及び高温信頼性を評価した。結果を表1に示す。
(耐湿信頼性)
温度40℃、湿度90%RH、印加電圧4V、試料数10個の条件で、250時間経過後の絶縁抵抗IR(Ω)を測定した。logIR≦6となるチップをNG(不良)としてカウントした。
(高温信頼性)
温度85℃、印加電圧4V、試料数10個の条件で、250時間経過後の絶縁抵抗IR(Ω)を測定した。logIR≦6となるチップをNG(不良)としてカウントした。
Figure 2020077815
表1より、内部電極の引出電極部に屈曲部が設けられている実施例1〜6では、屈曲部が設けられていない比較例1と比べて、耐湿信頼性の劣化が低減されている。特に、Dmax/Dminの値が1.3以上である場合、耐湿信頼性の劣化が認められない。
以上の結果から、内部電極の引出電極部に屈曲部を設けることにより、耐湿信頼性の劣化を抑制できることが確認された。
比較例1では、水分が引出電極部から浸入し、有効部まで到達することにより、絶縁抵抗IRが劣化したと推定される。一方、実施例1〜6では、屈曲部によって有効部までの距離が長くなることにより、水分が有効部まで到達しづらくなったと推定される。
また、引出電極部におけるセラミック部分と電極部分の境界、及び、電極部分の微細なポアが減少することにより、水分が浸入しづらくなったことも関係していると考えられる。
実施例4及び6の比較から、外部電極側の引出電極部の端部から屈曲部の屈曲点までの距離Lが5μm以上である場合、耐湿信頼性の劣化がさらに抑制されている。
これは、セラミック部分と電極部分の境界、及び、電極部分の微細なポアが減少した空間の距離を確保することにより、水分が浸入しづらくなったことが関係していると考えられる。
実施例5及び6の比較から、対向電極部の端部から屈曲部の屈曲点までの距離Lが5μm以上である場合、高温信頼性の劣化が抑えられている。
これは、対向電極部の端部から屈曲部の屈曲点までの距離を確保することにより、有効部の厚みの低下が抑制されるためと推定される。
10 積層セラミックコンデンサ
12 積層体
12a 第1の主面
12b 第2の主面
12c 第1の端面
12d 第2の端面
12e 第1の側面
12f 第2の側面
14 誘電体層
14a 外層部
14b 内層部
14c 側部(Wギャップ)
14d 端部(Lギャップ)
16 第1の内部電極
16a 第1の対向電極部
16b 第1の引出電極部
16c 第2の引出電極部
18 第2の内部電極
18a 第2の対向電極部
18b 第3の引出電極部
18c 第4の引出電極部
20 第1の端面外部電極
22 第2の端面外部電極
24 第1の側面外部電極
26 第2の側面外部電極
28,32,36,40 下地電極層
30,34,38,42 めっき層
111,112 セラミックグリーンシート
121,122 内部電極パターン
123 セラミックペースト層
A 対向電極部の端部
B 外部電極側の引出電極部の端部
D 積層方向に隣り合う引出電極部間の距離
max 屈曲部から外部電極側の引出電極部の端部までの間における最大距離
min 対向電極部の端部から屈曲部までの間における最小距離
外部電極側の引出電極部の端部から屈曲部の屈曲点までの距離
対向電極部の端部から屈曲部の屈曲点までの距離
X 屈曲点

Claims (4)

  1. 交互に積層された複数の誘電体層及び複数の内部電極を含み、積層方向に相対する第1の主面及び第2の主面と、前記積層方向に直交する長さ方向に相対する第1の端面及び第2の端面と、前記積層方向及び前記長さ方向に直交する幅方向に相対する第1の側面及び第2の側面とを有する積層体と、
    前記積層体の表面に設けられ、前記内部電極と接続された外部電極と、を備える積層セラミックコンデンサであって、
    前記内部電極は、前記誘電体層を介して他の内部電極と対向する対向電極部と、前記対向電極部から前記積層体の表面に引き出され、前記外部電極と接続される引出電極部とを備え、
    少なくとも1層の前記内部電極は、前記引出電極部に屈曲部を有し、
    前記積層方向に隣り合う前記引出電極部間の距離は、前記対向電極部の端部から前記屈曲部に向かって一旦狭くなり、前記屈曲部から前記外部電極側の前記引出電極部の端部に向かって再び広くなる、積層セラミックコンデンサ。
  2. 前記積層方向に隣り合う前記引出電極部間の距離のうち、前記対向電極部の端部から前記屈曲部までの間における最小距離をDmin、前記屈曲部から前記外部電極側の前記引出電極部の端部までの間における最大距離をDmaxとしたとき、Dmax/Dminの値が1.3以上である、請求項1に記載の積層セラミックコンデンサ。
  3. 前記長さ方向又は前記幅方向において、前記外部電極側の前記引出電極部の端部から前記屈曲部の屈曲点までの距離が5μm以上である、請求項1又は2に記載の積層セラミックコンデンサ。
  4. 前記長さ方向又は前記幅方向において、前記対向電極部の端部から前記屈曲部の屈曲点までの距離が5μm以上である、請求項1〜3のいずれか1項に記載の積層セラミックコンデンサ。
JP2018211562A 2018-11-09 2018-11-09 積層セラミックコンデンサ Pending JP2020077815A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018211562A JP2020077815A (ja) 2018-11-09 2018-11-09 積層セラミックコンデンサ
US16/676,525 US10957487B2 (en) 2018-11-09 2019-11-07 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018211562A JP2020077815A (ja) 2018-11-09 2018-11-09 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2020077815A true JP2020077815A (ja) 2020-05-21

Family

ID=70550291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018211562A Pending JP2020077815A (ja) 2018-11-09 2018-11-09 積層セラミックコンデンサ

Country Status (2)

Country Link
US (1) US10957487B2 (ja)
JP (1) JP2020077815A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024014093A1 (ja) * 2022-07-12 2024-01-18 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
US11955282B2 (en) 2021-10-15 2024-04-09 Samsung Electro-Mechanics Co., Ltd. Capacitor component

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7231340B2 (ja) * 2018-06-05 2023-03-01 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP2021040100A (ja) * 2019-09-05 2021-03-11 株式会社村田製作所 積層セラミックコンデンサ
JP2022181894A (ja) * 2021-05-27 2022-12-08 Tdk株式会社 積層コンデンサ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3466524B2 (ja) 1999-11-30 2003-11-10 京セラ株式会社 積層型電子部品およびその製法
JP2004111489A (ja) 2002-09-13 2004-04-08 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP3747940B2 (ja) * 2004-06-03 2006-02-22 株式会社村田製作所 積層コンデンサおよびその製造方法
JP5672162B2 (ja) * 2010-07-21 2015-02-18 株式会社村田製作所 電子部品
JP2013021298A (ja) * 2011-06-15 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
KR102029469B1 (ko) * 2012-02-17 2019-10-07 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
JP2015111650A (ja) 2013-10-30 2015-06-18 株式会社村田製作所 積層セラミック電子部品及びマザーのセラミック積層体
JP6449547B2 (ja) * 2014-02-21 2019-01-09 京セラ株式会社 コンデンサ
KR101659209B1 (ko) * 2015-02-10 2016-09-22 삼성전기주식회사 적층 세라믹 전자부품 및 이를 구비한 기판
JP6266583B2 (ja) * 2015-12-07 2018-01-24 太陽誘電株式会社 積層セラミックコンデンサ
KR102059441B1 (ko) 2017-01-02 2019-12-27 삼성전기주식회사 커패시터 부품
KR102109637B1 (ko) * 2018-08-21 2020-05-12 삼성전기주식회사 적층형 커패시터
JP7338961B2 (ja) * 2018-11-08 2023-09-05 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20190121217A (ko) * 2018-11-13 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955282B2 (en) 2021-10-15 2024-04-09 Samsung Electro-Mechanics Co., Ltd. Capacitor component
WO2024014093A1 (ja) * 2022-07-12 2024-01-18 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造

Also Published As

Publication number Publication date
US20200152385A1 (en) 2020-05-14
US10957487B2 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
KR101823246B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
JP2020077815A (ja) 積層セラミックコンデンサ
JP5825322B2 (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
US7859823B2 (en) Multi-layered ceramic electronic component
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102004773B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
JP7081543B2 (ja) 積層セラミックコンデンサ
JP7226896B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR102412702B1 (ko) 적층 세라믹 콘덴서, 및 적층 세라믹 콘덴서의 제조 방법
JP7092053B2 (ja) 積層セラミックコンデンサ
JP2018063969A (ja) 積層セラミックコンデンサ
JP7363654B2 (ja) 積層セラミック電子部品
JP2019212746A (ja) セラミック電子部品およびその製造方法
JP2020053577A (ja) 電子部品
JP2021061302A (ja) 積層セラミックコンデンサ
JP2021114512A (ja) 積層セラミックコンデンサ
JP2018022832A (ja) 電子部品
JP2019192862A (ja) 積層セラミックコンデンサおよびその製造方法
JP7283357B2 (ja) 積層セラミックコンデンサ
KR101973442B1 (ko) 적층 세라믹 커패시터 및 그의 제조 방법
KR102002388B1 (ko) 전자부품
JP2014078674A (ja) 積層セラミック電子部品及びその製造方法
JP2018022831A (ja) 実装基板
JP7493322B2 (ja) 積層セラミックコンデンサ
JP2019106443A (ja) 積層セラミックコンデンサおよびその製造方法