JP7338961B2 - セラミック電子部品およびその製造方法 - Google Patents

セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP7338961B2
JP7338961B2 JP2018210929A JP2018210929A JP7338961B2 JP 7338961 B2 JP7338961 B2 JP 7338961B2 JP 2018210929 A JP2018210929 A JP 2018210929A JP 2018210929 A JP2018210929 A JP 2018210929A JP 7338961 B2 JP7338961 B2 JP 7338961B2
Authority
JP
Japan
Prior art keywords
internal electrode
notch
ceramic electronic
electronic component
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018210929A
Other languages
English (en)
Other versions
JP2020077798A (ja
Inventor
祐二 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018210929A priority Critical patent/JP7338961B2/ja
Priority to US16/664,484 priority patent/US11075034B2/en
Publication of JP2020077798A publication Critical patent/JP2020077798A/ja
Application granted granted Critical
Publication of JP7338961B2 publication Critical patent/JP7338961B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、セラミック電子部品およびその製造方法に関する。
積層セラミックコンデンサなどのセラミック電子部品においては、内部電極層と外部電極とのコンタクト不良が特性に大きい影響を及ぼす。そこで、内部電極層と外部電極とのコンタクト不良を抑制する技術が開示されている(例えば、特許文献1,2参照)。
特開平6-140277号公報 特開2006-332601号公報
小型大容量部品の開発において、誘電体層と共に内部電極層の薄層化も進められている。内部電極層の薄層化に伴い、焼成工程で生じる内部電極層の収縮は、面内方向に集中する傾向にある。そのため、上記技術では、内部電極層と外部電極とのコンタクト不良を抑制できないおそれがある。
特に、内部電極層と外部電極とを同時焼成する工法において、内部電極層の寸法変化率増大は、内部電極層と外部電極とのコンタクト不良に大きい影響を及ぼす。そのため、電極の薄層化に伴い、面内方向に集中する収縮応力を抑制することが望まれる。
本発明は、上記課題に鑑みなされたものであり、内部電極層における収縮応力を抑制することができるセラミック電子部品およびその製造方法を提供することを目的とする。
本発明に係るセラミック電子部品は、セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、前記2端面に形成された1対の外部電極と、を備え、前記複数の誘電体層のうち第1誘電体層は、積層方向の一方側に凹んだ第1凹部を有し、前記第1誘電体層に隣接する前記積層方向の他方側の第1内部電極層は、平面視した際に前記第1誘電体層が有する前記第1凹部と同じ領域に第2凹部を有し、前記第1凹部をまたぐとともに前記第2凹部に第1切欠きを有し、前記第1誘電体層に隣接する前記積層方向の一方側の第2内部電極層の周辺領域に設けられた逆パターン層、又は前記第2内部電極層及び前記逆パターン層の両方にまたがる領域は、平面視した際に前記第1誘電体層が有する前記第1凹部と同じ領域に第3凹部を有し、前記第3凹部に第2切欠きを有し、前記2端面が対向する方向及び複数の前記内部電極層の積層方向と直交する第1方向における前記第2切欠きの長さは、前記第2内部電極層の前記第1方向の幅の一部であることを特徴とする。
上記セラミック電子部品において、前記第1内部電極層は、前記1対の外部電極のうち第1外部電極に接続されており、前記第2切欠きは、前記1対の外部電極間の半分の位置よりも前記第1外部電極側に位置していてもよい。
上記セラミック電子部品において、前記第1凹部は、前記第1誘電体層に隣接する前記積層方向の一方側の層において、第2内部電極層の前記第1外部電極側端に位置していてもよい。
本発明に係るセラミック電子部品の製造方法は、主成分セラミック粒子を含むグリーンシート上に、金属導電ペーストの第1パターンを配置する第1工程と、前記グリーンシート上において前記金属導電ペーストの周辺領域に、主成分セラミック粒子を含む第2パターンを配置する第2工程と、前記第2工程によって得られた積層単位を、前記第1パターンの配置位置が交互にずれるように複数積層してセラミック積層体を得て、前記第1パターンを前記セラミック積層体の2端面に交互に露出させる第3工程と、前記第3工程で得られたセラミック積層体を焼成する第4工程と、を含み、焼成前の前記セラミック積層体において、複数の前記積層単位のうち第1積層単位は、前記第1積層単位の次に積層される第2積層単位側の表面に、前記第2積層単位の前記金属導電ペーストの領域の少なくともいずれかの位置に第1凹部を有し、前記第2積層単位が平面視した際に前記第1積層単位が有する前記第1凹部と同じ領域に第2凹部を有し、焼成後の前記第1積層単位の前記第2パターン、又は焼成後の前記第1積層単位の前記金属導電ペースト及び前記第2パターンの両方にまたがる領域に設けられた前記第1凹部に第1切欠きを有し、焼成後の前記第2積層単位の金属導電ペーストの前記第2凹部に第2切欠きを有し、前記2端面が対向する方向及び複数の前記積層単位の積層方向と直交する第1方向における前記第1切欠きの長さは、前記第2積層単位の前記金属導電ペーストの前記第1方向の幅の一部であることを特徴とする。
上記セラミック電子部品の製造方法において、前記第1凹部は、前記セラミック積層体の前記2端面間の半分よりも、前記第1積層単位の前記第1パターンが露出しない端面側に位置していてもよい。
上記セラミック電子部品の製造方法において、前記第1凹部は、前記第1積層単位の前記第1パターンが露出しない端面側の端と前記第2パターンとの境界に位置していてもよい。
上記セラミック電子部品の製造方法において、前記第4工程の前に前記セラミック積層体の前記2端面に金属ペーストを塗布し、その後に前記第4工程を行ってもよい。
上記セラミック電子部品において、前記2端面が対向する方向における前記第2切欠きの長さは、前記2端面が対向する方向における前記第1切欠きの長さよりも大きくてもよい。
上記セラミック電子部品において、前記2端面が対向する方向及び前記複数の内部電極層の積層方向と直交する第1方向における前記第1切欠きの長さは、前記第1内部電極層の前記第1方向の幅の半分以上3/4以下であってもよい。
上記セラミック電子部品において、2以上の前記第1内部電極層に前記第1切欠きが形成されていてもよい。
上記セラミック電子部品において、全ての前記第1内部電極層に前記第1切欠きが形成されていてもよい。
上記セラミック電子部品において、前記第1内部電極層及び前記第2内部電極層の両方に前記第1切欠きが形成されていてもよい。
上記セラミック電子部品の製造方法において、前記2端面が対向する方向における前記第1切欠きの長さは、前記2端面が対向する方向における前記第2切欠きの長さよりも大きくてもよい。
上記セラミック電子部品の製造方法において、前記2端面が対向する方向及び複数の前記積層単位の積層方向と直交する第1方向における前記第2切欠きの長さは、前記第2積層単位の前記金属導電ペーストの前記第1方向の幅の半分以上3/4以下であってもよい。
上記セラミック電子部品の製造方法において、2以上の焼成後の前記第2積層単位に前記第2切欠きが形成されていてもよい。
上記セラミック電子部品の製造方法において、全ての焼成後の前記第2積層単位に前記第2切欠きが形成されていてもよい。
上記セラミック電子部品の製造方法において、焼成後の前記第1積層単位及び前記第2積層単位の両方に前記第2切欠きが形成されていてもよい。
本発明によれば、内部電極層における収縮応力を抑制することができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA-A線断面図である。 図1のB-B線断面図である。 (a)はサイドマージン領域の断面の拡大図であり、(b)はエンドマージン領域の断面の拡大図である。 内部電極層の収縮応力を説明する図である。 (a)は内部電極層および逆パターン層を積層方向から見た平面図であり、(b)は(a)の内部電極層よりも1層下の内部電極層と、その周囲の逆パターン層の平面図であり、(c)は(a)のC-C線断面図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 (a)および(b)は積層単位の製造工程を例示する図である。 (a)は積層時の積層構造を例示する図であり、(b)は圧着時の積層構造を例示する図であり、(c)は焼成後の積層構造を例示する図である。 (a)および(b)は寸法変化率を説明するための図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
まず、積層セラミックコンデンサの概要について説明する。図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA-A線断面図である。図3は、図1のB-B線断面図である。図1~図3で例示するように、積層セラミックコンデンサ100は、直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。なお、図1において、X軸方向(第1方向)は、積層チップ10の長さ方向であって、積層チップ10の2端面が対向する方向であり、外部電極20aと外部電極20bとが対向する方向である。Y軸方向(第2方向)は、内部電極層12の幅方向である。Z軸方向は、積層方向である。X軸方向と、Y軸方向と、Z軸方向とは、互いに直交している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、卑金属材料を含む内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、誘電体層11と内部電極層12との積層体において、積層方向の最外層には内部電極層12が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.25mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金),Pd(パラジウム),Ag(銀),Au(金)などの貴金属やこれらを含む合金を用いてもよい。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3-αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x-yCaSrTi1-zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。
図2で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該領域を、容量領域14と称する。すなわち、容量領域14は、異なる外部電極に接続された2つの隣接する内部電極層12が対向する領域である。
外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域を、エンドマージン領域15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン領域15である。すなわち、エンドマージン領域15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。エンドマージン領域15は、容量を生じない領域である。
図3で例示するように、積層チップ10において、積層チップ10の2側面から内部電極層12に至るまでの領域をサイドマージン領域16と称する。すなわち、サイドマージン領域16は、上記積層構造において積層された複数の内部電極層12が2側面側に延びた端部を覆うように設けられた領域である。
図4(a)は、サイドマージン領域16の断面の拡大図である。サイドマージン領域16は、誘電体層11と逆パターン層17とが、容量領域14における誘電体層11と内部電極層12との積層方向において交互に積層された構造を有する。容量領域14の各誘電体層11とサイドマージン領域16の各誘電体層11とは、互いに連続する層である。この構成によれば、容量領域14とサイドマージン領域16との段差が抑制される。
図4(b)は、エンドマージン領域15の断面の拡大図である。サイドマージン領域16との比較において、エンドマージン領域15では、積層される複数の内部電極層12のうち、1つおきにエンドマージン領域15の端面まで内部電極層12が延在する。また、内部電極層12がエンドマージン領域15の端面まで延在する層では、逆パターン層17が積層されていない。容量領域14の各誘電体層11とエンドマージン領域15の各誘電体層11とは、互いに連続する層である。この構成によれば、容量領域14とエンドマージン領域15との段差が抑制される。
このような構造を有する積層セラミックコンデンサ100においては、内部電極層12は、主成分金属の原材料粉末を焼成することによって得られる。小型大容量の積層セラミックコンデンサの開発において、誘電体層と共に内部電極層の薄層化も進められている。内部電極層の薄層化に伴い、焼成工程で生じる内部電極層の収縮は面内方向に集中する傾向にある。
図5で例示するように、内部電極層12は、XY平面に平行に形成され、Z軸方向に厚さを有している。内部電極層12の収縮は、XY平面の面内方向に集中する。特に、当該収縮は、内部電極層12の長手方向であるX軸方向に集中することになる。したがって、内部電極層12と外部電極20a,20bとの間にコンタクト不良が生じるおそれがある。特に、内部電極層12と外部電極20a,20bとを同時焼成する工法においては、焼成後の積層チップ10の2端面を研磨して内部電極を露出させる工程なしに外部電極20a,20bを形成することになるため、内部電極層12の寸法変化率増大は、内部電極層12と外部電極20a,20bとのコンタクト不良に大きい影響を及ぼす。
そのため、内部電極層12の薄層化に伴い、面内方向に集中する収縮応力を抑制することが望まれる。本実施形態に係る積層セラミックコンデンサ100は、内部電極層12の収縮応力を抑制する構成を有している。以下、詳細について説明する。
図6(a)は、内部電極層12および逆パターン層17を積層方向(図5のZ軸方向)から見た平面図である。図6(a)では、図1の外部電極20aに接続される内部電極層12が例示されている。図6(a)で例示するように、内部電極層12に、切欠け18が形成されている。切欠け18が延びる方向は、X軸方向と交差していればよく、Y軸方向と平行に延びていることが好ましい。この構成によれば、内部電極層12の面内方向に収縮応力が生じた場合であっても、当該収縮応力が切欠け18で開放される。それにより、内部電極層12の面内方向における収縮応力が抑制される。その結果、内部電極層12と外部電極20aとのコンタクト不良が抑制される。
図6(b)は、図6(a)の内部電極層12よりも1層下の内部電極層12と、その周囲の逆パターン層17の平面図である。すなわち、図6(b)では、図1の外部電極20bに接続される内部電極層12が例示されている。図6(c)は、図6(a)のC-C線断面図である。図6(b)および図6(c)で例示するように、Z軸方向において、切欠け18が形成されている内部電極層12よりも誘電体層11を挟んで1層下の内部電極層12および逆パターン層17において、切欠け19が形成されている。切欠け19は、切欠け18と略同方向に延びており、X軸方向と交差していればよく、Y軸方向と平行に延びていることが好ましい。切欠け19は、内部電極層12および逆パターン層17のいずれかに形成されていてもよく、両方にまたがって形成されていてもよい。このように、切欠け19が形成されていることから、切欠け19上の誘電体層11が当該切欠け19内に凹むように褶曲する。それにより、切欠け18が形成されるようになる。切欠け19は、切欠け18よりもX軸方向に大きく開口していることが好ましい。
以上のように、本実施形態においては、切欠け19上の誘電体層11(第1誘電体層)が積層方向の一方側に凹んだ凹部を有している。また、当該誘電体層11に隣接する積層方向の他方側の内部電極層12(第1内部電極層)は、当該凹部をまたぐとともに当該凹部に切欠け18を有している。この構成により、当該内部電極層12の面内方向における収縮応力が抑制されるのである。
なお、切欠け18,19の位置は、容量領域14の電気容量に対する影響が小さい位置であることが好ましい。例えば、図6(a)で例示したように、内部電極層12において、切欠け18の位置は、X軸方向における積層チップ10の半分の位置よりも、当該内部電極層12が接続されている外部電極側(第1外部電極側)であることが好ましい。内部電極層12の引出部分(エンドマージン領域15の部分)にかかる収縮応力を小さくすることができるからである。
図6(b)で例示したように、切欠け19と、切欠け19上の誘電体層11における凹部とは、X軸方向における内部電極層12(第2内部電極層)の外部電極20a側端(内部電極層12と逆パターン層17との境界)に位置していることが好ましい。内部電極層12の引出部分にかかる収縮応力を小さくすることができ、また、切欠け19が容量領域14の容量に及ぼす影響がより小さくなるからである。
切欠け18の長手方向の長さは、特に限定されるものではないが、X軸方向の内部電極層12の収縮応力を十分に抑制する観点から、内部電極層12のY軸方向の幅に近いことが好ましい。例えば、切欠け18の長手方向の長さは、内部電極層12のY軸方向の幅の半分以上であることが好ましい。一方で、切欠け18が長手方向に長過ぎると、内部電極層12が分断されるおそれがある。そこで、切欠け18の長手方向の長さは、内部電極層12のY軸方向の幅の3/4以下であることが好ましい。
外部電極20aに接続される2以上の内部電極層12において切欠け18が形成されていることが好ましく、外部電極20aに接続される全ての内部電極層12において切欠け18が形成されていることが好ましい。
なお、本実施形態においては外部電極20aに接続される内部電極層12に切欠け18が形成されていたが、外部電極20bに接続される内部電極層12に切欠け18が形成されていてもよい。また、外部電極20aに接続される内部電極層12および外部電極20bに接続される内部電極層12の両方に切欠け18が形成されていてもよい。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図7は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、図7で例示するように、誘電体層11を形成するための誘電体材料を用意する。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、BaTiOは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層11を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル-ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg(マグネシウム)、Mn(マンガン),V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Sm(サマリウム),Eu(ユウロピウム),Gd(ガドリニウム),Tb(テルビウム),Dy(ジスプロシウム),Ho(ホロミウム),Er(エルビウム),Tm(ツリウム)およびYb(イッテルビウム))の酸化物、並びに、Co(コバルト),Ni,Li(リチウム),B(ホウ素),Na(ナトリウム),K(カリウム)およびSi(シリコン)の酸化物もしくはガラスが挙げられる。
本実施形態においては、好ましくは、まず誘電体層11を構成するセラミックの粒子に添加化合物を含む化合物を混合して820~1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、誘電体層11の薄層化の観点から、好ましくは50~300nmである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
次に、エンドマージン領域15およびサイドマージン領域16を形成するための逆パターン材料を用意する。上記の誘電体材料の作製工程と同様の工程により得られたチタン酸バリウムのセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg,Mn,V,Cr,希土類元素(Y,Sm,Eu,Gd,Tb,Dy,Ho,Er,TmおよびYb)の酸化物、並びに、Co,Ni,Li,B,Na,KおよびSiの酸化物もしくはガラスが挙げられる。
本実施形態においては、好ましくは、まずエンドマージン領域15およびサイドマージン領域16を構成するセラミックの粒子に添加化合物を含む化合物を混合して820~1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
(積層工程)
次に、得られた誘電体材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、第1基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシート51aを塗工して乾燥させる。
次に、図8(a)で例示するように、誘電体グリーンシート51aの表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層用の第1パターン52aを配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層11の主成分セラミックと同じであることが好ましい。
次に、逆パターン材料に、エチルセルロース系等のバインダと、ターピネオール系等の有機溶剤とを加え、ロールミルにて混練して逆パターン層用の逆パターンペーストを得る。誘電体グリーンシート51a上において、第1パターン52aが印刷されていない周辺領域に逆パターンペーストを印刷することで第2パターン53aを配置し、第1パターン52aとの段差を埋める。これらの誘電体グリーンシート51a、第1パターン52aおよび第2パターン53aが、第1積層単位である。
図8(b)で例示するように、同様の手順により、第2基材上に、誘電体グリーンシート51bを塗工して乾燥させる。その後、誘電体グリーンシート51bの表面に、内部電極層用の第1パターン52bを形成する。その後、誘電体グリーンシート51b上において、第1パターン52bが印刷されていない周辺領域に第2パターン53bを形成する。これらの誘電体グリーンシート51b、第1パターン52b、および第2パターン53bが、第2積層単位である。第2積層単位は、第1積層単位上に積層される。
図8(a)で例示するように、第1積層単位において、第2積層単位側の表面に、第2積層単位の第1パターン52bが積層される領域の少なくともいずれかの位置に凹部が形成されている。具体的には、誘電体グリーンシート51a上に開口54を設ける。例えば、第1パターン52aの周縁部に凹部を形成する、誘電体グリーンシート51a上において第1パターン52aが印刷されていない周辺領域の一部に第2パターン53aを配置しない、などの手法により開口54を設けることができる。開口54は、図6(b)で説明した切欠け19に対応する。
その後、第1基材および第2基材から剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極20a,20bに交互に引き出されるように、誘電体グリーンシート51aと誘電体グリーンシート51bとを交互に積層する。例えば、合計の積層数を100~500層とする。
図9(a)は、第1積層単位と第2積層単位とを交互に積層した状態を例示する図である。図9(a)で例示するように、誘電体グリーンシート51a上の開口54上には、誘電体グリーンシート51bが積層されている。
その後、積層した誘電体グリーンシートの積層体の上下にカバー層13となるカバーシートを圧着することで、セラミック積層体を得る。この場合、図9(b)で例示するように、開口54に対して、誘電体グリーンシート51bと、当該誘電体グリーンシート51b上の第1パターン52bが凹むように褶曲する。
なお、同一面内に複数の誘電体グリーンシート51aが塗工されたシートと、同一面内に複数の誘電体グリーンシート51bが塗工されたシートとを交互に積層して、所定のチップ寸法にカットすることで、セラミック積層体を得てもよい。
その後、得られたセラミック積層体(例えば1.0mm×0.5mm)に対して、250~500℃のN雰囲気中で脱バインダ処理する。その後に外部電極20a,20bとなる金属導電ペーストを、セラミック積層体の両側面にディップ法等で塗布して乾燥させる。これにより、積層セラミックコンデンサ100の成型体が得られる。
(焼成工程)
このようにして得られた成型体を、酸素分圧10-5~10-8atmの還元雰囲気中で1100~1300℃で10分~2時間焼成することで、各化合物が焼結して粒成長する。このようにして、積層セラミックコンデンサ100が得られる。
焼結の過程において、内部電極層12の収縮応力が褶曲部に集中するようになる。それにより、図9(c)で例示するように、開口54に対応する切欠け19上の内部電極層12に切れが生じて収縮応力が開放され、切欠け18が生じるようになる。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃~1000℃で再酸化処理を行ってもよい。
(めっき処理工程)
その後、めっき処理により、外部電極20a,20bに、Cu,Ni,Sn等の金属コーティングを行ってもよい。
本実施形態によれば、焼成工程における内部電極層12の寸法変化率が小さくなる。図10(a)および図10(b)は、寸法変化率を説明するための図である。図10(a)は、開口54を設けずに内部電極層12に切欠け18が生じない場合の寸法を例示する図である。図10(a)で例示するように、焼成工程前の第1パターン52bのX軸方向の長さをL0とする。第1パターン52bに対応する、焼成工程後の内部電極層12のX軸方向の長さをL0´とする。収縮応力によって、L0´は、L0よりも小さくなる。この場合、内部電極層12の寸法変化率ΔL0は、下記式(1)のように表すことができる。
ΔL0=(L0-L0´)/L0 (1)
図10(b)は、開口54を設けて内部電極層12に切欠け18が生じる場合の寸法を例示する図である。図10(b)で例示するように、焼成工程前の第1パターン52bにおいて、切欠け18が生じる箇所から端面までの第1部分のX軸方向における長さをL1とする。切欠け18が生じる箇所から他端までの第2部分のX軸方向における長さをL2とする。第1部分に対応する、焼成工程後のX軸方向の長さをL1´とする。第2部分に対応する、焼成工程後のX軸方向の長さをL2´とする。収縮応力によって、L1´はL1よりも小さくなり、L2´はL2よりも小さくなる。この場合、第1部分の寸法変化率ΔL1および第2部分の寸法変化率ΔL2は、下記式(2)および下記式(3)のように表すことができる。
ΔL1=(L1-L1´)/L1 (2)
ΔL2=(L2-L2´)/L2 (3)
切欠け18が生じることで、収縮応力が切欠け18で開放され、収縮率が低下する。この場合、ΔL2<ΔL0となるとともに、ΔL1<ΔL0となる。それにより、切欠け18が生じることで、内部電極層12の各部における寸法変化率が小さくなる。以上のことから、内部電極層12と外部電極20a,20bとのコンタクト不良を抑制することができる。
開口54は、焼成前のセラミック積層体の2端面間の半分よりも、第1積層単位の第1パターン52aが露出しない端面側に位置することが好ましい。内部電極層12の引出部分にかかる収縮応力を小さくすることができるからである。
開口54は、第1積層単位の第1パターン52aが露出しない端面側の端と第2パターン53aとの境界に位置することが好ましい。内部電極層12の引出部分にかかる収縮応力を小さくすることができ、また、切欠け19が容量領域14の容量に及ぼす影響がより小さくなるからである。
なお、外部電極20a,20bとなる金属導電ペーストをセラミック積層体の両側面に塗布した後に焼成する同時焼成においては、焼成後の積層チップ10の両端面を研磨して内部電極を露出させる工程をせずに外部電極が形成されることになる。したがって、本実施形態は、この同時焼成の場合に特に大きい効果を発揮する。
なお、上記各実施形態においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
14 容量領域
15 エンドマージン領域
16 サイドマージン領域
17 逆パターン層
18 切欠け
19 切欠け
20a,20b 外部電極
51a,51b 誘電体グリーンシート
52a,52b 第1パターン
53a,53b 第2パターン
54 開口
100 積層セラミックコンデンサ

Claims (17)

  1. セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、
    前記2端面に形成された1対の外部電極と、を備え、
    前記複数の誘電体層のうち第1誘電体層は、積層方向の一方側に凹んだ第1凹部を有し、
    前記第1誘電体層に隣接する前記積層方向の他方側の第1内部電極層は、平面視した際に前記第1誘電体層が有する前記第1凹部と同じ領域に第2凹部を有し、前記第1凹部をまたぐとともに前記第2凹部に第1切欠きを有し、
    前記第1誘電体層に隣接する前記積層方向の一方側の第2内部電極層の周辺領域に設けられた逆パターン層、又は前記第2内部電極層及び前記逆パターン層の両方にまたがる領域は、平面視した際に前記第1誘電体層が有する前記第1凹部と同じ領域に第3凹部を有し、前記第3凹部に第2切欠きを有し、
    前記2端面が対向する方向及び複数の前記内部電極層の積層方向と直交する第1方向における前記第2切欠きの長さは、前記第2内部電極層の前記第1方向の幅の一部であることを特徴とするセラミック電子部品。
  2. 前記第1内部電極層は、前記1対の外部電極のうち第1外部電極に接続されており、
    前記第2切欠きは、前記1対の外部電極間の半分の位置よりも前記第1外部電極側に位置することを特徴とする請求項1記載のセラミック電子部品。
  3. 前記第1凹部は、前記第1誘電体層に隣接する前記積層方向の一方側の層において、第2内部電極層の前記第1外部電極側端に位置することを特徴とする請求項2記載のセラミック電子部品。
  4. 主成分セラミック粒子を含むグリーンシート上に、金属導電ペーストの第1パターンを配置する第1工程と、
    前記グリーンシート上において前記金属導電ペーストの周辺領域に、主成分セラミック粒子を含む第2パターンを配置する第2工程と、
    前記第2工程によって得られた積層単位を、前記第1パターンの配置位置が交互にずれるように複数積層してセラミック積層体を得て、前記第1パターンを前記セラミック積層体の2端面に交互に露出させる第3工程と、
    前記第3工程で得られたセラミック積層体を焼成する第4工程と、を含み、
    焼成前の前記セラミック積層体において、複数の前記積層単位のうち第1積層単位は、前記第1積層単位の次に積層される第2積層単位側の表面に、前記第2積層単位の前記金属導電ペーストの領域の少なくともいずれかの位置に第1凹部を有し、
    前記第2積層単位が平面視した際に前記第1積層単位が有する前記第1凹部と同じ領域に第2凹部を有し、焼成後の前記第1積層単位の前記第2パターン、又は焼成後の前記第1積層単位の前記金属導電ペースト及び前記第2パターンの両方にまたがる領域に設けられた前記第1凹部に第1切欠きを有し、焼成後の前記第2積層単位の金属導電ペーストの前記第2凹部に第2切欠きを有し、
    前記2端面が対向する方向及び複数の前記積層単位の積層方向と直交する第1方向における前記第1切欠きの長さは、前記第2積層単位の前記金属導電ペーストの前記第1方向の幅の一部であることを特徴とするセラミック電子部品の製造方法。
  5. 前記第1凹部は、前記セラミック積層体の前記2端面間の半分よりも、前記第1積層単位の前記第1パターンが露出しない端面側に位置することを特徴とする請求項4記載のセラミック電子部品の製造方法。
  6. 前記第1凹部は、前記第1積層単位の前記第1パターンが露出しない端面側の端と前記第2パターンとの境界に位置することを特徴とする請求項4記載のセラミック電子部品の製造方法。
  7. 前記第4工程の前に前記セラミック積層体の前記2端面に金属ペーストを塗布し、その後に前記第4工程を行うことを特徴とする請求項4~6のいずれか一項に記載のセラミック電子部品の製造方法。
  8. 前記2端面が対向する方向における前記第2切欠きの長さは、前記2端面が対向する方向における前記第1切欠きの長さよりも大きいことを特徴とする請求項1記載のセラミック電子部品。
  9. 前記2端面が対向する方向及び前記複数の内部電極層の積層方向と直交する第1方向における前記第1切欠きの長さは、前記第1内部電極層の前記第1方向の幅の半分以上3/4以下であることを特徴とする請求項1記載のセラミック電子部品。
  10. 2以上の前記第1内部電極層に前記第1切欠きが形成されていることを特徴とする請求項1記載のセラミック電子部品。
  11. 全ての前記第1内部電極層に前記第1切欠きが形成されていることを特徴とする請求項1記載のセラミック電子部品。
  12. 前記第1内部電極層及び前記第2内部電極層の両方に前記第1切欠きが形成されていることを特徴とする請求項1記載のセラミック電子部品。
  13. 前記2端面が対向する方向における前記第1切欠きの長さは、前記2端面が対向する方向における前記第2切欠きの長さよりも大きいことを特徴とする請求項4記載のセラミック電子部品の製造方法。
  14. 前記2端面が対向する方向及び複数の前記積層単位の積層方向と直交する第1方向における前記第2切欠きの長さは、前記第2積層単位の前記金属導電ペーストの前記第1方向の幅の半分以上3/4以下であることを特徴とする請求項4記載のセラミック電子部品の製造方法。
  15. 2以上の焼成後の前記第2積層単位に前記第2切欠きが形成されていることを特徴とする請求項4記載のセラミック電子部品の製造方法。
  16. 全ての焼成後の前記第2積層単位に前記第2切欠きが形成されていることを特徴とする請求項4記載のセラミック電子部品の製造方法。
  17. 焼成後の前記第1積層単位及び前記第2積層単位の両方に前記第2切欠きが形成されていることを特徴とする請求項4記載のセラミック電子部品の製造方法。
JP2018210929A 2018-11-08 2018-11-08 セラミック電子部品およびその製造方法 Active JP7338961B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018210929A JP7338961B2 (ja) 2018-11-08 2018-11-08 セラミック電子部品およびその製造方法
US16/664,484 US11075034B2 (en) 2018-11-08 2019-10-25 Ceramic electronic device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018210929A JP7338961B2 (ja) 2018-11-08 2018-11-08 セラミック電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JP2020077798A JP2020077798A (ja) 2020-05-21
JP7338961B2 true JP7338961B2 (ja) 2023-09-05

Family

ID=70550275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018210929A Active JP7338961B2 (ja) 2018-11-08 2018-11-08 セラミック電子部品およびその製造方法

Country Status (2)

Country Link
US (1) US11075034B2 (ja)
JP (1) JP7338961B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7338961B2 (ja) 2018-11-08 2023-09-05 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2020077815A (ja) * 2018-11-09 2020-05-21 株式会社村田製作所 積層セラミックコンデンサ
JP7192741B2 (ja) * 2019-10-30 2022-12-20 株式会社村田製作所 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
JP7484046B2 (ja) 2019-12-03 2024-05-16 太陽誘電株式会社 セラミック電子部品およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001167968A (ja) 1999-12-03 2001-06-22 Tdk Corp 積層セラミックコンデンサ
JP2002015942A (ja) 2000-06-29 2002-01-18 Kyocera Corp 積層型電子部品
JP2003282350A (ja) 2002-03-22 2003-10-03 Taiyo Yuden Co Ltd 積層セラミック電子部品及びその製造方法
JP2011151089A (ja) 2010-01-19 2011-08-04 Namics Corp 積層セラミック電子部品とその製造方法
JP2012094819A (ja) 2010-09-28 2012-05-17 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2017152674A (ja) 2016-02-22 2017-08-31 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6210986Y2 (ja) * 1980-07-28 1987-03-16
JPH0590064A (ja) * 1991-09-26 1993-04-09 Nec Kansai Ltd 積層セラミツクコンデンサ及びその製造方法
JPH06140277A (ja) 1992-10-23 1994-05-20 Tokin Corp 積層セラミックコンデンサ
JP3092440B2 (ja) 1994-02-22 2000-09-25 株式会社村田製作所 積層セラミック電子部品の製造方法
JPH1022172A (ja) * 1996-06-29 1998-01-23 Taiyo Yuden Co Ltd 積層電子部品とその製造方法
JP2001217137A (ja) 2000-02-04 2001-08-10 Tdk Corp 積層セラミック電子部品およびその製造方法
JP2004111939A (ja) * 2002-08-29 2004-04-08 Ngk Insulators Ltd 積層型圧電素子及びその製造方法
JP2005085823A (ja) 2003-09-04 2005-03-31 Murata Mfg Co Ltd 積層セラミックコンデンサ
US7329976B2 (en) 2005-04-27 2008-02-12 Kyocera Corporation Laminated electronic component
JP2006332601A (ja) 2005-04-27 2006-12-07 Kyocera Corp 積層電子部品
JP5729349B2 (ja) * 2012-04-24 2015-06-03 株式会社村田製作所 セラミック電子部品
JP2014212349A (ja) * 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP6466690B2 (ja) 2014-10-28 2019-02-06 京セラ株式会社 積層型コンデンサ
JP6971036B2 (ja) 2017-01-27 2021-11-24 京セラ株式会社 積層型電子部品
JP7338961B2 (ja) 2018-11-08 2023-09-05 太陽誘電株式会社 セラミック電子部品およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001167968A (ja) 1999-12-03 2001-06-22 Tdk Corp 積層セラミックコンデンサ
JP2002015942A (ja) 2000-06-29 2002-01-18 Kyocera Corp 積層型電子部品
JP2003282350A (ja) 2002-03-22 2003-10-03 Taiyo Yuden Co Ltd 積層セラミック電子部品及びその製造方法
JP2011151089A (ja) 2010-01-19 2011-08-04 Namics Corp 積層セラミック電子部品とその製造方法
JP2012094819A (ja) 2010-09-28 2012-05-17 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2017152674A (ja) 2016-02-22 2017-08-31 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
JP2020077798A (ja) 2020-05-21
US20200152381A1 (en) 2020-05-14
US11075034B2 (en) 2021-07-27

Similar Documents

Publication Publication Date Title
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7426352B2 (ja) 積層セラミックコンデンサの製造方法
JP7338961B2 (ja) セラミック電子部品およびその製造方法
JP7241472B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7231340B2 (ja) セラミック電子部品およびその製造方法
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7262181B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6823975B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2019102766A (ja) セラミック電子部品およびその製造方法
KR20190009707A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP6869677B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6823976B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7437871B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2021082779A (ja) セラミック電子部品およびその製造方法
JP2022119088A (ja) セラミック電子部品およびその製造方法
JP2021163834A (ja) セラミック電子部品およびその製造方法
JP2022154959A (ja) セラミック電子部品およびその製造方法
JP2022143334A (ja) セラミック電子部品およびその製造方法
JP2018139253A (ja) 積層セラミックコンデンサおよびその製造方法
KR20220009872A (ko) 세라믹 전자 부품 및 그 제조 방법
JP7484046B2 (ja) セラミック電子部品およびその製造方法
JP7524269B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2023113333A (ja) セラミック電子部品およびその製造方法
JP7374594B2 (ja) セラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法
JP2022114552A (ja) セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230824

R150 Certificate of patent or registration of utility model

Ref document number: 7338961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150