JP2011151089A - 積層セラミック電子部品とその製造方法 - Google Patents
積層セラミック電子部品とその製造方法 Download PDFInfo
- Publication number
- JP2011151089A JP2011151089A JP2010009496A JP2010009496A JP2011151089A JP 2011151089 A JP2011151089 A JP 2011151089A JP 2010009496 A JP2010009496 A JP 2010009496A JP 2010009496 A JP2010009496 A JP 2010009496A JP 2011151089 A JP2011151089 A JP 2011151089A
- Authority
- JP
- Japan
- Prior art keywords
- weight
- parts
- electronic component
- ceramic electronic
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】例えば、携帯電子機器の小型電子部品として広く用いられる積層セラミック電子部品は、従来、内部電極にAg-Pdなどの貴金属材料が使用されていた。しかし、貴金属は、材料コストが高い、マイグレーションの発生によりセラミック層の薄型化が困難であるという問題があった。卑金属電極の検討も行われているが、卑金属は大気焼成で酸化しやすいという問題があった。焼成を還元性ガス雰囲気で行うと、セラミック層の電気的特性が劣化するという問題があった。
【解決手段】内部電極材料としてAgと卑金属を混合した導電性材料を用い、その混合比を最適範囲とし、さらにセラミック層に８００℃以下で焼成可能な材料を用いることにした。卑金属からなる内部電極を備えた積層セラミック電子部品の大気焼成が可能になり、製造コストの低減、電子部品の薄型化、大容量化が可能になった。
【選択図】図２
【解決手段】内部電極材料としてAgと卑金属を混合した導電性材料を用い、その混合比を最適範囲とし、さらにセラミック層に８００℃以下で焼成可能な材料を用いることにした。卑金属からなる内部電極を備えた積層セラミック電子部品の大気焼成が可能になり、製造コストの低減、電子部品の薄型化、大容量化が可能になった。
【選択図】図２
Description
本発明は、セラミック層と内部電極層を積層した積層セラミック電子部品、及び、その製造方法に関する。
積層セラミック電子部品は、セラミック層と内部電極層を交互に積層した構造を有し、内部電極と電気的に接続した外部電極（端子電極）を介して外部と電気的に接続する電子部品である。積層セラミック電子部品の具体例としては、例えば、コンデンサ、インダクタ、サーミスタ、LTCC、バリスタやそれらの複合体が知られている。近年では、電子部品の小型化、高容量化の要求に伴い、セラミック層及び内部電極層の薄膜化が一層進んできている。
積層セラミック電子部品の内部電極材料としては、従来、AgやAg-Pd合金が用いられてきた（特許文献１）。しかし、これらの貴金属材料は希少な資源であり価格が高いため、より安価な材料であるCuやNiなどの卑金属を用いた内部電極を備えた積層セラミック電子部品の開発が広く行われている。また、AgやAg-Pd合金系の内部電極の場合、セラミック層の薄膜化を進める上で、銀のマイグレーションによる内部電極間の短絡が発生しやすいという問題があり、マイグレーションの起こりにくい電極材料の開発も求められている。特許文献２には、内部電極材料としてNiなどの卑金属を使用した積層磁器コンデンサが開示されている。特許文献３には、内部電極材料としてNi、Cuやこれらの合金を使用した積層セラミックコンデンサが開示されている。特許文献４には、内部電極材料としてNiと貴金属の合金を使用した積層セラミックコンデンサが開示されている。
卑金属材料は、安価で、マイグレーションが生じにくいという利点はあるが、貴金属と異なり大気中の加熱処理により酸化しやすいという性質がある。積層セラミック電子部品の内部電極が酸化すると、導電性の著しい低下や酸化による断線が発生し、電極あるいは配線としての機能を果たさなくなるという問題がある。従来、内部電極材料として卑金属を含む材料を用いた積層セラミック電子部品の焼成は、内部電極の酸化を防止するためN2などの不活性ガスやH2／N2などの還元性ガス雰囲気で行われていた。例えば、特許文献２には、還元雰囲気、１１５０℃での焼成工程が記載されており、特許文献３には、還元性雰囲気、１０００〜１１００℃での焼成工程が記載されている。また、特許文献４には、低酸素分圧雰囲気、１０００〜１３００℃での焼成工程が記載されている。一方、セラミック材料は還元により半導体化し、絶縁特性を劣化させるものが多いという問題もある。不活性ガス、還元性ガスあるいは低酸素分圧雰囲気でセラミック電子部品を焼結させるには、耐還元性のセラミック材料を使用しなければならない。そのため、選択可能なセラミック材料が限定されたものとなり、誘電体特性や絶縁体特性が最良のものを選択できないという問題があった。また、これらの焼成を特定のガス雰囲気で行う方法では、大気焼成に比べて製造コストが高くなるという問題もあった。
特許文献５には、特定の原子比からなる銀と銅の合金を使用した内部電極用の導電性ペースト、及び、係る導電性ペーストを使用して製造した積層セラミックコンデンサが開示されている。従来の銅ペーストでは達成できなかった誘電体に含まれる酸化物による内部電極の酸化を防止できるとしている。しかし、特許文献５に開示された導電性ペーストは、表面に向かって銀濃度が増加するような銅合金粒子を使用するもので、その製造に手間がかかり製造コストが高くなるという問題があった。また、複雑な構造の合金粒子であるために、微細な粒子を得ることが困難で、内部電極層の薄膜化に適していないという問題があった。
積層セラミック電子部品の内部電極材料としては、従来、AgやAg-Pd合金が用いられてきた（特許文献１）。しかし、これらの貴金属材料は希少な資源であり価格が高いため、より安価な材料であるCuやNiなどの卑金属を用いた内部電極を備えた積層セラミック電子部品の開発が広く行われている。また、AgやAg-Pd合金系の内部電極の場合、セラミック層の薄膜化を進める上で、銀のマイグレーションによる内部電極間の短絡が発生しやすいという問題があり、マイグレーションの起こりにくい電極材料の開発も求められている。特許文献２には、内部電極材料としてNiなどの卑金属を使用した積層磁器コンデンサが開示されている。特許文献３には、内部電極材料としてNi、Cuやこれらの合金を使用した積層セラミックコンデンサが開示されている。特許文献４には、内部電極材料としてNiと貴金属の合金を使用した積層セラミックコンデンサが開示されている。
卑金属材料は、安価で、マイグレーションが生じにくいという利点はあるが、貴金属と異なり大気中の加熱処理により酸化しやすいという性質がある。積層セラミック電子部品の内部電極が酸化すると、導電性の著しい低下や酸化による断線が発生し、電極あるいは配線としての機能を果たさなくなるという問題がある。従来、内部電極材料として卑金属を含む材料を用いた積層セラミック電子部品の焼成は、内部電極の酸化を防止するためN2などの不活性ガスやH2／N2などの還元性ガス雰囲気で行われていた。例えば、特許文献２には、還元雰囲気、１１５０℃での焼成工程が記載されており、特許文献３には、還元性雰囲気、１０００〜１１００℃での焼成工程が記載されている。また、特許文献４には、低酸素分圧雰囲気、１０００〜１３００℃での焼成工程が記載されている。一方、セラミック材料は還元により半導体化し、絶縁特性を劣化させるものが多いという問題もある。不活性ガス、還元性ガスあるいは低酸素分圧雰囲気でセラミック電子部品を焼結させるには、耐還元性のセラミック材料を使用しなければならない。そのため、選択可能なセラミック材料が限定されたものとなり、誘電体特性や絶縁体特性が最良のものを選択できないという問題があった。また、これらの焼成を特定のガス雰囲気で行う方法では、大気焼成に比べて製造コストが高くなるという問題もあった。
特許文献５には、特定の原子比からなる銀と銅の合金を使用した内部電極用の導電性ペースト、及び、係る導電性ペーストを使用して製造した積層セラミックコンデンサが開示されている。従来の銅ペーストでは達成できなかった誘電体に含まれる酸化物による内部電極の酸化を防止できるとしている。しかし、特許文献５に開示された導電性ペーストは、表面に向かって銀濃度が増加するような銅合金粒子を使用するもので、その製造に手間がかかり製造コストが高くなるという問題があった。また、複雑な構造の合金粒子であるために、微細な粒子を得ることが困難で、内部電極層の薄膜化に適していないという問題があった。
本発明は、卑金属材料からなる内部電極を用い大気焼成可能な積層セラミック電子部品、及び、その製造方法の提供を目的とする。
本発明（１）は、少なくともセラミック層と内部電極層を交互に複数層積層した積層体からなる積層セラミック電子部品において、前記セラミック層が800℃以下の温度で焼成可能な材料を用いて形成された層であり、前記内部電極層が、少なくともAgからなる第一の金属粒子とCu、Zn、及び、Alより選ばれる1種以上の第二の金属粒子とを含む導電性ペーストを用いて形成された層であり、前記第一の金属粒子と前記第二の金属粒子の混合比が、重量比にして、３０：７０〜９０：１０の範囲内であることを特徴とする積層セラミック電子部品である。
本発明（２）は、少なくともセラミック層と内部電極層を交互に複数層積層した積層体からなる積層セラミック電子部品において、前記セラミック層が800℃以下の温度で焼成可能な材料を用いて形成された層であり、前記内部電極層が、少なくともAgからなる第一の金属とCu、Zn、及び、Alより選ばれる1種以上の第二の金属とからなる合金粒子を含む導電性ペーストを用いて形成された層であり、前記第一の金属と前記第二の金属の混合比が、重量比にして、３０：７０〜９０：１０の範囲内であることを特徴とする積層セラミック電子部品である。
本発明（３）は、前記導電性ペースト、又は、前記合金粒子が、さらに、 Ni及び／又はSnからなる第三の金属粒子、又は、第三の金属を含むことを特徴とする前記発明（１）又は前記発明（２）の積層セラミック電子部品である。
本発明（４）は、前記第一の金属粒子及び前記第二の金属粒子、又は、前記合金粒子の粒径が０．２μm以上、１０μm以下であることを特徴とする前記発明（１）乃至前記発明（３）の積層セラミック電子部品である。
本発明（５）は、前記セラミック層が、(BaNdSm)TiO3系セラミック組成物１００重量部を主成分として、これに対し、Bi2O3 ７〜１７重量部、SiO2 １〜５重量部、ZnO １〜５重量部、MgO ０．５〜３．５重量部、B2O3 ０．５〜３．０重量部、Li2O ０．２〜１．０重量部、及び、CuO ０．２〜１．５重量部を含有する材料からなることを特徴とする前記発明（１）乃至前記発明（４）の積層セラミック電子部品である。
本発明（６）は、少なくとも、セラミックグリーンシートと内部電極形成用ペーストとを交互に複数層積層して積層体を形成する積層工程と、前記積層体を焼成することにより積層セラミック電子部品を製造する焼成工程とからなり、前記内部電極形成用ペーストとして、少なくともAgからなる第一の金属粒子とCu、Zn、及び、Alより選ばれる1種以上の第二の金属粒子とを含む導電性ペーストを用い、前記第一の金属粒子と前記第二の金属粒子の混合比が、重量比にして、３０：７０〜９０：１０の範囲内であり、前記焼成工程を大気中で800℃以下の温度で行うことを特徴とする積層セラミック電子部品の製造方法である。
本発明（７）は、少なくとも、セラミックグリーンシートと内部電極形成用ペーストとを交互に複数層積層して積層体を形成する積層工程と、前記積層体を焼成することにより積層セラミック電子部品を製造する焼成工程とからなり、前記内部電極形成用ペーストとして、少なくともAgからなる第一の金属とCu、Zn、及び、Alより選ばれる1種以上の第二の金属とからなる合金粒子を含む導電性ペーストを用い、前記第一の金属と前記第二の金属の混合比が、重量比にして、３０：７０〜９０：１０の範囲内であり、前記焼成工程を大気中で800℃以下の温度で行うことを特徴とする積層セラミック電子部品の製造方法である。
本発明（８）は、前記導電性ペースト、又は、前記合金粒子が、さらに、 Ni及び／又はSnからなる第三の金属粒子、又は、第三の金属を含むことを特徴とする前記発明（６）又は前記発明（７）の積層セラミック電子部品の製造方法である。
本発明（９）は、前記第一の金属粒子及び前記第二の金属粒子、又は、前記合金粒子の粒径が０．２μm以上、１０μm以下であることを特徴とする前記発明（６）乃至前記発明（８）の積層セラミック電子部品の製造方法である。
本発明（１０）は、前記セラミックグリーンシートの材料として、(BaNdSm)TiO3系セラミック組成物１００重量部を主成分として、これに対し、Bi2O3 ７〜１７重量部、SiO2 １〜５重量部、ZnO １〜５重量部、MgO ０．５〜３．５重量部、B2O3 ０．５〜３．０重量部、Li2O ０．２〜１．０重量部、及び、CuO ０．２〜１．５重量部を含有する材料からなる材料を用い、前記焼成工程を大気中で750℃以上、800℃以下の温度で行うことを特徴とする前記発明（６）乃至前記発明（９）の積層セラミック電子部品の製造方法である。
本発明（２）は、少なくともセラミック層と内部電極層を交互に複数層積層した積層体からなる積層セラミック電子部品において、前記セラミック層が800℃以下の温度で焼成可能な材料を用いて形成された層であり、前記内部電極層が、少なくともAgからなる第一の金属とCu、Zn、及び、Alより選ばれる1種以上の第二の金属とからなる合金粒子を含む導電性ペーストを用いて形成された層であり、前記第一の金属と前記第二の金属の混合比が、重量比にして、３０：７０〜９０：１０の範囲内であることを特徴とする積層セラミック電子部品である。
本発明（３）は、前記導電性ペースト、又は、前記合金粒子が、さらに、 Ni及び／又はSnからなる第三の金属粒子、又は、第三の金属を含むことを特徴とする前記発明（１）又は前記発明（２）の積層セラミック電子部品である。
本発明（４）は、前記第一の金属粒子及び前記第二の金属粒子、又は、前記合金粒子の粒径が０．２μm以上、１０μm以下であることを特徴とする前記発明（１）乃至前記発明（３）の積層セラミック電子部品である。
本発明（５）は、前記セラミック層が、(BaNdSm)TiO3系セラミック組成物１００重量部を主成分として、これに対し、Bi2O3 ７〜１７重量部、SiO2 １〜５重量部、ZnO １〜５重量部、MgO ０．５〜３．５重量部、B2O3 ０．５〜３．０重量部、Li2O ０．２〜１．０重量部、及び、CuO ０．２〜１．５重量部を含有する材料からなることを特徴とする前記発明（１）乃至前記発明（４）の積層セラミック電子部品である。
本発明（６）は、少なくとも、セラミックグリーンシートと内部電極形成用ペーストとを交互に複数層積層して積層体を形成する積層工程と、前記積層体を焼成することにより積層セラミック電子部品を製造する焼成工程とからなり、前記内部電極形成用ペーストとして、少なくともAgからなる第一の金属粒子とCu、Zn、及び、Alより選ばれる1種以上の第二の金属粒子とを含む導電性ペーストを用い、前記第一の金属粒子と前記第二の金属粒子の混合比が、重量比にして、３０：７０〜９０：１０の範囲内であり、前記焼成工程を大気中で800℃以下の温度で行うことを特徴とする積層セラミック電子部品の製造方法である。
本発明（７）は、少なくとも、セラミックグリーンシートと内部電極形成用ペーストとを交互に複数層積層して積層体を形成する積層工程と、前記積層体を焼成することにより積層セラミック電子部品を製造する焼成工程とからなり、前記内部電極形成用ペーストとして、少なくともAgからなる第一の金属とCu、Zn、及び、Alより選ばれる1種以上の第二の金属とからなる合金粒子を含む導電性ペーストを用い、前記第一の金属と前記第二の金属の混合比が、重量比にして、３０：７０〜９０：１０の範囲内であり、前記焼成工程を大気中で800℃以下の温度で行うことを特徴とする積層セラミック電子部品の製造方法である。
本発明（８）は、前記導電性ペースト、又は、前記合金粒子が、さらに、 Ni及び／又はSnからなる第三の金属粒子、又は、第三の金属を含むことを特徴とする前記発明（６）又は前記発明（７）の積層セラミック電子部品の製造方法である。
本発明（９）は、前記第一の金属粒子及び前記第二の金属粒子、又は、前記合金粒子の粒径が０．２μm以上、１０μm以下であることを特徴とする前記発明（６）乃至前記発明（８）の積層セラミック電子部品の製造方法である。
本発明（１０）は、前記セラミックグリーンシートの材料として、(BaNdSm)TiO3系セラミック組成物１００重量部を主成分として、これに対し、Bi2O3 ７〜１７重量部、SiO2 １〜５重量部、ZnO １〜５重量部、MgO ０．５〜３．５重量部、B2O3 ０．５〜３．０重量部、Li2O ０．２〜１．０重量部、及び、CuO ０．２〜１．５重量部を含有する材料からなる材料を用い、前記焼成工程を大気中で750℃以上、800℃以下の温度で行うことを特徴とする前記発明（６）乃至前記発明（９）の積層セラミック電子部品の製造方法である。
本発明（１）〜（３）、（６）〜（８）によれば、卑金属を含む内部電極を用いて大気焼成により積層セラミック電子部品の製造が可能になるので、積層セラミック電子部品の材料コスト、製造コストの低減に効果がある。
本発明（４）、（９）によれば、電子部品の小型化に対応する内部電極層の薄膜化に対応可能である。
本発明（５）、（１０）によれば、積層セラミック電子部品の低温焼成が可能になり、内部電極の卑金属化による積層セラミック電子部品の材料コスト、製造コストの低減に効果がある。
本発明（４）、（９）によれば、電子部品の小型化に対応する内部電極層の薄膜化に対応可能である。
本発明（５）、（１０）によれば、積層セラミック電子部品の低温焼成が可能になり、内部電極の卑金属化による積層セラミック電子部品の材料コスト、製造コストの低減に効果がある。
以下、本発明の最良形態について説明する。
本願発明者等は、銀に卑金属を混合した金属材料を含む導電性ペーストを使用し、大気焼成可能なセラミック電子部品用内部電極の製造方法について鋭意検討を行った。その結果、銀と卑金属を特定の混合比で混合し、焼成温度を８００℃以下とすることにより、大気焼成を行っても内部電極の酸化を抑制可能であることがわかった。一方、８５０℃を超える温度で大気焼成を行った場合は、内部電極の導電性の顕著な低下や断線が観察された。
本願発明に係るセラミック電子部品の作製には、セラミック層として、特許文献６に開示された誘電体セラミック組成物を使用する。特許文献６は、本願発明の出願人が先に出願した公開前の発明であり、係る誘電体セラミック組成物は、従来実現できなかった８００℃以下の低温でセラミック組成物の焼成を初めて実現可能とした材料である。セラミック層として係る誘電体セラミック組成物を用い、かつ、内部電極の形成に最適な材料、製造条件を選択することにより、卑金属材料からなる内部電極を用いた積層セラミック電子部品の大気焼成が初めて実現可能になった。
本願発明者等は、銀に卑金属を混合した金属材料を含む導電性ペーストを使用し、大気焼成可能なセラミック電子部品用内部電極の製造方法について鋭意検討を行った。その結果、銀と卑金属を特定の混合比で混合し、焼成温度を８００℃以下とすることにより、大気焼成を行っても内部電極の酸化を抑制可能であることがわかった。一方、８５０℃を超える温度で大気焼成を行った場合は、内部電極の導電性の顕著な低下や断線が観察された。
本願発明に係るセラミック電子部品の作製には、セラミック層として、特許文献６に開示された誘電体セラミック組成物を使用する。特許文献６は、本願発明の出願人が先に出願した公開前の発明であり、係る誘電体セラミック組成物は、従来実現できなかった８００℃以下の低温でセラミック組成物の焼成を初めて実現可能とした材料である。セラミック層として係る誘電体セラミック組成物を用い、かつ、内部電極の形成に最適な材料、製造条件を選択することにより、卑金属材料からなる内部電極を用いた積層セラミック電子部品の大気焼成が初めて実現可能になった。
（積層セラミック電子部品の構造、製造方法、材料）
以下に、積層セラミックコンデンサを例にとり、本発明の積層セラミック電子部品及びその製造方法について、具体例を用いてその実施の形態を説明する。ただし、以下に記載する具体例は本発明を説明するための例示であり、本発明は以下に記載した具体例に限定されるものではない。また、以下に記載する具体例を適宜変更することにより、インダクタ、サーミスタ等の他の積層セラミック電子部品の製造についても適用可能であり、顕著な発明の効果を得られることは言うまでもない。
以下に、積層セラミックコンデンサを例にとり、本発明の積層セラミック電子部品及びその製造方法について、具体例を用いてその実施の形態を説明する。ただし、以下に記載する具体例は本発明を説明するための例示であり、本発明は以下に記載した具体例に限定されるものではない。また、以下に記載する具体例を適宜変更することにより、インダクタ、サーミスタ等の他の積層セラミック電子部品の製造についても適用可能であり、顕著な発明の効果を得られることは言うまでもない。
（積層セラミックコンデンサの構造）
図１は、本発明の具体例に係る積層セラミックコンデンサの断面図である。セラミック層１と内部電極層が交互に積層された積層体において、内部電極層２は、積層体の左側に端面を露出し外部電極４と電気的に接続し、内部電極層３は、積層体の右側に端面を露出し外部電極５と電気的に接続し、積層セラミックコンデンサが形成されている。
図１は、本発明の具体例に係る積層セラミックコンデンサの断面図である。セラミック層１と内部電極層が交互に積層された積層体において、内部電極層２は、積層体の左側に端面を露出し外部電極４と電気的に接続し、内部電極層３は、積層体の右側に端面を露出し外部電極５と電気的に接続し、積層セラミックコンデンサが形成されている。
（積層セラミックコンデンサの製造方法）
以下に、積層セラミックコンデンサの製造方法の具体例を説明する。
（１）セラミック組成物層の形成
最初に、セラミック層の形成用に、基材上にセラミック組成物を印刷又は塗布し、乾燥して、セラミック組成物層を形成する。
（２）内部電極ペースト層の形成
形成されたセラミック組成物層に、内部電極用ペーストを印刷又は塗布し、乾燥して、内部電極ペースト層を形成する。
（３）積層体の形成
次に、上記の工程（１）〜（２）を、所望の積層回数が得られるまで反復することにより、未焼成の積層体を得る。
（４）積層体の焼成
このようにして得られた積層体を基材から外し、切断することにより積層ブロックを作製する。その後、得られた積層ブロックを焼成する。この焼成によって、セラミック組成物層、及び内部電極ペースト層は、それぞれセラミック層、及び内部電極層となる。
（５）外部電極の形成
最後に、焼成した積層体の端面のうち、内部電極が露出した一対の端面を覆うように外部電極を形成して、積層セラミックコンデンサを完成する。
以下に、積層セラミックコンデンサの製造方法の具体例を説明する。
（１）セラミック組成物層の形成
最初に、セラミック層の形成用に、基材上にセラミック組成物を印刷又は塗布し、乾燥して、セラミック組成物層を形成する。
（２）内部電極ペースト層の形成
形成されたセラミック組成物層に、内部電極用ペーストを印刷又は塗布し、乾燥して、内部電極ペースト層を形成する。
（３）積層体の形成
次に、上記の工程（１）〜（２）を、所望の積層回数が得られるまで反復することにより、未焼成の積層体を得る。
（４）積層体の焼成
このようにして得られた積層体を基材から外し、切断することにより積層ブロックを作製する。その後、得られた積層ブロックを焼成する。この焼成によって、セラミック組成物層、及び内部電極ペースト層は、それぞれセラミック層、及び内部電極層となる。
（５）外部電極の形成
最後に、焼成した積層体の端面のうち、内部電極が露出した一対の端面を覆うように外部電極を形成して、積層セラミックコンデンサを完成する。
（各工程の詳細説明）
次に、上記した積層セラミックコンデンサの製造方法の各工程について詳細に説明する。
（セラミック組成物層の形成）
最初に、セラミック組成物層の材料であるセラミックスリップを調製する。まず、主成分である(BaNdSm)TiO3系セラミック組成物と、添加成分であるBi2O3、SiO2、ZnO、MgO、B2O3、Li2O、CuOの出発原料とを、焼成後に所定の範囲内になるように秤量し、エタノールやトルエン等を媒体とし、ジルコニアビーズ等の粉砕媒体を用いて、一定時間湿式混合を行う。この際、適宜、分散剤を使用することができる。このようにして得られた混合体にポリビニルブチラール（PVB）等のバインダ樹脂、フタル酸ベンジルブチル（BBP）等の可塑剤を混合し、セラミックスリップを調製する。セラミック組成物は、例えば、プロパノール、水素等の溶媒、ポリビニルチラール、エチルセルロース、ポリビニルアルコール(PVA)等のバインダ、フタル酸エステル等の可塑剤と混合して用いてもよい。Bi2O3、SiO2、ZnO、MgO、B2O3、Li2O、CuOの出発原料は、焼成により酸化物を生成する水酸化物、炭酸塩、硝酸塩等の金属塩を用いてもよい。
次に、基材上にセラミック組成物を印刷又は塗布する。印刷又は塗布の厚さは、積層セラミックコンデンサが所望の静電容量を得るように定められる。一般的には、焼成後のセラミック層の厚さは、１〜１０μm程度である。印刷又は塗布の方法は、特に限定されず、スクリーン印刷法、転写法、ドクターブレード法等により行うことができる。
次に、印刷又は塗布されたセラミック組成物層を乾燥させる。乾燥は、通常、温度８０〜１００℃で、５〜１０分間加熱することによって実施される。
次に、上記した積層セラミックコンデンサの製造方法の各工程について詳細に説明する。
（セラミック組成物層の形成）
最初に、セラミック組成物層の材料であるセラミックスリップを調製する。まず、主成分である(BaNdSm)TiO3系セラミック組成物と、添加成分であるBi2O3、SiO2、ZnO、MgO、B2O3、Li2O、CuOの出発原料とを、焼成後に所定の範囲内になるように秤量し、エタノールやトルエン等を媒体とし、ジルコニアビーズ等の粉砕媒体を用いて、一定時間湿式混合を行う。この際、適宜、分散剤を使用することができる。このようにして得られた混合体にポリビニルブチラール（PVB）等のバインダ樹脂、フタル酸ベンジルブチル（BBP）等の可塑剤を混合し、セラミックスリップを調製する。セラミック組成物は、例えば、プロパノール、水素等の溶媒、ポリビニルチラール、エチルセルロース、ポリビニルアルコール(PVA)等のバインダ、フタル酸エステル等の可塑剤と混合して用いてもよい。Bi2O3、SiO2、ZnO、MgO、B2O3、Li2O、CuOの出発原料は、焼成により酸化物を生成する水酸化物、炭酸塩、硝酸塩等の金属塩を用いてもよい。
次に、基材上にセラミック組成物を印刷又は塗布する。印刷又は塗布の厚さは、積層セラミックコンデンサが所望の静電容量を得るように定められる。一般的には、焼成後のセラミック層の厚さは、１〜１０μm程度である。印刷又は塗布の方法は、特に限定されず、スクリーン印刷法、転写法、ドクターブレード法等により行うことができる。
次に、印刷又は塗布されたセラミック組成物層を乾燥させる。乾燥は、通常、温度８０〜１００℃で、５〜１０分間加熱することによって実施される。
（セラミック層の材料）
上記したように、本発明の積層セラミックコンデンサは、セラミック層の材料に８００℃以下の低温で焼成可能な材料を用いる。なお、本願明細書において、低温焼成とは８００℃以下の温度での焼成をいう。
本発明の積層セラミックコンデンサで使用するセラミック組成物は、(BaNdSm)TiO3系セラミック組成物を主成分としてBi2O3、SiO2、ZnO、MgO、B2O3、Li2O、CuOを含有する。Bi2O3、SiO2、ZnOは、電気的特性の向上への寄与が大きい成分であり、MgO、B2O3、Li2O、CuOは、焼成温度の低下への寄与が大きい成分である。なお、係るセラミック組成物には、不可避的な不純物としてAl、Ca、Fe、Sn等が含まれることがある。
係るセラミック組成物の主成分となる(BaNdSm)TiO3系セラミック組成物は、特に限定されず、例えば、BaCO3、TiO2、Nd2O3、Sm2O3を出発原料として、これら原料を混合した後、仮焼することにより得ることができる。ただし、出発原料は、上記のものに限られず、焼成により酸化物を生成する水酸化物、炭酸塩、硝酸塩等の金属塩を用いることができる。なおBaOについては、通常、安定なBaCO3が出発原料として用いられ、仮焼により、BaCO3のBaO以外の部分(CO2)を炭酸ガスとして放出させる。
好ましい(BaNdSm)TiO3系セラミック組成物は、BaCO3が１８〜２２mol％、Nd2O3が９〜１３mol％、Sm2O3が２〜６mol％、TiO2が６３〜６７mol％（ただし、各成分のmol％の合計を１００mol％とする）となるように秤量し、これらを湿式混合した後に乾燥させ、ついで混合粉を１１７０℃付近で仮焼し、得られた仮焼体を湿式粉砕し乾燥させて得ることができる。
セラミック組成物の添加成分であるBi2O3、SiO2、ZnO、MgO、B2O3、Li2O、CuOの混合比は、主成分である(BaNdSm)TiO3系セラミック組成物１００重量部に対して、Bi2O3 ７〜１７重量部、SiO2 １〜５重量部、ZnO １〜５重量部、MgO ０．５〜３．５重量部、B2O3 ０．５〜３．０重量部、Li2O ０．２〜１．０重量部、及び、CuO ０．２〜１．５重量部とするのが好ましい。添加成分の混合比をこの範囲とすることにより、８００℃以下の低温焼成によっても、積層セラミックコンデンサのK値を６０以上、tanδ１０×１０−４以下、＋２５℃での静電容量を基準としたとき、＋２５〜＋１２５℃の温度範囲でのTCを±３０ｐｐｍ／℃以内である焼成体を得ることができる。
さらに、添加成分の混合比は、(BaNdSm)TiO3系セラミック組成物１００重量部に対して、Bi2O3 １０〜１７重量部、SiO2 ２〜４重量部、ZnO ２〜４重量部、MgO １〜３重量部、B2O3 １〜２．５重量部、Li2O ０．４〜０．８重量部、及び、CuO ０．４〜１．２重量部とするのがより好ましい。
上記したように、本発明の積層セラミックコンデンサは、セラミック層の材料に８００℃以下の低温で焼成可能な材料を用いる。なお、本願明細書において、低温焼成とは８００℃以下の温度での焼成をいう。
本発明の積層セラミックコンデンサで使用するセラミック組成物は、(BaNdSm)TiO3系セラミック組成物を主成分としてBi2O3、SiO2、ZnO、MgO、B2O3、Li2O、CuOを含有する。Bi2O3、SiO2、ZnOは、電気的特性の向上への寄与が大きい成分であり、MgO、B2O3、Li2O、CuOは、焼成温度の低下への寄与が大きい成分である。なお、係るセラミック組成物には、不可避的な不純物としてAl、Ca、Fe、Sn等が含まれることがある。
係るセラミック組成物の主成分となる(BaNdSm)TiO3系セラミック組成物は、特に限定されず、例えば、BaCO3、TiO2、Nd2O3、Sm2O3を出発原料として、これら原料を混合した後、仮焼することにより得ることができる。ただし、出発原料は、上記のものに限られず、焼成により酸化物を生成する水酸化物、炭酸塩、硝酸塩等の金属塩を用いることができる。なおBaOについては、通常、安定なBaCO3が出発原料として用いられ、仮焼により、BaCO3のBaO以外の部分(CO2)を炭酸ガスとして放出させる。
好ましい(BaNdSm)TiO3系セラミック組成物は、BaCO3が１８〜２２mol％、Nd2O3が９〜１３mol％、Sm2O3が２〜６mol％、TiO2が６３〜６７mol％（ただし、各成分のmol％の合計を１００mol％とする）となるように秤量し、これらを湿式混合した後に乾燥させ、ついで混合粉を１１７０℃付近で仮焼し、得られた仮焼体を湿式粉砕し乾燥させて得ることができる。
セラミック組成物の添加成分であるBi2O3、SiO2、ZnO、MgO、B2O3、Li2O、CuOの混合比は、主成分である(BaNdSm)TiO3系セラミック組成物１００重量部に対して、Bi2O3 ７〜１７重量部、SiO2 １〜５重量部、ZnO １〜５重量部、MgO ０．５〜３．５重量部、B2O3 ０．５〜３．０重量部、Li2O ０．２〜１．０重量部、及び、CuO ０．２〜１．５重量部とするのが好ましい。添加成分の混合比をこの範囲とすることにより、８００℃以下の低温焼成によっても、積層セラミックコンデンサのK値を６０以上、tanδ１０×１０−４以下、＋２５℃での静電容量を基準としたとき、＋２５〜＋１２５℃の温度範囲でのTCを±３０ｐｐｍ／℃以内である焼成体を得ることができる。
さらに、添加成分の混合比は、(BaNdSm)TiO3系セラミック組成物１００重量部に対して、Bi2O3 １０〜１７重量部、SiO2 ２〜４重量部、ZnO ２〜４重量部、MgO １〜３重量部、B2O3 １〜２．５重量部、Li2O ０．４〜０．８重量部、及び、CuO ０．４〜１．２重量部とするのがより好ましい。
（内部電極ペースト層の形成）
内部電極用導電性ペーストとしては、例えば、後述する銀と卑金属を混合した導電性材料粉末をバインダ樹脂及び溶剤に分散したものを使用することができる。バインダ樹脂としてはエチルセルロース等のセルロース系樹脂やメチルメタクリレート等のアクリル樹脂を用いることができ、溶剤としては、例えば、エチルカルビトール、ブチルカルビトール、ターピネオール、ジヒドロターピネオール、エチルセルソルブ、ブチルセルソルブ、石油系溶剤、及び、それらの混合物を使用することができる。これらの材料に、適宜、分散剤等の添加材を加えることも可能である。これらの材料を混練して、内部電極用ペーストを調製する。
その後、セラミック組成物層上に、内部電極用ペーストを印刷又は塗布し、次に、印刷又は塗布された内部電極ペースト層を乾燥させる。印刷又は塗布の方法は、特に限定されない。印刷する厚さは、通常、焼成後の内部電極の厚さが０．８〜１．２μｍになるような厚さである。乾燥は、通常、８０〜１００℃で５〜１０分間加熱することによって実施する。
内部電極用導電性ペーストとしては、例えば、後述する銀と卑金属を混合した導電性材料粉末をバインダ樹脂及び溶剤に分散したものを使用することができる。バインダ樹脂としてはエチルセルロース等のセルロース系樹脂やメチルメタクリレート等のアクリル樹脂を用いることができ、溶剤としては、例えば、エチルカルビトール、ブチルカルビトール、ターピネオール、ジヒドロターピネオール、エチルセルソルブ、ブチルセルソルブ、石油系溶剤、及び、それらの混合物を使用することができる。これらの材料に、適宜、分散剤等の添加材を加えることも可能である。これらの材料を混練して、内部電極用ペーストを調製する。
その後、セラミック組成物層上に、内部電極用ペーストを印刷又は塗布し、次に、印刷又は塗布された内部電極ペースト層を乾燥させる。印刷又は塗布の方法は、特に限定されない。印刷する厚さは、通常、焼成後の内部電極の厚さが０．８〜１．２μｍになるような厚さである。乾燥は、通常、８０〜１００℃で５〜１０分間加熱することによって実施する。
（内部電極層の導電性材料）
本発明の積層セラミック電子部品を構成する内部電極層の材料は、導電性材料として、Agと卑金属を混合した材料を用いるのが好ましい。卑金属としてはCu、Zn、及び、Alより選ばれる1種以上の金属を用いるのが好ましい。上述したように内部電極用導電性ペーストは、銀と卑金属を混合した導電性材料粉をバインダ樹脂及び溶剤に分散して調製するが、銀と卑金属を混合した導電性材料粉末は、銀粒子からなる粉末と卑金属粒子からなる粉末を混合した粉末を用いてもよいし、銀と卑金属の合金からなる粉末を用いてもよい。
銀と卑金属の混合比は、重量比にして、３０：７０〜９０：１０の範囲内とするのが好ましい。図２は、本発明の実施例に係る電極の比抵抗のCu添加量依存性を示すグラフである。横軸は、１００重量部のAgに対し混合するCuの重量部である。縦軸は、係る混合比の導電性ペーストを使用して調製した内部電極ペーストを基材上に塗布して、大気焼成した内部電極層の比抵抗である。焼成温度を７５０〜８２５℃とした場合のデータがプロットされている。グラフからわかるように、例えば、Cuの重量部が２００で、Ag:Cuの重量比＝1:2の場合は、比抵抗が３×１０−４Ωｃｍであり、実用上問題ないレベルである。データから、銀の含有量が、銀と卑金属の重量比にして３０：７０よりも多い場合は、比抵抗が実用上問題ないレベルであり、十分低い比抵抗であることがわかる。また、材料コスト低減を考慮すると、銀の含有量は、銀と卑金属の重量比にして９０：１０よりも少ないことが好ましい。また、焼成温度が８５０℃を超える大気焼成では、銀と卑金属の混合範囲をこの最適範囲とした場合でも内部電極の酸化がすすむことが確認された。
導電性材料粉末の粒子径は、銀、卑金属、あるいは、銀と卑金属の合金の、いずれの粒子径も０．２μm以上、１０μm以下の範囲であることが好ましい。粒子径がこの範囲であれば、電子部品の小型化に対応する内部電極層の薄膜化に対応可能である。
本発明の積層セラミック電子部品を構成する内部電極層の材料は、導電性材料として、Agと卑金属を混合した材料を用いるのが好ましい。卑金属としてはCu、Zn、及び、Alより選ばれる1種以上の金属を用いるのが好ましい。上述したように内部電極用導電性ペーストは、銀と卑金属を混合した導電性材料粉をバインダ樹脂及び溶剤に分散して調製するが、銀と卑金属を混合した導電性材料粉末は、銀粒子からなる粉末と卑金属粒子からなる粉末を混合した粉末を用いてもよいし、銀と卑金属の合金からなる粉末を用いてもよい。
銀と卑金属の混合比は、重量比にして、３０：７０〜９０：１０の範囲内とするのが好ましい。図２は、本発明の実施例に係る電極の比抵抗のCu添加量依存性を示すグラフである。横軸は、１００重量部のAgに対し混合するCuの重量部である。縦軸は、係る混合比の導電性ペーストを使用して調製した内部電極ペーストを基材上に塗布して、大気焼成した内部電極層の比抵抗である。焼成温度を７５０〜８２５℃とした場合のデータがプロットされている。グラフからわかるように、例えば、Cuの重量部が２００で、Ag:Cuの重量比＝1:2の場合は、比抵抗が３×１０−４Ωｃｍであり、実用上問題ないレベルである。データから、銀の含有量が、銀と卑金属の重量比にして３０：７０よりも多い場合は、比抵抗が実用上問題ないレベルであり、十分低い比抵抗であることがわかる。また、材料コスト低減を考慮すると、銀の含有量は、銀と卑金属の重量比にして９０：１０よりも少ないことが好ましい。また、焼成温度が８５０℃を超える大気焼成では、銀と卑金属の混合範囲をこの最適範囲とした場合でも内部電極の酸化がすすむことが確認された。
導電性材料粉末の粒子径は、銀、卑金属、あるいは、銀と卑金属の合金の、いずれの粒子径も０．２μm以上、１０μm以下の範囲であることが好ましい。粒子径がこの範囲であれば、電子部品の小型化に対応する内部電極層の薄膜化に対応可能である。
（積層体の形成）
セラミック組成物層の形成工程と内部電極ペースト層の形成工程を所定の積層回数が得られるまで反復し積層体を得る。例えば、１６０層程度の積層体を形成した場合、厚みが０．５ｍｍ程度のチップセラミックコンデンサが得られる。
セラミック組成物層の形成工程と内部電極ペースト層の形成工程を所定の積層回数が得られるまで反復し積層体を得る。例えば、１６０層程度の積層体を形成した場合、厚みが０．５ｍｍ程度のチップセラミックコンデンサが得られる。
（積層体の焼成）
ブレード等を用いて積層体を切断することにより積層ブロックを作製する。例えば、最終的なチップ積層セラミックコンデンサの寸法が幅＝０．５ｍｍ、長さ＝１．０ｍｍとなるような大きさに切断する。その後、得られた積層ブロックを大気中で５００℃まで加熱しバインダを燃焼させる。ついで、やはり大気中において、７５０〜８００℃の温度で焼成する。焼成時間は、例えば、１時間〜５時間とする。この焼成によって、セラミック組成物層、及び内部電極ペースト層は、それぞれセラミック層、及び内部電極層となる。
本発明の積層セラミックコンデンサの製造では、セラミック層と内部電極層は同時焼成により得られる。上記したセラミック材料を使用することにより、同時焼成を大気中で８００℃以下の低温で行うことができるので、卑金属を混合した導電性材料を用いた内部電極層の酸化を抑制することができる。また、大気中で焼成することによりセラミック層の絶縁特性や誘電体特性の劣化を防止することが可能である。
ブレード等を用いて積層体を切断することにより積層ブロックを作製する。例えば、最終的なチップ積層セラミックコンデンサの寸法が幅＝０．５ｍｍ、長さ＝１．０ｍｍとなるような大きさに切断する。その後、得られた積層ブロックを大気中で５００℃まで加熱しバインダを燃焼させる。ついで、やはり大気中において、７５０〜８００℃の温度で焼成する。焼成時間は、例えば、１時間〜５時間とする。この焼成によって、セラミック組成物層、及び内部電極ペースト層は、それぞれセラミック層、及び内部電極層となる。
本発明の積層セラミックコンデンサの製造では、セラミック層と内部電極層は同時焼成により得られる。上記したセラミック材料を使用することにより、同時焼成を大気中で８００℃以下の低温で行うことができるので、卑金属を混合した導電性材料を用いた内部電極層の酸化を抑制することができる。また、大気中で焼成することによりセラミック層の絶縁特性や誘電体特性の劣化を防止することが可能である。
（外部電極の形成）
焼成した積層体の端面に外部電極用導電性ペーストを塗布してから焼成を行い、外部電極を形成する。積層体の焼成が低温で実施可能であるため、積層体の焼成前に外部電極用導電性ペーストを塗布して、その後、セラミック層、内部電極層、外部電極の同時焼成を行うことも可能であり、工程の簡単化、製造コストの低減に効果がある。
外部電極用導電性ペーストとしては、例えば、Ag又はAg合金の粉末及びガラスフリットをバインダ樹脂及び溶剤に分散したものを使用することができる。バインダ樹脂としてはエチルセルロース等のセルロース系樹脂やメチルメタクリレート等のアクリル樹脂を用いることができ、溶剤としては、例えば、エチルカルビトール、ブチルカルビトール、ターピネオール、ジヒドロターピネオール、エチルセルソルブ、ブチルセルソルブ、石油系溶剤、及び、それらの混合物を使用することができる。これらの材料に、適宜、分散剤等の添加材を加えることも可能である。これらの材料を混練して、外部電極用ペーストを調製する。
焼成した積層体の端面に外部電極用導電性ペーストを塗布してから焼成を行い、外部電極を形成する。積層体の焼成が低温で実施可能であるため、積層体の焼成前に外部電極用導電性ペーストを塗布して、その後、セラミック層、内部電極層、外部電極の同時焼成を行うことも可能であり、工程の簡単化、製造コストの低減に効果がある。
外部電極用導電性ペーストとしては、例えば、Ag又はAg合金の粉末及びガラスフリットをバインダ樹脂及び溶剤に分散したものを使用することができる。バインダ樹脂としてはエチルセルロース等のセルロース系樹脂やメチルメタクリレート等のアクリル樹脂を用いることができ、溶剤としては、例えば、エチルカルビトール、ブチルカルビトール、ターピネオール、ジヒドロターピネオール、エチルセルソルブ、ブチルセルソルブ、石油系溶剤、及び、それらの混合物を使用することができる。これらの材料に、適宜、分散剤等の添加材を加えることも可能である。これらの材料を混練して、外部電極用ペーストを調製する。
（類似特許との比較）
特許文献５には、段落［００１２］に「誘電体素体は公知のものが使用できるが、誘電体の焼成温度が１０８０℃未満のものが良い。好ましくは１０５０℃以下６００℃以上で焼成される誘電体が良い。」との記載がある。
しかし、特許文献５に記載された技術は、本願発明に係る卑金属内部電極を用いて大気焼成を可能とする技術と異なり、卑金属と銀の混合材料による内部電極を用いてはいるが、大気焼成ではなく、不活性雰囲気の焼成において（段落［０００７］）、誘電体に含まれる酸化物による内部電極の酸化を防止するものである（段落［００３３］）。従って、特許文献５に係る発明は本願発明とは発明の目的が異なる。
また、特許文献５が出願された時点で、８００℃以下で焼成可能な誘電体は知られていない。文言上は、８００℃以下の焼成についても卑金属電極の焼成に好ましいと示唆する記載がされているが、特許文献５の実施例に示されたデータはいずれも８５０℃以上の温度で、窒素雰囲気で焼成されたデータであり、８００℃以下の低温で大気焼成により実際にセラミック電子部品を作製したデータに裏付けされたものではない。
従って、特許文献５に記載された知見から本願発明を考案することは容易ではなく、特許文献５に係る発明は、本願発明の特許性を否定するものではない。
特許文献５には、段落［００１２］に「誘電体素体は公知のものが使用できるが、誘電体の焼成温度が１０８０℃未満のものが良い。好ましくは１０５０℃以下６００℃以上で焼成される誘電体が良い。」との記載がある。
しかし、特許文献５に記載された技術は、本願発明に係る卑金属内部電極を用いて大気焼成を可能とする技術と異なり、卑金属と銀の混合材料による内部電極を用いてはいるが、大気焼成ではなく、不活性雰囲気の焼成において（段落［０００７］）、誘電体に含まれる酸化物による内部電極の酸化を防止するものである（段落［００３３］）。従って、特許文献５に係る発明は本願発明とは発明の目的が異なる。
また、特許文献５が出願された時点で、８００℃以下で焼成可能な誘電体は知られていない。文言上は、８００℃以下の焼成についても卑金属電極の焼成に好ましいと示唆する記載がされているが、特許文献５の実施例に示されたデータはいずれも８５０℃以上の温度で、窒素雰囲気で焼成されたデータであり、８００℃以下の低温で大気焼成により実際にセラミック電子部品を作製したデータに裏付けされたものではない。
従って、特許文献５に記載された知見から本願発明を考案することは容易ではなく、特許文献５に係る発明は、本願発明の特許性を否定するものではない。
以下に、実施例を用いて本発明を詳細に説明するが、本発明は、これらの実施例によって限定されるものではない。
（積層セラミックコンデンサの作製例１）
上述した製造手順に従って、セラミックシート上に内部電極層が交互に複数層積層された積層体を形成し、得られた積層体を加圧、切断して、積層ブロックを作製し、焼成を行って、得られた焼成体の側面に外部電極を形成して、積層セラミックコンデンサを作製した。その後、作製したセラミックコンデンサの容量特性と外観を評価した。
セラミックシートの材料は、(BaNdSm)TiO3系セラミック組成物を主成分とする上述した低温焼成可能なセラミック材料を用いた。内部電極形成用ペーストは、表１に示す粒子径、重量部のAg粉末とCu粉末に、媒体としてターピネオール及び石油系溶剤、及び、係る金属粉末に対して６重量部のエチルセルロースを混練して、内部電極用ペーストを調製した。その後、セラミックシート上に調製した内部電極用ペーストを印刷し、内部電極を形成した。その後、内部電極が形成されたセラミックスシートを、内部電極ペースト層が引き出されている列が交互になるよう８０枚積層し、積層体を得た。得られた積層体を加圧、切断し、積層ブロックを作製した。Ag、Cuの粒子径、重量部として表１に示すような値を用いて、８種類（実施例１〜６、比較例１、２）の積層ブロックを作製した。ついで、作製した積層ブロックを、大気中、８００℃で２時間焼成し、セラミック焼成体を作製した。
次に、外部電極用ペーストは、表１に示す粒子径、重量部のAg粉末とCu粉末に、媒体としてターピネオール、ブチルカルビトール及びブチルカルビトールアセテート、及び、係る金属粉末に対して６重量部のアクリル樹脂、６重量部のガラスフリットを混練して、外部電極用Agペーストを調製した。ついで、セラミック焼成体の引き出し電極両側に、外部電極用Agペーストを塗布し、大気中、６５０℃で焼付けて、内部電極と外部電極を電気的に接続して、積層セラミックコンデンサを得た。
得られた積層セラミックコンデンサの外形寸法は、長さ２．０ｍｍ、幅１．２ｍｍ、厚さ１．２ｍｍであった。内部電極間に介在する各セラミック層の厚さは８μｍであり、有効セラミック層の総数は８０層であった。
ついで、作製したコンデンサ試料の電気的評価と外観観察を行った。実施例１〜６の試料は、内部電極用ペーストのAgとCuの混合比が９０：１０〜３０：７０、Ag粉末とCu粉末の平均粒子径が０．２〜１０μｍの範囲内で作製されたものである。それに対し、比較例１は、Ag粉末とCu粉末の平均粒子径は０．２μｍで上記数値範囲内であるが、AgとCuの混合比が１０：９０で上記数値範囲外の条件で作製されたものである。また、比較例２は、AgとCuの混合比は５０：５０で上記数値範囲内であるが、Ag粉末の平均粒子径が１５μｍと上記数値範囲外の条件で作製されたものである。
電気的特性については、実施例１〜６の試料も比較例１、２の試料も、静電容量１０，０００ｐＦ、ｔａｎδが１０×１０−４未満、＋２５℃での静電容量を基準として、＋２５℃〜＋１２５℃での静電容量のＴＣが−３０ｐｐｍ／℃未満と良好なものが得られた。
外観観察結果は、実施例１〜６の試料が、いずれも良好であった。同様に、外部電極と内部電極とのマッチング性も良好であった。これに対し、比較例１の試料は、内部の電極層と誘電体層においてクラックの発生が見られ、マッチング性も不良であった。また、比較例２の試料は、外観観察結果は良好であったが、破壊電圧の低下が見られた。これは内部電極層の平滑性不良が原因と考えられる。
（積層セラミックコンデンサの作製例１）
上述した製造手順に従って、セラミックシート上に内部電極層が交互に複数層積層された積層体を形成し、得られた積層体を加圧、切断して、積層ブロックを作製し、焼成を行って、得られた焼成体の側面に外部電極を形成して、積層セラミックコンデンサを作製した。その後、作製したセラミックコンデンサの容量特性と外観を評価した。
セラミックシートの材料は、(BaNdSm)TiO3系セラミック組成物を主成分とする上述した低温焼成可能なセラミック材料を用いた。内部電極形成用ペーストは、表１に示す粒子径、重量部のAg粉末とCu粉末に、媒体としてターピネオール及び石油系溶剤、及び、係る金属粉末に対して６重量部のエチルセルロースを混練して、内部電極用ペーストを調製した。その後、セラミックシート上に調製した内部電極用ペーストを印刷し、内部電極を形成した。その後、内部電極が形成されたセラミックスシートを、内部電極ペースト層が引き出されている列が交互になるよう８０枚積層し、積層体を得た。得られた積層体を加圧、切断し、積層ブロックを作製した。Ag、Cuの粒子径、重量部として表１に示すような値を用いて、８種類（実施例１〜６、比較例１、２）の積層ブロックを作製した。ついで、作製した積層ブロックを、大気中、８００℃で２時間焼成し、セラミック焼成体を作製した。
次に、外部電極用ペーストは、表１に示す粒子径、重量部のAg粉末とCu粉末に、媒体としてターピネオール、ブチルカルビトール及びブチルカルビトールアセテート、及び、係る金属粉末に対して６重量部のアクリル樹脂、６重量部のガラスフリットを混練して、外部電極用Agペーストを調製した。ついで、セラミック焼成体の引き出し電極両側に、外部電極用Agペーストを塗布し、大気中、６５０℃で焼付けて、内部電極と外部電極を電気的に接続して、積層セラミックコンデンサを得た。
得られた積層セラミックコンデンサの外形寸法は、長さ２．０ｍｍ、幅１．２ｍｍ、厚さ１．２ｍｍであった。内部電極間に介在する各セラミック層の厚さは８μｍであり、有効セラミック層の総数は８０層であった。
ついで、作製したコンデンサ試料の電気的評価と外観観察を行った。実施例１〜６の試料は、内部電極用ペーストのAgとCuの混合比が９０：１０〜３０：７０、Ag粉末とCu粉末の平均粒子径が０．２〜１０μｍの範囲内で作製されたものである。それに対し、比較例１は、Ag粉末とCu粉末の平均粒子径は０．２μｍで上記数値範囲内であるが、AgとCuの混合比が１０：９０で上記数値範囲外の条件で作製されたものである。また、比較例２は、AgとCuの混合比は５０：５０で上記数値範囲内であるが、Ag粉末の平均粒子径が１５μｍと上記数値範囲外の条件で作製されたものである。
電気的特性については、実施例１〜６の試料も比較例１、２の試料も、静電容量１０，０００ｐＦ、ｔａｎδが１０×１０−４未満、＋２５℃での静電容量を基準として、＋２５℃〜＋１２５℃での静電容量のＴＣが−３０ｐｐｍ／℃未満と良好なものが得られた。
外観観察結果は、実施例１〜６の試料が、いずれも良好であった。同様に、外部電極と内部電極とのマッチング性も良好であった。これに対し、比較例１の試料は、内部の電極層と誘電体層においてクラックの発生が見られ、マッチング性も不良であった。また、比較例２の試料は、外観観察結果は良好であったが、破壊電圧の低下が見られた。これは内部電極層の平滑性不良が原因と考えられる。
（積層セラミックコンデンサの作製例２）
上術した作製例１と同様に、積層セラミックコンデンサを作製し、容量特性と外観を評価した。
セラミックシートの材料は、(BaNdSm)TiO3系セラミック組成物を主成分とする上述した低温焼成可能なセラミック材料を用いた。内部電極形成用ペーストは、表１に示す粒子径、重量部のAg粉末と卑金属Aの粉末に、媒体としてターピネオール及び石油系溶剤、及び、係る金属粉末に対して６重量部のエチルセルロースを混練して、内部電極用ペーストを調製した。実施例１３、１４では、これらの他に卑金属Bも加えてペーストを調製した。卑金属Aとしては、Zn（実施例７、８）、Al（実施例９）、Cu（実施例１０、１１）を使用した。卑金属Bとしては、Ni（実施例１０）、Sn（実施例１１）を使用した。その後、セラミックシート上に調製した内部電極用ペーストを印刷し、内部電極を形成した。その後、内部電極が形成されたセラミックスシートを、内部電極ペースト層が引き出されている列が交互になるよう８０枚積層し、積層体を得た。得られた積層体を加圧、切断し、積層ブロックを作製した。ついで、作製した積層ブロックを、大気中、８００℃で２時間焼成し、セラミック焼成体を作製した。
次に、外部電極用ペーストは、表２に示す粒子径、重量部のAg粉末に、媒体としてターピネオール、ブチルカルビトール及びブチルカルビトールアセテート、及び、係る金属粉末に対して６重量部のアクリル樹脂、６重量部のガラスフリットを混練して、外部電極用Agペーストを調製した。ついで、セラミック焼成体の引き出し電極両側に、外部電極用Agペーストを塗布し、大気中、６５０℃で焼付けて、内部電極と外部電極を電気的に接続して、積層セラミックコンデンサを得た。
得られた積層セラミックコンデンサの外形寸法は、長さ２．０ｍｍ、幅１．２ｍｍ、厚さ１．２ｍｍであった。内部電極間に介在する各セラミック層の厚さは８μｍであり、有効セラミック層の総数は８０層であった。
ついで、作製したコンデンサ試料の電気的評価と外観観察を行った。
電気的特性については、実施例７〜１１の試料のいずれも、静電容量１０，０００ｐＦ、ｔａｎδが１０×１０−４未満、＋２５℃での静電容量を基準として、＋２５℃〜＋１２５℃での静電容量のＴＣが−３０ｐｐｍ／℃未満と良好なものが得られた。
外観観察結果もいずれの試料も良好であった。同様に、外部電極と内部電極とのマッチング性も良好であった。
上術した作製例１と同様に、積層セラミックコンデンサを作製し、容量特性と外観を評価した。
セラミックシートの材料は、(BaNdSm)TiO3系セラミック組成物を主成分とする上述した低温焼成可能なセラミック材料を用いた。内部電極形成用ペーストは、表１に示す粒子径、重量部のAg粉末と卑金属Aの粉末に、媒体としてターピネオール及び石油系溶剤、及び、係る金属粉末に対して６重量部のエチルセルロースを混練して、内部電極用ペーストを調製した。実施例１３、１４では、これらの他に卑金属Bも加えてペーストを調製した。卑金属Aとしては、Zn（実施例７、８）、Al（実施例９）、Cu（実施例１０、１１）を使用した。卑金属Bとしては、Ni（実施例１０）、Sn（実施例１１）を使用した。その後、セラミックシート上に調製した内部電極用ペーストを印刷し、内部電極を形成した。その後、内部電極が形成されたセラミックスシートを、内部電極ペースト層が引き出されている列が交互になるよう８０枚積層し、積層体を得た。得られた積層体を加圧、切断し、積層ブロックを作製した。ついで、作製した積層ブロックを、大気中、８００℃で２時間焼成し、セラミック焼成体を作製した。
次に、外部電極用ペーストは、表２に示す粒子径、重量部のAg粉末に、媒体としてターピネオール、ブチルカルビトール及びブチルカルビトールアセテート、及び、係る金属粉末に対して６重量部のアクリル樹脂、６重量部のガラスフリットを混練して、外部電極用Agペーストを調製した。ついで、セラミック焼成体の引き出し電極両側に、外部電極用Agペーストを塗布し、大気中、６５０℃で焼付けて、内部電極と外部電極を電気的に接続して、積層セラミックコンデンサを得た。
得られた積層セラミックコンデンサの外形寸法は、長さ２．０ｍｍ、幅１．２ｍｍ、厚さ１．２ｍｍであった。内部電極間に介在する各セラミック層の厚さは８μｍであり、有効セラミック層の総数は８０層であった。
ついで、作製したコンデンサ試料の電気的評価と外観観察を行った。
電気的特性については、実施例７〜１１の試料のいずれも、静電容量１０，０００ｐＦ、ｔａｎδが１０×１０−４未満、＋２５℃での静電容量を基準として、＋２５℃〜＋１２５℃での静電容量のＴＣが−３０ｐｐｍ／℃未満と良好なものが得られた。
外観観察結果もいずれの試料も良好であった。同様に、外部電極と内部電極とのマッチング性も良好であった。
以上詳述したように、本発明は、積層セラミック電子部品の製造コストの低減と小型大容量化を可能にするものであり、エレクトロニクスの分野で大きく寄与する。
１ セラミック層
２、３ 内部電極層
４、５ 外部電極
２、３ 内部電極層
４、５ 外部電極
Claims (10)
- 少なくともセラミック層と内部電極層を交互に複数層積層した積層体からなる積層セラミック電子部品において、前記セラミック層が800℃以下の温度で焼成可能な材料を用いて形成された層であり、前記内部電極層が、少なくともAgからなる第一の金属粒子とCu、Zn、及び、Alより選ばれる1種以上の第二の金属粒子とを含む導電性ペーストを用いて形成された層であり、前記第一の金属粒子と前記第二の金属粒子の混合比が、重量比にして、３０：７０〜９０：１０の範囲内であることを特徴とする積層セラミック電子部品。
- 少なくともセラミック層と内部電極層を交互に複数層積層した積層体からなる積層セラミック電子部品において、前記セラミック層が800℃以下の温度で焼成可能な材料を用いて形成された層であり、前記内部電極層が、少なくともAgからなる第一の金属とCu、Zn、及び、Alより選ばれる1種以上の第二の金属とからなる合金粒子を含む導電性ペーストを用いて形成された層であり、前記第一の金属と前記第二の金属の混合比が、重量比にして、３０：７０〜９０：１０の範囲内であることを特徴とする積層セラミック電子部品。
- 前記導電性ペースト、又は、前記合金粒子が、さらに、 Ni及び／又はSnからなる第三の金属粒子、又は、第三の金属を含むことを特徴とする請求項１又は２のいずれか1項記載の積層セラミック電子部品。
- 前記第一の金属粒子及び前記第二の金属粒子、又は、前記合金粒子の粒径が０．２μm以上、１０μm以下であることを特徴とする請求項１乃至３のいずれか1項記載の積層セラミック電子部品。
- 前記セラミック層が、(BaNdSm)TiO3系セラミック組成物１００重量部を主成分として、これに対し、Bi2O3 ７〜１７重量部、SiO2 １〜５重量部、ZnO １〜５重量部、MgO ０．５〜３．５重量部、B2O3 ０．５〜３．０重量部、Li2O ０．２〜１．０重量部、及び、CuO ０．２〜１．５重量部を含有する材料からなることを特徴とする請求項１乃至４のいずれか1項記載の積層セラミック電子部品。
- 少なくとも、セラミックグリーンシートと内部電極形成用ペーストとを交互に複数層積層して積層体を形成する積層工程と、前記積層体を焼成することにより積層セラミック電子部品を製造する焼成工程とからなり、前記内部電極形成用ペーストとして、少なくともAgからなる第一の金属粒子とCu、Zn、及び、Alより選ばれる1種以上の第二の金属粒子とを含む導電性ペーストを用い、前記第一の金属粒子と前記第二の金属粒子の混合比が、重量比にして、３０：７０〜９０：１０の範囲内であり、前記焼成工程を大気中で800℃以下の温度で行うことを特徴とする積層セラミック電子部品の製造方法。
- 少なくとも、セラミックグリーンシートと内部電極形成用ペーストとを交互に複数層積層して積層体を形成する積層工程と、前記積層体を焼成することにより積層セラミック電子部品を製造する焼成工程とからなり、前記内部電極形成用ペーストとして、少なくともAgからなる第一の金属とCu、Zn、及び、Alより選ばれる1種以上の第二の金属とからなる合金粒子を含む導電性ペーストを用い、前記第一の金属と前記第二の金属の混合比が、重量比にして、３０：７０〜９０：１０の範囲内であり、前記焼成工程を大気中で800℃以下の温度で行うことを特徴とする積層セラミック電子部品の製造方法。
- 前記導電性ペースト、又は、前記合金粒子が、さらに、 Ni及び／又はSnからなる第三の金属粒子、又は、第三の金属を含むことを特徴とする請求項６又は７のいずれか1項記載の積層セラミック電子部品の製造方法。
- 前記第一の金属粒子及び前記第二の金属粒子、又は、前記合金粒子の粒径が０．２μm以上、１０μm以下であることを特徴とする請求項６乃至８のいずれか1項記載の積層セラミック電子部品の製造方法。
- 前記セラミックグリーンシートの材料として、(BaNdSm)TiO3系セラミック組成物１００重量部を主成分として、これに対し、Bi2O3 ７〜１７重量部、SiO2 １〜５重量部、ZnO １〜５重量部、MgO ０．５〜３．５重量部、B2O3 ０．５〜３．０重量部、Li2O ０．２〜１．０重量部、及び、CuO ０．２〜１．５重量部を含有する材料からなる材料を用い、前記焼成工程を大気中で750℃以上、800℃以下の温度で行うことを特徴とする請求項６乃至９のいずれか1項記載の積層セラミック電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010009496A JP5452244B2 (ja) | 2010-01-19 | 2010-01-19 | 積層セラミック電子部品とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010009496A JP5452244B2 (ja) | 2010-01-19 | 2010-01-19 | 積層セラミック電子部品とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011151089A true JP2011151089A (ja) | 2011-08-04 |
| JP5452244B2 JP5452244B2 (ja) | 2014-03-26 |
Family
ID=44537842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010009496A Expired - Fee Related JP5452244B2 (ja) | 2010-01-19 | 2010-01-19 | 積層セラミック電子部品とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5452244B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105957642A (zh) * | 2016-06-08 | 2016-09-21 | 天津大学 | 一种用于ltcc基板的二氧化硅包覆铜电子浆料的制备方法 |
| KR20190121152A (ko) * | 2018-08-23 | 2019-10-25 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
| KR20190121149A (ko) * | 2018-08-16 | 2019-10-25 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR20200044767A (ko) * | 2018-08-16 | 2020-04-29 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| JP2020077798A (ja) * | 2018-11-08 | 2020-05-21 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| KR20200093496A (ko) * | 2018-08-23 | 2020-08-05 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
| US11626249B2 (en) | 2019-12-03 | 2023-04-11 | Taiyo Yuden Co., Ltd. | Ceramic electronic device and manufacturing method of the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005097716A (ja) * | 2003-08-21 | 2005-04-14 | Jfe Mineral Co Ltd | 銅合金粉末及びその製造方法、並びに、耐酸化性に優れた導電性ペースト用銅合金粉末及びその製造方法 |
| JP2009120477A (ja) * | 2007-11-16 | 2009-06-04 | Samsung Electro-Mechanics Co Ltd | ガラス組成物、これを含む誘電体組成物及びこれを用いた積層セラミックキャパシタ内蔵型低温同時焼成セラミック基板 |
| JP2009206433A (ja) * | 2008-02-29 | 2009-09-10 | Tdk Corp | 積層電子部品およびその製造方法 |
-
2010
- 2010-01-19 JP JP2010009496A patent/JP5452244B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005097716A (ja) * | 2003-08-21 | 2005-04-14 | Jfe Mineral Co Ltd | 銅合金粉末及びその製造方法、並びに、耐酸化性に優れた導電性ペースト用銅合金粉末及びその製造方法 |
| JP2009120477A (ja) * | 2007-11-16 | 2009-06-04 | Samsung Electro-Mechanics Co Ltd | ガラス組成物、これを含む誘電体組成物及びこれを用いた積層セラミックキャパシタ内蔵型低温同時焼成セラミック基板 |
| JP2009206433A (ja) * | 2008-02-29 | 2009-09-10 | Tdk Corp | 積層電子部品およびその製造方法 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105957642A (zh) * | 2016-06-08 | 2016-09-21 | 天津大学 | 一种用于ltcc基板的二氧化硅包覆铜电子浆料的制备方法 |
| US10847321B2 (en) | 2018-08-16 | 2020-11-24 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
| US11605505B2 (en) | 2018-08-16 | 2023-03-14 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
| KR20190121149A (ko) * | 2018-08-16 | 2019-10-25 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| CN110838409A (zh) * | 2018-08-16 | 2020-02-25 | 三星电机株式会社 | 多层陶瓷电子组件 |
| KR102105057B1 (ko) * | 2018-08-16 | 2020-04-27 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR20200044767A (ko) * | 2018-08-16 | 2020-04-29 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR102355658B1 (ko) * | 2018-08-16 | 2022-01-26 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| US10692654B2 (en) | 2018-08-16 | 2020-06-23 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
| KR102140622B1 (ko) * | 2018-08-23 | 2020-08-03 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
| US10840017B2 (en) | 2018-08-23 | 2020-11-17 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component having improved internal electrode, and method of manufacturing the same |
| KR20200093496A (ko) * | 2018-08-23 | 2020-08-05 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
| KR102351181B1 (ko) * | 2018-08-23 | 2022-01-14 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
| KR20190121152A (ko) * | 2018-08-23 | 2019-10-25 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
| JP2020077798A (ja) * | 2018-11-08 | 2020-05-21 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| JP7338961B2 (ja) | 2018-11-08 | 2023-09-05 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| US11626249B2 (en) | 2019-12-03 | 2023-04-11 | Taiyo Yuden Co., Ltd. | Ceramic electronic device and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5452244B2 (ja) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4786604B2 (ja) | 誘電体磁器及びそれを用いた積層セラミックコンデンサ | |
| CN105693236B (zh) | 低温烧结介电组合物以及由其形成的多层陶瓷电容器 | |
| JP5452244B2 (ja) | 積層セラミック電子部品とその製造方法 | |
| JP2005145791A (ja) | 電子部品、誘電体磁器組成物およびその製造方法 | |
| JP2007331958A (ja) | 電子部品、誘電体磁器組成物およびその製造方法 | |
| JP2009509906A (ja) | 銅製電極に使用するｃｏｇ誘電体組成物 | |
| JP2008247656A (ja) | 誘電体磁器組成物の製造方法および電子部品の製造方法 | |
| JP2006310760A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2009203089A (ja) | 誘電体磁器組成物および電子部品 | |
| JP2009084112A (ja) | 誘電体磁器組成物および電子部品 | |
| JP2011057511A (ja) | セラミック電子部品およびその製造方法 | |
| JP7070254B2 (ja) | 誘電体組成物および電子部品 | |
| JP5870625B2 (ja) | 電極焼結体、積層電子部品、内部電極ペースト、電極焼結体の製造方法、積層電子部品の製造方法 | |
| JP2013012418A (ja) | 酸化物導電体を用いた酸化物導電体ペースト及びそれを用いた積層電子部品 | |
| JP2007145683A (ja) | 電子部品、誘電体磁器組成物およびその製造方法 | |
| JP2018526301A (ja) | ビスマスナトリウムストロンチウムチタン酸塩系誘電体組成物、誘電体素子、電子部品および積層電子部品 | |
| JP6769337B2 (ja) | 誘電体組成物及び電子部品 | |
| JP2007234330A (ja) | 導電体ペーストおよび電子部品 | |
| KR20080048493A (ko) | 니켈 전극에 사용하기 위한 씨오지 유전성 조성물 | |
| JP2006310646A (ja) | 積層セラミック電子部品の製造方法 | |
| JP7035914B2 (ja) | 誘電体組成物および電子部品 | |
| JP2005029423A (ja) | 誘電体磁器組成物および電子部品 | |
| JP2008179493A (ja) | 誘電体磁器組成物および電子部品 | |
| JP5151039B2 (ja) | 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ | |
| CN102136310A (zh) | 导电膏以及电子零件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5452244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |