JP2022021734A - セラミック電子部品およびその製造方法 - Google Patents

セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP2022021734A
JP2022021734A JP2020125511A JP2020125511A JP2022021734A JP 2022021734 A JP2022021734 A JP 2022021734A JP 2020125511 A JP2020125511 A JP 2020125511A JP 2020125511 A JP2020125511 A JP 2020125511A JP 2022021734 A JP2022021734 A JP 2022021734A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layer
layer
laminated
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020125511A
Other languages
English (en)
Inventor
洋一 加藤
Yoichi Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2020125511A priority Critical patent/JP2022021734A/ja
Priority to US17/354,129 priority patent/US11676765B2/en
Publication of JP2022021734A publication Critical patent/JP2022021734A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】 クラックを抑制しつつ絶縁性を向上させることができるセラミック電子部品およびその製造方法を提供する。【解決手段】 セラミック電子部品は、セラミックを主成分とする第1誘電体層と、第1内部電極層と、セラミックを主成分とする第2誘電体層と、第2内部電極層とがこの順に積層され、略直方体形状を有し、前記第1内部電極層が前記略直方体形状の第1端面に露出し、前記第2内部電極層が前記略直方体形状の第2端面に露出するように形成された積層構造と、前記第2内部電極層と同じ層内において、前記第1端面側に前記第2内部電極層と離間して設けられた導電体層と、を備え、前記第2内部電極層と前記導電体層との間のギャップの距離が、30μm以下である。【選択図】 図2

Description

本発明は、セラミック電子部品およびその製造方法に関する。
積層セラミックコンデンサ等のセラミック電子部品は、例えば、内部電極層がセラミック層を挟んで積層された機能部と、内部電極層の側部を保護するマージン部とを有する。このようなセラミック電子部品では、電極引き出し部分において対向電極がなくなることによって段差が生じ、形状が樽型になる(例えば、特許文献1参照)。そこで、セラミックスペーストや電極ペーストで段差を埋める方法が考えられている(例えば、特許文献2,3参照)。
特開2015-026841号公報 特開2002-043164号公報 特開2004-186342号公報
電極ペーストで段差を埋める場合は、層内で対向電極同士が確実に絶縁されていなければならず、層厚みに比較して大きな絶縁スペース(ギャップ)を形成する必要がある。しかしながら、大きな絶縁スペースを対向電極間に設けると、材料充填度の低い低密度領域が形成され、焼成過程やリフロー時の熱衝撃により該当領域にクラックが生じるおそれがある。
本発明は、上記課題に鑑みなされたものであり、クラックを抑制しつつ絶縁性を向上させることができるセラミック電子部品およびその製造方法を提供することを目的とする。
本発明に係るセラミック電子部品は、セラミックを主成分とする第1誘電体層と、第1内部電極層と、セラミックを主成分とする第2誘電体層と、第2内部電極層とがこの順に積層され、略直方体形状を有し、前記第1内部電極層が前記略直方体形状の第1端面に露出し、前記第2内部電極層が前記略直方体形状の第2端面に露出するように形成された積層構造と、前記第2内部電極層と同じ層内において、前記第1端面側に前記第2内部電極層と離間して設けられた導電体層と、を備え、前記第2内部電極層と前記導電体層との間のギャップの距離が、30μm以下であることを特徴とする。
上記セラミック電子部品において、前記積層構造が2以上積層されており、積層方向において隣り合う前記ギャップは、積層方向から見た場合に、前記第1端面と前記第2端面とが対向する方向において互いにずれていてもよい。
上記セラミック電子部品において、積層方向において隣り合う前記ギャップは、積層方向から見た場合に、前記第1端面側の端および前記第2端面側の端の少なくともいずれか一方が5μm以上ずれていてもよい。
上記セラミック電子部品において、積層方向において隣り合う前記ギャップは、積層方向から見た場合に、前記第1端面側の端および前記第2端面側の端の少なくともいずれか一方が前記ギャップの距離の1/2以上ずれていてもよい。
上記セラミック電子部品において、前記第2内部電極層の主成分金属と、前記導電体層の主成分金属とが同じ金属であってもよい。
本発明に係るセラミック電子部品の製造方法は、主成分セラミック粒子を含むグリーンシート上に金属導電ペーストが配置された積層単位が複数積層され、略直方体形状を有する積層体を得る工程と、前記積層体を焼成する工程と、を含み、焼成する前の前記積層体の第1端面側において、前記第1端面と第2端面とが対向する方向に30μm以下離間するギャップが設けられた前記金属導電ペーストの層と、前記第1端面と第2端面とが対向する方向に離間しない前記金属導電ペーストの層とが前記グリーンシートを介して交互に積層されていることを特徴とする。
上記セラミック電子部品の製造方法において、前記金属導電ペーストの一部をレーザで除去することで、前記ギャップを形成してもよい。
本発明によれば、クラックを抑制しつつ絶縁性を向上させることができるセラミック電子部品およびその製造方法を提供することができる。
積層セラミックコンデンサの部分断面斜視図である。 (a)および(b)は図1のA-A線断面図である。 図1のB-B線断面図である。 (a)はX軸方向において絶縁ギャップが30μmを上回る長さを有して長い場合の断面を例示する図であり、(b)は(a)の一部拡大図である。 (a)はクラックを例示する図であり、(b)は低密度領域を模式的に描いた図であり、(c)は(b)における高さなどを明確にするための図である。 絶縁ギャップの長さが30μmを上回っており、絶縁ギャップの長さが統一されていない場合を例示する図である。 実施形態に係る絶縁ギャップを例示する図である。 実施形態に係る絶縁ギャップを例示する図である。 実施形態に係る絶縁ギャップを例示する図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 (a)および(b)は積層工程を例示する図である。 (a)はAパターンを例示する図であり、(b)はBパターンを例示する図である。 積層工程を例示する図である。 (a)および(b)は積層工程を例示する図である。 (a)~(d)は積層工程を例示する図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2(a)および図2(b)は、図1のA-A線断面図である。図3は、図1のB-B線断面図である。図1~図3で例示するように、積層セラミックコンデンサ100は、略直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。なお、図1において、X軸方向(第1方向)は、積層チップ10の長さ方向であって、積層チップ10の2端面が対向する方向であり、外部電極20aと外部電極20bとが対向する方向である。Y軸方向(第2方向)は、内部電極層の幅方向である。Z軸方向は、積層方向である。X軸方向と、Y軸方向と、Z軸方向とは、互いに直交している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、卑金属材料を含む内部電極層とが、交互に積層された構成を有する。各内部電極層の端縁は、積層チップ10の外部電極20aが設けられた第1端面と、外部電極20bが設けられた第2端面とに、交互に露出している。それにより、各内部電極層は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層を介して積層された構成を有する。外部電極20aに接続されている内部電極層を内部電極層12a(第1内部電極層)と称する。外部電極20bに接続されている内部電極層を内部電極層12b(第2内部電極層)と称する。誘電体層11と内部電極層との積層構造において、積層方向の最外層には内部電極層が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.25mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12a,12bは、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12a,12bとして、Pt(白金),Pd(パラジウム),Ag(銀),Au(金)などの貴金属やこれらを含む合金を用いてもよい。内部電極層12a,12bの平均厚みは、例えば、1μm以下である。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3-αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x-yCaSrTi1-zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。誘電体層11の平均厚みは、例えば、1μm以下である。なお、内部電極層の積層数は、例えば、100から800である。
図2(a)で例示するように、外部電極20aに接続された内部電極層12aと外部電極20bに接続された内部電極層12bとが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該電気容量を生じる領域を、容量部14と称する。すなわち、容量部14は、異なる外部電極に接続された隣接する内部電極層同士が対向する領域である。
同じ外部電極に接続された内部電極層が異なる外部電極に接続された内部電極層を介さずに対向する領域を、エンドマージンと称する。エンドマージンは、電気容量を介さずに対向する領域である。エンドマージン15aは、外部電極20aに接続された内部電極層12a同士が、外部電極20bに接続された内部電極層12bを介さずに対向する領域である。エンドマージン15bは、外部電極20bに接続された内部電極層12b同士が、外部電極20aに接続された内部電極層12aを介さずに対向する領域である。
図3で例示するように、積層チップ10において、積層チップ10の2側面から内部電極層12a,12bに至るまでの領域をサイドマージン16と称する。すなわち、サイドマージン16は、上記積層構造において積層された複数の内部電極層12a,12bが2側面側に延びた端部を覆うように設けられた領域である。サイドマージン16も、電気容量を生じない領域である。
このような積層セラミックコンデンサ100においては、エンドマージン15a,15bにおいて、外部電極と接続されない内部電極層がなくなることによって段差が生じ、形状が樽型になる。この段差解消法として、誘電体やダミー電極で埋める方法が考えられる。
そこで、本実施形態においては、図2(b)で例示するように、エンドマージン15aにおいては、内部電極層12bと同じ層内の外部電極20a側に、ダミー電極層17a(導電体層)が設けられている。ダミー電極層17aは、内部電極層12bとは接続されていない。ダミー電極層17aと内部電極層12bとの間には、X軸方向に間隔が空けてある。当該間隔は、絶縁ギャップ18aとして機能する。ダミー電極層17aは、外部電極20aと接続されていてもよく、接続されていなくてもよい。ダミー電極層17aの主成分金属と、内部電極層12bの主成分金属とが同じ金属であることが好ましい。製造過程においてダミー電極層17aと内部電極層12bとを同一工程で作製できるからである。
エンドマージン15bにおいては、内部電極層12aと同じ層内の外部電極20b側に、ダミー電極層17b(導電体層)が設けられている。ダミー電極層17bは、内部電極層12aとは接続されていない。ダミー電極層17bと内部電極層12aとの間には、X軸方向に間隔が空けてある。当該間隔は、絶縁ギャップ18bとして機能する。ダミー電極層17bは、外部電極20bと接続されていてもよく、接続されていなくてもよい。ダミー電極層17bの主成分金属と、内部電極層12aの主成分金属とが同じ金属であることが好ましい。製造過程においてダミー電極層17bと内部電極層12aとを同一工程で作製できるからである。
ここで、外部電極20aと外部電極20bとが対向するX軸方向において絶縁ギャップ18a,18bが長く設けられている場合について説明する。図4(a)は、X軸方向において絶縁ギャップ18a,18bが30μmを上回る長さを有して長い場合の断面を例示する図である。図4(b)は、図4(a)の一部拡大図である。
図4(a)および図4(b)で例示するように、X軸方向において絶縁ギャップの長さが30μmを上回っていると、材料充填度の低い低密度領域αがX軸方向において長くなってしまう。低密度領域αは、積層方向から見た場合に各絶縁ギャップが重なる領域である。したがって、図5(a)で例示するように、焼成過程やリフロー時の熱衝撃により低密度領域αにクラック19が生じ、絶縁性を損なうおそれがある。
図5(b)は、低密度領域αを模式的に描いた図である。図5(c)は、図3と同じ図であり、図5(b)における高さなどを明確にするための図である。図5(b)で例示するように、低密度領域αでは、密度が低いことに起因して積層方向に収縮するようになる。収縮に伴う応力発生によってクラック19が生じ得る。
図6は、X軸方向において絶縁ギャップの長さが30μmを上回っており、絶縁ギャップの長さが統一されていない場合を例示する図である。この場合においても、各絶縁ギャップが長くなるため、材料充填度の低い低密度領域αが、X軸方向において長くなってしまう。
そこで、本実施形態においては、図7で例示するように、X軸方向における絶縁ギャップ18aの少なくともいずれかの長さを30μm以下とする。この場合、材料充填度の低い低密度領域αがX軸方向において短くなる。したがって、焼成過程やリフロー時の熱衝撃が加わっても、クラックの発生が抑制され、絶縁性を向上させることができる。複数の絶縁ギャップ18aが30μm以下の長さを有していることが好ましい。すべての絶縁ギャップ18aが30μm以下の長さを有していることが好ましい。絶縁ギャップ18bの少なくともいずれかの長さも30μm以下であることが好ましい。複数の絶縁ギャップ18bが30μm以下の長さを有していることが好ましい。すべての絶縁ギャップ18bが30μm以下の長さを有していることが好ましい。
なお、各絶縁ギャップが30μmを上回る長さを有する場合であっても、各絶縁ギャップがX軸方向に交互にずれていれば低密度領域αを短くすることは可能である。しかしながら、各絶縁ギャップがX軸方向に交互にずれていても各絶縁ギャップが30μm以上の長さを有していると、絶縁ギャップが分散する領域が広くなって当該領域が応力に耐えられずにクラックが発生するおそれがある。したがって、各絶縁ギャップが30μmを上回っていれば、応力を緩和することは困難である。
X軸方向において絶縁ギャップ18a,18bが短くなるほど、低密度領域αが短くなり、クラックの発生が抑制される。X軸方向における絶縁ギャップ18a,18bの長さは、25μm以下であることが好ましく、20μm以下であることがより好ましい。一方、X軸方向において絶縁ギャップ18a,18bが短すぎると、十分な絶縁性が得られないおそれがある。そこで、X軸方向における各絶縁ギャップ18a,18bの長さは、5μm以上であることが好ましく、10μm以上であることがより好ましい。
なお、絶縁ギャップ18a,18bは、X軸方向において、位置が統一されていないことが好ましい。例えば、図8で例示するように、Z軸方向において隣り合う絶縁ギャップ18aは、Z軸方向から見た場合に、X軸方向において互いにずれていることが好ましい。この場合、X軸方向における絶縁ギャップの位置が分散するため、低密度領域αが短くなる。したがって、クラックの発生がより抑制され、絶縁性をより向上させることができる。例えば、Z軸方向において隣り合う絶縁ギャップ18a,18bは、外部電極20a側端および外部電極20b側端の少なくともいずれか一方が、5μm以上ずれていることが好ましく、10μm以上ずれていることがより好ましく、15μm以上ずれていることがさらに好ましい。また、Z軸方向において隣り合う絶縁ギャップ18a,18bは、外部電極20a側端および外部電極20b側端の少なくともいずれか一方が、絶縁ギャップ18a,18bのX軸方向の長さの1/2以上ずれていることが好ましい。
Z軸方向において隣り合う絶縁ギャップ18a,18bは、積層方向から見た場合に、X軸方向における重複長さは、15μm以下であることが好ましく、5μm以下であることがより好ましい。
または、Z軸方向において隣り合う絶縁ギャップ18a,18bは、図9で例示するように、積層方向から見た場合に、X軸方向において互いに重複していないことが好ましい。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図10は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11を形成するための誘電体材料を用意する。誘電体材料は、誘電体層11の主成分セラミックを含む。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、BaTiOは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層11の主成分セラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル-ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Zr(ジルコニウム)、Ca(カルシウム)、Sr(ストロンチウム)、Mg(マグネシウム)、Mn(マンガン)、V(バナジウム)、Cr(クロム)、希土類元素の酸化物、並びに、Co(コバルト)、Ni、Li(リチウム)、B(ホウ素)、Na(ナトリウム)、K(カリウム)およびSiの酸化物もしくはガラスが挙げられる。
次に、サイドマージン16を形成するためのマージン材料を用意する。マージン材料は、サイドマージン16の主成分セラミックを含む。主成分セラミックとして、例えば、BaTiO粉を作製する。BaTiO粉は、誘電体材料と同様の手順により作製することができる。得られたBaTiO粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Zr、Ca、Sr、Mg、Mn、V、Cr、希土類元素の酸化物、並びに、Co、Ni、Li、B、Na、KおよびSiの酸化物もしくはガラスが挙げられる。
次に、カバー層13を形成するためのカバー材料を用意する。カバー材料は、カバー層13の主成分セラミックを含む。主成分セラミックとして、例えば、BaTiO粉を作製する。BaTiO粉は、誘電体材料と同様の手順により作製することができる。得られたBaTiO粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Zr、Ca、Sr、Mg、Mn、V、Cr、希土類元素の酸化物、並びに、Co、Ni、Li、B、Na、KおよびSiの酸化物もしくはガラスが挙げられる。なお、カバー材料として、上述したマージン材料を用いてもよい。
(積層工程)
次に、原料粉末作製工程で得られた誘電体材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシート51を塗工して乾燥させる。
次に、図11(a)で例示するように、誘電体グリーンシート51の表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層用の第1パターン52を配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層11の主成分セラミックと同じであることが好ましい。
次に、図11(b)で例示するように、第1パターン52において、絶縁ギャップに相当する位置をレーザなどで除去することで、第1パターン52に溝56を形成する。図12(a)は、一方のパターンであるAパターンを例示する図である。図12(b)は、他方のパターンであるBパターンを例示する図である。図12(a)および図12(b)において、破線は、後の工程でカットするための線を表している。
CO・YAGレーザを用いると、波長が長いためにスポット径が大きくなって微細加工が困難であるおそれがある。UV(紫外線)レーザを用いると、誘電体グリーンシート51に含まれるセラミック(例えばチタン酸バリウム)の吸収域に波長が入るため、誘電体グリーンシート51を加工してしまうおそれがある。そこで、ここでのレーザとして、可視光レーザ(青色~緑色)を用いることが好ましい。可視光レーザは、誘電体グリーンシート51を透過するため、誘電体グリーンシート51への影響を抑制することができる。また、可視光レーザの波長は短いため、スポット径が小さくなり、微細加工が容易となる。また、ピコ秒パルスのレーザを利用できるようになってきたため、誘電体グリーンシート51への熱ダメージが抑制される。また、金属導電ペーストに含まれる材料が小径化して第1パターン52が薄層化することで、低いエネルギで対象箇所を除去することができるため、誘電体グリーンシート51へのダメージを抑制しつつ、誘電体グリーンシート51上での金属導電ペーストへの直接の加工が可能となる。
次に、AパターンとBパターンとを交互に積層していく。この場合において、図13で例示するように、1層目のAパターンの溝56に対して、3層目(Bパターンを含めて3番目)のAパターンの溝56をX軸方向の一方側に位置をずらしてもよい。次に、5層目(Bパターンを含めて5番目)のAパターンの溝56をX軸方向の他方側に位置をずらしてもよい。Bパターンについては、2層目(Aパターンを含めて2番目)のBパターンの溝56に対して、4層目(Aパターンを含めて4番目)のBパターンの溝56をX軸方向の一方側に位置をずらしてもよい。次に、6層目(Aパターンを含めて6番目)のBパターンの溝56をX軸方向の他方側に位置をずらしてもよい。以降、積層数に応じて積層を繰り返す。
次に、原料粉末作製工程で得られたカバー材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み10μm以下の帯状のカバーシート54を塗工して乾燥させる。積層された誘電体グリーンシート51の上下にカバーシート54を所定数(例えば2~10層)だけ積層して熱圧着する。その後、図12(a)および図12(b)の点線に沿ってカットする。図14(a)は、カット後の積層体を例示する断面図である。
次に、図14(b)で例示するように、積層部分の側面に、サイドマージンペーストで形成したサイドマージンシート55を貼り付ける、またはサイドマージンペーストを塗布することで、サイドマージン領域を形成してもよい。サイドマージンペーストは、原料粉末作製工程で得られたマージン材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合して得られたマージンペーストを用いることができる。サイドマージンペーストのうち、誘電体グリーンシート51と第1パターン52とが積層された積層部分の側面に形成された部分が、サイドマージン領域に相当する。
その後に外部電極20a,20bとなる金属導電ペーストを、積層体の両側面にディップ法等で塗布して乾燥させる。これにより、セラミック積層体が得られる。
(焼成工程)
このようにして得られたセラミック積層体を、N雰囲気で脱バインダ処理した後に外部電極20a,20bの下地となるNiペーストをディップ法で塗布し、酸素分圧10-5~10-8atmの還元雰囲気中で1100~1300℃で10分~2時間焼成する。このようにして、積層セラミックコンデンサ100が得られる。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃~1000℃で再酸化処理を行ってもよい。
(めっき処理工程)
その後、めっき処理により、外部電極20a,20bに、Cu,Ni,Sn等の金属コーティングを行ってもよい。
なお、サイドマージンペーストは、AパターンとBパターンとを積層していく過程で塗布してもよい。まず、図15(a)で例示するように、誘電体グリーンシート51を用意する。次に、図15(b)で例示するように、誘電体グリーンシート51の表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層用の第1パターン52を配置し、絶縁ギャップに相当する位置をレーザなどで除去することで、第1パターン52に溝56を形成する。
次に、図15(c)で例示するように、誘電体グリーンシート51上において、第1パターン52が印刷されていない周辺領域にマージンペーストを印刷することで第2パターン53を配置し、第1パターン52との段差を埋める。
その後、図15(d)で例示するように、内部電極層12aと内部電極層12bとが長さ方向の両端面に端縁が交互に露出して極性の異なる一対の外部電極20a,20bに交互に引き出されるように、誘電体グリーンシート51、第1パターン52および第2パターン53を積層していく。この場合において、溝56がX軸方向において互いにずれるようにしてもよい。
なお、上記各実施形態においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。
続いて、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1)
チタン酸バリウム粉末に対して添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。チタン酸バリウム粉末に対して添加物を添加し、ボールミルで十分に湿式混合粉砕してマージン材料を得た。チタン酸バリウム粉末に対して添加物を添加し、ボールミルで十分に湿式混合粉砕してカバー材料を得た。
誘電体材料に有機バインダとしてブチラール系、溶剤としてトルエン、エチルアルコールを加えてドクターブレード法にて誘電体グリーンシート51を作製した。得られた誘電体グリーンシート51に金属導電ペーストの第1パターン52を印刷した。次に、第1パターン52において、絶縁ギャップに相当する位置をレーザなどで除去し、図12(a)で示したAパターンと、図12(b)で示したBパターンとを作成した。X軸方向において、絶縁ギャップの長さを25μmとした。次に、AパターンとBパターンとを交互に積層した。この場合において、各Aパターンにおいて絶縁ギャップに相当する部分の位置を合わせ、各Bパターンにおいて絶縁ギャップに相当する部分の位置を合わせた。すなわち、絶縁ギャップのずらし量を0μmとした。ただし、積層精度によるズレが±1μm程度が生じることがあった。AパターンおよびBパターンを合計で200層積層した。
次に、原料粉末作製工程で得られたカバー材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、基材上にカバーシート54を塗工して乾燥させた。積層された誘電体グリーンシート51の上下にカバーシート54を所定数だけ積層して熱圧着した。その後、カバーシート54と誘電体グリーンシート51と第1パターン52とが同じ幅となるように、積層体をカットした。カット後の積層体の側面に、サイドマージンペーストで形成したサイドマージンシート55を貼り付けた。その後、焼成を行った。
(実施例2)
実施例2においては、Aパターンを積層するにあたって、絶縁ギャップがX軸方向に5μmずつ交互にずれるようにした。また、Bパターンを積層するにあたって、絶縁ギャップがX軸方向に5μmずつ交互にずれるようにした。その他の条件は、実施例1と同様とした。
(実施例3)
実施例3においては、Aパターンを積層するにあたって、絶縁ギャップがX軸方向に10μmずつ交互にずれるようにした。また、Bパターンを積層するにあたって、絶縁ギャップがX軸方向に10μmずつ交互にずれるようにした。その他の条件は、実施例1と同様とした。
(実施例4)
実施例4においては、Aパターンを積層するにあたって、絶縁ギャップがX軸方向に15μmずつ交互にずれるようにした。また、Bパターンを積層するにあたって、絶縁ギャップがX軸方向に15μmずつ交互にずれるようにした。その他の条件は、実施例1と同様とした。
(比較例)
比較例においては、X軸方向における絶縁ギャップの長さを50μmとした。その他の条件は、実施例1と同様とした。
(分析)
実施例1~4および比較例について、焼成後に低密度領域にクラックを生じたか否かを判定した。100個のサンプルに対する、クラックが生じたサンプルの数の比をクラック発生率とした。結果を表1に示す。また、実施例1~4および比較例について、焼成してもクラックが生じなかった100個のサンプルについて、リフロー後にクラックが生じたサンプルの数の比をクラック発生率とした。
Figure 2022021734000002
表1に示すように、比較例では、焼成後のサンプル100個の全てにクラックが発生していた。これは、絶縁ギャップの長さを50μmとしたことで、低密度領域が長くなってしまったからであると考えられる。これに対して、実施例1~4では、焼成後のクラック発生率が低下した。これは、絶縁ギャップの長さを30μm以下としたことで、低密度領域が短くなったからであると考えられる。実施例1~4では、リフロー後のクラック発生率も低下した。これも、絶縁ギャップの長さを30μm以下としたことで、低密度領域が短くなったからであると考えられる。なお、実施例4では、焼成後のクラック発生率もリフロー後のクラック発生率も0/100となった。これは、ずらし量をギャップの半分以上として、低密度領域が分散したからであると考えられる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12a,12b 内部電極層
13 カバー層
14 容量部
15a,15b エンドマージン
16 サイドマージン
17a,17b ダミー電極層
18a,18b 絶縁ギャップ
19 クラック
20a,20b 外部電極
51 誘電体グリーンシート
52 第1パターン
53 第2パターン
54 カバーシート
100 積層セラミックコンデンサ

Claims (7)

  1. セラミックを主成分とする第1誘電体層と、第1内部電極層と、セラミックを主成分とする第2誘電体層と、第2内部電極層とがこの順に積層され、略直方体形状を有し、前記第1内部電極層が前記略直方体形状の第1端面に露出し、前記第2内部電極層が前記略直方体形状の第2端面に露出するように形成された積層構造と、
    前記第2内部電極層と同じ層内において、前記第1端面側に前記第2内部電極層と離間して設けられた導電体層と、を備え、
    前記第2内部電極層と前記導電体層との間のギャップの距離が、30μm以下であることを特徴とするセラミック電子部品。
  2. 前記積層構造が2以上積層されており、
    積層方向において隣り合う前記ギャップは、積層方向から見た場合に、前記第1端面と前記第2端面とが対向する方向において互いにずれていることを特徴とする請求項1に記載のセラミック電子部品。
  3. 積層方向において隣り合う前記ギャップは、積層方向から見た場合に、前記第1端面側の端および前記第2端面側の端の少なくともいずれか一方が5μm以上ずれていることを特徴とする請求項1または請求項2に記載のセラミック電子部品。
  4. 積層方向において隣り合う前記ギャップは、積層方向から見た場合に、前記第1端面側の端および前記第2端面側の端の少なくともいずれか一方が前記ギャップの距離の1/2以上ずれていることを特徴とする請求項1から請求項3のいずれか一項に記載のセラミック電子部品。
  5. 前記第2内部電極層の主成分金属と、前記導電体層の主成分金属とが同じ金属であることを特徴とする請求項1から請求項4のいずれか一項に記載のセラミック電子部品。
  6. 主成分セラミック粒子を含むグリーンシート上に金属導電ペーストが配置された積層単位が複数積層され、略直方体形状を有する積層体を得る工程と、
    前記積層体を焼成する工程と、を含み、
    焼成する前の前記積層体の第1端面側において、前記第1端面と第2端面とが対向する方向に30μm以下離間するギャップが設けられた前記金属導電ペーストの層と、前記第1端面と第2端面とが対向する方向に離間しない前記金属導電ペーストの層とが前記グリーンシートを介して交互に積層されていることを特徴とするセラミック電子部品の製造方法。
  7. 前記金属導電ペーストの一部をレーザで除去することで、前記ギャップを形成することを特徴とする請求項6に記載のセラミック電子部品の製造方法。

JP2020125511A 2020-07-22 2020-07-22 セラミック電子部品およびその製造方法 Pending JP2022021734A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020125511A JP2022021734A (ja) 2020-07-22 2020-07-22 セラミック電子部品およびその製造方法
US17/354,129 US11676765B2 (en) 2020-07-22 2021-06-22 Ceramic electronic device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020125511A JP2022021734A (ja) 2020-07-22 2020-07-22 セラミック電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
JP2022021734A true JP2022021734A (ja) 2022-02-03

Family

ID=79688646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020125511A Pending JP2022021734A (ja) 2020-07-22 2020-07-22 セラミック電子部品およびその製造方法

Country Status (2)

Country Link
US (1) US11676765B2 (ja)
JP (1) JP2022021734A (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3316731B2 (ja) * 1996-01-11 2002-08-19 株式会社村田製作所 積層セラミック電子部品
CN1257053C (zh) * 1997-11-18 2006-05-24 松下电器产业株式会社 层叠体和电容器
JP2002043164A (ja) 2000-07-21 2002-02-08 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP2004186342A (ja) 2002-12-02 2004-07-02 Kyocera Corp セラミック積層体及びその製法
JP2005285801A (ja) * 2004-03-26 2005-10-13 Kyocera Corp 積層型電子部品の製法
KR102067173B1 (ko) * 2013-02-25 2020-01-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2015026841A (ja) 2013-10-25 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ
KR101792393B1 (ko) * 2016-02-11 2017-11-01 삼성전기주식회사 복합 전자 부품
JP7453888B2 (ja) * 2020-09-16 2024-03-21 太陽誘電株式会社 セラミック電子部品およびその製造方法

Also Published As

Publication number Publication date
US11676765B2 (en) 2023-06-13
US20220028618A1 (en) 2022-01-27

Similar Documents

Publication Publication Date Title
JP7426352B2 (ja) 積層セラミックコンデンサの製造方法
JP7148239B2 (ja) セラミック電子部品およびその製造方法
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2023003087A (ja) セラミック電子部品
JP7231340B2 (ja) セラミック電子部品およびその製造方法
JP7241472B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7426771B2 (ja) 積層セラミックコンデンサの製造方法
JP2019201161A (ja) 積層セラミックコンデンサおよびその製造方法
JP7338961B2 (ja) セラミック電子部品およびその製造方法
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
JP2019033243A (ja) 積層セラミックコンデンサおよびその製造方法
JP2022119088A (ja) セラミック電子部品およびその製造方法
JP2018056239A (ja) 積層セラミックコンデンサおよびその製造方法
CN110176356B (zh) 层叠陶瓷电容器及其制造方法
US20240055187A1 (en) Ceramic electronic device and manufacturing method of the same
KR20220009872A (ko) 세라믹 전자 부품 및 그 제조 방법
JP7484046B2 (ja) セラミック電子部品およびその製造方法
JP7437871B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2021163834A (ja) セラミック電子部品およびその製造方法
JP2022021734A (ja) セラミック電子部品およびその製造方法
JP7171315B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2018182107A (ja) 積層セラミックコンデンサおよびその製造方法
JP2022154959A (ja) セラミック電子部品およびその製造方法
KR20210045925A (ko) 세라믹 전자 부품 및 그 제조 방법
JP2021184432A (ja) セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240513

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20240513

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20240513