JP2021044533A - 積層セラミックキャパシタ及びその製造方法 - Google Patents

積層セラミックキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP2021044533A
JP2021044533A JP2020066316A JP2020066316A JP2021044533A JP 2021044533 A JP2021044533 A JP 2021044533A JP 2020066316 A JP2020066316 A JP 2020066316A JP 2020066316 A JP2020066316 A JP 2020066316A JP 2021044533 A JP2021044533 A JP 2021044533A
Authority
JP
Japan
Prior art keywords
contained
side margin
dielectric layer
tin
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020066316A
Other languages
English (en)
Other versions
JP2021044533A5 (ja
JP7226896B2 (ja
Inventor
ジュン リー、ウン
Eun Jung Lee
ジュン リー、ウン
ホ リー、ジョン
Jong Ho Lee
ホ リー、ジョン
チュン カン、シム
Sim Chung Kang
チュン カン、シム
ピョ ホン、キ
Ki Pyo Hong
ピョ ホン、キ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2021044533A publication Critical patent/JP2021044533A/ja
Publication of JP2021044533A5 publication Critical patent/JP2021044533A5/ja
Priority to JP2023015806A priority Critical patent/JP2023052913A/ja
Application granted granted Critical
Publication of JP7226896B2 publication Critical patent/JP7226896B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Abstract

【課題】信頼性を向上させることができる積層セラミックキャパシタ及びその製造方法を提供する。【解決手段】積層セラミックキャパシタ100は、誘電体層を含み、セラミック本体と、セラミック本体の内部に配置され、第1面及び第2面に露出し、且つ、第3面又は第4面に一端が露出する複数の内部電極121、122と、第1面及び第2面に露出する内部電極の端部上に配置された第1サイドマージン部112及び第2サイドマージン部113と、を含む。セラミック本体は、誘電体層111を間に挟んで互いに対向するように配置される複数の内部電極を含んで容量が形成される活性部及び活性部の上部及び下部に形成されたカバー部を含む。第1及び第2サイドマージン部はスズ(Sn)を含む。第1及び第2サイドマージン部に含まれるスズ(Sn)の含有量は、活性部の誘電体層に含まれるスズ(Sn)の含有量よりもさらに多い。【選択図】図4

Description

本発明は、信頼性を向上させることができる積層セラミックキャパシタ及びその製造方法に関するものである。
一般に、キャパシタ、インダクタ、圧電体素子、バリスタ又はサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体と、セラミック本体の内部に形成された内部電極と、上記内部電極と接続されるように、セラミック本体の表面に設けられた外部電極と、を備える。
最近では、電子製品の小型化及び多機能化に伴い、チップ部品も小型化及び高機能化しつつあるため、積層セラミックキャパシタに対してもサイズが小さく、容量が大きい高容量製品が要求されている。
積層セラミックキャパシタの小型化及び高容量化のためには、電極の有効面積の最大化(容量実現に必要な有効体積分率を増加)が要求される。
上記のように小型及び高容量の積層セラミックキャパシタを実現するためには、積層セラミックキャパシタを製造するにあたり、内部電極が本体の幅方向に露出するようにすることにより、マージンのない設計を介して、内部電極の幅方向の面積を最大化し、且つかかるチップを製作してから焼成する前の段階において、チップの幅方向の電極の露出面にサイドマージン部を別に付着して完成する方法が適用されている。
しかし、上記の方法の場合には、サイドマージン部の厚さ及び面積が小さくなり、その結果、外部からの衝撃による割れ及びクラックのおそれが高まる。
そこで、超小型及び高容量製品において、サイドマージン部の耐衝撃性及び耐クラック性を向上させることができるセラミック材料の適用が必要な実情である。
特開平26−143392号公報
本発明は、信頼性を向上させることができる積層セラミックキャパシタ及びその製造方法を提供することを目的とする。
本発明の一実施形態は、誘電体層を含み、互いに対向する第1面及び第2面、上記第1面及び第2面を連結する第3面及び第4面、及び上記第1面から第4面と連結され、且つ互いに対向する第5面及び第6面を含むセラミック本体と、上記セラミック本体の内部に配置され、上記第1面及び第2面に露出し、且つ第3面又は第4面に一端が露出する複数の内部電極と、上記第1面及び第2面に露出する上記内部電極の端部上に配置された第1サイドマージン部及び第2サイドマージン部と、を含み、上記セラミック本体は、上記誘電体層を間に挟んで互いに対向するように配置される複数の内部電極を含んで容量が形成される活性部、及び上記活性部の上部及び下部に形成されたカバー部を含み、上記第1及び第2サイドマージン部はスズ(Sn)を含み、上記第1及び第2サイドマージン部に含まれるスズ(Sn)の含有量は、上記活性部の誘電体層に含まれるスズ(Sn)の含有量よりもさらに多い積層セラミックキャパシタを提供する。
本発明の他の実施形態は、複数の第1内部電極パターンが所定の間隔を置いて形成された第1セラミックグリーンシート、及び複数の第2内部電極パターンが所定の間隔を置いて形成された第2セラミックグリーンシートを設ける段階と、上記第1内部電極パターンと上記第2内部電極パターンとが交差するように、上記第1セラミックグリーンシート及び上記第2セラミックグリーンシートを積層してセラミックグリーンシート積層本体を形成する段階と、上記第1内部電極パターン及び第2内部電極パターンの末端が幅方向に露出する側面を有するように、上記セラミックグリーンシート積層本体を切断する段階と、上記第1内部電極パターン及び第2内部電極パターンの末端が露出する側面に第1サイドマージン部及び第2サイドマージン部を形成する段階と、上記切断された積層本体を焼成して、誘電体層ならびに第1及び第2内部電極を含むセラミック本体を設ける段階と、を含み、上記セラミック本体は、上記誘電体層を間に挟んで互いに対向するように配置される第1及び第2内部電極を含んで容量が形成される活性部、及び上記活性部の上部及び下部に形成されたカバー部を含み、上記第1及び第2サイドマージン部はスズ(Sn)を含み、上記第1及び第2サイドマージン部に含まれるスズ(Sn)の含有量は、上記活性部の誘電体層に含まれるスズ(Sn)の含有量よりもさらに多い積層セラミックキャパシタの製造方法を提供する。
本発明の一実施形態によると、第1及び第2サイドマージン部に含まれるスズ(Sn)の含有量が、上記活性部の誘電体層に含まれるスズ(Sn)の含有量よりもさらに多くなるように調整することにより、耐湿信頼性を向上させることができる。
また、第1及び第2サイドマージン部に含まれるスズ(Sn)の含有量が、上記活性部の誘電体層に含まれるスズ(Sn)の含有量よりもさらに多くなるように調整する場合には、上記第1及び第2サイドマージン部に含まれる誘電体グレインサイズを上記活性部の誘電体層に含まれる誘電体グレインサイズよりも小さく調整することができることから、上記第1及び第2サイドマージン部は、上記活性部の誘電体層に比べて高靭性を有することができる。
これにより、第1及び第2サイドマージン部の実装クラックを改善させることができる。
本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。 図1のセラミック本体の外観を示す斜視図である。 図2のセラミック本体の焼成前のセラミックグリーンシート積層本体を示す斜視図である。 図2のI−I'線に沿った断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す図である。 本発明の実施例及び比較例によるサイドマージン部の靭性(Toughness)の結果を比較したグラフである。 本発明の実施例及び比較例による耐湿信頼性試験の結果を比較したグラフである。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(又は強調表示や簡略化表示)がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
図1は本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図2は図1のセラミック本体の外観を示す斜視図であり、図3は図2のセラミック本体の焼成前のセラミックグリーンシート積層本体を示す斜視図であり、図4は図2のI−I'線に沿った断面図である。
図1〜図4を参照すると、本実施形態による積層セラミックキャパシタ100は、セラミック本体110と、上記セラミック本体110の内部に形成される複数の内部電極121、122と、上記セラミック本体110の外表面に形成される外部電極131、132と、を含む。
上記セラミック本体110は、互いに対向する第1面1及び第2面2、上記第1面及び第2面を連結する第3面3及び第4面4、ならびに上面及び下面である第5面5及び第6面6を有することができる。
上記第1面1及び第2面2は、セラミック本体110の幅方向に向かい合う面、上記第3面3及び第4面4は、長さ方向に向かい合う面と定義されることができる。また、上記第5面5及び第6面6は、厚さ方向に向かい合う面と定義されることができる。
上記セラミック本体110の形状に特に制限はないが、図面に示すように、直方体状であることができる。
上記セラミック本体110の内部に形成された複数の内部電極121、122は、セラミック本体の第3面3又は第4面4に一端が露出する。
上記内部電極121、122は、互いに異なる極性を有する第1内部電極121及び第2内部電極122を一対にすることができる。
第1内部電極121の一端は第3面3に露出し、第2内部電極122の一端は第4面4に露出することができる。
上記第1内部電極121及び第2内部電極122の他端は、第3面3又は第4面4から一定の間隔を置いて形成される。
上記セラミック本体の第3面3には、第1外部電極131が形成され、上記第1内部電極121と電気的に連結されることができ、上記セラミック本体の第4面4には、第2外部電極132が形成され、上記第2内部電極122と電気的に連結されることができる。
本発明の一実施形態による積層セラミックキャパシタ100は、上記セラミック本体110の内部に配置され、上記第1面1及び第2面2に露出し、且つ上記第3面3又は第4面4に一端が露出する複数の内部電極121、122と、上記第1面1及び第2面2に露出する上記内部電極121、122の端部上に配置される第1サイドマージン部112及び第2サイドマージン部113と、を含む。
上記セラミック本体110の内部には、複数の内部電極121、122が形成され、上記複数の内部電極121、122の各末端は、上記セラミック本体110の幅方向である第1面1及び第2面2に露出し、露出した端部上には第1サイドマージン部112及び第2サイドマージン部113がそれぞれ配置される。
第1サイドマージン部112及び第2サイドマージン部113の平均厚さは、2μm以上15μm以下であってもよい。
本発明の一実施形態によると、上記セラミック本体110は、複数の誘電体層111が積層された積層体、及び上記積層体の両側面に配置される第1サイドマージン部112及び第2サイドマージン部113で構成されることができる。
上記複数の誘電体層111は、焼結された状態であって、隣接する誘電体層同士の境界は確認できないほど一体化することができる。
上記セラミック本体110の長さは、セラミック本体の第3面3から第4面4までの距離に該当する。
上記誘電体層111の長さは、セラミック本体の第3面3と第4面4の間の距離を形成する。
これに制限されるものではないが、本発明の一実施形態によると、セラミック本体の長さは400〜1400μmであることができる。より具体的には、セラミック本体の長さは、400〜800μmであってもよく、600〜1400μmであってもよい。
上記誘電体層111上に内部電極121、122が形成されることができ、内部電極121、122は、焼結を介して、一誘電体層を間に挟んで上記セラミック本体の内部に形成されることができる。
図3を参照すると、誘電体層111には第1内部電極121が形成される。上記第1内部電極121は、誘電体層の長さ方向には全体的に形成されない。すなわち、第1内部電極121の一端は、セラミック本体の第4面4から所定の間隔を置いて形成されることができ、第1内部電極121の他端は、第3面3まで形成され、第3面3に露出することができる。
セラミック本体の第3面3に露出する第1内部電極の端部は、第1外部電極131と連結される。
第1内部電極とは逆に、第2内部電極122の一端は、第3面3から所定の間隔を置いて形成され、第2内部電極122の他端は、第4面4に露出して第2外部電極132と連結される。
上記内部電極は、高容量の積層セラミックキャパシタの実現のために、400層以上積層されることができるが、必ずしもこれに制限されるものではない。
上記誘電体層111は、第1内部電極121の幅と同一の幅を有することができる。すなわち、上記第1内部電極121は、誘電体層111の幅方向において全体的に形成されることができる。
これに制限されるものではないが、本発明の一実施形態によると、誘電体層及び内部電極の幅は100〜900μmであることができる。より具体的には、誘電体層及び内部電極の幅は、100〜500μmであってもよく、100〜900μmであってもよい。
セラミック本体が小型化するほど、サイドマージン部の厚さが積層セラミックキャパシタの電気的特性に影響を与えることができる。本発明の一実施形態によると、サイドマージン部の厚さが15μm以下に形成され、小型化した積層セラミックキャパシタの特性を向上させることができる。
すなわち、サイドマージン部の厚さを15μm以下に形成し、且つ容量を形成する内部電極の重なり面積を最大に確保することにより、高容量及び小型の積層セラミックキャパシタを実現することができる。
かかるセラミック本体110は、キャパシタの容量形成に寄与する部分としての活性部、及び上下マージン部として活性部の上下部にそれぞれ形成される上部及び下部カバー部で構成されることができる。
上記活性部の誘電体層111を間に挟んで、複数の第1及び第2内部電極121、122を繰り返し積層して形成されることができる。
上記上部及び下部カバー部は、内部電極を含まないことを除いては、誘電体層111と同一の材料及び構成を有することができる。
すなわち、上記上部及び下部カバー部は、セラミック材料を含むことができ、例えば、チタン酸バリウム(BaTiO)系セラミック材料を含むことができる。
上記上部及び下部カバー部はそれぞれ、20μm以下の厚さを有することができるが、必ずしもこれに制限されるものではない。
本発明の一実施形態において、内部電極及び誘電体層は同時に切断されて形成されるものであって、内部電極及び誘電体層の幅は同一に形成されることができる。これについてのより具体的な事項は後述する。
本実施形態において、誘電体層の幅は内部電極の幅と同一に形成される。これにより、セラミック本体110の幅方向の第1面1及び第2面2に内部電極121、122の末端が露出することができる。
上記内部電極121、122の末端が露出するセラミック本体110の幅方向の両側面には、第1サイドマージン部112及び第2サイドマージン部113が形成されることができる。
上記第1サイドマージン部112及び第2サイドマージン部113の厚さは15μm以下であることができる。上記第1サイドマージン部112及び第2サイドマージン部113の厚さが小さいほど、セラミック本体内に形成される内部電極の重なり面積が相対的に広くなることができる。
上記第1サイドマージン部112及び第2サイドマージン部113の厚さは、セラミック本体110の側面に露出する内部電極のショートを防止することができる厚さを有することができれば、特に制限されないが、例えば、2μm以上であってもよい。
上記第1及び第2サイドマージン部の厚さが2μm未満の場合には、外部衝撃に対する機械的強度が低下するおそれがあり、上記第1及び第2サイドマージン部の厚さが15μmを超えると、相対的に内部電極の重なり面積が減少して積層セラミックキャパシタの高容量を確保することが難しくなり得る。
積層セラミックキャパシタの容量を最大化するためには、誘電体層を薄膜化する方法や薄膜化された誘電体層を高積層化する方法、内部電極のカバレッジを向上させる方法などが考慮されている。
尚、容量を形成する内部電極の重なり面積を向上させる方法も考慮されている。
内部電極の重なり面積を増やすためには、内部電極が形成されていないマージン部の領域を最小限に抑える必要がある。
特に、積層セラミックキャパシタが小型化するほど、内部電極の重なり領域を増やすためには、マージン部の領域を最小限に抑える必要がある。
本実施形態によると、誘電体層の幅方向全体に内部電極が形成され、且つサイドマージン部の厚さが15μm以下に設定され、内部電極の重なり面積が広いという特徴を有する。
一般に、誘電体層が高積層化するほど、誘電体層及び内部電極の厚さは薄くなる。その結果、内部電極がショートする現象が頻繁に発生することがある。また、誘電体層の一部にのみ内部電極が形成される場合には、内部電極による段差が発生し、絶縁抵抗の加速寿命や信頼性が低下する可能性がある。
しかし、本実施形態によると、薄膜の内部電極及び誘電体層を形成しても、内部電極が誘電体層の幅方向において全体的に形成されるため、内部電極の重なり面積が大きくなり、積層セラミックキャパシタの容量を大きくすることができる。
また、内部電極による段差を減少させ、且つ絶縁抵抗の加速寿命を向上させることにより、容量特性及び信頼性に優れた積層セラミックキャパシタを提供することができる。
本発明の一実施形態によると、上記第1及び第2サイドマージン部112、113はスズ(Sn)を含み、上記第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量は、上記活性部の誘電体層111に含まれるスズ(Sn)の含有量よりも多い。
上記第1及び第2サイドマージン部112、113はスズ(Sn)を含み、上記第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量が、上記活性部の誘電体層111に含まれるスズ(Sn)の含有量よりもさらに多くなるように調整することにより、耐湿信頼性を向上させることができる。
特に、本発明の一実施形態によると、上記活性部の誘電体層111は、スズ(Sn)を含まなくてもよく、含んでいても極少量だけを含むことができる。
これに対し、上記第1及び第2サイドマージン部112、113は、耐湿信頼性を向上させ、耐衝撃性及び耐クラック性を有するようにするために、スズ(Sn)を含み、上記第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量が、上記活性部の誘電体層111に含まれるスズ(Sn)の含有量よりもさらに多くなるように調整する。
尚、上記第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量が、上記活性部の誘電体層111に含まれるスズ(Sn)の含有量よりもさらに多くなるように調整する場合には、上記第1及び第2サイドマージン部112、113に含まれる誘電体グレインサイズを上記活性部の誘電体層に含まれる誘電体グレインサイズよりも小さく調整することができることから、上記第1及び第2サイドマージン部112、113は、上記活性部の誘電体層に比べて高靭性を有することができる。
これにより、積層セラミックキャパシタの基板への実装時に、上記第1及び第2サイドマージン部112、113のクラックを改善させることができる。
一般の積層セラミックキャパシタの場合には、内部電極が互いに重なって容量を形成する活性領域、及び内部電極が重なっていないか、又は内部電極未形成領域であるマージン部を含むセラミック本体を製作する際に、同一の誘電体組成を有するセラミックグリーンシートを積層して形成するため、活性領域の誘電体組成とマージン部の誘電体組成が同一であることが一般的である。
かかる従来の積層セラミックキャパシタの場合には、同一の誘電体組成を有するセラミックグリーンシートを積層して、活性領域及びマージン部を含むセラミック本体を製作するため、両領域に異なる誘電体組成を適用できない構造であった。
一方、本発明の一実施形態のように小型及び高容量の積層セラミックキャパシタを実現するために、積層セラミックキャパシタを製造するにあたり、内部電極が本体の幅方向に露出するようにすることにより、マージンのない設計を介して、内部電極の幅方向の面積を最大化し、且つかかるチップを製作してから焼成する前の段階において、チップの幅方向の電極の露出面にマージン部を別に付着して完成する方法が適用されている。
しかし、上記のように積層セラミックキャパシタを製作する場合、従来は、サイドマージン部を形成するための誘電体組成をセラミック本体の誘電体組成と差別化することなく、セラミック本体の誘電体組成物をそのまま用いた。
このように、従来では、サイドマージン部を形成するための誘電体組成をセラミック本体の誘電体組成と差別化することなく、セラミック本体の誘電体組成物をそのまま用いたため、両領域の誘電体組成は同一であり、異なって適用されることはなかった。
これに対し、本発明の一実施形態によると、上記第1及び第2サイドマージン部112、113に含まれる誘電体組成と、上記活性部の誘電体層111の誘電体組成物とが互いに異なり、上記第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量は、上記活性部の誘電体層111に含まれるスズ(Sn)の含有量よりもさらに多いことを特徴とする。
上記第1及び第2サイドマージン部112、113ならびに上記活性部の誘電体層111に含まれる誘電体磁器組成物は、Ba及びTiを含む母材主成分を含むことができる。
上記母材主成分は、BaTiO又はCa、Zr、Snなどが一部固溶された(Ba,Ca)(Ti,Ca)O、(Ba,Ca)(Ti,Zr)O、Ba(Ti,Zr)O、(Ba,Ca)(Ti,Sn)Oで表される主成分を含む。上記母材主成分は粉末の形で含まれることができる。
本発明の一実施形態によると、上記第1及び第2サイドマージン部112、113は、上記Ba及びTiを含む母材主成分の他に、スズ(Sn)をさらに含む。
上記第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量は、上記第1及び第2サイドマージン部112、113に含まれる主成分のチタン酸バリウム(BaTiO)100モルに対して0.1モル以上3.0モル以下であることができる。
上記第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量を、上記第1及び第2サイドマージン部112、113に含まれる主成分のチタン酸バリウム(BaTiO)100モルに対して0.1モル以上3.0モル以下に調整することにより、耐湿信頼性を向上させることができる。
また、上記第1及び第2サイドマージン部112、113は、上記活性部の誘電体層111に比べて高靭性を有することができる。これにより、積層セラミックキャパシタの基板への実装時に、上記第1及び第2サイドマージン部112、113のクラックを改善させることができる。
上記第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量が、上記第1及び第2サイドマージン部112、113に含まれる主成分のチタン酸バリウム(BaTiO)100モルに対して0.1モル未満の場合には、スズ(Sn)の含有量が少なく、外部衝撃による割れ及びクラックが発生する可能性がある。
これに対し、第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量が、上記第1及び第2サイドマージン部112、113に含まれる主成分のチタン酸バリウム(BaTiO)100モルに対して3.0モルを超えると、スズ(Sn)の間のネットワークの形成により、耐衝撃性の劣化が問題になり得る。
尚、耐湿信頼性の不良も発生する可能性がある。
本発明の一実施形態によると、上記第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量は、上記第1及び第2サイドマージン部112、113に含まれる主成分のチタン酸バリウム(BaTiO)100モルに対して0.25モル以上3.0モル以下であることができる。
上記第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量を、上記第1及び第2サイドマージン部112、113に含まれる主成分のチタン酸バリウム(BaTiO)100モルに対して0.25モル以上3.0モル以下に調整する場合には、耐湿信頼性、耐衝撃性、及び耐クラック性の効果に優れることができる。
上記第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量が、上記第1及び第2サイドマージン部112、113に含まれる主成分のチタン酸バリウム(BaTiO)100モルに対して0.25モル未満の場合には、上記第1及び第2サイドマージン部112、113が高靭性を有することができず、クラックなどの不良が発生する可能性がある。
本発明の一実施形態によると、上記活性部の誘電体層111に含まれるスズ(Sn)の含有量は、上記活性部の誘電体層111に含まれる主成分のチタン酸バリウム(BaTiO)100モルに対して0.1モル未満であることができる。
特に、本発明の一実施形態によると、上記活性部の誘電体層111は、スズ(Sn)を含まなくてもよく、含んでいても極少量だけを含むことができる。
一方、本発明の一実施形態によると、上記第1及び第2サイドマージン部112、113に含まれる誘電体グレインサイズは、上記活性部の誘電体層111に含まれる誘電体グレインサイズよりも小さくてもよい。
上記第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量が、上記活性部の誘電体層111に含まれるスズ(Sn)の含有量よりもさらに多くなるように調整する場合には、上記第1及び第2サイドマージン部112、113に含まれる誘電体グレインサイズを上記活性部の誘電体層111に含まれる誘電体グレインサイズよりも小さく調整することができることから、上記第1及び第2サイドマージン部112、113は、上記活性部の誘電体層111に比べて高靭性を有することができる。
これにより、積層セラミックキャパシタの基板への実装時に、上記第1及び第2サイドマージン部112、113のクラックを改善させることができる。
具体的には、上記第1及び第2サイドマージン部112、113に含まれる誘電体グレインサイズは、100nm以上700nm以下であることができる。
より好ましくは、上記第1及び第2サイドマージン部112、113に含まれる誘電体グレインサイズは90nm以上410nm以下であることができる。
すなわち、本発明の一実施形態によると、上記第1及び第2サイドマージン部112、113に含まれる誘電体グレインサイズを、100nm以上700nm以下、好ましくは90nm以上410nm以下に調整することにより、上記活性部の誘電体層111に比べて高靭性を有することができる。
上記活性部の誘電体層111に含まれる誘電体グレインサイズは、一般の積層セラミックキャパシタの誘電体層に含まれる誘電体グレインサイズを有し、例えば、300nm以上900nm以下であってもよいが、これに制限されるものではない。
特に、本発明の一実施形態によると、上記第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量が増加するにつれて、サイドマージン部の外側境界面から内部電極に隣接する内部領域に行くほど誘電体グレインサイズが減少することができる。
すなわち、上記第1及び第2サイドマージン部112、113内のスズ(Sn)は、誘電体グレインの粒径を減少させ、内部電極に隣接する内部領域側の誘電体グレインの粒径をさらに減少させることにより、サイドマージン部が靭性を有するようにすることができる。
上記第1及び第2サイドマージン部112、113に含まれる誘電体グレインサイズはそれぞれ、該当領域から抽出された誘電体グレインの長軸と短軸の長さを測定してその平均サイズを計算することにより、求めることができる。
上記誘電体グレインの長軸の長さは、上記誘電体グレインの形状を楕円状と仮定すると、誘電体グレインの粒径として測定された複数の地点のうち最も長く測定される地点における誘電体グレインの粒径に該当し、上記誘電体グレインの短軸の長さは、誘電体グレインの粒径として測定された複数の地点のうち最も短く測定される地点における誘電体グレインの粒径に該当する。
下記[表1]は、上記第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量に応じたサイドマージン部のポア数、及びサイドマージン部の内側及び外側における誘電体グレインサイズを示すものである。
Figure 2021044533
上記サンプル1は、第1及び第2サイドマージン部がスズ(Sn)を含んでいない従来の比較例であって、サイドマージン部内の誘電体グレインサイズが大きいことが分かり、結果として、耐湿信頼性、耐衝撃性、及び耐クラック性試験で不良が多数発生した。
上記第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量が本発明の数値範囲を満たすサンプル2〜5は、本発明の実施例であって、サイドマージン部内の誘電体グレインサイズが小さく、耐湿信頼性、耐衝撃性、及び耐クラック性をすべて満たした。
これに対し、第1及び第2サイドマージン部がスズ(Sn)を過度に含む比較例であるサンプル6の場合には、ポア数が多く、耐湿信頼性に問題があり、スズ(Sn)の間のネットワークの形成により、耐衝撃性の劣化が発生した。
本発明の一実施形態によると、上記誘電体層111の厚さが0.4μm以下、上記内部電極121、122の厚さが0.4μm以下である超小型の積層セラミックキャパシタであることを特徴とする。
本発明の一実施形態のように、上記誘電体層111の厚さが0.4μm以下、上記内部電極121、122の厚さが0.4μm以下である薄膜の誘電体層及び内部電極が適用された場合に、サイドマージン部において発生する耐湿信頼性の低下、及びクラックによる信頼性の問題は非常に重要なイシューである。
すなわち、従来の積層セラミックキャパシタの場合には、本発明の一実施形態による積層セラミックキャパシタに含まれるサイドマージン部の各領域の誘電体グレインサイズを調整しなくても、信頼性に大きな問題はなかった。
しかし、本発明の一実施形態のように薄膜の誘電体層及び内部電極が適用される製品では、サイドマージン部で発生する耐湿信頼性の低下及びクラックを防止するために、サイドマージン部に含まれる誘電体グレインサイズを調整する必要がある。
すなわち、上記第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量が、上記活性部の誘電体層111に含まれるスズ(Sn)の含有量よりもさらに多くなるように調整する場合には、上記第1及び第2サイドマージン部112、113に含まれる誘電体グレインサイズを上記活性部の誘電体層111に含まれる誘電体グレインサイズよりも小さく調整することができることから、上記第1及び第2サイドマージン部112、113は、上記活性部の誘電体層111に比べて高靭性を有することができる。
これにより、積層セラミックキャパシタの基板への実装時に、上記第1及び第2サイドマージン部112、113のクラックを改善させることができる。
本発明の一実施形態では、上記第1及び第2サイドマージン部112、113に含まれる誘電体グレインサイズを上記活性部の誘電体層111に含まれる誘電体グレインサイズよりも小さく調整することができるため、誘電体層111ならびに第1及び第2内部電極121、122の厚さが0.4μm以下である薄膜の場合でも耐湿信頼性を向上させることができる。
但し、上記薄膜の意味が誘電体層111ならびに第1及び第2内部電極121、122の厚さが0.4μm以下であることを意味するものではなく、従来の製品よりも薄い厚さの誘電体層及び内部電極を含む概念として理解することができる。
図5a〜図5fは本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す図である。
本発明の他の実施形態によると、複数の第1内部電極パターンが所定の間隔を置いて形成された第1セラミックグリーンシート、及び複数の第2内部電極パターンが所定の間隔を置いて形成された第2セラミックグリーンシートを設ける段階と、上記第1内部電極パターンと上記第2内部電極パターンとが交差するように、上記第1セラミックグリーンシート及び上記第2セラミックグリーンシートを積層してセラミックグリーンシート積層本体を形成する段階と、上記第1内部電極パターン及び第2内部電極パターンの末端が幅方向に露出する側面を有するように、上記セラミックグリーンシート積層本体を切断する段階と、上記第1内部電極パターン及び第2内部電極パターンの末端が露出する側面に第1サイドマージン部及び第2サイドマージン部を形成する段階と、上記切断された積層本体を焼成して、誘電体層ならびに第1及び第2内部電極を含むセラミック本体を設ける段階と、を含み、上記セラミック本体は、上記誘電体層を間に挟んで互いに対向するように配置される第1及び第2内部電極を含んで容量が形成される活性部、及び上記活性部の上部及び下部に形成されたカバー部を含み、上記第1及び第2サイドマージン部はスズ(Sn)を含み、上記第1及び第2サイドマージン部に含まれるスズ(Sn)の含有量は、上記活性部の誘電体層に含まれるスズ(Sn)の含有量よりもさらに多い積層セラミックキャパシタの製造方法を提供する。
以下、本発明の他の実施形態による積層セラミックキャパシタの製造方法を説明する。
図5aに示すように、セラミックグリーンシート211上に所定の間隔を置いて複数のストライプ状の第1内部電極パターン221を形成する。上記複数のストライプ状の第1内部電極パターン221は互いに平行に形成されることができる。
上記セラミックグリーンシート211は、セラミック粉末、有機溶剤、及び有機バインダーを含むセラミックペーストで形成されることができる。
上記セラミック粉末は、高誘電率を有する物質であって、これに制限されるものではないが、チタン酸バリウム(BaTiO)系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム(SrTiO)系材料などを用いることができ、好ましくは、チタン酸バリウム(BaTiO)粉末を用いることができる。上記セラミックグリーンシート211が焼成されると、セラミック本体110を構成する誘電体層111となる。
ストライプ状の第1内部電極パターン221は、導電性金属を含む内部電極ペーストによって形成されることができる。上記導電性金属は、これに制限されるものではないが、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、又はこれらの合金であることができる。
上記セラミックグリーンシート211上にストライプ状の第1内部電極パターン221を形成する方法は、特に制限されないが、例えば、スクリーン印刷法又はグラビア印刷法のような印刷法を介して形成されることができる。
また、図面に示されていないが、別のセラミックグリーンシート211上に所定の間隔を置いて複数のストライプ状の第2内部電極パターン222を形成することができる。
以下、第1内部電極パターン221が形成されたセラミックグリーンシートは、第1セラミックグリーンシートと呼ぶことができ、第2内部電極パターン222が形成されたセラミックグリーンシートは、第2セラミックグリーンシートと呼ぶことができる。
次に、図5bに示すように、ストライプ状の第1内部電極パターン221とストライプ状の第2内部電極パターン222とが交差積層されるように、第1及び第2セラミックグリーンシートを交互に積層することができる。
その後、上記ストライプ状の第1内部電極パターン221は、第1内部電極121となり、ストライプ状の第2内部電極パターン222は、第2内部電極122となり得る。
本発明の他の実施形態によると、上記第1及び第2セラミックグリーンシートの厚さtdは0.6μm以下であり、第1及び第2内部電極パターンの厚さteは0.5μm以下である。
本発明は、誘電体層の厚さが0.4μm以下、内部電極の厚さは0.4μm以下である薄膜を有する超小型高容量の積層セラミックキャパシタを特徴とするため、上記第1及び第2セラミックグリーンシートの厚さtdは0.6μm以下であり、第1及び第2内部電極パターンの厚さteは0.5μm以下であることを特徴とする。
図5cは本発明の一実施形態に基づいて第1及び第2セラミックグリーンシートが積層されたセラミックグリーンシート積層本体220を示す断面図であり、図5dは第1及び第2セラミックグリーンシートが積層されたセラミックグリーンシート積層本体220を示す斜視図である。
図5c及び図5dを参照すると、複数の平行なストライプ状の第1内部電極パターン221が印刷された第1セラミックグリーンシートと、複数の平行なストライプ状の第2内部電極パターン222が印刷された第2セラミックグリーンシートとが互いに交互に積層される。
より具体的には、第1セラミックグリーンシートに印刷されたストライプ状の第1内部電極パターン221の中央部と、第2セラミックグリーンシートに印刷されたストライプ状の第2内部電極パターン222の間の間隔が重なるように積層されることができる。
次に、図5dに示すように、上記セラミックグリーンシート積層本体220は、複数のストライプ状の第1内部電極パターン221とストライプ状の第2内部電極パターン222とを横切るように切断されることができる。すなわち、上記セラミックグリーンシート積層本体210は、互いに直交するC1−C1及びC2−C2の切断線に沿って切断された積層本体210となり得る。
より具体的には、ストライプ状の第1内部電極パターン221とストライプ状の第2内部電極パターン222とが長さ方向に切断され、一定の幅を有する複数の内部電極に分割されることができる。このとき、積層されたセラミックグリーンシートも内部電極パターンとともに切断される。これにより、誘電体層は、内部電極の幅と同一の幅を有するように形成することができる。
また、C2−C2の切断線に沿って個々のセラミック本体サイズに合わせて切断することができる。すなわち、第1サイドマージン部及び第2サイドマージン部を形成する前に、棒状の積層体をC2−C2の切断線に沿って個々のセラミック本体サイズに切断して複数の積層本体210を形成することができる。
すなわち、棒状の積層体を、重なっている第1内部電極の中心部と第2内部電極の間に形成された所定の間隔が同一の切断線によって切断されるように切断することができる。これにより、第1内部電極及び第2内部電極の一端は、切断面に交互に露出することができる。
その後、上記積層本体210の第1及び第2側面に第1サイドマージン部及び第2サイドマージン部を形成することができる。
次に、図5eに示すように、上記積層本体210の第1側面に第1サイドマージン部212を形成することができる。
具体的には、第1サイドマージン部212の形成方法は、側面用セラミックグリーンシートをラバー材質のパンチング弾性材300の上部に配置する。
次に、上記積層本体210の第1側面が上記側面用セラミックグリーンシートと向かい合うように、上記積層本体210を90度回転させた後、上記積層本体210を上記側面用セラミックグリーンシートに加圧密着させる。
上記積層本体210を上記側面用セラミックグリーンシートに加圧して密着させて側面用セラミックグリーンシートを上記積層本体210に転写する場合には、上記ラバー材質のパンチング弾性材300により、上記側面用セラミックグリーンシートは上記積層本体210の側面端部まで形成され、残りの部分は切断されることができる。
これにより、図5fに示すように、積層本体210の第1側面に第1サイドマージン部212を形成することができる。
その後、上記積層本体210を回転させることにより、積層本体210の第2側面に第2サイドマージン部を形成することができる。
次に、上記積層本体210の両側面に第1及び第2サイドマージン部が形成された積層本体を仮焼及び焼成し、誘電体層ならびに第1及び第2内部電極を含むセラミック本体を形成することができる。
その後、第1内部電極が露出するセラミック本体の第3側面、及び上記第2内部電極が露出するセラミック本体の第4側面にそれぞれ外部電極を形成することができる。
本発明の他の実施形態によると、側面用セラミックグリーンシートは、薄く、且つ厚さのばらつきが小さいことから、容量形成部のサイズを大きく確保することができる。
具体的には、焼成後の第1及び第2サイドマージン部112、113の平均厚さが2μm以上15μm以下であり、位置別の厚さのばらつきが小さいことから、容量形成部のサイズを大きく確保することができる。
これにより、高容量の積層セラミックキャパシタの実現が可能である。
また、上記第1及び第2サイドマージン部112、113は、上記Ba及びTiを含む母材主成分の他に、スズ(Sn)をさらに含む。
上記第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量は、上記第1及び第2サイドマージン部112、113に含まれる主成分のチタン酸バリウム(BaTiO)100モルに対して0.1モル以上3.0モル以下であることができる。
上記第1及び第2サイドマージン部112、113に含まれるスズ(Sn)の含有量を、上記第1及び第2サイドマージン部112、113に含まれる主成分のチタン酸バリウム(BaTiO)100モルに対して0.1モル以上3.0モル以下に調整することにより、耐湿信頼性を向上させることができる。
その他、上述した本発明の一実施形態における特徴と同一の部分についての説明は、重複を避けるために省略する。
以下、実験例を挙げて本発明をさらに詳細に説明するが、これは発明の具体的な理解を助けるためのものであって、本発明の範囲が実験例によって限定されるものではない。
実験例
本発明の一実施形態に基づいて、従来のようにスズ(Sn)を含んでいない誘電体組成を有するサイドマージン部を形成した比較例、及びスズ(Sn)を含む誘電体組成を有するサイドマージン部を形成した実施例をそれぞれ設けた。
そして、幅方向に内部電極が露出してマージンのないグリーンチップの電極の露出部に、上記比較例及び実施例のように側面用セラミックグリーンシートを付着してサイドマージン部を形成することができるように、セラミックグリーンシート積層本体を形成した。
チップの変形を最小化した状態で、一定の温度及び圧力を加え、セラミックグリーンシート積層本体の両面に側面形成用セラミックグリーンシートを付着することで、0603サイズ(横×縦×高さ:0.6mm×0.3mm×0.3mm)の積層セラミックキャパシタグリーンチップを作製した。
このように製作された積層セラミックキャパシタ試料を、400℃以下、窒素雰囲気下で仮焼工程を経て焼成温度1200℃以下、水素濃度0.5% H以下の条件で焼成した後、外観不良、絶縁抵抗、及び耐質特性などの電気的特性を総合的に確認した。
図6は本発明の実施例及び比較例によるサイドマージン部の靭性(Toughness)の結果を比較したグラフである。
図6を参照すると、従来のようにスズ(Sn)を含んでいない誘電体組成を有するサイドマージン部を形成した比較例に比べて、スズ(Sn)を含む誘電体組成を有するサイドマージン部を形成した実施例の場合に高靭性を有することが分かる。
図7は本発明の実施例及び比較例による耐湿信頼性試験の結果を比較したグラフである。
図7において、図7(a)は従来のようにスズ(Sn)を含んでいない誘電体組成を有するサイドマージン部を形成した比較例であり、図7(b)は実施例であって、スズ(Sn)を含む誘電体組成を有するサイドマージン部を形成した場合である。
比較例の場合、耐湿信頼性に問題があることが分かる。これに対し、実施例の場合には、耐湿信頼性に優れることが確認できる。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
110 セラミック本体
111 誘電体層
112、113 第1及び第2サイドマージン部
121、122 第1及び第2内部電極
131、132 第1及び第2外部電極

Claims (16)

  1. 誘電体層を含み、互いに対向する第1面及び第2面、前記第1面及び第2面を連結する第3面及び第4面、及び前記第1面から第4面と連結され、且つ互いに対向する第5面及び第6面を含むセラミック本体と、
    前記セラミック本体の内部に配置され、前記第1面及び第2面に露出し、且つ第3面又は第4面に一端が露出する複数の内部電極と、
    前記第1面及び第2面に露出する前記内部電極の端部上に配置された第1サイドマージン部及び第2サイドマージン部と、を含み、
    前記セラミック本体は、前記誘電体層を間に挟んで互いに対向するように配置される複数の内部電極を含んで容量が形成される活性部、及び前記活性部の上部及び下部に形成されたカバー部を含み、
    前記第1及び第2サイドマージン部はスズ(Sn)を含み、前記第1及び第2サイドマージン部に含まれるスズ(Sn)の含有量は、前記活性部の誘電体層に含まれるスズ(Sn)の含有量よりも多い、積層セラミックキャパシタ。
  2. 前記第1及び第2サイドマージン部に含まれるスズ(Sn)の含有量は、前記第1及び第2サイドマージン部に含まれる主成分のチタン酸バリウム(BaTiO)100モルに対して0.1モル以上3.0モル以下である、請求項1に記載の積層セラミックキャパシタ。
  3. 前記第1及び第2サイドマージン部に含まれるスズ(Sn)の含有量は、前記第1及び第2サイドマージン部に含まれる主成分のチタン酸バリウム(BaTiO)100モルに対して0.25モル以上3.0モル以下である、請求項1に記載の積層セラミックキャパシタ。
  4. 前記活性部の誘電体層に含まれるスズ(Sn)の含有量は、前記活性部の誘電体層に含まれる主成分のチタン酸バリウム(BaTiO)100モルに対して0.1モル未満である、請求項1から3のいずれか一項に記載の積層セラミックキャパシタ。
  5. 前記第1及び第2サイドマージン部に含まれる誘電体グレインサイズは、前記活性部の誘電体層に含まれる誘電体グレインサイズよりも小さい、請求項1から4のいずれか一項に記載の積層セラミックキャパシタ。
  6. 前記第1及び第2サイドマージン部に含まれる誘電体グレインサイズは、100nm以上700nm以下である、請求項5に記載の積層セラミックキャパシタ。
  7. 前記第1及び第2サイドマージン部に含まれる誘電体グレインサイズは、90nm以上410nm以下である、請求項5に記載の積層セラミックキャパシタ。
  8. 前記誘電体層の厚さは0.4μm以下であり、前記内部電極の厚さは0.4μm以下である、請求項1から7のいずれか一項に記載の積層セラミックキャパシタ。
  9. 複数の第1内部電極パターンが所定の間隔を置いて形成された第1セラミックグリーンシート、及び複数の第2内部電極パターンが所定の間隔を置いて形成された第2セラミックグリーンシートを設ける段階と、
    前記第1内部電極パターンと前記第2内部電極パターンとが交差するように、前記第1セラミックグリーンシート及び前記第2セラミックグリーンシートを積層してセラミックグリーンシート積層本体を形成する段階と、
    前記第1内部電極パターン及び第2内部電極パターンの末端が幅方向に露出する側面を有するように、前記セラミックグリーンシート積層本体を切断する段階と、
    前記第1内部電極パターン及び第2内部電極パターンの末端が露出する側面に第1サイドマージン部及び第2サイドマージン部を形成する段階と、
    前記切断された積層本体を焼成して、誘電体層ならびに第1及び第2内部電極を含むセラミック本体を設ける段階と、を含み、
    前記セラミック本体は、前記誘電体層を間に挟んで互いに対向するように配置される第1及び第2内部電極を含んで容量が形成される活性部、及び前記活性部の上部及び下部に形成されたカバー部を含み、
    前記第1及び第2サイドマージン部はスズ(Sn)を含み、前記第1及び第2サイドマージン部に含まれるスズ(Sn)の含有量は、前記活性部の誘電体層に含まれるスズ(Sn)の含有量よりも多い、積層セラミックキャパシタの製造方法。
  10. 前記第1及び第2サイドマージン部に含まれるスズ(Sn)の含有量は、前記第1及び第2サイドマージン部に含まれる主成分のチタン酸バリウム(BaTiO)100モルに対して0.1モル以上3.0モル以下である、請求項9に記載の積層セラミックキャパシタの製造方法。
  11. 前記第1及び第2サイドマージン部に含まれるスズ(Sn)の含有量は、前記第1及び第2サイドマージン部に含まれる主成分のチタン酸バリウム(BaTiO)100モルに対して0.25モル以上3.0モル以下である、請求項9に記載の積層セラミックキャパシタの製造方法。
  12. 前記活性部の誘電体層に含まれるスズ(Sn)の含有量は、前記活性部の誘電体層に含まれる主成分のチタン酸バリウム(BaTiO)100モルに対して0.1モル未満である、請求項9から11のいずれか一項に記載の積層セラミックキャパシタの製造方法。
  13. 前記第1及び第2サイドマージン部に含まれる誘電体グレインサイズは、前記活性部の誘電体層に含まれる誘電体グレインサイズよりも小さい、請求項9から12のいずれか一項に記載の積層セラミックキャパシタの製造方法。
  14. 前記第1及び第2サイドマージン部に含まれる誘電体グレインサイズは、100nm以上700nm以下である、請求項13に記載の積層セラミックキャパシタの製造方法。
  15. 前記第1及び第2サイドマージン部に含まれる誘電体グレインサイズは、90nm以上410nm以下である、請求項13に記載の積層セラミックキャパシタの製造方法。
  16. 前記誘電体層の厚さは0.4μm以下であり、前記内部電極の厚さは0.4μm以下である、請求項9から15のいずれか一項に記載の積層セラミックキャパシタの製造方法。
JP2020066316A 2019-09-10 2020-04-01 積層セラミックキャパシタ及びその製造方法 Active JP7226896B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023015806A JP2023052913A (ja) 2019-09-10 2023-02-06 積層セラミックキャパシタ及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190112304A KR102283078B1 (ko) 2019-09-10 2019-09-10 적층 세라믹 커패시터 및 그 제조 방법
KR10-2019-0112304 2019-09-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023015806A Division JP2023052913A (ja) 2019-09-10 2023-02-06 積層セラミックキャパシタ及びその製造方法

Publications (3)

Publication Number Publication Date
JP2021044533A true JP2021044533A (ja) 2021-03-18
JP2021044533A5 JP2021044533A5 (ja) 2021-04-30
JP7226896B2 JP7226896B2 (ja) 2023-02-21

Family

ID=74851145

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020066316A Active JP7226896B2 (ja) 2019-09-10 2020-04-01 積層セラミックキャパシタ及びその製造方法
JP2023015806A Pending JP2023052913A (ja) 2019-09-10 2023-02-06 積層セラミックキャパシタ及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023015806A Pending JP2023052913A (ja) 2019-09-10 2023-02-06 積層セラミックキャパシタ及びその製造方法

Country Status (4)

Country Link
US (3) US11270844B2 (ja)
JP (2) JP7226896B2 (ja)
KR (3) KR102283078B1 (ja)
CN (2) CN115083779A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024009997A1 (ja) * 2022-07-07 2024-01-11 太陽誘電株式会社 積層セラミックコンデンサ、包装体、及び回路基板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102283078B1 (ko) * 2019-09-10 2021-07-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US11508524B2 (en) * 2019-12-27 2022-11-22 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR20220098620A (ko) * 2021-01-04 2022-07-12 삼성전기주식회사 적층형 전자 부품
JP2022154959A (ja) * 2021-03-30 2022-10-13 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20230100293A (ko) * 2021-12-28 2023-07-05 삼성전기주식회사 적층 세라믹 커패시터

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60161338A (ja) * 1984-01-27 1985-08-23 Sony Corp BaTiO▲下3▼とBaSn(OH)▲下6▼より成る混合微粒子の製造方法
JPH06166518A (ja) * 1984-01-27 1994-06-14 Sony Corp Ba(SnxTi1−x )O3 固溶体微粒子の製造方法
JP2014204117A (ja) * 2013-04-08 2014-10-27 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミックキャパシタ及びその製造方法
JP2016160166A (ja) * 2015-03-05 2016-09-05 Tdk株式会社 誘電体組成物および電子部品
JP2017028013A (ja) * 2015-07-17 2017-02-02 株式会社村田製作所 積層セラミックコンデンサ
JP2018117051A (ja) * 2017-01-18 2018-07-26 株式会社村田製作所 積層セラミックコンデンサ
JP2018148118A (ja) * 2017-03-08 2018-09-20 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6166518A (ja) * 1984-09-04 1986-04-05 中村 勇二 電線・電纜等の埋設方法
US20070253140A1 (en) * 2006-04-28 2007-11-01 Randall Michael S Base metal electrode multilayer capacitor with localized oxidizing source
JP4798231B2 (ja) 2009-01-30 2011-10-19 株式会社村田製作所 誘電体セラミックおよび積層セラミックコンデンサ
JP5271377B2 (ja) 2011-04-18 2013-08-21 太陽誘電株式会社 積層セラミックコンデンサ
JP5900449B2 (ja) 2012-12-28 2016-04-06 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
KR101462746B1 (ko) 2013-01-02 2014-11-17 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
US9058835B2 (en) 2013-03-13 2015-06-16 Western Digital Technologies, Inc. Methods and systems for optimized staggered disk drive spinup
KR20140112883A (ko) * 2013-03-14 2014-09-24 삼성전기주식회사 바륨칼슘틴티타네이트 분말, 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터
JP2016001723A (ja) 2014-05-22 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ
KR102145315B1 (ko) 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6416744B2 (ja) * 2015-12-15 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2017109904A (ja) 2015-12-17 2017-06-22 株式会社村田製作所 ペロブスカイト型磁器組成物、ペロブスカイト型磁器組成物を含む配合組成物、ペロブスカイト型磁器組成物の製造方法、および積層セラミックコンデンサの製造方法
KR102283078B1 (ko) * 2019-09-10 2021-07-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60161338A (ja) * 1984-01-27 1985-08-23 Sony Corp BaTiO▲下3▼とBaSn(OH)▲下6▼より成る混合微粒子の製造方法
JPH06166518A (ja) * 1984-01-27 1994-06-14 Sony Corp Ba(SnxTi1−x )O3 固溶体微粒子の製造方法
JP2014204117A (ja) * 2013-04-08 2014-10-27 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミックキャパシタ及びその製造方法
JP2016160166A (ja) * 2015-03-05 2016-09-05 Tdk株式会社 誘電体組成物および電子部品
JP2017028013A (ja) * 2015-07-17 2017-02-02 株式会社村田製作所 積層セラミックコンデンサ
JP2018117051A (ja) * 2017-01-18 2018-07-26 株式会社村田製作所 積層セラミックコンデンサ
JP2018148118A (ja) * 2017-03-08 2018-09-20 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024009997A1 (ja) * 2022-07-07 2024-01-11 太陽誘電株式会社 積層セラミックコンデンサ、包装体、及び回路基板

Also Published As

Publication number Publication date
KR20230106545A (ko) 2023-07-13
CN112563026B (zh) 2022-07-26
KR102552422B1 (ko) 2023-07-06
US20220148806A1 (en) 2022-05-12
CN115083779A (zh) 2022-09-20
US20210074479A1 (en) 2021-03-11
JP2023052913A (ja) 2023-04-12
KR20210083233A (ko) 2021-07-06
JP7226896B2 (ja) 2023-02-21
US11670454B2 (en) 2023-06-06
US11923146B2 (en) 2024-03-05
CN112563026A (zh) 2021-03-26
US11270844B2 (en) 2022-03-08
US20230260704A1 (en) 2023-08-17
KR20210030755A (ko) 2021-03-18
KR102283078B1 (ko) 2021-07-30

Similar Documents

Publication Publication Date Title
JP7176167B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP6852253B2 (ja) 積層セラミック電子部品及びその製造方法
JP5551296B1 (ja) 積層セラミックキャパシタ及びその製造方法
US9837215B2 (en) Multilayer ceramic capacitor and board for mounting of the same
US11587732B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US11923146B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP2015146454A (ja) 積層セラミックキャパシタ及びその製造方法
JP2023112038A (ja) 積層セラミックキャパシタ及びその製造方法
JP7283675B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP2020027929A (ja) 積層セラミックキャパシタ及びその製造方法
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法
US20150103468A1 (en) Multilayer ceramic electronic component and method of manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230206

R150 Certificate of patent or registration of utility model

Ref document number: 7226896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150