JP6416744B2 - 積層セラミックコンデンサ及びその製造方法 - Google Patents
積層セラミックコンデンサ及びその製造方法 Download PDFInfo
- Publication number
- JP6416744B2 JP6416744B2 JP2015243881A JP2015243881A JP6416744B2 JP 6416744 B2 JP6416744 B2 JP 6416744B2 JP 2015243881 A JP2015243881 A JP 2015243881A JP 2015243881 A JP2015243881 A JP 2015243881A JP 6416744 B2 JP6416744 B2 JP 6416744B2
- Authority
- JP
- Japan
- Prior art keywords
- side margin
- ceramic capacitor
- multilayer ceramic
- joint
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
Description
上記積層部は、第1方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された内部電極と、を有する。
上記サイドマージン部は、上記第1方向に直交する第2の方向から上記積層部を覆っている。
上記接合部は、上記積層部と上記サイドマージン部との間に配置され、上記複数のセラミック層及び上記サイドマージン部よりもケイ素の含有量が多い。
接合部を0.5μm以上とすることにより、積層部とサイドマージン部とが接合部を介して更に良好に接合される。接合部を5μm以下に抑えることにより、接合部が積層セラミックコンデンサの形状や性能に及ぼす影響を小さく留めることができる。
焼成時の接合部に生成される溶融相は相互に凝集しやすい。凝集した溶融相は、凝固するとガラス相となる。このため、この積層セラミックコンデンサの接合部では、ケイ素を含むガラス相が偏在した特徴的な組織が見られる。
この構成では、ケイ素を含むガラス相に、バリウム、マンガン、マグネシウム、ホウ素、バナジウム、ホルミウム、アルミニウム、カルシウム、亜鉛、カリウム、錫、ジルコニウムの少なくとも1つの副成分が加わることにより、ガラス相の融点が低下する。このため、焼成時の接合部に溶融相が生成されやすくなる。
上記ガラス相が、バリウムを含んでいてもよい。
この構成では、セラミック層をチタン酸バリウム系材料で形成することにより大きい容量が得られるとともに、接合部のガラス相にセラミック層などに含まれるバリウムが加わることによって接合部のガラス相の融点が低下する。
上記第1方向に直交する第2の方向を向いた上記積層チップの側面に、サイドマージン部を、上記複数のセラミック層及び上記サイドマージン部よりもケイ素の含有量が多い接合部を介して設けることにより素体が作製される。
上記素体が焼成される。
上記素体を焼成することは、上記接合部にケイ素を含む溶融相を生成させることを含んでいてもよい。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
図1〜3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA−A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB−B'線に沿った断面図である。
素体11は、典型的には、Y軸方向を向いた2つの側面と、Z軸方向を向いた2つの主面と、を有する。素体11の各面を接続する稜部は面取りされている。なお、素体11の形状はこのような形状に限定されない。例えば、素体11の各面は曲面であってもよく、素体11は全体として丸みを帯びた形状であってもよい。
外部電極14,15は、素体11のX軸方向両端面を覆い、X軸方向両端面に接続する4つの面に延出している。これにより、外部電極14,15のいずれにおいても、X−Z平面に平行な断面及びX−Y軸に平行な断面の形状がU字状となっている。
積層部16は、X−Y平面に沿って延びる平板状の複数のセラミック層がZ軸方向に積層された構成を有する。
サイドマージン部17は、積層部16のY軸方向を向いた両側面の全領域をそれぞれ覆っている。接合部18は、積層部16と各サイドマージン部17との間にそれぞれ設けられている。つまり、各サイドマージン部17はそれぞれ、接合部18を介して積層部16の両側面に接合されている。
容量形成部19は、複数の第1内部電極12と、複数の第2内部電極13と、を有する。内部電極12,13は、複数のセラミック層の間に、Z軸方向に沿って交互に配置されている。第1内部電極12は、第1外部電極14に接続され、第2外部電極15から絶縁されている。第2内部電極13は、第2外部電極15に接続され、第1外部電極14から絶縁されている。
カバー部20は、容量形成部19のZ軸方向上下面をそれぞれ覆っている。カバー部20には、内部電極12,13が設けられていない。
また、図2,3では、内部電極12,13の対向状態を見やすくするために、内部電極12,13の枚数をそれぞれ4枚に留めている。しかし、実際には、積層セラミックコンデンサ10の容量を確保するために、より多くの内部電極12,13が設けられている。
上記のとおり、本実施形態に係る積層セラミックコンデンサ10では、サイドマージン部17が、接合部18を介して積層部16に接合されている。
接合部18では、積層部16及びサイドマージン部17よりもケイ素(Si)の含有量が多い。接合部18は、典型的には、積層部16やサイドマージン部17と同様の組成の誘電体セラミックスの多結晶体と、ケイ素を主成分とするガラス相Gと、により構成されている。
なお、接合部18には、必要に応じて、誘電体セラミックス及びガラス相G以外の成分が含まれていてもよい。また、積層部16及びサイドマージン部17にも、接合部18より少量のケイ素が含まれていてもよい。
サイドマージン部17では、実質的に均一な誘電体セラミックスの多結晶体の組織が見られる。
接合部18では、誘電体セラミックスの多結晶体の粒界にガラス相Gが偏在した組織が見られる。
なお、実際には、積層部16のセラミック層と接合部18との界面や、サイドマージン部17と接合部18との界面は、視認できない場合がある。
例えば、ガラス相Gが視認困難な程度に小さく、接合部18が実質的に均一な微細組織に見えても構わない。この場合にも、接合部18のケイ素の含有量が、積層部16及びサイドマージン部17のケイ素の含有量が多ければ、接合部18におけるガラス相Gの存在を推認することができる。
更に、接合部18において上記の作用を良好に得るために、接合部18のガラス相Gには、主成分のケイ素の他に、例えば、バリウム(Ba)、マンガン(Mn)、マグネシウム(Mg)、ホウ素(B)、バナジウム(V)、ホルミウム(Ho)、アルミニウム(Al)、カルシウム(Ca)、亜鉛(Zn)、カリウム(K)、錫(Sn)、ジルコニウム(Zr)などの副成分が含まれていることが好ましい。
図5は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図6〜10は、積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図5に沿って、図6〜10を適宜参照しながら説明する。
ステップS01では、容量形成部19を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部20を形成するための第3セラミックシート103と、を準備する。セラミックシート101,102,103は、未焼成の誘電体グリーンシートとして構成され、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
ステップS02では、ステップS01で準備したセラミックシート101,102,103を積層することにより積層シート104を作製する。
また、積層シート104では、交互に積層されたセラミックシート101,102のZ軸方向上下面にカバー部20に対応する第3セラミックシート103が積層される。なお、図7に示す例では、第3セラミックシート103がそれぞれ3枚ずつ積層されているが、第3セラミックシート103の枚数は適宜変更可能である。
ステップS03では、ステップS02で得られた積層シート104を回転刃や押し切り刃などによって切断することにより未焼成の積層チップ116を作製する。
ステップS04では、ステップS03で得られた積層チップ116に未焼成のサイドマージン部117及び接合部118を設けることにより、未焼成の素体111を作製する。
特に、ステップS04では、ステップS03における積層チップ116の切断面であるY軸方向を向いた両側面にサイドマージン部117及び接合部118が設けられる。このため、ステップS04では、予め保持部材Cから積層チップ116を剥がし、積層チップ116の向きを90度回転させておくことが好ましい。
サイドマージン部117は、セラミックシート101,102,103と同様の組成で、所定の厚さに成形されたシートとして用意される。セラミックシート101,102,103の組成は、所定の誘電体セラミックスの仕込み組成として決定される。
接合部118は、セラミックシート101,102,103の組成にケイ素成分(例えば二酸化ケイ素)を添加した組成で、所定の厚さに成形されたシートとして用意される。
そして、サイドマージン部117が接合部118を介して積層チップ116の側面に貼り付けられる。
ステップS05では、ステップS04で得られた未焼成の素体111を焼成して焼結させることにより、図1〜3に示す積層セラミックコンデンサ10の素体11を作製する。つまり、ステップS05により、積層チップ116が積層部16になり、サイドマージン部117がサイドマージン部17になり、接合部118が接合部18になる。
しかしながら、通常、積層チップ116とサイドマージン部117とで、焼結時の収縮挙動を完全に一致させることは困難である。つまり、積層チップ116とサイドマージン部117とでは、どうしても焼結時に収縮のタイミングや収縮量に若干の差が生じてしまう。
つまり、上記のとおり、積層チップ116はステップS02の積層工程において高密度化されるのに対し、サイドマージン部117及び接合部118が設けられた素体111はステップS04において高密度化されない。このため、サイドマージン部117では、積層チップ116よりも密度が低くなる。
これにより、積層チップ116とサイドマージン部117とで、昇温速度に差が生じるため、収縮のタイミングにも差が生じる。また、サイドマージン部117では積層チップ116よりも空隙が多いため、積層チップ116とサイドマージン部117とでは収縮量にも差が生じる。
つまり、積層チップ116は内部電極112,113を有するのに対し、サイドマージン部117は内部電極を有さない。積層チップ116では、誘電体セラミックスと内部電極112,113とが同時に焼結するため、誘電体セラミックスのみからなるサイドマージン部117とは収縮挙動が異なる。
つまり、サイドマージン部117では、例えば機械的強度を向上させるために、積層チップ116とは異なる組成が採用されることがある。より詳細に、サイドマージン部117では、積層チップ116に含まれない元素が添加されたり、積層チップ116とは異なる組成比とされたりする場合がある。このような場合には、積層チップ116とサイドマージン部117とでは、誘電体セラミックス自体の焼結温度に差が生じるため、焼結時の収縮挙動に差が生じる。
上記のとおり、接合部118では、誘電体セラミックスの仕込み組成にケイ素成分が添加されている。したがって、焼成時の接合部118では、積層チップ116及びサイドマージン部117と同様に、誘電体セラミックスの焼結が起こる。
この一方で、焼成時の接合部118では、ケイ素成分の作用によって、ケイ素を含む溶融相が生成される。接合部118において、溶融相は、誘電体セラミックスの多結晶体の粒界や空隙に吐き出される。典型的には、誘電体セラミックスの多結晶体の粒界や空隙に吐き出された溶融相は相互に凝集することにより粒状体を形成する。
溶融相に取り込まれる副成分は、予め接合部118に含まれていても、積層チップ116やサイドマージン部117から拡散により供給されてもよい。
なお、ケイ素成分が、例えば予め上記の副成分を含むことにより、融点が充分に低い場合には、ケイ素成分に対して更に副成分が供給される必要がない。
したがって、接合部118は、積層チップ116及びサイドマージン部117のそれぞれ収縮挙動に応じて自由に変形可能である。このため、焼成時において、積層チップ116とサイドマージン部117とで収縮の度合いに差が生じても、積層チップ116とサイドマージン部117とが相互に応力を及ぼし合わない。したがって、積層部16とサイドマージン部17との間においてクラックや剥離が発生することを防止することができる。
また、焼成時の接合部118において空隙が溶融相で充填されるため、焼成後の接合部118では空隙が少ない組織が得られる。これにより、積層セラミックコンデンサ10では、高い耐湿性が得られる。
ガラス相Gの大きさは、焼成時の接合部118における溶融相の凝集の進行の度合いに応じて変化する。つまり、溶融相の凝集が進行するほどガラス相Gが大きく成長し、溶融相の凝集が進行しなければガラス相Gが小さく留まる。特に、溶融相の凝集がほとんど進行しない場合には、微細組織観察において視認困難な程度にガラス相Gが小さく、接合部18が実質的に均一な微細組織に見える場合もありうる。
この一方で、ケイ素の含有量が多い接合部118では、積層チップ116及びサイドマージン部117と焼結時の収縮率が大きく異なるため、接合部118の焼結時の収縮挙動が素体11の形状に影響を及ぼさないことが好ましい。また、ケイ素の含有量が多い接合部118が厚いと、積層チップ116へのケイ素の拡散が生じやすく、これにより積層チップ116の各層における容量が低下してしまう。
これらの観点から、接合部118の厚さは充分に薄いことが好ましく、具体的には、焼成後の接合部18の厚さが5μm以下となるように設定されることが好ましい。
ステップS06では、ステップS05で得られた素体11に外部電極14,15を形成することにより、図1〜3に示す積層セラミックコンデンサ10を作製する。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
11…素体
12,13…内部電極
14,15…外部電極
16…積層部
17…サイドマージン部
18…接合部
19…容量形成部
20…カバー部
Claims (6)
- 第1方向に積層された複数のセラミック層と、前記複数のセラミック層の間に配置された内部電極と、を有する積層部と、
前記第1方向に直交する第2の方向から前記積層部を覆うサイドマージン部と、
前記積層部と前記サイドマージン部との間に配置され、前記複数のセラミック層及び前記サイドマージン部よりもケイ素の含有量が多い接合部と、
を具備し、
前記複数のセラミック層、前記サイドマージン部、及び前記接合部が、バリウム及びチタンを含むペロブスカイト構造の多結晶体で構成され、
前記接合部では、前記多結晶体にケイ素を含むガラス相が偏在している
積層セラミックコンデンサ。 - 請求項1に記載の積層セラミックコンデンサであって、
前記接合部の厚さが、0.5μm以上5μm以下である
積層セラミックコンデンサ。 - 請求項2に記載の積層セラミックコンデンサであって、
前記ガラス相が、バリウム、マンガン、マグネシウム、ホウ素、バナジウム、ホルミウム、アルミニウム、カルシウム、亜鉛、カリウム、錫、ジルコニウムの少なくとも1つを含む
積層セラミックコンデンサ。 - 請求項3に記載の積層セラミックコンデンサであって、
前記ガラス相が、バリウムを含む
積層セラミックコンデンサ。 - 第1方向に積層された複数のセラミック層と、前記複数のセラミック層の間に配置された内部電極と、を有する未焼成の積層チップを用意し、
前記第1方向に直交する第2の方向を向いた前記積層チップの側面に、サイドマージン部を、前記複数のセラミック層及び前記サイドマージン部よりもケイ素の含有量が多い接合部を介して設けることにより素体を作製し、
前記素体を焼成し、
前記複数のセラミック層、前記サイドマージン部、及び前記接合部が、バリウム及びチタンを含むペロブスカイト構造の誘電体セラミックスを主成分とする
積層セラミックコンデンサの製造方法。 - 請求項5に記載の積層セラミックコンデンサの製造方法であって、
前記素体を焼成することは、前記接合部にケイ素を含む溶融相を生成させることを含む
積層セラミックコンデンサの製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015243881A JP6416744B2 (ja) | 2015-12-15 | 2015-12-15 | 積層セラミックコンデンサ及びその製造方法 |
CN201610980495.8A CN106887333B (zh) | 2015-12-15 | 2016-11-08 | 层叠陶瓷电容器和其制造方法 |
KR1020160164366A KR102055610B1 (ko) | 2015-12-15 | 2016-12-05 | 적층 세라믹 콘덴서 및 그 제조 방법 |
US15/380,346 US10083796B2 (en) | 2015-12-15 | 2016-12-15 | Multi-layer ceramic capacitor and method of producing the same |
US16/107,608 US10490352B2 (en) | 2015-12-15 | 2018-08-21 | Multi-laver ceramic capacitor and method of producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015243881A JP6416744B2 (ja) | 2015-12-15 | 2015-12-15 | 積層セラミックコンデンサ及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018188863A Division JP6592160B2 (ja) | 2018-10-04 | 2018-10-04 | 積層セラミックコンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017112163A JP2017112163A (ja) | 2017-06-22 |
JP6416744B2 true JP6416744B2 (ja) | 2018-10-31 |
Family
ID=59020103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015243881A Active JP6416744B2 (ja) | 2015-12-15 | 2015-12-15 | 積層セラミックコンデンサ及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10083796B2 (ja) |
JP (1) | JP6416744B2 (ja) |
KR (1) | KR102055610B1 (ja) |
CN (1) | CN106887333B (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6933326B2 (ja) * | 2017-03-08 | 2021-09-08 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
KR101987214B1 (ko) * | 2017-10-13 | 2019-06-10 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
JP7019374B2 (ja) * | 2017-10-26 | 2022-02-15 | 太陽誘電株式会社 | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 |
JP6996945B2 (ja) * | 2017-11-07 | 2022-01-17 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
KR102141217B1 (ko) | 2018-07-26 | 2020-08-04 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
KR102597153B1 (ko) * | 2018-08-03 | 2023-11-02 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
CN110797191A (zh) * | 2018-08-03 | 2020-02-14 | 三星电机株式会社 | 多层陶瓷电容器及制造多层陶瓷电容器的方法 |
KR102609156B1 (ko) * | 2018-08-29 | 2023-12-04 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
KR102497972B1 (ko) * | 2018-08-09 | 2023-02-09 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
KR102543977B1 (ko) * | 2018-08-09 | 2023-06-15 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
KR102620526B1 (ko) * | 2018-08-14 | 2024-01-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
JP2020057738A (ja) * | 2018-10-04 | 2020-04-09 | 株式会社村田製作所 | 電子部品、回路基板、および電子部品の回路基板への実装方法 |
US11094462B2 (en) * | 2018-10-22 | 2021-08-17 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
US10923279B2 (en) * | 2018-10-22 | 2021-02-16 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
KR20200075287A (ko) * | 2018-12-18 | 2020-06-26 | 삼성전기주식회사 | 커패시터 부품 |
JP7183051B2 (ja) * | 2019-01-22 | 2022-12-05 | 太陽誘電株式会社 | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 |
JP7221718B2 (ja) * | 2019-02-13 | 2023-02-14 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
JP2020167197A (ja) * | 2019-03-28 | 2020-10-08 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP7385374B2 (ja) * | 2019-05-13 | 2023-11-22 | 太陽誘電株式会社 | 積層セラミック電子部品 |
KR20190116119A (ko) | 2019-07-01 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
KR20190116132A (ko) * | 2019-07-15 | 2019-10-14 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
KR102283078B1 (ko) * | 2019-09-10 | 2021-07-30 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
CN111302789B (zh) * | 2020-03-17 | 2021-01-19 | 华南理工大学 | 一种具有三明治结构的脉冲储能介质材料及其制备方法与应用 |
KR20220098620A (ko) * | 2021-01-04 | 2022-07-12 | 삼성전기주식회사 | 적층형 전자 부품 |
KR20220101911A (ko) * | 2021-01-12 | 2022-07-19 | 삼성전기주식회사 | 적층형 전자 부품 |
KR20220104513A (ko) * | 2021-01-18 | 2022-07-26 | 삼성전기주식회사 | 적층형 전자 부품 |
JP2022136819A (ja) * | 2021-03-08 | 2022-09-21 | Tdk株式会社 | セラミック電子部品 |
JP2022154959A (ja) * | 2021-03-30 | 2022-10-13 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
KR20230100293A (ko) * | 2021-12-28 | 2023-07-05 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08306576A (ja) * | 1995-05-08 | 1996-11-22 | Matsushita Electric Ind Co Ltd | 電子部品とその製造方法 |
US20010016252A1 (en) * | 2000-02-09 | 2001-08-23 | Murata Manufacturing Co., Ltd. | Conductive paste and ceramic electronic device using the same |
JP2001297946A (ja) * | 2000-04-12 | 2001-10-26 | Murata Mfg Co Ltd | 複合電子部品およびその製造方法 |
JP4574267B2 (ja) | 2004-07-28 | 2010-11-04 | 京セラ株式会社 | 積層型電子部品の製法および積層型電子部品 |
CN101142642B (zh) * | 2005-03-14 | 2010-05-19 | 株式会社村田制作所 | 叠层陶瓷电容器 |
JP5780169B2 (ja) | 2011-03-14 | 2015-09-16 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
JP5313289B2 (ja) * | 2011-04-15 | 2013-10-09 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP5772808B2 (ja) * | 2012-12-25 | 2015-09-02 | 株式会社村田製作所 | 積層セラミック電子部品 |
KR101565640B1 (ko) * | 2013-04-08 | 2015-11-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
KR101514512B1 (ko) * | 2013-04-08 | 2015-04-22 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
KR101681358B1 (ko) * | 2013-04-08 | 2016-11-30 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
JP6306311B2 (ja) | 2013-09-24 | 2018-04-04 | 京セラ株式会社 | 積層型電子部品 |
JP2015070218A (ja) * | 2013-09-30 | 2015-04-13 | 株式会社村田製作所 | 電子部品の製造方法 |
JP6439551B2 (ja) | 2014-05-21 | 2018-12-19 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2015039014A (ja) * | 2014-10-06 | 2015-02-26 | 株式会社村田製作所 | 積層セラミックコンデンサ |
KR101884392B1 (ko) * | 2015-03-30 | 2018-08-02 | 다이요 유덴 가부시키가이샤 | 적층 세라믹 콘덴서 |
KR101854519B1 (ko) * | 2015-05-29 | 2018-05-03 | 다이요 유덴 가부시키가이샤 | 적층 세라믹 콘덴서 및 그 제조 방법 |
US10020117B2 (en) * | 2016-02-18 | 2018-07-10 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic capacitor and method of producing the same |
-
2015
- 2015-12-15 JP JP2015243881A patent/JP6416744B2/ja active Active
-
2016
- 2016-11-08 CN CN201610980495.8A patent/CN106887333B/zh active Active
- 2016-12-05 KR KR1020160164366A patent/KR102055610B1/ko active IP Right Grant
- 2016-12-15 US US15/380,346 patent/US10083796B2/en active Active
-
2018
- 2018-08-21 US US16/107,608 patent/US10490352B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10490352B2 (en) | 2019-11-26 |
US20190006105A1 (en) | 2019-01-03 |
US10083796B2 (en) | 2018-09-25 |
KR102055610B1 (ko) | 2019-12-13 |
CN106887333B (zh) | 2019-08-13 |
US20170169952A1 (en) | 2017-06-15 |
KR20170071417A (ko) | 2017-06-23 |
JP2017112163A (ja) | 2017-06-22 |
CN106887333A (zh) | 2017-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6416744B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP7326407B2 (ja) | 積層セラミックコンデンサ | |
US10224148B2 (en) | Multi-layer ceramic capacitor and method of producing the same | |
JP7167227B2 (ja) | 積層セラミックコンデンサ | |
JP5206440B2 (ja) | セラミック電子部品 | |
JP7221718B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP6835561B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP2018148118A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP6487364B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP7019374B2 (ja) | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 | |
JP2023015365A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP6592160B2 (ja) | 積層セラミックコンデンサ | |
JP6816225B2 (ja) | 積層セラミックコンデンサ | |
JP6457628B2 (ja) | 電子部品 | |
JP7385374B2 (ja) | 積層セラミック電子部品 | |
JP2019096824A (ja) | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 | |
JP2021072325A (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6416744 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |