JP2015146454A - 積層セラミックキャパシタ及びその製造方法 - Google Patents

Abstract

【課題】信頼性に優れ高容量の積層セラミックキャパシタ及びその製造方法を提供する。
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、対向する第１側面及び第２側面、前記第１側面及び第２側面を連結する第３端面及び第４端面を有するセラミック本体と、上記セラミック本体の内部に形成され、上記第３端面または第４端面に一端が露出する複数個の内部電極と、上記第１側面及び第２側面から上記内部電極の端部までの平均厚さが１８μｍ以下に形成された第１サイドマージン部及び第２サイドマージン部と、を含み、上記セラミック本体は静電容量の形成に寄与する有効層及び上記有効層の上部及び下部の少なくとも一つに提供されるカバー層からなり、上記第１サイドマージン部及び第２サイドマージン部の誘電体グレインの平均粒径をＧｗ、上記カバー層の誘電体グレインの平均粒径をＧｔ、及び上記有効層の誘電体グレインの平均粒径をＧａとするとき、Ｇｗ＜Ｇｔ＜Ｇａを満たすことができる。
【選択図】図２

Description

本発明は積層セラミックキャパシタ及びその製造方法に関し、より詳細には信頼性に優れた高容量積層セラミックキャパシタ及びその製造方法に関する。

通常、キャパシタ、インダクタ、圧電体素子、バリスタまたはサーミスターなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体と、本体の内部に形成された内部電極と、上記内部電極と接続されるようにセラミック本体の表面に設けられた外部電極と、を備える。

セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層と、一誘電体層を介して対向配置される内部電極と、上記内部電極に電気的に接続された外部電極と、を含む。

積層セラミックキャパシタは小型、且つ高容量が保障され、実装が容易であるという長所によりコンピューター、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。

最近では、電子製品が小型化及び多機能化するにつれ、チップ部品も小型化及び高機能化する傾向であり、積層セラミックキャパシタもそのサイズが小さく、容量の大きい高容量製品が求められている。

積層セラミックキャパシタの容量を高めるべく、誘電体層を薄膜化する方法、薄膜化された誘電体層を高積層化する方法、内部電極のカバレッジを向上させる方法などが考慮されている。また、容量を形成する内部電極の重なり面積を向上させる方法が考えられている。

積層セラミックキャパシタは、通常、次のように製造される。まず、セラミックグリーンシートを製造し、セラミックグリーンシート上に導電性ペーストを印刷して内部電極を形成する。内部電極の形成されたセラミックグリーンシートを数十から数百層まで重積してグリーンセラミック積層体を作製する。その後、グリーンセラミック積層体を高温及び高圧で圧着して硬いグリーンセラミック積層体を作り、切断工程を経てグリーンチップを製造する。その後、グリーンチップを仮焼及び焼成してから外部電極を形成して積層セラミックキャパシタを完成する。

上記のような製造方法で積層セラミックキャパシタを形成する場合、内部電極の形成されない誘電体層のマージン部領域を最小化することが困難であるため、内部電極の重なり面積を増加させることに限界がある。また、積層セラミックキャパシタの角部のマージン部は他の領域のマージン部より厚く形成され、仮焼及び焼成時に炭素の除去が容易でないという問題がある。

上記の問題を解決するために、内部電極の形成されないマージン部領域を既に製作されたセラミック積層体に形成する方法が考案されているが、セラミック積層体と上記マージン部の未圧着によって耐湿特性低下及び衝撃に脆弱であるという問題がある。

下記先行技術文献は、容量部を構成する誘電体粒子の平均粒径と、非容量部を構成する誘電体粒子の平均粒径とが異なるように調節するが、上記の問題を解決することはできない。

国際公開第２００３−０１７３５６号

本発明は、信頼性に優れた高容量積層セラミックキャパシタ及びその製造方法を提供することを目的とする。

本発明の一実施形態は、対向する第１側面及び第２側面、上記第１側面及び第２側面を連結する第３端面及び第４端面を有するセラミック本体と、上記セラミック本体の内部に形成され、上記第３端面または第４端面に一端が露出する複数個の内部電極と、上記第１側面及び第２側面から上記内部電極の端部までの平均厚さが１８μｍ以下に形成された第１サイドマージン部及び第２サイドマージン部と、を含み、上記セラミック本体は静電容量の形成に寄与する有効層及び上記有効層の上部及び下部の少なくとも一つに提供されるカバー層からなり、上記第１サイドマージン部及び第２サイドマージン部の誘電体グレインの平均粒径をＧｗ、上記カバー層の誘電体グレインの平均粒径をＧｔ、及び上記有効層の誘電体グレインの平均粒径をＧａとするとき、Ｇｗ＜Ｇｔ＜Ｇａを満たす積層セラミックキャパシタを提供する。

上記第１サイドマージン部及び第２サイドマージン部の誘電体グレインの平均粒径Ｇｗは、１００〜１２０ｎｍであってもよい。

上記有効層の誘電体グレインの平均粒径Ｇａは１５０〜１６０ｎｍであってもよい。

上記第１サイドマージン部及び第２サイドマージン部はセラミックスラリーで形成されてもよい。

上記内部電極は、一端が上記第３端面に露出し、他端が上記第４端面から所定の間隔を置いて形成される第１内部電極と、一端が第４端面に露出し、他端が上記第３端面から所定の間隔を置いて形成される第２内部電極とで構成されてもよい。

本発明の他の実施形態は、第１セラミック誘電体粉末を含む第１セラミックスラリーで複数個のセラミックグリーンシートを形成する段階と、上記セラミックグリーンシート上に第１内部電極パターンまたは第２内部電極パターンを印刷する段階と、上記第１内部電極パターンと第２内部電極パターンが交互に積層されるように複数個のセラミックグリーンシートを積層して静電容量の形成に寄与する有効層を形成し、上記有効層の上部及び下部の少なくとも一つに上記第１セラミック誘電体粉末より粒径の小さい第２セラミック誘電体粉末を含む第２セラミックスラリーで形成されたセラミックグリーンシートを積層してカバー層を形成して、対向する第１側面及び第２側面、上記第１側面及び第２側面を連結する第３端面及び第４端面を有するセラミック本体を設ける段階と、上記第１側面及び第２側面のそれぞれに上記第２セラミック誘電体粉末より粒径の小さい第３セラミック誘電体粉末を含む第３セラミックスラリーが塗布された第１サイドマージン部及び第２サイドマージン部を形成する段階と、を含む積層セラミックキャパシタの製造方法を提供する。

上記第１サイドマージン部及び第２サイドマージン部の誘電体グレインの平均粒径をＧｗ、上記カバー層の誘電体グレインの平均粒径をＧｔ、及び上記有効層の誘電体グレインの平均粒径をＧａとするとき、Ｇｗ＜Ｇｔ＜Ｇａを満たすことができる。

上記第１サイドマージン部及び第２サイドマージン部の誘電体グレインの平均粒径Ｇｗは１００〜１２０ｎｍであってもよい。

上記有効層の誘電体グレインの平均粒径Ｇａは１５０〜１６０ｎｍであってもよい。

上記複数個の誘電体層、第１サイドマージン部及び第２サイドマージン部の焼成温度は８００〜１２００℃であってもよい。

上記第３端面に引き出された第１内部電極パターン及び第４端面に引き出された第２内部電極パターンとそれぞれ連結される第１外部電極及び第２外部電極を形成する段階をさらに含んでもよい。

上記第１サイドマージン部及び第２サイドマージン部は平均厚さが１８μｍ以下であってもよい。

本発明の一実施形態によると、積層セラミックキャパシタにおいて、第１サイドマージン部及び第２サイドマージン部の誘電体グレインの平均粒径、カバー層の誘電体グレインの平均粒径、及び有効層の誘電体グレインの平均粒径を調節することで、耐湿特性を強化した高信頼性高容量積層セラミックキャパシタを具現することができる。

また、積層セラミックキャパシタにおいて、内部電極の末端から第１側面または第２側面までの距離が小さく形成されることができ、これにより、相対的にセラミック本体内に形成される内部電極の重なり面積を広く形成することができる。

また、相対的に残留炭素の除去が困難な角部である最外郭に配置される内部電極の末端から第１側面または第２側面までの距離が極めて小さく形成され、残留炭素の除去が容易に行われることができる。これにより、残留炭素の濃度散布が小さくなって同じ微細構造を保持することができ、内部電極の連結性を向上させることができる。

また、最外郭に配置される内部電極の末端から上記第１側面または第２側面までの最短距離を一定厚さに確保して耐湿特性を確保し、内部欠陥を減らすことができる。また、外部電極の形成時に放射クラックの発生可能性を減らし、外部衝撃に対する機械的強度を確保することができる。

本発明の一実施形態によると、積層された複数個の第１及び第２内部電極とセラミックグリーンシートが同時に切断され、上記内部電極の末端は一直線上に置かれることができる。その後、内部電極の末端が露出する面に第１及び第２サイドマージン部が形成されてもよい。上記サイドマージン部の厚さはセラミックスラリーの量によって容易に調節されることができる。

上記内部電極は、誘電体層の幅方向に対して全体的に形成されることができるため、内部電極間の重なり面積を形成することが容易で、内部電極による段差の発生を減らすことができる。

本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。 図１のＢ−Ｂ’線による断面図である。 図２のＱ領域の拡大図である。 図１のＡ−Ａ’線による断面図である。 図１に示された積層セラミックキャパシタを構成する一誘電体層を示す上部平面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。

以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

図１は本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図２は図１のＢ−Ｂ’線による断面図であり、図３は図２のＱ領域の拡大図であり、図４は図１のＡ−Ａ’線による断面図であり、図５は図１に示された積層セラミックキャパシタを構成する一誘電体層を示す上部平面図である。

図１〜図５を参照すると、本実施形態による積層セラミックキャパシタは、セラミック本体１１０と、上記セラミック本体の内部に形成される複数個の内部電極１２１、１２２と、上記セラミック本体の外表面に形成される外部電極１３１、１３２と、を含む。

上記セラミック本体１１０は、対向する第１側面１及び第２側面２と、上記第１側面及び第２側面を連結する第３端面３及び第４端面４と、を有することができる。

上記セラミック本体１１０の形状は特に制限されないが、図示されたように直方体であってもよい。

上記セラミック本体１１０の内部に形成された複数個の内部電極１２１、１２２は、セラミック本体の第３端面３または第４端面４に一端が露出する。

上記内部電極１２１、１２２は、異なる極性を有する第１内部電極１２１及び第２内部電極１２２を一対にすることができる。第１内部電極１２１の一端は第３端面３に露出し、第２内部電極１２２の一端は第４端面４に露出することができる。上記第１内部電極１２１及び第２内部電極１２２の他端は、第３端面３または第４端面４から一定間隔を置いて形成される。これに対する詳しい内容は後述する。

上記セラミック本体の第３端面３及び第４端面４には、第１及び第２外部電極１３１、１３２が形成され、上記内部電極と電気的に連結されてもよい。

上記セラミック本体の内部には複数個の内部電極が形成されており、上記複数個の内部電極の各末端から上記第１側面または第２側面までの距離ｄ１は、１８μｍ以下であってもよい。これは、複数個の内部電極の末端から上記第１側面または第２側面までの平均距離ｄ１が平均１８μｍ以下であることを意味することができる。

上記内部電極の末端は、上記セラミック本体の第１側面１または第２側面２に向かっている内部電極の一領域を意味する。上記内部電極の末端から第１側面または第２側面までの領域は、第１サイドマージン部１１３または第２サイドマージン部１１４と称することができる。

内部電極の末端から第１側面１または第２側面２までの距離ｄ１は、複数個の内部電極間において多少の差はあり得るが、本発明の一実施形態によると、その偏差がないか、小さいという特徴を有する。

このような特徴は、本発明の一実施形態による積層セラミックキャパシタの製造方法を通じてより明確に理解されることができる。

本発明の一実施形態によると、上記セラミック本体１１０は複数の誘電体層１１２が積層された積層体１１１と、上記積層体の両側面に形成される第１サイドマージン部１１３及び第２サイドマージン部１１４とで構成されてもよい。この場合、上記複数個の内部電極の各末端から上記第１側面または第２側面までの距離ｄ１は、第１サイドマージン部１１３及び第２サイドマージン部１１４により形成され、上記第１サイドマージン部１１３または第２サイドマージン部１１４の厚さに該当する。

上記積層体１１１を構成する複数の誘電体層１１２は焼結された状態であり、隣接する誘電体層同士は境界が確認できない程度に一体化されていてもよい。

上記積層体１１１の長さは上記セラミック本体１１０の長さに該当し、上記セラミック本体１１０の長さはセラミック本体の第３端面３から第４端面４までの距離に該当する。即ち、セラミック本体１１０の第３及び第４端面は積層体１１１の第３端面及び第４端面と理解されることができる。

上記積層体１１１は複数の誘電体層１１２の積層により形成されるもので、上記誘電体層１１２の長さはセラミック本体の第３端面３と第４端面４間の距離を形成する。

これに制限されないが、本発明の一実施形態によると、セラミック本体の長さは４００〜１４００μｍであってもよい。より具体的には、セラミック本体の長さは４００〜８００μｍであるか、６００〜１４００μｍであってもよい。

上記誘電体層上に内部電極１２１、１２２が形成されることができ、内部電極１２１、１２２は、焼結によって一誘電体層を介して上記セラミック本体の内部に形成されてもよい。

図５を参照すると、誘電体層１１２に第１内部電極１２１が形成されている。上記第１内部電極１２１は誘電体層の長さ方向に対しては全体的に形成されない。即ち、第１内部電極１２１の一端はセラミック本体の第４端面４から所定の間隔ｄ２を置いて形成され、第１内部電極１２１の他端は第３端面３まで形成されて第３端面３に露出することができる。

積層体の第３端面３に露出した第１内部電極の他端は、第１外部電極１３１と連結される。

第１内部電極とは逆に、第２内部電極１２２の一端は第３端面３から所定の間隔を置いて形成され、第２内部電極１２２の他端は第４端面４に露出して第２外部電極１３２と連結される。

上記誘電体層１１２は第１内部電極１２１の幅と同じ幅を有してもよい。即ち、上記第１内部電極１２１は誘電体層１１２の幅方向に対しては全体的に形成されることができる。誘電体層の幅及び内部電極の幅は、セラミック本体の第１側面及び第２側面を基準とする。

これに制限されないが、本発明の一実施形態によると、誘電体層の幅及び内部電極の幅は１００〜９００μｍであってもよい。より具体的には、誘電体層の幅及び内部電極の幅は１００〜５００μｍであるか、１００〜９００μｍであってもよい。

セラミック本体が小型化するほど、サイドマージン部の厚さが積層セラミックキャパシタの電気的特性に影響を及ぼす。本発明の一実施形態によると、サイドマージン部の厚さが１８μｍ以下に形成されて小型化された積層セラミックキャパシタの特性を向上させることができる。

本発明の一実施形態では、内部電極と誘電体層は同時に切断されて形成され、内部電極の幅と誘電体層の幅は同一に形成されることができる。これに対するより具体的な事項は後述する。

上記内部電極の末端が露出した積層体の両側面には第１サイドマージン部１１３及び第２サイドマージン部１１４が形成されてもよい。

上述のように、上記複数個の内部電極の各末端から上記第１側面または第２側面までの距離ｄ１は、上記第１サイドマージン部１１３または第２サイドマージン部１１４の厚さに該当する。

上記第１サイドマージン部１１３及び第２サイドマージン部１１４の厚さは、１８μｍ以下であってもよい。上記第１サイドマージン部１１３及び第２サイドマージン部１１４の厚さが小さいほど、セラミック本体内に形成される内部電極の重なり面積が相対的に広くなる。

上記第１サイドマージン部１１３及び第２サイドマージン部１１４の厚さは、積層体１１１の側面に露出する内部電極のショートを防止することができる厚さであれば、特に制限されないが、例えば、第１サイドマージン部１１３及び第２サイドマージン部１１４の厚さは２μｍ以上であってもよい。

上記第１及び第２サイドマージン部の厚さが２μｍ未満では、外部衝撃に対する機械的強度が低下する恐れがあり、上記第１及び第２サイドマージン部の厚さが１８μｍを超えると、相対的に内部電極の重なり面積が減少して積層セラミックキャパシタの高容量を確保することが困難となる可能性がある。

本発明の一実施形態によると、上記第１サイドマージン部１１３及び第２サイドマージン部１１４はセラミックスラリーで形成されてもよい。上記セラミックスラリーの量を調節することにより、上記第１サイドマージン部１１３及び第２サイドマージン部１１４の厚さが容易に調節でき、１８μｍ以下に薄く形成されることができる。

上記第１サイドマージン部１１３及び第２サイドマージン部１１４の厚さは上記マージン部それぞれの平均厚さを意味することができる。

上記第１サイドマージン部１１３及び第２サイドマージン部１１４の平均厚さは、図２のようにセラミック本体１１０の幅方向の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。

例えば、図２のように、セラミック本体１１０の長さＬ方向の中央部で切断した幅及び厚さ方向Ｗ−Ｔの断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した任意の第１サイドマージン部１１３及び第２サイドマージン部１１４に対し、セラミック本体の厚さ方向の上、中、下の任意の３地点の厚さを測定して平均値を得ることができる。

積層セラミックキャパシタの容量を極大化すべく、誘電体層を薄膜化する方法、薄膜化した誘電体層を高積層化する方法、内部電極のカバレッジを向上させる方法などが考えられている。また、容量を形成する内部電極の重なり面積を向上させる方法が考慮されている。内部電極の重なり面積を増加させるためには、内部電極の形成されないマージン部領域が最小化されなければならない。特に、積層セラミックキャパシタが小型化するほど、内部電極の重なり領域を増加させるためにマージン部領域が最小化されなければならない。

本実施形態によると、誘電体層の幅方向の全体に内部電極が形成され、サイドマージン部の厚さが１８μｍ以下に設定され、内部電極の重なり面積が広いという特徴を有する。

一般的に、誘電体層が高積層化するほど、誘電体層及び内部電極の厚さが薄くなる。従って、内部電極がショートする現象が頻繁に発生する恐れがある。また、誘電体層の一部のみに内部電極が形成される場合、内部電極による段差が発生し、絶縁抵抗の加速寿命や信頼性が低下する恐れがある。

しかし、本実施形態によると、薄膜の内部電極及び誘電体層を形成しても、内部電極が誘電体層の幅方向に対して全体的に形成されるため、内部電極の重なり面積が大きくなって積層セラミックキャパシタの容量を大きくすることができる。

また、内部電極による段差を減少させて絶縁抵抗の加速寿命が向上し、容量特性に優れ、且つ信頼性に優れた積層セラミックキャパシタを提供することができる。

一方、上記セラミック本体１１０は、静電容量の形成に寄与する有効層及び上記有効層の上部及び下部の少なくとも一つに提供されるカバー層Ｃからなってもよい。

本発明の一実施形態によると、上記第１サイドマージン部１１３及び第２サイドマージン部１１４の誘電体グレインの平均粒径をＧｗ、上記カバー層Ｃの誘電体グレインの平均粒径をＧｔ及び上記有効層の誘電体グレインの平均粒径をＧａとするとき、Ｇｗ＜Ｇｔ＜Ｇａを満たすことができる。

上記のように、各領域別の誘電体グレインの平均粒径を調節することで、セラミック本体とサイドマージン部の未圧着による耐湿特性低下を防ぐことができ、高容量積層セラミックキャパシタを具現することができる。

具体的には、本発明の一実施形態によると、第１サイドマージン部１１３及び第２サイドマージン部１１４の誘電体グレインの平均粒径Ｇｗは、カバー層Ｃの誘電体グレインの平均粒径Ｇｔより小さく、上記カバー層Ｃの誘電体グレインの平均粒径Ｇｔは上記有効層の誘電体グレインの平均粒径Ｇａより小さい。

上記のように各領域別の誘電体グレインの平均粒径を調節する理由は、上記セラミック本体の焼成時の各領域別の焼成収縮挙動の差を考慮し、セラミック本体とサイドマージン部の未圧着問題を解決するためである。

即ち、セラミック本体の焼成収縮挙動は有効層を初めとして、カバー層、サイドマージン部の順に進行されることができ、この場合、上記各領域別の誘電体グレインの平均粒径が同一または類似する場合、焼成収縮差によってセラミック本体とサイドマージン部との間に未圧着が発生することがある。

図３を参照すると、上記サイドマージン部は有効層及びカバー層と接しており、上記した焼成収縮の差によってセラミック本体とサイドマージン部との間に未圧着が発生する恐れがある。

従って、本発明の一実施形態のように各領域別の誘電体グレインの平均粒径を調節すると、各領域別の焼成収縮の差を最小化することができ、セラミック本体とサイドマージン部の未圧着による耐湿特性の低下を防ぐことができる。

上記第１サイドマージン部１１３及び第２サイドマージン部１１４の誘電体グレインの平均粒径Ｇｗは特に制限されないが、例えば、１００〜１２０ｎｍであってもよい。

上記第１サイドマージン部１１３及び第２サイドマージン部１１４の誘電体グレインの平均粒径Ｇｗが１００ｎｍ未満では、焼成時にクラックが発生する恐れがある。

また、上記第１サイドマージン部１１３及び第２サイドマージン部１１４の誘電体グレインの平均粒径Ｇｗが１２０ｎｍを超えると、耐湿特性が低下することがあり、外部衝撃に脆弱となる恐れがある。

上記有効層の誘電体グレインの平均粒径Ｇａは特に制限されないが、例えば、１５０〜１６０ｎｍであってもよい。

上記有効層の誘電体グレインの平均粒径Ｇａが１５０ｎｍ未満では、焼成時にクラックが発生する恐れがある。

上記有効層の誘電体グレインの平均粒径Ｇａが１６０ｎｍを超えると、耐湿特性が低下することがあり、外部衝撃に脆弱となる恐れがある。

上記カバー層Ｃの誘電体グレインの平均粒径Ｇｔは特に制限されず、上記第１サイドマージン部１１３及び第２サイドマージン部１１４の誘電体グレインの平均粒径Ｇｗより大きく、上記有効層の誘電体グレインの平均粒径Ｇａより小さくてもよい。

上記カバー層Ｃの誘電体グレインの平均粒径Ｇｔは、本発明の目的に応じて適切に調節することができ、これに制限されない。

上記各領域別の誘電体グレインの平均粒径の調節は、積層セラミックキャパシタの製造時に用いられる各領域別のセラミック粒子の平均粒径を調節することで具現することができる。

即ち、本発明の一実施形態により各領域別の誘電体グレインの平均粒径を具現するように、積層セラミックキャパシタの製造時に平均粒径の異なるセラミック粒子を各領域別に適用することができる。

これに対する具体的な説明は後述する。

本発明の他の実施形態による積層セラミックキャパシタの製造方法は、第１セラミック誘電体粉末を含む第１セラミックスラリーで複数個のセラミックグリーンシートを形成する段階と、上記セラミックグリーンシート上に第１内部電極パターンまたは第２内部電極パターンを印刷する段階と、上記第１内部電極パターンと第２内部電極パターンが交互に積層されるように複数個のセラミックグリーンシートを積層して静電容量の形成に寄与する有効層を形成し、上記有効層の上部及び下部の少なくとも一つに上記第１セラミック誘電体粉末より粒径の小さい第２セラミック誘電体粉末を含む第２セラミックスラリーで形成されたセラミックグリーンシートを積層してカバー層を形成して、対向する第１側面及び第２側面、上記第１側面及び第２側面を連結する第３端面及び第４端面を有するセラミック本体を設ける段階と、上記第１側面及び第２側面のそれぞれに上記第２セラミック誘電体粉末より粒径の小さい第３セラミック誘電体粉末を含む第３セラミックスラリーが塗布された第１サイドマージン部及び第２サイドマージン部を形成する段階と、を含んでもよい。

以下、本発明の他の実施形態による積層セラミックキャパシタの製造方法を説明する。

図６ａ〜図６ｆは本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図及び斜視図である。

図６ａに示されたように、セラミックグリーンシート２１２ａ上に所定の間隔ｄ４を置いて複数個のストライプ型第１内部電極パターン２２１ａを形成する。上記複数個のストライプ型第１内部電極パターン２２１ａは互いに平行に形成されることができる。

上記所定の間隔ｄ４は、内部電極が異なる極性を有する外部電極と絶縁されるための距離であって、図５に示されたｄ２×２の距離と理解されることができる。

上記セラミックグリーンシート２１２ａは、第１セラミック誘電体粉末、有機溶剤及び有機バインダーを含む第１セラミックスラリーで形成されてもよい。

上記第１セラミック誘電体粉末は高い誘電率を有する物質で、これに制限されないが、チタン酸バリウム（ＢａＴｉＯ_３）系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム（ＳｒＴｉＯ_３）系材料などを用いてもよく、チタン酸バリウム（ＢａＴｉＯ_３）粉末を用いることが好ましい。

ストライプ型第１内部電極パターン２２１ａは、導電性金属を含む内部電極ペーストにより形成されてもよい。上記導電性金属はこれに制限されないが、Ｎｉ、Ｃｕ、Ｐｄ、またはこれらの合金であることができる。

上記セラミックグリーンシート２１２ａ上にストライプ型第１内部電極パターン２２１ａを形成する方法は特に制限されないが、例えば、スクリーン印刷法またはグラビア印刷法のような印刷法により形成されることができる。

また、図示していないが、さらに他のセラミックグリーンシート２１２ａ上に所定の間隔を置いて複数個のストライプ型第２内部電極パターン２２２ａを形成してもよい。

以下、第１内部電極パターン２２１ａが形成されたセラミックグリーンシートは第１セラミックグリーンシート、第２内部電極パターン２２２ａが形成されたセラミックグリーンシートは第２セラミックグリーンシートと称することができる。

次に、図６ｂに示されたように、ストライプ型第１内部電極パターン２２１ａとストライプ型第２内部電極パターン２２２ａが交互に積層されるように第１及び第２セラミックグリーンシートを交互に積層することができる。

その後、上記ストライプ型第１内部電極パターン２２１ａは第１内部電極１２１を形成することができ、ストライプ型第２内部電極パターン２２２ａは第２内部電極１２２を形成することができる。

これにより、静電容量の形成に寄与する有効層を形成することができ、次に、上記有効層の上部及び下部の少なくとも一つに上記第１セラミック誘電体粉末より粒径の小さい第２セラミック誘電体粉末を含む第２セラミックスラリーで形成されたセラミックグリーンシートを積層してカバー層Ｃを形成することができる。

上記セラミックグリーンシートは、第１セラミック誘電体粉末より粒径の小さい第２セラミック誘電体粉末を含む第２セラミックスラリーで形成されることを除いては上記有効層を形成するのに用いたセラミックグリーンシートと同様の方法で形成されてもよい。

図６ｃは本発明の一実施例により第１及び第２セラミックグリーンシートが積層されたセラミックグリーンシート積層体２１０を示す断面図であり、図６ｄは第１及び第２セラミックグリーンシートが積層されたセラミックグリーンシート積層体２１０を示す斜視図である。

図６ｃ及び図６ｄを参照すると、複数個の平行するストライプ型第１内部電極パターン２２１ａが印刷された第１セラミックグリーンシートと、複数個の平行するストライプ型第２内部電極パターン２２２ａが印刷された第２セラミックグリーンシートとが交互に積層されている。

より具体的には、第１セラミックグリーンシートに印刷されたストライプ型第１内部電極パターン２２１ａの中央部と、第２セラミックグリーンシートに印刷されたストライプ型第２内部電極パターン２２２ａ間の間隔ｄ４とが重なるように積層されてもよい。

次に、図６ｄに示されたように、上記セラミックグリーンシート積層体２１０は、複数個のストライプ型第１内部電極パターン２２１ａ及びストライプ型第２内部電極パターン２２２ａを横切るように切断されてもよい。即ち、上記セラミックグリーンシート積層体２１０はＣ１−Ｃ１切断線に沿って棒型積層体２２０に切断されてもよい。

より具体的には、ストライプ型第１内部電極パターン２２１ａ及びストライプ型第２内部電極パターン２２２ａは長さ方向に切断され、一定幅を有する複数個の内部電極に分割されることができる。このとき、積層されたセラミックグリーンシートも内部電極パターンとともに切断される。これにより、誘電体層は内部電極の幅と同じ幅を有するように形成されることができる。

上記棒型積層体２２０の切断面に第１及び第２内部電極の末端が露出することができる。上記棒型積層体の切断面はそれぞれ棒型積層体の第１側面及び第２側面と称されることができる。

次に、図６ｅに示されたように、上記棒型積層体２２０の第１及び第２側面のそれぞれに第１サイドマージン部２１３ａ及び第２サイドマージン部２１４ａを形成することができる。第２サイドマージン部２１４ａは明確に図示されず、点線でその輪郭を示した。

上記棒型積層体２２０の第１及び第２側面は、図２に示した積層体１１１の第１側面１及び第２側面２に対応すると理解することができる。

上記第１及び第２サイドマージン部２１３ａ、２１４ａは、棒型積層体２２０に上記第２セラミック誘電体粉末より粒径の小さい第３セラミック誘電体粉末を含む第３セラミックスラリーで形成されてもよい。

上記第３セラミックスラリーは第３セラミック誘電体粉末、有機バインダー及び有機溶剤を含むもので、第１及び第２サイドマージン部２１３ａ、２１４ａが所望する厚さを有するように第３セラミックスラリーの量を調節することができる。

上記棒型積層体２２０の第１及び第２側面に第３セラミックスラリーを塗布して第１及び第２サイドマージン部２１３ａ、２１４ａを形成することができる。上記第３セラミックスラリーの塗布方法は特に制限されず、例えば、スプレー方式で噴射したり、ローラーを利用して塗布したりしてもよい。

また、上記棒型積層体を第３セラミックスラリーにディッピング（ｄｉｐｐｉｎｇ）して棒型積層体の第１及び第２側面に第１及び第２サイドマージン部２１３ａ、２１４ａを形成することができる。

上述のように、上記第１及び第２サイドマージン部の厚さは１８μｍ以下に形成されることができる。上記第１及び第２サイドマージン部の厚さは、上記内部電極の末端が露出する棒型積層体の第１側面または第２側面から測定されることができる。

次いで、上記棒型積層体を焼成することができる。これに制限されないが、上記焼成は８００〜１２００℃のＮ_２−Ｈ_２雰囲気で行われることができる。

次に、図６ｅ及び図６ｆに示されたように、第１及び第２サイドマージン部２１３ａ、２１４ａが形成された上記棒型積層体２２０をＣ２−Ｃ２切断線に沿って個別チップサイズに合わせて切断することができる。図６ｃは上記Ｃ２−Ｃ２切断線の位置を把握するのに参照することができる。

棒型積層体２２０をチップサイズに切断することにより、積層体１１１と積層体の両側面に形成された第１及び第２サイドマージン部２１３ａ、２１４ａを有するセラミック本体が形成されることができる。

上記棒型積層体２２０をＣ２−Ｃ２切断線に沿って切断することにより、重なった第１内部電極の中央部と第２内部電極間に形成された所定の間隔ｄ４とが同じ切断線により切断されることができる。他の観点では、第２内部電極の中央部と第１内部電極間に形成された所定の間隔とが同じ切断線により切断されることができる。

これにより、第１内部電極及び第２内部電極の一端はＣ２−Ｃ２切断線による切断面に交互に露出することができる。上記第１内部電極の露出した面は図５に示された積層体の第３端面３と理解され、上記第２内部電極の露出した面は図５に示された積層体の第４端面４と理解されることができる。

上記棒型積層体２２０をＣ２−Ｃ２切断線に沿って切断することにより、ストライプ型第１内部電極パターン２２１ａ間の所定の間隔ｄ４は半分に切断され、第１内部電極１２１の一端が第４端面から所定の間隔ｄ２を形成するようにする。また、第２内部電極１２２が第３端面から所定の間隔を形成するようにする。

その後、上記第１及び第２内部電極の一端と連結されるように上記第３端面及び第４端面のそれぞれに外部電極を形成することができる。

本実施形態のように、棒型積層体２２０に第１及び第２サイドマージン部を形成し、チップサイズに切断する場合、一度の工程により複数個の積層体１１１にサイドマージン部を形成することができる。

また、図示しなかったが、第１サイドマージン部及び第２サイドマージン部を形成する前に棒型積層体をチップサイズに切断して複数個の積層体を形成することができる。

即ち、棒型積層体を重なった第１内部電極の中央部と第２内部電極間に形成された所定の間隔とが同じ切断線によって切断されるように切断することができる。これにより、第１内部電極及び第２内部電極の一端は切断面に交互に露出することができる。

その後、上記積層体の第１及び第２側面に第１サイドマージン部及び第２サイドマージン部を形成することができる。第１及び第２サイドマージン部の形成方法は上述の通りである。

また、上記第１内部電極が露出した積層体の第３端面と上記第２内部電極が露出した積層体の第４端面にそれぞれ外部電極を形成することができる。

本発明の他の実施形態によると、積層体の第１及び第２側面を介して第１及び第２内部電極の末端が露出する。積層された複数個の第１及び第２内部電極は同時に切断され上記内部電極の末端は一直線上に置かれることができる。その後、上記積層体の第１及び第２側面に第１及び第２サイドマージン部が一括形成される。上記積層体及び上記第１及び第２サイドマージン部によりセラミック本体が形成される。即ち、上記第１及び第２サイドマージン部はセラミック本体の第１及び第２側面を形成する。

本発明の一実施形態によると、上記各領域別にセラミック誘電体粉末の粒径が異なるようにすることで、耐湿特性を強化した高信頼性高容量積層セラミックキャパシタを具現することができる。

下表１は、積層セラミックキャパシタのサイドマージン部の平均厚さ別の第１サイドマージン部及び第２サイドマージン部の誘電体グレインの平均粒径Ｇｗ、カバー層の誘電体グレインの平均粒径Ｇｔ及び有効層の誘電体グレインの平均粒径Ｇａによる信頼性を比較したものである。

上記表１を参照すると、試料１〜３はサイドマージン部の平均厚さが１８μｍ以下のもので、Ｇｗ＜Ｇｔ＜Ｇａを満たさないと、信頼性テストに問題が生じ得ることが分かる。

試料４〜６は、サイドマージン部の平均厚さが１８μｍを超えるもので、Ｇｗ＜Ｇｔ＜Ｇａを満たさなくても信頼性評価において良好な結果が出た。

下表２は、サイドマージン部の平均厚さが１８μｍ以下の場合、第１サイドマージン部及び第２サイドマージン部の誘電体グレインの平均粒径Ｇｗ、カバー層の誘電体グレインの平均粒径Ｇｔ及び有効層の誘電体グレインの平均粒径Ｇａによる耐湿特性及び信頼性を比較したものである。

＊：比較例

表２における耐湿特性評価は、２００個のチップを基板に実装した後、湿度条件８５８５（８５℃、８５％湿度）で行っており、信頼性評価は、チップを研磨した後、破壊分析時のクラックの発生有無で評価し、具体的には、３２０℃の鉛槽に２秒間浸漬させた後、熱衝撃クラックの発生有無テストで行われた。

上記表２における耐湿特性評価では、良好な場合を○、不良の場合を×と表示した。

上記表２から分かるように、上記第１サイドマージン部及び第２サイドマージン部の誘電体グレインの平均粒径Ｇｗ、有効層の誘電体グレインの平均粒径Ｇａが本発明の数値範囲を満たし、且つＧｗ＜Ｇｔ＜Ｇａを満たす場合、耐湿特性も向上し、信頼性も向上することが分かる。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１１０ セラミック本体
１１１ 積層体
１１２ 誘電体層
１１３、１１４ 第１及び第２サイドマージン部
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
２１２ａ セラミックグリーンシート
２２１ａ、２２２ａ ストライプ型第１及び第２内部電極パターン
２１０ セラミックグリーンシート積層体
２２０ 棒型積層体
Ｃ カバー層
Ｇｗ 第１サイドマージン部及び第２サイドマージン部の誘電体グレインの平均粒径
Ｇｔ カバー層の誘電体グレインの平均粒径
Ｇａ 有効層の誘電体グレインの平均粒径

Claims (8)

1. 対向する第１側面及び第２側面、上記第１側面及び第２側面を連結する第３端面及び第４端面を有するセラミック本体と、
   前記セラミック本体の内部に形成され、前記第３端面または第４端面に一端が露出する複数個の内部電極と、
   前記第１側面及び第２側面から前記内部電極の端部までの平均厚さが１８μｍ以下に形成された第１サイドマージン部及び第２サイドマージン部と、を含み、
   前記セラミック本体は静電容量の形成に寄与する有効層及び前記有効層の上部及び下部の少なくとも一つに提供されるカバー層からなり、前記第１サイドマージン部及び第２サイドマージン部の誘電体グレインの平均粒径をＧｗ、前記カバー層の誘電体グレインの平均粒径をＧｔ、及び前記有効層の誘電体グレインの平均粒径をＧａとするとき、Ｇｗ＜Ｇｔ＜Ｇａを満たす、積層セラミックキャパシタ。
2. 前記第１サイドマージン部及び第２サイドマージン部はセラミックスラリーで形成される、請求項１に記載の積層セラミックキャパシタ。
3. 前記内部電極は、一端が前記第３端面に露出し、他端が前記第４端面から所定の間隔を置いて形成される第１内部電極と、一端が第４端面に露出し、他端が前記第３端面から所定の間隔を置いて形成される第２内部電極とで構成される、請求項１に記載の積層セラミックキャパシタ。
4. 第１セラミック誘電体粉末を含む第１セラミックスラリーで複数個のセラミックグリーンシートを形成する段階と、
   前記セラミックグリーンシート上に第１内部電極パターンまたは第２内部電極パターンを印刷する段階と、
   前記第１内部電極パターンと第２内部電極パターンが交互に積層されるように複数個のセラミックグリーンシートを積層して静電容量の形成に寄与する有効層を形成し、前記有効層の上部及び下部の少なくとも一つに前記第１セラミック誘電体粉末より粒径の小さい第２セラミック誘電体粉末を含む第２セラミックスラリーで形成されたセラミックグリーンシートを積層してカバー層を形成して、対向する第１側面及び第２側面、前記第１側面及び第２側面を連結する第３端面及び第４端面を有するセラミック本体を設ける段階と、
   前記第１側面及び第２側面のそれぞれに前記第２セラミック誘電体粉末より粒径の小さい第３セラミック誘電体粉末を含む第３セラミックスラリーが塗布された第１サイドマージン部及び第２サイドマージン部を形成する段階と、
   を含む、積層セラミックキャパシタの製造方法。
5. 前記第１サイドマージン部及び第２サイドマージン部の誘電体グレインの平均粒径をＧｗ、前記カバー層の誘電体グレインの平均粒径をＧｔ、及び前記有効層の誘電体グレインの平均粒径をＧａとするとき、Ｇｗ＜Ｇｔ＜Ｇａを満たす、請求項４に記載の積層セラミックキャパシタの製造方法。
6. 前記複数個の誘電体層、第１サイドマージン部及び第２サイドマージン部の焼成温度は８００〜１２００℃である、請求項４に記載の積層セラミックキャパシタの製造方法。
7. 前記第３端面に引き出された第１内部電極パターン及び第４端面に引き出された第２内部電極パターンとそれぞれ連結される第１外部電極及び第２外部電極を形成する段階をさらに含む、請求項４に記載の積層セラミックキャパシタの製造方法。
8. 前記第１サイドマージン部及び第２サイドマージン部は平均厚さが１８μｍ以下である、請求項４に記載の積層セラミックキャパシタの製造方法。

Images