JP2020027927A - 積層セラミックキャパシタ及びその製造方法 - Google Patents
積層セラミックキャパシタ及びその製造方法 Download PDFInfo
- Publication number
- JP2020027927A JP2020027927A JP2018197062A JP2018197062A JP2020027927A JP 2020027927 A JP2020027927 A JP 2020027927A JP 2018197062 A JP2018197062 A JP 2018197062A JP 2018197062 A JP2018197062 A JP 2018197062A JP 2020027927 A JP2020027927 A JP 2020027927A
- Authority
- JP
- Japan
- Prior art keywords
- side margin
- margin portion
- internal electrode
- thickness
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000919 ceramic Substances 0.000 claims abstract description 158
- 238000000034 method Methods 0.000 claims description 25
- 238000005520 cutting process Methods 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000010304 firing Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229910010293 ceramic material Inorganic materials 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000013013 elastic material Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
Abstract
【課題】基板への実装方向を容易かつ正確に決められる積層セラミックキャパシタ及びその製造方法を提供する。【解決手段】積層セラミックキャパシタ１００のセラミック本体１１０において、互いに対向する第１の面１及び第２の面２には第１のサイドマージン部１１２及び第２のサイドマージン部１１３が形成される。その２つの面の明暗は、第５の面５及び第６の面６の明暗とは相違する。【選択図】図１
Description
本発明は、サイドマージン部が配置されたセラミック本体の面の明暗とセラミック本体の厚さ方向の面の明暗を異ならせるように調節することにより、信頼性を向上させることができる積層セラミックキャパシタ及びその製造方法に関する。
一般にキャパシタ、インダクタ、圧電素子、バリスタ又はサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体と、本体の内部に形成された内部電極、及び上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極を備える。
最近では、電子製品が小型化及び多機能化するにつれてチップ部品も小型化及び高機能化する傾向にあるため、積層セラミックキャパシタにおいてもサイズが小さく、且つ容量が大きい高容量の製品が求められている。
積層セラミックキャパシタの小型化及び高容量化のためには電極有効面積の最大化（容量の実現に必要な有効体積分率の増加）が求められる。
上記のように小型及び高容量の積層セラミックキャパシタを実現するために、積層セラミックキャパシタを製造するにあたり、内部電極が本体の幅方向に露出するようにすることにより、マージンのない設計を通じて内部電極の幅方向の面積を最大化し、且つこのようなチップ製作後、焼成前段階でチップの幅方向の電極露出面にサイドマージン部を別途付着して完成する方法が適用されている。
一般的な積層セラミックキャパシタを製造するにあたり、本体の幅方向の側面のサイドマージン部と本体の厚さ方向の上下面カバー部の誘電体組成はほぼ同一であり、これにより電気的特性も類似する。
これに対し、上述したように小型及び高容量の積層セラミックキャパシタを実現するために、チップの幅方向の電極露出面にサイドマージン部を別途付着する場合には、本体の幅方向の側面のサイドマージン部と本体の厚さ方向の上下面カバー部の誘電体組成を異ならせることができる。
一方、チップの幅方向の電極露出面にサイドマージン部を別途付着して製作された積層セラミックキャパシタにおいては、本体の厚さ方向の上下面カバー部の厚さが幅方向の側面のサイドマージン部の厚さより厚いことが一般的である。
このとき、製作が完了した積層セラミックキャパシタを印刷回路基板に実装する方向によって電気的特性が異なる可能性がある。
即ち、厚さが相対的に薄い本体の幅方向の側面が実装面として実装される場合は、厚さが相対的に厚い本体の厚さ方向の上下面が実装面として実装される場合に比べて印刷回路基板から発生する熱の影響をより多く受ける。
このように印刷回路基板から発生する熱の影響をより多く受ける場合、本来の積層セラミックキャパシタの電気的特性の要求を満たすことができず、セット製品自体の不良が発生する。
したがって、小型及び高容量の積層セラミックキャパシタを実現するべく、チップの幅方向の電極露出面にサイドマージン部を別途付着した製品において、印刷回路基板から発生する熱の影響を最小化するために実装面をより容易かつ正確に決めることができる研究が必要である。
本発明は、サイドマージン部が配置されたセラミック本体の面の明暗とセラミック本体の厚さ方向の面の明暗を異ならせるように調節することにより、信頼性を向上させることができる積層セラミックキャパシタ及びその製造方法を提供することを目的とする。
本発明の一実施形態によれば、誘電体層を含み、互いに対向する第１の面及び第２の面、上記第１の面と第２の面を連結する第３の面及び第４の面、及び上記第１の面から第４の面と連結され、且つ互いに対向する第５の面及び第６の面を含むセラミック本体と、上記セラミック本体の内部に配置され、上記第１及び第２の面に露出し、且つ上記第３の面又は第４の面に一端が露出する複数の内部電極と、上記第１の面及び第２の面に露出した上記内部電極の端部上に配置された第１のサイドマージン部及び第２のサイドマージン部と、を含み、上記第１のサイドマージン部及び第２のサイドマージン部が配置された第１の面及び第２の面の明暗と上記第５の面及び第６の面の明暗が相違する積層セラミックキャパシタが提供される。
本発明の他の実施形態によれば、複数の第１の内部電極パターンが所定の間隔をおいて形成された第１のセラミックグリーンシート、及び複数の第２の内部電極パターンが所定の間隔をおいて形成された第２のセラミックグリーンシートを設ける段階と、上記第１の内部電極パターンと上記第２の内部電極パターンが交差するように上記第１のセラミックグリーンシートと上記第２のセラミックグリーンシートを積層してセラミックグリーンシート積層本体を形成する段階と、上記第１の内部電極パターンと第２の内部電極パターンの末端が幅方向に露出した側面を有するように、上記セラミックグリーンシート積層本体を切断する段階と、上記第１の内部電極パターンと第２の内部電極パターンの末端が露出した側面に第１のサイドマージン部及び第２のサイドマージン部を形成する段階と、上記切断された積層本体を焼成して誘電体層と内部電極を含むセラミック本体を製造する段階と、を含み、上記セラミック本体は互いに対向する第１の面及び第２の面、上記第１の面及び第２の面を連結する第３の面及び第４の面、及び上記第１の面から第４の面と連結され、且つ互いに対向する第５の面及び第６の面を含み、上記第１のサイドマージン部及び第２のサイドマージン部は上記第１の面及び第２の面に露出した上記内部電極の端部上に配置され、且つ上記第１のサイドマージン部及び第２のサイドマージン部が配置された第１の面及び第２の面の明暗と上記第５の面及び第６の面の明暗が相違する積層セラミックキャパシタの製造方法が提供される。
本発明の一実施形態によれば、サイドマージン部が配置されたセラミック本体の面の明暗とセラミック本体の厚さ方向の面の明暗を異ならせるように調節することにより、信頼性を向上させることができる。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。
図１は本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
図２は図１のセラミック本体の外観を示す斜視図である。
図３は図２のセラミック本体の焼成前のセラミックグリーンシート積層本体を示す斜視図である。
図４は図２のＡ方向から見た側面図である。
図１から図４を参照すると、本実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０と、上記セラミック本体１１０の内部に形成される複数の内部電極１２１、１２２と、及び上記セラミック本体１１０の外表面に形成される外部電極１３１、１３２と、を含む。
上記セラミック本体１１０は、互いに対向する第１の面１及び第２の面２と、上記第１の面と第２の面を連結する第３の面３及び第４の面４と、上面と下面である第５の面５及び第６の面６を有することができる。
上記第１の面１及び第２の面２はセラミック本体１１０の幅方向において対面する面、上記第３の面３及び第４の面４は長さ方向において対面する面、上記第５の面５及び第６の面６は厚さ方向において対面する面と定義することができる。
上記セラミック本体１１０の形状は特に制限されないが、図示のように直方体状であればよい。
上記セラミック本体１１０の内部に形成された複数の内部電極１２１、１２２はセラミック本体の第３の面３又は第４の面４に一端が露出する。
上記内部電極１２１、１２２は互いに異なる極性を有する第１の内部電極１２１及び第２の内部電極１２２を一対とすることができる。
第１の内部電極１２１の一端は第３の面３に露出し、第２の内部電極１２２の一端は第４の面４に露出することができる。
上記第１の内部電極１２１及び第２の内部電極１２２の他端は第３の面３又は第４の面４から一定の間隔をおいて形成される。
上記セラミック本体の第３の面３及び第４の面４には第１及び第２の外部電極１３１、１３２が形成されて上記内部電極とそれぞれ電気的に接続されることができる。
本発明の一実施形態による積層セラミックキャパシタ１００は、上記セラミック本体１１０の内部に配置され、上記第１及び第２の面１、２に露出し、且つ上記第３の面３又は第４の面４に一端が露出する複数の内部電極１２１、１２２と、上記第１の面１及び第２の面２に露出した上記内部電極１２１、１２２の端部上に配置された第１のサイドマージン部１１２及び第２のサイドマージン部１１３と、を含む。
上記セラミック本体１１０の内部には複数の内部電極１２１、１２２が形成されてる。上記複数の内部電極１２１、１２２の各末端は上記セラミック本体１１０の幅方向の面である第１の面１及び第２の面２に露出し、露出した端部上に第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置される。
第１のサイドマージン部１１２及び第２のサイドマージン部１１３の平均厚さは、２μｍ以上１０μｍ以下であればよい。
本発明の一実施形態によれば、上記セラミック本体１１０は、複数の誘電体層１１１が積層された積層体と、上記積層体の両側面に配置される第１のサイドマージン部１１２及び第２のサイドマージン部１１３とで構成されることができる。
上記複数の誘電体層１１１は焼結された状態であり、隣接する誘電体層間の境界は確認できないほど一体化されていることができる。
上記セラミック本体１１０の長さは、セラミック本体の第３の面３から第４の面４までの距離に該当する。
上記誘電体層１１１の長さはセラミック本体の第３の面３と第４の面４の間の距離を形成する。
これに制限されるものではないが、本発明の一実施形態によれば、セラミック本体の長さは４００〜１４００μｍであればよい。より具体的には、セラミック本体の長さは４００〜８００μｍ、または、６００〜１４００μｍでもよい。
上記誘電体層１１１上に内部電極１２１、１２２が形成されることができ、内部電極１２１、１２２は焼結によって一つの誘電体層を間に挟んで上記セラミック本体の内部に形成されることができる。
図３を参照すると、誘電体層１１１に第１の内部電極１２１が形成される。上記第１の内部電極１２１は誘電体層の長さ方向に対しては全体的には形成されない。即ち、第１の内部電極１２１の一端は、セラミック本体の第４の面４から所定の間隔をおいて形成されることができ、第１の内部電極１２１の他端は第３の面３まで形成されて第３の面３に露出することができる。
セラミック本体の第３の面３に露出した第１の内部電極の端部は第１の外部電極１３１と接続される。
第１の内部電極とは反対に、第２の内部電極１２２の一端は、第３の面３から所定の間隔をおいて形成され、第２の内部電極１２２の他端は、第４の面４に露出して第２の外部電極１３２と接続される。
上記内部電極は高容量の積層セラミックキャパシタの実現のために４００層以上積層されることができるが、必ずしもこれに制限されるものではない。
上記誘電体層１１１は第１の内部電極１２１の幅と同一の幅を有することができる。即ち、上記第１の内部電極１２１は誘電体層１１１の幅方向に対しては全体的に形成されることができる。
これに制限されるものではないが、本発明の一実施形態によれば、誘電体層の幅及び内部電極の幅は１００〜９００μｍであればよい。より具体的には、誘電体層の幅及び内部電極の幅は１００〜５００μｍ、または、１００〜９００μｍでもよい。
セラミック本体が小型化するにつれ、サイドマージン部の厚さが積層セラミックキャパシタの電気的特性に影響を及ぼす可能性がある。本発明の一実施形態によれば、サイドマージン部の厚さが１０μｍ以下で形成され、小型化した積層セラミックキャパシタの特性を向上させることができる。
即ち、サイドマージン部の厚さが１０μｍ以下で形成され、容量を形成する内部電極の重なり面積を最大限に確保することにより、高容量及び小型積層セラミックキャパシタを実現することができる。
このようなセラミック本体１１０は、キャパシタの容量形成に寄与する部分としての活性部と、活性部の上下部にそれぞれ形成された上下マージン部としての上部及び下部カバー部と、で構成されることができる。
上記活性部は誘電体層１１１を挟んで複数の第１及び第２の内部電極１２１、１２２を繰り返し積層して形成されることができる。
上記上部及び下部カバー部は、内部電極を含まないこと以外は、誘電体層１１１と同一の材料及び構成を有することができる。
即ち、上記上部及び下部カバー部はセラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック材料を含むことができる。
上記上部及び下部カバー部はそれぞれ２０μｍ以下の厚さを有することができるが、必ずしもこれに制限されるものではない。
本発明の一実施形態において内部電極と誘電体層は同時に切断されて形成されるものであり、内部電極の幅と誘電体層の幅は同一に形成されることができる。これに関するより具体的な事項は後述する。
本実施形態において、誘電体層の幅は内部電極の幅と同一に形成される。これにより、セラミック本体１１０の幅方向の第１及び第２の面に内部電極１２１、１２２の末端が露出することができる。
上記内部電極１２１、１２２の末端が露出したセラミック本体１１０の幅方向の両側面には第１のサイドマージン部１１２及び第２のサイドマージン部１１３が形成されることができる。
上記第１のサイドマージン部１１２及び第２のサイドマージン部１１３の厚さは１０μｍ以下であればよい。上記第１のサイドマージン部１１２及び第２のサイドマージン部１１３の厚さが薄いほど、セラミック本体内に形成される内部電極の重なり面積が相対的に広くなることができる。
上記第１のサイドマージン部１１２及び第２のサイドマージン部１１３の厚さはセラミック本体１１０の側面に露出する内部電極のショートを防止することができる厚さであれば特に制限されないが、例えば、２μｍ以上であればよい。
上記第１及び第２のサイドマージン部の厚さが２μｍ未満であると、外部衝撃に対する機械的強度が低下する恐れがあり、上記第１及び第２のサイドマージン部の厚さが１０μｍを超えると、内部電極の重なり面積が相対的に減少して積層セラミックキャパシタの高容量を確保することが困難になる可能性がある。
積層セラミックキャパシタの容量を最大化するために誘電体層を薄膜化する方法、薄膜化した誘電体層を高積層化する方法、内部電極のカバレッジを向上させる方法などが考えられている。
また、容量を形成する内部電極の重なり面積を向上させる方法が考えられている。
内部電極の重なり面積を増やすためには内部電極が形成されていないマージン部領域を最小化させる必要がある。
特に、積層セラミックキャパシタが小型化するほど内部電極の重なり領域を増やすためにはマージン部領域を最小化させる必要がある。
本実施形態によれば、誘電体層の幅方向全体に内部電極が形成され、サイドマージン部の厚さが１０μｍ以下に設定されているため、内部電極の重なり面積が広いという特徴を有する。
一般に、誘電体層が高積層化するほど誘電体層及び内部電極の厚さは薄くなる。したがって、内部電極がショートする現象が頻繁に発生する可能性がある。また、誘電体層の一部にのみ内部電極が形成される場合は内部電極による段差が発生して絶縁抵抗の加速寿命や信頼性が低下する可能性がある。
しかし、本実施形態によれば、薄膜の内部電極及び誘電体層を形成しても、内部電極が誘電体層の幅方向に対して全体的に形成されるため、内部電極の重なり面積が大きくなり、積層セラミックキャパシタの容量を大きくすることができる。
また、内部電極による段差を減少させることで絶縁抵抗の加速寿命が向上し、容量特性に優れ、且つ信頼性に優れた積層セラミックキャパシタを提供することができる。
本発明の一実施形態によれば、上記第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置された第１の面１及び第２の面２の明暗と上記第５の面５及び第６の面６の明暗が相違する。
上記セラミック本体１１０の第５の面５及び第６の面６は上述したように、厚さ方向に向かい合う面であり、上記セラミック本体１１０の長さ−幅（ＬＷ）方向の面に該当する。
また、上記セラミック本体１１０の第５の面５及び第６の面６は誘電体層１１１と複数の内部電極１２１、１２２の積層方向と平行な面に該当する。
一方、上記第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置された第１の面１及び第２の面２は上述したように、セラミック本体１１０の幅方向に向かい合う面であり、上記セラミック本体１１０の長さ−厚さ（ＬＴ）方向の面に該当する。
また、上記第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置された第１の面１及び第２の面２は誘電体層１１１と複数の内部電極１２１、１２２の積層方向と垂直な面に該当する。
一般に、チップの幅方向の電極露出面にサイドマージン部を別途付着して製作された積層セラミックキャパシタにおいては、セラミック本体の厚さ方向の上下面カバー部の厚さが幅方向の側面のサイドマージン部の厚さより厚い。
このとき、製作が完了した積層セラミックキャパシタを印刷回路基板に実装する方向によって電気的特性が異なる可能性がある。
即ち、厚さが相対的に薄いセラミック本体の幅方向の側面が実装面として実装される場合は、厚さが相対的に厚いセラミック本体の厚さ方向の上下面が実装面として実装される場合に比べて印刷回路基板から発生する熱の影響をより多く受ける。
このように印刷回路基板から発生する熱の影響をより多く受ける場合、本来の積層セラミックキャパシタの電気的特性の要求を満たすことができず、セット製品自体の不良が発生する。
したがって、小型及び高容量の積層セラミックキャパシタを実現するために、チップの幅方向の電極露出面にサイドマージン部を別途付着した製品において、印刷回路基板から発生する熱の影響を最小化するために実装面を容易かつ正確に決めることができる方法が必要である。
本発明の一実施形態によれば、上記第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置された第１の面１及び第２の面２の明暗と上記セラミック本体１１０の第５の面５及び第６の面６の明暗が相違するようにすることにより、印刷回路基板に実装される積層セラミックキャパシタ１００の実装面を容易かつ正確に決めることができる。
即ち、上述したように、本発明の一実施形態による積層セラミックキャパシタが印刷回路基板に実装されるにあたり、厚さが相対的に薄いセラミック本体の幅方向の側面が実装面として実装される場合、印刷回路基板から発生する熱の影響を多く受けて電気的特性低下が発生する可能性がある。
したがって、上記のように第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置された第１の面１及び第２の面２の明暗と上記第５の面５及び第６の面６の明暗が相違するようにすることにより、テーピング工程で印刷回路基板に実装される実装面がセラミック本体１１０の第５の面５及び第６の面６になるように区別することができる。
実装面がセラミック本体１１０の第５の面５及び第６の面６になるようにテーピング工程が行われると、実際に印刷回路基板に本発明の一実施形態による積層セラミックキャパシタ１００が実装されるとき、誘電体層１１１及び複数の内部電極１２１、１２２の積層面は上記印刷回路基板の上面に対して平行になる。
即ち、本発明の一実施形態によれば、第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置された第１の面１及び第２の面２が実装面になることにより、誘電体層１１１及び複数の内部電極１２１、１２２の積層面が上記印刷回路基板の上面に対して垂直になることを防止する。
本発明の一実施形態によれば、厚さが相対的に薄い第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置された第１の面１及び第２の面２が実装面として印刷回路基板に実装されないようにして、印刷回路基板から発生する熱の影響による信頼性低下を防止することができる。
本発明の一実施形態によれば、上記第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置された第１の面１及び第２の面２の明暗は、セラミック本体１１０の第５の面５及び第６の面６の明暗より大きければよい。
上記第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置された第１の面１及び第２の面２の明暗がセラミック本体１１０の第５の面５及び第６の面６の明暗よりも大きいため、テーピング工程で印刷回路基板に実装される実装面がセラミック本体１１０の第５の面５及び第６の面６になるように区別することができる。
一方、上記第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置された第１の面１及び第２の面２とセラミック本体１１０の第５の面５及び第６の面６のＲＧＢ差は、２０から４０であればよい。
上記第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置された第１の面１及び第２の面２とセラミック本体１１０の第５の面５及び第６の面６のＲＧＢ差は、最大で３０から４０であればよい。
即ち、本発明の一実施形態によれば、上記第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置された第１の面１及び第２の面２のＲＧＢ値は、セラミック本体１１０の第５の面５及び第６の面６のＲＧＢ値より２０から４０大きい値を有することができ、最大で３０から４０大きい値を有することができる。
例えば、本発明の一実施形態で測定された第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置された第１の面１及び第２の面２のＲ値は、セラミック本体１１０の第５の面５及び第６の面６のＲ値より３４大きくてもよい。
また、本発明の一実施形態で測定された第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置された第１の面１及び第２の面２のＧ値は、セラミック本体１１０の第５の面５及び第６の面６のＧ値より２６大きくてもよい。
また、本発明の一実施形態で測定された第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置された第１の面１及び第２の面２のＢ値は、セラミック本体１１０の第５の面５及び第６の面６のＢ値より３０大きくてもよい。
本発明の一実施形態によれば、上記誘電体層１１１の厚さは０．４μｍ以下、上記内部電極１２１、１２２の厚さは０．４μｍ以下の超小型及び高容量の積層セラミックキャパシタを特徴とする。
本発明の一実施形態のように、上記誘電体層１１１の厚さは０．４μｍ以下、上記内部電極１２１、１２２の厚さが０．４μｍ以下の薄膜の誘電体層と内部電極が適用された超小型及び高容量の積層セラミックキャパシタの場合において、実装面の差異による信頼性問題は非常に重要な争点である。
即ち、従来の積層セラミックキャパシタの場合にはセラミック本体の厚さ方向の上下面カバー部の厚さと幅方向の側面のサイドマージン部の厚さとの差に大差がなく、セラミック本体の厚さ方向の上面と下面が実装面になる場合と幅方向の側面が実装面になる場合において、印刷回路基板から発生する熱による電気的特性低下は大して問題にならなかった。
しかし、本発明の一実施形態のように別途のサイドマージン部が付着された本発明の一実施形態の超小型及び高容量の積層セラミックキャパシタにおいては、サイドマージン部の厚さがカバー部の厚さより薄く形成されるため、実装方向によって印刷回路基板から発生する熱による電気的特性低下が大きな問題になる。
即ち、本発明の一実施形態では、上記第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置された第１の面１及び第２の面２の明暗がセラミック本体１１０の第５の面５及び第６の面６の明暗よりも大きいように調節することにより、誘電体層１１１と第１及び第２の内部電極１２１、１２２の厚さが０．４μｍ以下の薄膜の場合にも印刷回路基板に実装される実装面を容易かつ正確に区別することができ、信頼性を向上させることができる。
但し、上記薄膜が、誘電体層１１１と第１及び第２の内部電極１２１、１２２の厚さが０．４μｍ以下であることを意味するわけではなく、従来の製品より薄い厚さの誘電体層と内部電極を含むという概念で理解されることができる。
実際に実験によって測定した結果、第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置された第１の面１及び第２の面２が実装面になることにより、誘電体層１１１及び複数の内部電極１２１、１２２の積層面が上記印刷回路基板の上面に対して垂直になる場合には９５％以上の不良が発生することが分かる。
図４を参照すると、上記複数の内部電極１２１、１２２のうち、中央部に配置される内部電極の末端と接する上記第１又は第２のサイドマージン部領域の厚さｔｃ１に対して、最外側に配置される内部電極の末端と接する上記第１又は第２のサイドマージン部領域の厚さｔｃ２の比率は１．０以下であればよい。
中央部に配置される内部電極の末端と接する上記第１又は第２のサイドマージン部領域の厚さｔｃ１に対して、最外側に配置される内部電極の末端と接する上記第１又は第２のサイドマージン部領域の厚さｔｃ２の比率の下限値は特に制限されないが、０．９以上であることが好ましい。
本発明の一実施形態によれば、従来とは異なり、セラミックグリーンシートをセラミック本体の側面に付着して上記第１又は第２のサイドマージン部を形成するため、第１又は第２のサイドマージン部の位置毎の厚さが一定である。
即ち、従来は、セラミックスラリーを塗布又は印刷する方式でサイドマージン部を形成したため、サイドマージン部の位置毎の厚さの偏差が大きかった。
具体的には、従来は、セラミック本体の中央部に配置される内部電極の末端と接する第１又は第２のサイドマージン部領域の厚さが、他の領域の厚さに比べて厚かった。
例えば、従来は、中央部に配置される内部電極の末端と接する第１又は第２のサイドマージン部領域の厚さに対して、最外側に配置される内部電極の末端と接する第１又は第２のサイドマージン部領域の厚さの比率は０．９未満程度とその偏差が大きい。
このようにサイドマージン部の位置毎の厚さの偏差が大きい従来の場合、同一サイズの積層セラミックキャパシタにおいてサイドマージン部が占める部分が大きいため、容量形成部のサイズを大きく確保することができず、高容量確保に困難があった。
これに対し、本発明の一実施形態によれば、第１及び第２のサイドマージン部１１２、１１３の平均厚さが２μｍ以上１０μｍ以下であり、上記複数の内部電極１２１、１２２のうち、中央部に配置される内部電極の末端と接する上記第１又は第２のサイドマージン部領域の厚さｔｃ１に対して、最外側に配置される内部電極の末端と接する上記第１又は第２のサイドマージン部領域の厚さｔｃ２の比率は０．９以上１．０以下であるため、サイドマージン部の厚さが薄くて厚さの偏差が小さく、容量形成部のサイズを大きく確保することができる。
本発明の一実施形態では、従来とは異なり、セラミックグリーンシートをセラミック本体の側面に付着して形成するため、第１又は第２のサイドマージン部の位置による厚さが一定である。
これにより、高容量の積層セラミックキャパシタの実現が可能である。
一方、図４を参照すると、上記複数の内部電極１２１、１２２のうち、中央部に配置される内部電極の末端と接する上記第１又は第２のサイドマージン部領域の厚さｔｃ１に対して、上記セラミック本体１１０の角と接する上記第１又は第２のサイドマージン部領域の厚さｔｃ３の比率は１．０以下であればよい。
中央部に配置される内部電極の末端と接する上記第１又は第２のサイドマージン部領域の厚さｔｃ１に対して、上記セラミック本体１１０の角と接する上記第１又は第２のサイドマージン部領域の厚さｔｃ３の比率の下限値は０．９以上であることが好ましい。
上記特徴により、サイドマージン部の領域毎の厚さの偏差が小さくて容量形成部のサイズを大きく確保することができる。これにより、高容量の積層セラミックキャパシタの実現が可能である。
図５ａから図５ｆは本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図及び斜視図である。
本発明の他の実施形態によれば、複数の第１の内部電極パターンが所定の間隔をおいて形成された第１のセラミックグリーンシート及び複数の第２の内部電極パターンが所定の間隔をおいて形成された第２のセラミックグリーンシートを設ける段階と、上記第１の内部電極パターンと上記第２の内部電極パターンが交差するように上記第１のセラミックグリーンシートと上記第２のセラミックグリーンシートを積層してセラミックグリーンシート積層本体を形成する段階と、上記第１の内部電極パターンと第２の内部電極パターンの末端が幅方向に露出した側面を有するように上記セラミックグリーンシート積層本体を切断する段階と、上記第１の内部電極パターンと第２の内部電極パターンの末端が露出した側面に第１のサイドマージン部及び第２のサイドマージン部を形成する段階と、上記切断された積層本体を焼成して誘電体層と第１及び第２の内部電極を含むセラミック本体を製造する段階と、を含み、上記第１及び第２のサイドマージン部は上記セラミック本体の界面に隣接した第１の領域と上記第１及び第２の内部電極に隣接した第２の領域に分けられ、上記第２の領域に含まれるマグネシウム（Ｍｇ）の含量は第１の領域に含まれるマグネシウム（Ｍｇ）の含量よりも多い、積層セラミックキャパシタの製造方法が提供される。
以下、本発明の他の実施形態による積層セラミックキャパシタの製造方法を説明する。
図５ａに示すように、セラミックグリーンシート２１１上に所定の間隔をおいて複数のストライプ状の第１の内部電極パターン２２１を形成する。上記複数のストライプ状の第１の内部電極パターン２２１は互いに平行に形成されることができる。
上記セラミックグリーンシート２１１はセラミック粉末、有機溶剤及び有機バインダを含むセラミックペーストで形成されることができる。
上記セラミック粉末は高い誘電率を有する物質であり、これに制限されるものではないが、チタン酸バリウム（ＢａＴｉＯ３）系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系材料などを用いることができ、好ましくはチタン酸バリウム（ＢａＴｉＯ３）パウダーを用いることができる。上記セラミックグリーンシート２１１が焼成されると、セラミック本体１１０を構成する誘電体層１１１になる。
ストライプ状の第１の内部電極パターン２２１は導電性金属を含む内部電極ペーストによって形成されることができる。上記導電性金属は、これに制限されるものではないが、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又はこれらの合金であればよい。
上記セラミックグリーンシート２１１上にストライプ状の第１の内部電極パターン２２１を形成する方法は特に制限されないが、例えば、スクリーン印刷法又はグラビア印刷法のような印刷法により形成されることができる。
また、図示されてはいないが、他のセラミックグリーンシート２１１上に所定の間隔をおいて複数のストライプ状の第２の内部電極パターン２２２を形成することができる。
以下、第１の内部電極パターン２２１が形成されたセラミックグリーンシートを第１のセラミックグリーンシート、第２の内部電極パターン２２２が形成されたセラミックグリーンシートを第２のセラミックグリーンシートと称することができる。
次に、図５ｂに示すように、ストライプ状の第１の内部電極パターン２２１とストライプ状の第２の内部電極パターン２２２が交差積層されるように第１及び第２のセラミックグリーンシートを交互に積層することができる。
その後、上記ストライプ状の第１の内部電極パターン２２１により第１の内部電極１２１を形成することができ、ストライプ状の第２の内部電極パターン２２２により第２の内部電極１２２を形成することができる。
本発明の他の実施形態によれば、上記第１及び第２のセラミックグリーンシートの厚さｔｄは０．６μｍ以下であり、第１及び第２の内部電極パターンの厚さｔｅは０．５μｍ以下である。
本発明は、誘電体層の厚さが０．４μｍ以下、内部電極の厚さは０．４μｍ以下の薄膜を有する超小型高容量の積層セラミックキャパシタであることを特徴とする。したがって、上記第１及び第２のセラミックグリーンシートの厚さｔｄは０．６μｍ以下であり、第１及び第２の内部電極パターンの厚さｔｅは０．５μｍ以下であることを特徴とする。
図５ｃは本発明の一実施例により第１及び第２のセラミックグリーンシートが積層されたセラミックグリーンシート積層本体２２０を示す断面図であり、図５ｄは第１及び第２のセラミックグリーンシートが積層されたセラミックグリーンシート積層本体２２０を示す斜視図である。
図５ｃ及び図５ｄを参照すると、複数の平行なストライプ状の第１の内部電極パターン２２１が印刷された第１のセラミックグリーンシートと複数の平行なストライプ状の第２の内部電極パターン２２２が印刷された第２のセラミックグリーンシートが交互に積層されている。
より具体的には、第１のセラミックグリーンシートに印刷されたストライプ状の第１の内部電極パターン２２１の中央部と第２のセラミックグリーンシートに印刷されたストライプ状の第２の内部電極パターン２２２の間の間隔が重なるように積層されることができる。
次に、図５ｄに示すように、上記セラミックグリーンシート積層本体２２０は、複数のストライプ状の第１の内部電極パターン２２１及びストライプ状の第２の内部電極パターン２２２を横切るように切断されることができる。即ち、上記セラミックグリーンシート積層本体２１０は、互いに直交するＣ１−Ｃ１及びＣ２−Ｃ２の切断線に沿って切断された積層本体２１０になることができる。
より具体的には、ストライプ状の第１の内部電極パターン２２１及びストライプ状の第２の内部電極パターン２２２は長さ方向に切断することにより、一定の幅を有する複数の内部電極に分割することができる。このとき、積層されたセラミックグリーンシートも内部電極パターンと共に切断する。これにより、誘電体層は内部電極の幅と同一の幅を有するように形成されることができる。
また、Ｃ２−Ｃ２の切断線に沿って個別のセラミック本体のサイズに合わせて切断することができる。即ち、第１のサイドマージン部及び第２のサイドマージン部を形成する前に棒状積層体をＣ２−Ｃ２の切断線に沿って個別のセラミック本体のサイズに切断することにより、複数の積層本体２１０を形成することができる。
即ち、棒状積層体を、重なっている第１の内部電極の中心部と第２の内部電極の間に形成され、所定の間隔が同一の切断線に沿って切断されるように切断することができる。これにより、第１の内部電極及び第２の内部電極の一端は切断面に交互に露出することができる。
その後、上記積層本体２１０の第１及び第２の側面に第１のサイドマージン部及び第２のサイドマージン部を形成することができる。
次に、図５ｅに示すように、上記積層本体２１０の第１及び第２の側面それぞれに、第１のサイドマージン部１１２及び第２のサイドマージン部（図示せず）を形成することができる。
具体的には、第１のサイドマージン部１１２の形成方法として、接着剤（図示せず）が塗布された側面用セラミックグリーンシート２１２をゴム材質のパンチング弾性材３００の上部に配置する。
次に、上記積層本体２１０の第１の側面が上記接着剤（図示せず）の塗布された側面用セラミックグリーンシート２１２と向かい合うように上記積層本体２１０を９０度回転した後、上記積層本体２１０を上記接着剤（図示せず）の塗布された側面用セラミックグリーンシート２１２に加圧密着させる。
上記積層本体２１０を上記接着剤（図示せず）の塗布された側面用セラミックグリーンシート２１２に加圧密着させて側面用セラミックグリーンシート２１２を上記積層本体２１０に転写する場合、上記ゴム材質のパンチング弾性材３００によって上記側面用セラミックグリーンシート２１２は上記積層本体２１０の側面の角部まで形成され、残りの部分は切断されることができる。
図５ｆは、側面用セラミックグリーンシート２１２が上記積層本体２１０の側面の角部まで形成されたことを示している。
その後、上記積層本体２１０を回転することにより、積層本体２１０の第２の側面に第２のサイドマージン部を形成することができる。
次に、上記積層本体２１０の両側面に第１及び第２のサイドマージン部が形成された積層本体をか焼及び焼成して誘電体層と第１及び第２の内部電極を含むセラミック本体を形成することができる。
本発明の一実施形態によれば、側面用セラミックグリーンシート２１２の上部に接着剤が塗布されているため、従来とは異なり、低い温度と低い圧力条件で側面用セラミックグリーンシート２１２を積層本体２１０の側面に転写することができる。
これにより、積層本体２１０に加わるダメージを最小化することができ、焼成後の積層セラミックキャパシタの電気的特性低下を防ぐことができ、信頼性を向上させることができる。
また、接着剤が塗布された側面用セラミックグリーンシート２１２を積層本体２１０の側面に転写し焼成過程で加圧することにより、積層本体と側面用セラミックグリーンシートの間の密着力を上昇させることができる。
その後、上記第１の内部電極が露出したセラミック本体の第３の側面と上記第２の内部電極が露出したセラミック本体の第４の側面にそれぞれ外部電極を形成することができる。
本発明の他の実施形態によれば、側面用セラミックグリーンシートは薄くて厚さの偏差が小さいため、容量形成部のサイズを大きく確保することができる。
具体的には、焼成後第１及び第２のサイドマージン部１１２、１１３の平均厚さが２μｍ以上１０μｍ以下であり、位置毎の厚さの偏差が小さいため、容量形成部のサイズを大きく確保することができる。
これにより、高容量の積層セラミックキャパシタの実現が可能である。
その他、上述した本発明の一実施形態における特徴と同一の部分に関する説明は重複を避けるためにここでは省略する。
以下、実験例を挙げて本発明をより詳細に説明するが、これは発明の具体的な理解のためのものに過ぎず、本発明の範囲を限定するものではない。
［実験例］
本発明の一実施形態による積層セラミックキャパシタにおいて、印刷回路基板に実装される実装面がセラミック本体１１０の第５の面５及び第６の面６になるように実施例を準備した。
本発明の一実施形態による積層セラミックキャパシタにおいて、印刷回路基板に実装される実装面がセラミック本体１１０の第５の面５及び第６の面６になるように実施例を準備した。
本実施例によれば、印刷回路基板に本発明の一実施形態による積層セラミックキャパシタ１００が実装されるとき、誘電体層１１１及び複数の内部電極１２１、１２２の積層面は上記印刷回路基板の上面に対して平行になる。
一方、本発明の一実施形態による積層セラミックキャパシタにおいて、印刷回路基板に実装される実装面がサイドマージン部の配置された幅方向の側面になるように比較例を準備した。
本比較例によれば、誘電体層１１１及び複数の内部電極１２１、１２２の積層面は印刷回路基板の上面に対して垂直になる。
そして、幅方向に内部電極が露出してマージンがないグリーンチップの電極露出部に、上記比較例と実施例のように側面用セラミックグリーンシートを付着してサイドマージン部を形成することができるようにセラミックグリーンシート積層本体を形成した。
チップの変形を最小化した条件で一定の温度と圧力を加えてセラミックグリーンシート積層本体の両面に側面形成用セラミックグリーンシートを付着し、０６０３サイズ（横×縦×高さ：０．６ｍｍ×０．３ｍｍ×０．３ｍｍ）の積層セラミックキャパシタグリーンチップを製作した。
このように製作が完了した積層セラミックキャパシタ試験片を４００℃以下、窒素雰囲気でか焼工程を経て焼成温度１２００℃以下、水素濃度０．５％Ｈ２以下の条件で焼成した後、印刷回路基板に実装し、耐湿特性などの電気的特性を総合的に確認した。
上記実験によって測定した結果、第１のサイドマージン部１１２及び第２のサイドマージン部１１３が配置された第１の面１及び第２の面２が実装面になる比較例の場合、誘電体層１１１及び複数の内部電極１２１、１２２の積層面が上記印刷回路基板の上面に対して垂直になり、９５％以上の不良が発生することが分かる。
これに対し、印刷回路基板に実装される実装面がセラミック本体１１０の第５の面５及び第６の面６になる実施例の場合、５％未満の不良が発生し、耐湿特性などの信頼性に優れることが分かる。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
１１０ セラミック本体
１１１ 誘電体層
１１２、１１３ 第１及び第２のサイドマージン部
１２１、１２２ 第１及び第２の内部電極
１３１、１３２ 第１及び第２の外部電極
１１１ 誘電体層
１１２、１１３ 第１及び第２のサイドマージン部
１２１、１２２ 第１及び第２の内部電極
１３１、１３２ 第１及び第２の外部電極
Claims (16)
- 誘電体層を含み、互いに対向する第１の面及び第２の面、前記第１の面と第２の面を連結する第３の面及び第４の面、及び前記第１の面から第４の面と連結され、且つ互いに対向する第５の面及び第６の面を含むセラミック本体と、
前記セラミック本体の内部に配置され、前記第１の面及び第２の面に露出し、且つ前記第３の面又は第４の面に一端が露出する複数の内部電極と、
前記第１の面及び第２の面に露出した前記内部電極の端部上に配置された第１のサイドマージン部及び第２のサイドマージン部と、
を含み、
前記第１のサイドマージン部及び第２のサイドマージン部が配置された第１の面及び第２の面の明暗と前記第５の面及び第６の面の明暗が相違する、積層セラミックキャパシタ。 - 前記第１のサイドマージン部及び第２のサイドマージン部が配置された第１の面及び第２の面の明暗が前記第５の面及び第６の面の明暗よりも大きい、請求項１に記載の積層セラミックキャパシタ。
- 前記第１のサイドマージン部及び第２のサイドマージン部が配置された第１の面及び第２の面と前記第５の面及び第６の面のＲＧＢ差が２０から４０である、請求項２に記載の積層セラミックキャパシタ。
- 前記複数の内部電極のうち、中央部に配置される内部電極の末端と接する前記第１又は第２のサイドマージン部領域の厚さに対して、最外側に配置される内部電極の末端と接する前記第１又は第２のサイドマージン部領域の厚さの比率が０．９以上１．０以下である、請求項１から３のいずれか一項に記載の積層セラミックキャパシタ。
- 前記複数の内部電極のうち、中央部に配置される内部電極の末端と接する前記第１又は第２のサイドマージン部領域の厚さに対して前記セラミック本体の角と接する前記第１又は第２のサイドマージン部領域の厚さの比率が０．９以上１．０以下である、請求項１から４のいずれか一項に記載の積層セラミックキャパシタ。
- 前記誘電体層の厚さが０．４μｍ以下であり、前記内部電極の厚さが０．４μｍ以下である、請求項１から５のいずれか一項に記載の積層セラミックキャパシタ。
- 前記第１のサイドマージン部及び第２のサイドマージン部は平均厚さが２μｍ以上１０μｍ以下である、請求項１から６のいずれか一項に記載の積層セラミックキャパシタ。
- 前記セラミック本体の厚さに対する長さの比率（Ｌ／Ｔ）は０．８＜Ｌ／Ｔ＜１．２を満たす、請求項１から７のいずれか一項に記載の積層セラミックキャパシタ。
- 複数の第１の内部電極パターンが所定の間隔をおいて形成された第１のセラミックグリーンシート及び複数の第２の内部電極パターンが所定の間隔をおいて形成された第２のセラミックグリーンシートを設ける段階と、
前記第１の内部電極パターンと前記第２の内部電極パターンが交差するように前記第１のセラミックグリーンシートと前記第２のセラミックグリーンシートを積層してセラミックグリーンシート積層本体を形成する段階と、
前記第１の内部電極パターンと第２の内部電極パターンの末端が幅方向に露出した側面を有するように前記セラミックグリーンシート積層本体を切断する段階と、
前記第１の内部電極パターンと第２の内部電極パターンの末端が露出した側面に第１のサイドマージン部及び第２のサイドマージン部を形成する段階と、
前記切断された積層本体を焼成して誘電体層と内部電極を含むセラミック本体を製造する段階と、
を含み、
前記セラミック本体は互いに対向する第１の面及び第２の面、前記第１の面及び第２の面を連結する第３の面及び第４の面、及び前記第１の面から第４の面と連結され、且つ互いに対向する第５の面及び第６の面を含み、前記第１のサイドマージン部及び第２のサイドマージン部は前記第１の面及び第２の面に露出した前記内部電極の端部上に配置され、且つ
前記第１のサイドマージン部及び第２のサイドマージン部が配置された第１の面及び第２の面の明暗と前記第５の面及び第６の面の明暗が相違する、積層セラミックキャパシタの製造方法。 - 前記第１のサイドマージン部及び第２のサイドマージン部が配置された第１の面及び第２の面の明暗が前記第５の面及び第６の面の明暗よりも大きい、請求項９に記載の積層セラミックキャパシタの製造方法。
- 前記第１のサイドマージン部及び第２のサイドマージン部が配置された第１の面及び第２の面と前記第５の面及び第６の面のＲＧＢ差が２０から４０である、請求項１０に記載の積層セラミックキャパシタの製造方法。
- 前記第１のセラミックグリーンシート及び前記第２のセラミックグリーンシートの厚さは０．６μｍ以下であり、第１及び第２の内部電極パターンの厚さは０．５μｍ以下である、請求項９から１１のいずれか一項に記載の積層セラミックキャパシタの製造方法。
- 前記内部電極のうち、中央部に配置される内部電極の末端と接する前記第１又は第２のサイドマージン部領域の厚さに対して、最外側に配置される内部電極の末端と接する前記第１又は第２のサイドマージン部領域の厚さの比率が０．９以上１．０以下である、請求項９から１２のいずれか一項に記載の積層セラミックキャパシタの製造方法。
- 前記内部電極のうち、中央部に配置される内部電極の末端と接する前記第１又は第２のサイドマージン部領域の厚さに対して、前記セラミックグリーンシート積層本体の角と接する前記第１又は第２のサイドマージン部領域の厚さの比率が０．９以上１．０以下である、請求項９から１３のいずれか一項に記載の積層セラミックキャパシタの製造方法。
- 前記第１のサイドマージン部及び第２のサイドマージン部は、平均厚さが２μｍ以上１０μｍ以下である、請求項９から１４のいずれか一項に記載の積層セラミックキャパシタの製造方法。
- 前記セラミック本体の厚さに対する長さの比率（Ｌ／Ｔ）は０．８＜Ｌ／Ｔ＜１．２を満たす、請求項９から１５のいずれか一項に記載の積層セラミックキャパシタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180094925A KR102550163B1 (ko) | 2018-08-14 | 2018-08-14 | 적층 세라믹 커패시터 및 그 제조 방법 |
| KR10-2018-0094925 | 2018-08-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020027927A true JP2020027927A (ja) | 2020-02-20 |
| JP7248363B2 JP7248363B2 (ja) | 2023-03-29 |
Family
ID=68420688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018197062A Active JP7248363B2 (ja) | 2018-08-14 | 2018-10-18 | 積層セラミックキャパシタ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US10886067B2 (ja) |
| JP (1) | JP7248363B2 (ja) |
| KR (1) | KR102550163B1 (ja) |
| CN (1) | CN110828173A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102550163B1 (ko) * | 2018-08-14 | 2023-07-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| JP2022014535A (ja) * | 2020-07-07 | 2022-01-20 | 株式会社村田製作所 | 電子部品 |
| JP2022123936A (ja) * | 2021-02-15 | 2022-08-25 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009200168A (ja) * | 2008-02-20 | 2009-09-03 | Tdk Corp | セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法 |
| JP2014127504A (ja) * | 2012-12-25 | 2014-07-07 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| JP2014204116A (ja) * | 2013-04-08 | 2014-10-27 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ及びその製造方法 |
| JP2016162868A (ja) * | 2015-02-27 | 2016-09-05 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7092236B2 (en) | 2005-01-20 | 2006-08-15 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
| KR100674841B1 (ko) * | 2005-01-20 | 2007-01-26 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| FR2915796B1 (fr) | 2007-05-03 | 2009-06-12 | Siemens Vdo Automotive Sas | Dispositif de suppression du phenomene d'interferences entre zones de detection capacitives d'un capteur |
| KR101120004B1 (ko) | 2009-06-19 | 2012-02-22 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 전자부품 |
| KR101141457B1 (ko) * | 2010-12-08 | 2012-05-04 | 삼성전기주식회사 | 적층 세라믹 콘덴서 및 그 제조방법 |
| KR101452054B1 (ko) | 2012-12-03 | 2014-10-22 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| KR101452068B1 (ko) * | 2012-12-18 | 2014-10-16 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판 |
| JP5924543B2 (ja) * | 2013-03-19 | 2016-05-25 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| KR101681358B1 (ko) * | 2013-04-08 | 2016-11-30 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| KR101565640B1 (ko) * | 2013-04-08 | 2015-11-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| JP5790817B2 (ja) | 2013-11-05 | 2015-10-07 | 株式会社村田製作所 | コンデンサ、コンデンサの実装構造体及びテーピング電子部品連 |
| KR102078012B1 (ko) * | 2014-01-10 | 2020-02-17 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| KR101884392B1 (ko) | 2015-03-30 | 2018-08-02 | 다이요 유덴 가부시키가이샤 | 적층 세라믹 콘덴서 |
| JP6436921B2 (ja) * | 2015-03-30 | 2018-12-12 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP6665438B2 (ja) * | 2015-07-17 | 2020-03-13 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| US10020117B2 (en) * | 2016-02-18 | 2018-07-10 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic capacitor and method of producing the same |
| JP6745700B2 (ja) | 2016-10-17 | 2020-08-26 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| JP6937981B2 (ja) * | 2017-02-02 | 2021-09-22 | 太陽誘電株式会社 | 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法 |
| JP7241472B2 (ja) * | 2018-06-01 | 2023-03-17 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
| KR102550163B1 (ko) * | 2018-08-14 | 2023-07-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
-
2018
- 2018-08-14 KR KR1020180094925A patent/KR102550163B1/ko active IP Right Grant
- 2018-10-16 US US16/161,807 patent/US10886067B2/en active Active
- 2018-10-18 JP JP2018197062A patent/JP7248363B2/ja active Active
- 2018-12-03 CN CN201811465956.3A patent/CN110828173A/zh active Pending
-
2020
- 2020-11-25 US US17/104,085 patent/US11670456B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009200168A (ja) * | 2008-02-20 | 2009-09-03 | Tdk Corp | セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法 |
| JP2014127504A (ja) * | 2012-12-25 | 2014-07-07 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| JP2014204116A (ja) * | 2013-04-08 | 2014-10-27 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ及びその製造方法 |
| JP2016162868A (ja) * | 2015-02-27 | 2016-09-05 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| US11670456B2 (en) | 2023-06-06 |
| US10886067B2 (en) | 2021-01-05 |
| JP7248363B2 (ja) | 2023-03-29 |
| US20200058445A1 (en) | 2020-02-20 |
| US20210082626A1 (en) | 2021-03-18 |
| KR20190121146A (ko) | 2019-10-25 |
| CN110828173A (zh) | 2020-02-21 |
| KR102550163B1 (ko) | 2023-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102283078B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| JP7283675B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| US11335503B2 (en) | Ceramic capacitor having metal or metal oxide in side margin portions, and method of manufacturing the same | |
| US11610734B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP2020027928A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| US11670456B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP2020027929A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| US10622155B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| KR20190121141A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR102597153B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR20140046301A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| KR102609156B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR20140128914A (ko) | 적층 세라믹 전자부품의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230313 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7248363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |