JP6937981B2 - 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法 - Google Patents

積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法 Download PDF

Info

Publication number
JP6937981B2
JP6937981B2 JP2017017947A JP2017017947A JP6937981B2 JP 6937981 B2 JP6937981 B2 JP 6937981B2 JP 2017017947 A JP2017017947 A JP 2017017947A JP 2017017947 A JP2017017947 A JP 2017017947A JP 6937981 B2 JP6937981 B2 JP 6937981B2
Authority
JP
Japan
Prior art keywords
ceramic electronic
laminated ceramic
main surface
electronic component
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017017947A
Other languages
English (en)
Other versions
JP2018125467A (ja
Inventor
康友 須賀
康友 須賀
正剛 渡部
正剛 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017017947A priority Critical patent/JP6937981B2/ja
Priority to TW107101990A priority patent/TWI739988B/zh
Priority to US15/885,129 priority patent/US10319658B2/en
Priority to CN201810100702.5A priority patent/CN108382727B/zh
Publication of JP2018125467A publication Critical patent/JP2018125467A/ja
Application granted granted Critical
Publication of JP6937981B2 publication Critical patent/JP6937981B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B65CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65DCONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D75/00Packages comprising articles or materials partially or wholly enclosed in strips, sheets, blanks, tubes, or webs of flexible sheet material, e.g. in folded wrappers
    • B65D75/28Articles or materials wholly enclosed in composite wrappers, i.e. wrappers formed by associating or interconnecting two or more sheets or blanks
    • B65D75/30Articles or materials enclosed between two opposed sheets or blanks having their margins united, e.g. by pressure-sensitive adhesive, crimping, heat-sealing, or welding
    • B65D75/32Articles or materials enclosed between two opposed sheets or blanks having their margins united, e.g. by pressure-sensitive adhesive, crimping, heat-sealing, or welding one or both sheets or blanks being recessed to accommodate contents
    • B65D75/36Articles or materials enclosed between two opposed sheets or blanks having their margins united, e.g. by pressure-sensitive adhesive, crimping, heat-sealing, or welding one or both sheets or blanks being recessed to accommodate contents one sheet or blank being recessed and the other formed of relatively stiff flat sheet material, e.g. blister packages, the recess or recesses being preformed
    • B65D75/367Articles or materials enclosed between two opposed sheets or blanks having their margins united, e.g. by pressure-sensitive adhesive, crimping, heat-sealing, or welding one or both sheets or blanks being recessed to accommodate contents one sheet or blank being recessed and the other formed of relatively stiff flat sheet material, e.g. blister packages, the recess or recesses being preformed and forming several compartments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3192Multilayer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B65CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65DCONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D85/00Containers, packaging elements or packages, specially adapted for particular articles or materials
    • B65D85/30Containers, packaging elements or packages, specially adapted for particular articles or materials for articles particularly sensitive to damage by shock or pressure
    • B65D85/42Containers, packaging elements or packages, specially adapted for particular articles or materials for articles particularly sensitive to damage by shock or pressure for ampoules; for lamp bulbs; for electronic valves or tubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1272Semiconductive ceramic capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Composite Materials (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミック電子部品包装体、及び包装体に積層セラミック電子部品を収容する方法に関する。
近年、電子機器の小型化に伴い、電子機器に用いられる積層セラミック電子部品を低背化する要求が高まっている。一方、このような積層セラミック電子部品は、低背化に伴い強度が弱くなる課題がある。
そこで、例えば特許文献1には、低背化された積層セラミックコンデンサの強度を確保するために、外部電極の厚みを薄くして、その分素体を厚くする技術が記載されている。
特開2014−130999号公報
しかしながら、特許文献1に記載の積層セラミックコンデンサは、セラミック本体の厚みが薄くなるにつれて、外部電極の厚みを薄くしても素体の強度を確保することが難しい。
これにより、特許文献1に記載の積層セラミックコンデンサは、回路基板等の組立工程において、チップマウンター等により包装体からとりだされ、基板等にマウントされる際に損傷するおそれがある。
以上のような事情に鑑み、本発明の目的は、低背化と強度の確保が両立した積層セラミック電子部品を収容する包装体、及びこの積層セラミック電子部品を包装体に収容する方法を提供することを目的とする。
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品包装体は、積層セラミック電子部品と、収容部と、封止部と、を具備する。
上記積層セラミック電子部品は、長手方向に沿って凸状に反った第1主面を有し、絶縁性セラミックスからなる第1カバー部と、上記長手方向に沿って凹状に反った第2主面を有し、絶縁性セラミックスからなる第2カバー部と、を含み、上記第1主面と上記第2主面との間の距離が50μm以下である素体を有する。
上記収容部は、取り出し口を備え、上記第1主面が上記取り出し口側を向いた状態で上記積層セラミック電子部品を収容する凹部が複数設けられている。
上記封止部は、上記凹部の上記取り出し口を覆う。
この構成によれば、凹部に収容されている積層セラミック電子部品が凸状に反った第1主面を取り出し口に向けた状態となっている。これにより、この積層セラミック電子部品は、低背化された構成でありながら、第1主面側から掛けられる応力に対する抗折強度が向上する。
従って、本発明により、低背化と強度の確保が両立した積層セラミック電子部品を収容する積層セラミック電子部品包装体を提供することができる。
上記第1主面の上記長手方向の端部に接する接線同士が交わる角度が、170°以上176°以下であってもよい。
上記第1及び第2カバー部の絶縁性セラミックスの粒子の密度が互いに異なっていてもよい。
上記第1及び第2カバー部の絶縁性セラミックスの粒子の粒子径が互いに異なっていてもよい。
上記第1及び第2カバー部に含まれる添加元素の含有量が互いに異なっていてもよい。
上記添加元素は、マグネシウム、マンガン、アルミニウム、カルシウム、バナジウム、クロム、ジルコニウム、モリブデン、タングステン、タンタル、ニオブ、ケイ素、ホウ素、イットリウム、ユーロピウム、ガドリニウム、ジスプロシウム、ホルミウム、エルビウム、イッテルビウム、リチウム、カリウム及びナトリウムから少なくとも1種以上選択された元素であってもよい。
上記収容部は、キャリアテープであり、
上記封止部は、カバーテープであってもよい。
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の収容方法は、取り出し口を有する複数の凹部が設けられている収容部が準備される。
長手方向に沿って凸状に反った第1主面と、上記長手方向に沿って凹状に反った第2主面と、を含み、上記第1主面と上記第2主面との間の距離が50μm以下である素体を有する複数の積層セラミック電子部品が準備される。
上記第1主面が上記取り出し口側を向くように、上記複数の積層セラミック電子部品が上記複数の凹部に個々に収容される。
上記収容方法によれば、凹部に収容された積層セラミック電子部品が、凸状に反った第1主面を取り出し口側に向けた状態となる。これにより、この積層セラミック電子部品の第1主面側から掛けられる応力に対する抗折強度が向上する。
従って、本発明によれば、低背化された素体を有する積層セラミック電子部品を上記収容方法で凹部に収容することによって、積層セラミック電子部品包装体が、低背化と抗折強度の確保が両立した積層セラミック電子部品を収容する構成となる。
低背化と強度の確保が両立した積層セラミック電子部品を収容する包装体、及びこの積層セラミック電子部品を包装体に収容する方法を提供することができる。
本発明の一実施形態に係る積層セラミックコンデンサ包装体の平面図である。 上記積層セラミックコンデンサ包装体の図1のA−A'線に沿った断面図である。 上記実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図3のB−B'線に沿った断面図である。 上記積層セラミックコンデンサの図3のC−C'線に沿った断面図である。 上記積層セラミックコンデンサ包装体の図2の領域Eを拡大して示す模式図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す分解斜視図である。 上記積層セラミックコンデンサの製造過程を示す断面図である。 本発明の実施例に係るサンプルの抗折強度を算出するための測定装置の模式図である。 上記サンプルの抗折強度をまとめたグラフである。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
<積層セラミックコンデンサ包装体100の構成>
図1は、本発明の一形態に係る積層セラミックコンデンサ包装体100の平面図である。図2は、積層セラミックコンデンサ包装体100の図1のA−A'線に沿った断面図である。なお、本実施形態に係る積層セラミックコンデンサ包装体100の構成は、図1及び図2に示す構成に限定されない。
積層セラミックコンデンサ包装体100は、図1に示すように、長尺状に構成される。
積層セラミックコンデンサ包装体100は、図2に示すように、収容部110と、封止部120と、積層セラミックコンデンサ10と、を有する。収容部110には、図1に示すように、凹部100bがY軸方向に所定の間隔を空けて複数設けられている。
凹部100bは図1及び図2に示すように、積層セラミックコンデンサ10を収容し、積層セラミックコンデンサ10が収容部110から取り出される際の取り出し口100aを有する。
本実施形態に係る収容部110は、典型的にはキャリアテープであるがこれに限られず、積層セラミックコンデンサ10を収容する凹部100bが格子状に配列されたチップトレイ等であってもよい。また、収容部110を構成する材料も特に限定されず、例えば合成樹脂や紙等であってもよい。
封止部120は、図2に示すように収容部110に積層され、凹部100bの取り出し口100aをZ軸方向から覆っている。これにより、封止部120は、積層セラミックコンデンサ10を収容している凹部100bを封止する。また、本実施形態に係る封止部120は収容部110からZ軸方向に剥離可能に構成されている。
本実施形態に係る封止部120は、典型的にはカバーテープであるがこれに限られない。封止部120は、収容部110から剥離可能に積層され、凹部100bを封止する機能を有する部材であれば、特に限定されるものではない。
また、封止部120を構成する材料も特に限定されず、例えば合成樹脂や紙等である。さらに、封止部120は、収容部110と同種の材料からなるものであってもよく、異なる材料からなるものであってもよい。
積層セラミックコンデンサ10は、収容部110に設けられた複数の凹部100b各々に1つずつ収容されている。ここで、本実施形態に係る積層セラミックコンデンサ包装体100においては、図2に示すように、積層セラミックコンデンサ10が凸状に反った面を取り出し口100aに向けている。積層セラミックコンデンサ10については後述する。
なお、図2に示す積層セラミックコンデンサ10は、説明の便宜上、反っている形状が強調して示されているが、実際には図2に示すほど極度に反っているわけではない。以降の図4、図6、図9及び図10についても同様である。
<積層セラミックコンデンサ10の構成>
図3〜図5は、本発明の一形態に係る積層セラミックコンデンサ10を示す図である。図3は、積層セラミックコンデンサ10の斜視図である。図4は、積層セラミックコンデンサ10の図3のB−B'線に沿った断面図である。図5は、積層セラミックコンデンサ10の図3のC−C'線に沿った断面図である。
積層セラミックコンデンサ10は、素体11と、第1外部電極14と、第2外部電極15と、を具備する。
素体11は、典型的には、Z軸方向を向いた主面S1,S2と、Y軸方向を向いた2つの側面S3,S4と、を有する。素体11の各面を接続する稜部は面取りされている。なお、素体11の形状はこのような形状に限定されない。
第1及び第2外部電極14,15は、素体11のX軸方向両端面を覆い、X軸方向両端面に接続する4つの面に延出している。これにより、第1及び第2外部電極14,15のいずれにおいても、X−Z平面に平行な断面及びX−Y軸に平行な断面の形状がU字状となっている。
積層セラミックコンデンサ10の総厚みD1(素体11の主面S1,S2と外部電極14,15のZ軸方向主面との間の距離と、素体11のZ軸方向の寸法D2との合計)は、例えば数十μm程度であり、40μm以下とするのが好ましい。また、本実施形態では、素体11のZ軸方向の寸法D2は50μm以下であり、30μm以下とするのが好ましい。
この場合、素体11のアスペクト比(素体11のX軸方向の寸法に対する寸法D2の割合)を0.2以下とするのが好ましい。
素体11は、容量形成部18と、第1カバー部19aと、第2カバー部19bと、を有する。
素体11は、複数のセラミック層がZ軸方向に積層された構成を有する。
容量形成部18は、複数の第1内部電極12と、複数の第2内部電極13と、を有する。第1及び第2内部電極12,13は、複数のセラミック層の間に、Z軸方向に沿って交互に配置されている。第1内部電極12は、第1外部電極14に接続され、第2外部電極15から絶縁されている。第2内部電極13は、第2外部電極15に接続され、第1外部電極14から絶縁されている。
第1及び第2内部電極12,13は、それぞれ導電性材料からなり、積層セラミックコンデンサ10の内部電極として機能する。当該導電性材料としては、例えばニッケル(Ni)、銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)、又はこれらの合金を含む金属材料を用いることができ、典型的にはニッケル(Ni)を主成分とする金属材料が採用される。
容量形成部18は、セラミックスによって形成されている。容量形成部18では、第1内部電極12と第2内部電極13との間の各セラミック層の容量を大きくするため、セラミック層を構成する材料として高誘電率の材料が用いられる。容量形成部18では、例えば、チタン酸バリウム(BaTiO)系材料の多結晶体、つまりバリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の多結晶体を用いることができる。
また、容量形成部18は、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系、ジルコン酸バリウム(BaZrO)系又は酸化チタン(TiO)系材料等の多結晶体であってもよい。
第1及び第2カバー部19a,19bは、容量形成部18のZ軸方向上下面をそれぞれ覆っている。また、第1カバー部19aは主面S1を有し、第2カバー部19bは主面S2を有する。カバー部19a,19bには、第1及び第2内部電極12,13が設けられていない。
カバー部19a,19bは、セラミックスによって形成されている。カバー部19a,19bを構成する材料は絶縁性セラミックスであり、容量形成部18と共通の組成系のセラミックスを用いることにより素体11における内部応力が抑制される。
容量形成部18及びカバー部19a,19bは、例えば、バリウム(Ba)及びチタン(Ti)以外に、例えば、マグネシウム(Mg)、マンガン(Mn)、アルミニウム(Al)、カルシウム(Ca)、バナジウム(V)、クロム(Cr)、ジルコニウム(Zr)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニオブ(Nb)、ケイ素(Si)、ホウ素(B)、イットリウム(Y)、ユーロピウム(Eu)、ガドリニウム(Gd)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、イッテルビウム(Yb)、リチウム(Li)、カリウム(K)又はナトリウム(Na)等の金属元素を一種又は複数種更に含有してもよい。
上記の構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
なお、本実施形態に係る積層セラミックコンデンサ10は、容量形成部18及びカバー部19a,19bを備えていればよく、その他の構成について適宜変更可能である。例えば、第1及び第2内部電極12,13の枚数は、積層セラミックコンデンサ10に求められるサイズや性能に応じて、適宜決定可能である。
また、図4,図5では、第1及び第2内部電極12,13の対向状態を見やすくするために、第1及び第2内部電極12,13の枚数をそれぞれ4枚に留めている。しかし、実際には、積層セラミックコンデンサ10の容量を確保するために、より多くの第1及び第2内部電極12,13が設けられている。
図6は、図2に示す領域Eを拡大して示す模式図である。なお、図6では、封止部120の図示を省略する。
積層セラミックコンデンサ包装体100の収容部110に収容されている積層セラミックコンデンサ10は、図6に示すように、X軸方向(長手方向)に沿ってZ軸方向上方に凸となるように反った形状を有する。即ち、積層セラミックコンデンサ10は、同図に示すように、Z軸方向を向いた主面S1がX軸方向に沿って凸状に反っており、主面S1と反対側の主面S2がX軸方向に沿って凹状に反っている。
特に、本実施形態に係る積層セラミックコンデンサ10では、主面S1のX軸方向の端部に接する接線L1同士が交わる角度A1を、170°以上176°以下とするのが好ましい。換言すると、積層セラミックコンデンサ10のX軸方向に平行な仮想線L2と接線L1がなす角度A2を、2°以上5°以下とするのが好ましい。
ここで、本実施形態に係る積層セラミックコンデンサ包装体100においては、図6に示すように、凹部100bに収容されている積層セラミックコンデンサ10が凸状に反った主面S1を取り出し口100aに向けた状態となっている。
これにより、積層セラミックコンデンサ10は、素体11のZ軸方向の寸法D2が50μm以下の低背化された構成でありながら、主面S1側から掛けられる応力に対する抗折強度が向上する。
具体的には、積層セラミックコンデンサ10は、素体11が反っていない通常の構成を有する積層セラミックコンデンサと比較して、上記抗折強度が20%程度向上する。
従って、例えば、回路基板等の組立工程において、積層セラミックコンデンサ10がチップマウンター等により取り出し口100aからとりだされ基板等にマウントされる際に、積層セラミックコンデンサ10に主面S1側から強い応力が掛けられたとしても、積層セラミックコンデンサ10の損傷が抑制される。
即ち、本実施形態に係る積層セラミックコンデンサ包装体100は、凸状に反っている主面S1が取り出し口100a側を向くように積層セラミックコンデンサ10を収容することによって、低背化と上記抗折強度の確保が両立した積層セラミックコンデンサ10を収容する構成となる。
<積層セラミックコンデンサ10の製造方法>
図7は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図8及び図9は積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図7に沿って、図8及び図9を適宜参照しながら説明する。
[ステップS01:未焼成の素体準備]
ステップS01では、素体11の基となる未焼成の素体111を準備する。図8は、素体111の分解斜視図である。図8では、説明の便宜上、第1及び第2セラミック層101,102と、第1カバー部119aと、第2カバー部119bを分解して示している。しかし、実際の素体111では、第1及び第2セラミック層101,102とカバー部119a,119bが一体化されている。
素体111は、図8に示すように、容量形成部18に対応する未焼成の容量形成部118と、カバー部19aに対応する未焼成の第1カバー部119aと、カバー部19bに対応する未焼成の第2カバー部119bと、を有する。容量形成部118は、同図に示すように、第1セラミック層101と第2セラミック層102とがZ軸方向に交互に積層された構成である。
カバー部119a,119bは、容量形成部118のZ軸方向上下面に積層される。第1及び第2セラミック層101,102及びカバー部119a,119bの厚みは、特に限定されないが、0.5μm以上3.0μm以下とするのが好ましい。
ここで、本実施形態では、容量形成部118のZ軸方向上下面を覆うカバー部119a,119bのうち、一方のカバー部が他方のカバー部よりも絶縁性セラミックスの粒子が高密度に凝集している。
なお、図8に示す例では、容量形成部118が4枚の第1及び第2セラミック層101,102から構成され、カバー部119a,119bがそれぞれ3枚のセラミック層から構成されているが、これに限られない。第1及び第2セラミック層101,102と、カバー部119a,119bを構成するセラミック層の枚数は適宜変更可能である。
また、第1及び第2セラミック層101,102には、それぞれ、第1内部電極12に対応する未焼成の第1内部電極112と、第2内部電極13に対応する未焼成の第2内部電極113が形成される。なお、カバー部119a,119bには未焼成の内部電極は形成されない。素体111では、X軸方向両端面のうち、一方の端面に第1内部電極112が露出し、他方の端面に第2内部電極113が露出する。
第1及び第2内部電極112,113は、例えば、ニッケル(Ni)を含む導電性ペーストを用いて形成することができる。導電性ペーストによる第1及び第2内部電極112,113の形成には、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。
[ステップS02:焼成工程]
ステップS02では、ステップS01で得られた未焼成の素体111を焼成することにより、図3〜図5に示す積層セラミックコンデンサ10の素体11を作製する。
つまり、ステップS02により、第1及び第2内部電極112,113が第1及び第2内部電極12,13になり、容量形成部118が容量形成部18になり、カバー部119a,119bがそれぞれカバー部19a,19bになる。
ステップS02における素体111の焼成温度は、容量形成部118及びカバー部119a,119bの焼結温度に基づいて決定することができる。例えば、セラミックスとしてチタン酸バリウム(BaTiO)系材料を用いる場合には、素体111の焼成温度は1000〜1400℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
ここで、先のステップS01において得られる素体111では、容量形成部118をZ軸方向から覆うカバー部119a,119bうち、一方のカバー部が他方のカバー部よりも絶縁性セラミックスの粒子が高密度に凝集している。
これにより、未焼成の素体111の焼成時において、カバー部119a,119bの収縮率が互いに異なるものとなり、カバー部119a,119bのうちセラミック粒子の密度が低いカバー部のほうが、セラミック粒子の密度が高いカバー部よりも収縮する。
従って、ステップS02では、未焼成の素体111を焼成することにより、X軸方向(長手方向)に沿って反った形状を有する素体11が得られる。
図9は、焼成後の素体11の断面図である。本実施形態に係る素体111を焼成することにより得られる素体11は、図9に示すように、主面S1がX軸方向に沿って凸状に反っており、主面S1と反対側の主面S2がX軸方向に沿って凹状に反っている。
[ステップS03:外部電極形成工程]
ステップS03では、ステップS02で得られた素体11に第1及び第2外部電極14,15を形成することにより、図3〜図5に示す積層セラミックコンデンサ10を作製する。
ステップS03では、まず、素体11の一方のX軸方向端面を覆うように未焼成の電極材料を塗布し、素体11の他方のX軸方向端面を覆うように未焼成の電極材料を塗布する。塗布された未焼成の電極材料を、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付け処理を行って、素体11に下地膜を形成する。そして、素体11に焼き付けられた下地膜の上に、中間膜及び表面膜を電解メッキなどのメッキ処理で形成して、第1及び第2外部電極14,15が完成する。
素体11に下地膜を形成する方法は、素体11に薄膜を形成可能な方法であれば特に限定されず、例えば、スパッタ法、スプレーコート法、印刷法等を採用可能である。
なお、上記のステップS03における処理の一部を、ステップS02の前に行ってもよい。例えば、ステップS02の前に未焼成の素体111のX軸方向両端面に未焼成の電極材料を塗布し、ステップS02において、未焼成の素体111を焼結させると同時に、未焼成の電極材料を焼き付けて第1及び第2外部電極14,15の下地膜を形成してもよい。
[変形例]
積層セラミックコンデンサ10の製造方法は、上述の製造方法に限定されず、製造工程の変更や追加等が適宜行われてもよい。
例えば、上記の製造方法では、未焼成の素体111におけるカバー部119a,119bの絶縁性セラミックスの密度を互いに異なるものとすることにより、素体111の焼成時に反りを生じさせるが、これに限られない。
具体的には、素体111の焼成時に、第1及び第2カバー部119a,119bに伝わる熱量を互いに異なるようにすることで、素体11に反りを生じさせてもよい。
あるいは、素体111のカバー部119a,119bに含まれる例えばマグネシウム(Mg)、マンガン(Mn)、アルミニウム(Al)、カルシウム(Ca)、バナジウム(V)、クロム(Cr)、ジルコニウム(Zr)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニオブ(Nb)、ケイ素(Si)、ホウ素(B)、イットリウム(Y)、ユーロピウム(Eu)、ガドリニウム(Gd)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、イッテルビウム(Yb)、リチウム(Li)、カリウム(K)又はナトリウム(Na)等の添加元素の含有量や、セラミック粒子の粒子径等を互いに異なるものとし、カバー部119a,119bの焼結性が互いに異なるようにすることで、素体11に反りを生じさせてもよい。なお、本実施形態では、上記添加元素として上記で列挙した金属元素が少なくとも1種以上選択される。
<積層セラミックコンデンサ包装体100の製造方法>
次に、本実施形態に係る積層セラミックコンデンサ包装体100の製造方法について説明する。
先ず、取り出し口100aを有する凹部100bが複数設けられている収容部110を準備する。凹部100bは、所定の基材に圧空成形、プレス成形又は真空成形等を施すことにより形成可能である。
次に、上記製造方法により製造した積層セラミックコンデンサ10を複数準備する。次いで、これら複数の積層セラミックコンデンサ10を、凸状に反っている主面S1が取り出し口100a側を向くように、複数の凹部100bに個々に収容する。
ところで、焼成後の素体11は、図9に示すように、長手方向に沿って反った形状を有する。このような形状となる一因としては、未焼成の素体111のカバー部119a,119bの焼結性が互いに異なることが挙げられる。
従って、焼成後の素体11では、主面S1側と主面S2側とで色味が異なることがある。ここで、本実施形態では、素体11における色味の違いを主面S1と主面S2とを識別する指標としてもよい。これにより、積層セラミックコンデンサ10における凸状に反った主面S1と凹状に反った主面S2とを容易に識別することが可能となる。
続いて、収容部110に封止部120を貼り付けて、複数の積層セラミックコンデンサ10を個々に収容する複数の凹部100bを封止する。これにより、図1及び図2に示すような積層セラミックコンデンサ包装体100が得られる。
本実施形態では、上記製造方法によって積層セラミックコンデンサ包装体100が製造されることにより、この包装体100に収容されている積層セラミックコンデンサ10は、凸状の主面S1を取り出し口100a側に向ける。これにより、上記作用効果を得ることが可能となる。
<実施例>
以下、本発明の実施例について説明する。
[積層セラミックコンデンサの準備]
実施例1及び比較例2に係る積層セラミックコンデンサのサンプルを、上記製造方法に従って作製した。また、比較例1に係る積層セラミックコンデンサのサンプルを準備した。
実施例1と比較例2に係るサンプルは、素体11が長手方向に沿って反った形状を有する(図9参照)。比較例1に係るサンプルは素体が反っていない通常の構成の積層セラミックコンデンサであり、素体が反っていないことを除き、実施例1及び比較例2に係るサンプルの構成と共通する。
[抗折強度の算出]
次に、実施例1及び比較例1,2に係る積層セラミックコンデンサのサンプルの抗折強度を算出した。図10は、実施例1及び比較例1,2に係るサンプルの抗折強度を算出するための測定装置200の模式図である。
測定装置200は、図10に示すように、架台Dと、押圧子Jとを有する。架台Dには凹部Cが設けられている。凹部CのX軸方向の寸法D3は、サンプルのX軸方向の寸法D4の0.6倍である。また、押圧子Jの支点半径Rは、500μmである。
(実施例1)
先ず、図10に示すように、凹部Cが積層セラミックコンデンサ10のX軸方向中央に配置されるように、架台Dに積層セラミックコンデンサ10を載置した。この際、実施例1では、同図に示すように、凸状に反った主面S1がZ軸方向に沿って押圧子Jと対向し、凹状に反った主面S2がZ軸方向に沿って凹部Cと対向するようにした。
次いで、押圧子JをZ軸方向に移動させ、主面S1に当接させた。続いて、10mm/minの負荷速度で押圧子Jに積層セラミックコンデンサ10を押圧させて、積層セラミックコンデンサ10が破壊に至るまでの最大荷重を測定した。そして、この最大荷重に基づき実施例1に係る積層セラミックコンデンサ10の抗折強度を算出した。
(比較例1)
実施例1と同様の手法により、比較例1に係る積層セラミックコンデンサの抗折強度を算出した。
(比較例2)
比較例2では、以下の点を除き、実施例1と同様の手法により比較例2に係る積層セラミックコンデンサの抗折強度を算出した。
実施例1と異なる点としては、比較例2では、凸状に反った主面S1がZ軸方向に沿って凹部Cと対向し、凹状に反った主面S2がZ軸方向に沿って押圧子Jと対向するように、積層セラミックコンデンサを架台Dに載置した。
[算出結果]
図11は、実施例1及び比較例1,2に係る積層セラミックコンデンサのサンプルの抗折強度をまとめたグラフである。なお、図11に示す「抗折強度比」とは、比較例1に係る積層セラミックコンデンサの抗折強度を1として規格化した値である。
図11を参照すると、実施例1に係るサンプルの抗折強度が、比較例1及び2に係るサンプルの抗折強度と比較して、最も大きいことが確認された。
この結果から、上記実施形態に係る積層セラミックコンデンサ包装体100は、凸状に反った主面S1が取り出し口100a側を向くように積層セラミックコンデンサ10を収容することにより、この積層セラミックコンデンサ10の主面S1側から掛けられる応力に対する抗折強度が向上することが実験的に確認された。
<その他の実施形態>
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば、積層セラミックコンデンサ10では、容量形成部18がZ軸方向に複数に分割して設けられていてもよい。この場合、各容量形成部18において第1及び第2内部電極12,13がZ軸方向に沿って交互に配置されていればよく、容量形成部18が切り替わる部分において第1内部電極12又は第2内部電極13が連続して配置されていてもよい。
また、上記実施形態では、積層セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、本発明は、チップバリスタ、チップサーミスタ又は積層インダクタ等にも適用可能である。
100…積層セラミックコンデンサ包装体
110…収容部
120…封止部
10…積層セラミックコンデンサ
11…素体
12…第1内部電極
13…第2内部電極
14…第1外部電極
15…第2外部電極
S1,S2…主面

Claims (7)

  1. 長手方向に沿って凸状に反った第1主面を有し、絶縁性セラミックスからなる第1カバー部と、前記長手方向に沿って凹状に反った第2主面を有し、絶縁性セラミックスからなる第2カバー部と、を含み、前記第1主面と前記第2主面との間の距離が30μm以下であり、かつ前記長手方向の寸法に対する前記距離の割合が0.2以下である素体を有する積層セラミック電子部品と、
    取り出し口を備え、前記第1主面が前記取り出し口側を向いた状態で前記積層セラミック電子部品を収容する凹部が複数設けられている収容部と、
    前記凹部の前記取り出し口を覆う封止部と、
    を具備する積層セラミック電子部品包装体。
  2. 請求項1に記載の積層セラミック電子部品包装体であって、
    前記第1主面の前記長手方向の端部に接する接線同士が交わる角度が、170°以上176°以下である
    積層セラミック電子部品包装体。
  3. 請求項1又は2に記載の積層セラミック電子部品包装体であって、
    前記第1及び第2カバー部の絶縁性セラミックスの粒子の粒子径が互いに異なる
    積層セラミック電子部品包装体。
  4. 請求項1又は2に記載の積層セラミック電子部品包装体であって、
    前記第1及び第2カバー部に含まれる添加元素の含有量が互いに異なる
    積層セラミック電子部品包装体。
  5. 請求項に記載の積層セラミック電子部品包装体であって、
    前記添加元素は、マグネシウム、マンガン、アルミニウム、カルシウム、バナジウム、クロム、ジルコニウム、モリブデン、タングステン、タンタル、ニオブ、ケイ素、ホウ素、イットリウム、ユーロピウム、ガドリニウム、ジスプロシウム、ホルミウム、エルビウム、イッテルビウム、リチウム、カリウム及びナトリウムから少なくとも1種以上選択された元素である
    積層セラミック電子部品包装体。
  6. 請求項1からのいずれか1つに記載の積層セラミック電子部品包装体であって、
    前記収容部は、キャリアテープであり、
    前記封止部は、カバーテープである
    積層セラミック電子部品包装体。
  7. 取り出し口を有する複数の凹部が設けられている収容部を準備し、
    長手方向に沿って凸状に反った第1主面と、前記長手方向に沿って凹状に反った第2主面と、を含み、前記第1主面と前記第2主面との間の距離が30μm以下であり、かつ前記長手方向の寸法に対する前記距離の割合が0.2以下である素体を有する複数の積層セラミック電子部品を準備し、
    前記第1主面が前記取り出し口側を向くように、前記複数の積層セラミック電子部品を前記複数の凹部に個々に収容する
    積層セラミック電子部品の収容方法。
JP2017017947A 2017-02-02 2017-02-02 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法 Active JP6937981B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017017947A JP6937981B2 (ja) 2017-02-02 2017-02-02 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法
TW107101990A TWI739988B (zh) 2017-02-02 2018-01-19 電子零件包裝體、及電子零件之收納方法
US15/885,129 US10319658B2 (en) 2017-02-02 2018-01-31 Electronic component package and method of housing an electronic component
CN201810100702.5A CN108382727B (zh) 2017-02-02 2018-02-01 电子部件包装体和电子部件的收纳方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017017947A JP6937981B2 (ja) 2017-02-02 2017-02-02 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法

Publications (2)

Publication Number Publication Date
JP2018125467A JP2018125467A (ja) 2018-08-09
JP6937981B2 true JP6937981B2 (ja) 2021-09-22

Family

ID=62980699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017017947A Active JP6937981B2 (ja) 2017-02-02 2017-02-02 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法

Country Status (4)

Country Link
US (1) US10319658B2 (ja)
JP (1) JP6937981B2 (ja)
CN (1) CN108382727B (ja)
TW (1) TWI739988B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7231340B2 (ja) * 2018-06-05 2023-03-01 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7182926B2 (ja) 2018-07-17 2022-12-05 太陽誘電株式会社 積層セラミック電子部品
KR102550163B1 (ko) * 2018-08-14 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP7269723B2 (ja) * 2018-12-14 2023-05-09 太陽誘電株式会社 積層セラミック電子部品及び回路基板
KR102185052B1 (ko) * 2019-01-22 2020-12-01 삼성전기주식회사 커패시터 부품 및 그 제조방법
KR20190116181A (ko) * 2019-09-20 2019-10-14 삼성전기주식회사 적층형 전자 부품
JP2022073573A (ja) * 2020-11-02 2022-05-17 株式会社村田製作所 積層セラミックコンデンサ包装体

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59141215A (ja) * 1983-02-01 1984-08-13 松下電器産業株式会社 積層セラミックコンデンサの製造方法
JPH02191169A (ja) * 1988-12-30 1990-07-27 Taiyo Yuden Co Ltd 電子部品テープ状包装体とその製造方法
JP4003686B2 (ja) * 2003-04-10 2007-11-07 株式会社村田製作所 圧電型電気音響変換器
CN100505122C (zh) * 2004-12-29 2009-06-24 同方股份有限公司 一种用于中高压多层片式结构的陶瓷电容器
KR100674842B1 (ko) * 2005-03-07 2007-01-26 삼성전기주식회사 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
JP4844487B2 (ja) * 2006-08-09 2011-12-28 株式会社村田製作所 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法
JP5388676B2 (ja) * 2008-12-24 2014-01-15 イビデン株式会社 電子部品内蔵配線板
KR20110122008A (ko) * 2010-05-03 2011-11-09 삼성전기주식회사 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법
JP5423586B2 (ja) * 2010-06-01 2014-02-19 株式会社村田製作所 セラミック電子部品
JP5782374B2 (ja) * 2011-12-27 2015-09-24 日本特殊陶業株式会社 積層電子部品およびその製造方法
KR101474065B1 (ko) * 2012-09-27 2014-12-17 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR20140085097A (ko) * 2012-12-27 2014-07-07 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2014146690A (ja) * 2013-01-29 2014-08-14 Murata Mfg Co Ltd セラミック電子部品及びテーピング電子部品連
US9240285B2 (en) * 2013-04-29 2016-01-19 Avx Corporation Multi-notched anode for electrolytic capacitor
KR101444616B1 (ko) * 2013-08-14 2014-09-26 삼성전기주식회사 적층 세라믹 커패시터, 그 제조 방법 및 적층 세라믹 커패시터용 압착 플레이트
US9583277B2 (en) * 2013-09-30 2017-02-28 The Paper Battery Company, Inc. Ultra-capacitor structures and electronic systems with ultra-capacitor structures
JP2015026837A (ja) * 2013-10-30 2015-02-05 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2015153764A (ja) * 2014-02-10 2015-08-24 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサ連及び積層セラミックコンデンサの実装構造体
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
KR20160016392A (ko) * 2014-08-05 2016-02-15 삼성전기주식회사 적층 세라믹 커패시터
JP2016040816A (ja) * 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
CN107210131B (zh) * 2015-01-29 2018-09-25 京瓷株式会社 电容器以及模块
US10068710B2 (en) * 2015-07-17 2018-09-04 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing same

Also Published As

Publication number Publication date
TWI739988B (zh) 2021-09-21
US20180218958A1 (en) 2018-08-02
CN108382727A (zh) 2018-08-10
US10319658B2 (en) 2019-06-11
JP2018125467A (ja) 2018-08-09
CN108382727B (zh) 2022-04-29
TW201830435A (zh) 2018-08-16

Similar Documents

Publication Publication Date Title
JP6937981B2 (ja) 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法
US11335507B2 (en) Multi-layer ceramic capacitor and method of producing the same
JP7028416B2 (ja) 積層セラミック電子部品
CN115512970A (zh) 陶瓷电子器件
JP2018098346A (ja) 積層セラミックコンデンサ及びその製造方法
JP6487364B2 (ja) 積層セラミック電子部品の製造方法
TW201837935A (zh) 積層陶瓷電容器
JP7338961B2 (ja) セラミック電子部品およびその製造方法
KR102571464B1 (ko) 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법
JP2023105085A (ja) 積層セラミック電子部品
JP6596547B2 (ja) 積層セラミックコンデンサ
JP7356207B2 (ja) 積層セラミック電子部品、積層セラミック電子部品実装基板及び積層セラミック電子部品包装体
JP6975200B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP7307827B2 (ja) 積層セラミック電子部品
JP7171796B2 (ja) 積層セラミックコンデンサ
JP7238086B2 (ja) 積層セラミックコンデンサ
WO2024038727A1 (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法
US20240194403A1 (en) Multilayer electronic component
KR20240087582A (ko) 세라믹 전자 부품, 포장체, 회로 기판, 및 세라믹 전자 부품의 제조 방법
KR20210089860A (ko) 적층 세라믹 전자부품 및 이의 제조 방법
JP2021093553A (ja) セラミック電子部品
JP2023148401A (ja) セラミック電子部品およびその製造方法
JP2023132184A (ja) セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210608

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210608

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210615

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210721

R150 Certificate of patent or registration of utility model

Ref document number: 6937981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150