JP7171796B2 - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- JP7171796B2 JP7171796B2 JP2021037154A JP2021037154A JP7171796B2 JP 7171796 B2 JP7171796 B2 JP 7171796B2 JP 2021037154 A JP2021037154 A JP 2021037154A JP 2021037154 A JP2021037154 A JP 2021037154A JP 7171796 B2 JP7171796 B2 JP 7171796B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- laminated
- multilayer ceramic
- portions
- axis direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
従って、積層セラミックコンデンサでは、サイドマージン部を後付けする構成においても、素体と外部電極との接続強度を向上させることができる技術が求められる。
上記素体は、第1方向に積層された複数のセラミック層と、上記複数のセラミック層の間に交互に配置された第1及び第2内部電極と、上記第1方向に直交する第2方向を向き、上記第1内部電極が引き出された端面と、上記端面と上記第2内部電極との間に配置されたエンドマージン部と、上記第1及び第2方向に直交する第3方向を向き、上記第1及び第2内部電極が露出する側面とを有する積層部と、上記積層部の上記側面を覆うサイドマージン部と、を有する。
上記外部電極は、上記エンドマージン部に配置され、上記端面から上記側面と上記サイドマージン部との間に進入する進入部を有し、上記素体を上記端面側から覆う。
これにより、積層セラミックコンデンサにおいて、外部電極と素体との接続強度を向上させつつ、耐湿不良を抑制することが可能となる。従って、積層セラミックコンデンサの信頼性が向上する。
これにより、素体と外部電極との接続強度がより向上する。
これにより、素体と外部電極との接続強度がより向上する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
図1~3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のP-P'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のQ-Q'線に沿った断面図である。
素体11は、典型的には、Y軸方向を向いた2つの側面と、Z軸方向を向いた2つの主面と、を有する。素体11の各面を接続する稜部は面取りされている。なお、素体11の形状はこのような形状に限定されない。例えば、素体11の各面は曲面であってもよく、素体11は全体として丸みを帯びた形状であってもよい。
第1及び第2外部電極14,15は、素体11のX軸方向両端面を覆い、X軸方向両端面に接続する4つの面に延出している。これにより、第1及び第2外部電極14,15のいずれにおいても、X-Z平面に平行な断面及びX-Y軸に平行な断面の形状がU字状となっている。
積層部16は、X-Y平面に沿って延びる平板状の複数のセラミック層がZ軸方向に積層された構成を有する。
サイドマージン部17は、図2に示すように、積層部16のY軸方向を向いた両側面S1,S2に形成されている。
エンドマージン部20,21は、容量形成部18のX軸方向両側に設けられている。つまりエンドマージン部20は容量形成部18と第1外部電極14との間に配置され、エンドマージン部21は容量形成部18と第2外部電極15との間に配置されている。
サイドマージン部17及びカバー部19は、主に、容量形成部18及びエンドマージン部20,21を保護するとともに、容量形成部18及びエンドマージン部20,21の周囲の絶縁性を保護する機能を有する。
同様に、進入部15aの寸法D2が大きいほど、進入部15aが形成される積層部16とサイドマージン部17との間の隙間E2に侵入した空気中の水分を介して、進入部15a(外部電極15)が第1内部電極12と導通しやすくなる。
つまり、積層セラミックコンデンサ10に耐湿不良が発生しやすくなる。
これにより、積層セラミックコンデンサ10において、外部電極14,15と素体11との接続強度を向上させつつ、耐湿不良を抑制することが可能となる。よって、積層セラミックコンデンサ10の信頼性がより向上する。
具体的には、進入部14a,15aの寸法D1,D2がそれぞれ異なる数百個のサンプルを、温度45℃、湿度95%、10Vの定格電圧を印加した状態で保持する吸湿性試験を行った。そして、吸湿性試験後の各サンプルについて電気抵抗値を測定し、電気抵抗値が10MΩ未満のサンプルを耐湿不良が発生しているサンプルと判断した。
図7は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図8~16は積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図7に沿って、図8~16を適宜参照しながら説明する。
ステップS01では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部19を形成するための第3セラミックシート103と、を準備する。セラミックシート101,102,103は、絶縁性セラミックスを主成分とし、未焼成の誘電体グリーンシートとして構成される。セラミックシート101,102,103は、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
ステップS02では、ステップS01で準備したセラミックシート101,102,103を積層することにより積層シート104を作製する。
また、積層シート104では、交互に積層された第1及び第2セラミックシート101,102のZ軸方向上下面にカバー部19に対応する第3セラミックシート103が積層される。なお、図9に示す例では、第3セラミックシート103がそれぞれ3枚ずつ積層されているが、第3セラミックシート103の枚数は適宜変更可能である。
ステップS03では、ステップS02で得られた積層シート104を回転刃や押し切り刃などによって切断することにより未焼成の積層チップ116を作製する。
ステップS04では、積層チップ116の側面S1,S2に未焼成のサイドマージン部117を設けることにより、未焼成の素体111を作製する。
特に、ステップS04では、ステップS03における積層チップ116の切断面であるY軸方向を向いた両側面S1,S2にサイドマージン部117が設けられる。このため、ステップS04では、予め保持部材Cから積層チップ116を剥がし、積層チップ116の向きを90度回転させておくことが好ましい。
サイドマージンシート117sは、例えばロールコーターやドクターブレードが用いられることによりシート状に成形される。
これにより、弾性体400からサイドマージンシート117sにせん断力が加わり、側面S2とY軸方向に対向するサイドマージンシート117sが切り離される。そして、このサイドマージンシート117sが側面S2に貼り付く。
これにより、積層チップ116の両側面S1,S2に、サイドマージン部117が形成された未焼成の素体111が得られる。
本実施形態では、隙間E1の寸法D5はエンドマージン部120の寸法D7の30%以下であり、隙間E2の寸法D6はエンドマージン部121の寸法D8の30%以下であることが好ましい。
具体的には、積層チップ116がサイドマージンシート117sを打ち抜く際の押圧力や押圧速度、あるいは、弾性体400の弾性率や、サイドマージンシート117sの物性等を調整することで、隙間E1,E2を形成可能である。
ステップS05では、ステップS04で得られた未焼成の素体111を焼成することにより、図1~3に示す積層セラミックコンデンサ10の素体11を作製する。
つまり、ステップS05により第1及び第2内部電極112,113が第1及び第2内部電極12,13になり、積層チップ116が積層部16になる。また、サイドマージン部117がサイドマージン部17になり、エンドマージン部120,121がエンドマージン部20,21になる。
具体的には、例えば、積層チップ116のセラミックスの組成と、サイドマージン部117のセラミックスの組成を異なるものとすることにより、焼成時において、積層チップ116とサイドマージン部117の収縮挙動に差を生じさせる。これにより、焼成後の素体11において、側面S1,S2とサイドマージン部17との間に隙間E1,E2を形成することが可能である。
ステップS06では、ステップS05で得られた素体11に第1及び第2外部電極14,15を形成することにより、図1~3に示す積層セラミックコンデンサ10を作製する。
ステップS06では、未焼成の電極材料は、隙間E1,E2の全部に充填されてもよく一部に充填されてもよい。しかし、外部電極14,15と素体11との接続強度を向上させる観点から、未焼成の電極材料は隙間E1,E2の全部に充填されていることが好ましい。
積層セラミックコンデンサ10の製造方法は、上述の製造方法に限定されず、製造工程の変更や追加等が適宜行われてもよい。
例えば、予め切断されているサイドマージンシート117sを積層チップ116の両側面S1,S2に貼り付けることによって、サイドマージン部117を形成してもよい。
これにより、図18に示すように、接着部材Gが配置されていないサイドマージン部117のX軸方向両端部と側面S1,S2との間に隙間が生じ、側面S1,S2とサイドマージン部117との間に隙間E1,E2が形成される。
この場合、セラミックスからなるペースト材に積層チップ116の両側面S1,S2を浸漬させて、引き上げるディップ法によって、積層チップ116の両側面S1,S2にサイドマージン部117を形成してもよい。
これにより、サイドマージン部117のX軸方向中央部が凸部500aから押圧力を受けることによってサイドマージン部117のX軸方向両端部が押し上げられ、図20に示すように、サイドマージン部117と側面S1,S2との間に隙間E1,E2が形成される。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、種々変更を加え得ることは勿論である。
図21,22に示すように、進入部14a,15aが各側面S1,S2において複数配置されていることにより、素体11と外部電極14,15との接続強度がより向上する。
図23に示すように、進入部14a,15aがZ軸方向の全幅に亘って設けられていていることにより、素体11と外部電極14,15との接続強度がより向上する。
11…素体
12…第1内部電極
13…第2内部電極
14…第1外部電極
14a,15a…進入部
15…第2外部電極
16…積層部
17…サイドマージン部
18…容量形成部
19…カバー部
20,21…エンドマージン部
111…未焼成の素体
116…未焼成の積層チップ
E1,E2…隙間
Claims (4)
- 第1方向に積層された複数のセラミック層と、前記複数のセラミック層の間に交互に配置された第1及び第2内部電極と、前記第1方向に直交する第2方向を向き、前記第1内部電極が引き出された端面と、前記端面と前記第2内部電極との間に配置されたエンドマージン部と、前記第1及び第2方向に直交する第3方向を向き、前記第1及び第2内部電極が露出する側面とを有する積層部と、前記積層部の前記側面を覆い、絶縁性セラミックスを主成分とし、前記複数のセラミック層と組成が異なるサイドマージン部と、を有する素体と、
前記エンドマージン部に配置され、前記端面から前記側面と前記サイドマージン部との間に進入し、前記第1及び第2内部電極とそれぞれ接続する第1及び第2進入部を有し、前記素体を前記端面側から覆う外部電極と、
を具備する積層セラミックコンデンサ。 - 請求項1に記載の積層セラミックコンデンサであって、
前記第1及び第2進入部の前記第2方向の寸法は、前記エンドマージン部の前記第2方向の寸法の30%以下である
積層セラミックコンデンサ。 - 請求項1又は2に記載の積層セラミックコンデンサであって、
前記第1及び第2進入部は、前記サイドマージン部と前記側面との間において、前記エンドマージン部の前記第1方向の全幅に亘って設けられる
積層セラミックコンデンサ。 - 請求項1又は2に記載の積層セラミックコンデンサであって、
前記第1及び第2進入部は、前記サイドマージン部と前記側面との間において、前記第1方向に互いに離間して複数設けられる
積層セラミックコンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021037154A JP7171796B2 (ja) | 2021-03-09 | 2021-03-09 | 積層セラミックコンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021037154A JP7171796B2 (ja) | 2021-03-09 | 2021-03-09 | 積層セラミックコンデンサ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016209785A Division JP6851174B2 (ja) | 2016-10-26 | 2016-10-26 | 積層セラミックコンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021093552A JP2021093552A (ja) | 2021-06-17 |
JP7171796B2 true JP7171796B2 (ja) | 2022-11-15 |
Family
ID=76310795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021037154A Active JP7171796B2 (ja) | 2021-03-09 | 2021-03-09 | 積層セラミックコンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7171796B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000173857A (ja) | 1998-12-04 | 2000-06-23 | Hitachi Metals Ltd | 電子部品及びノイズフィルタならびに電子部品の端子電極構造 |
JP2009032833A (ja) | 2007-07-26 | 2009-02-12 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ |
JP2010021524A (ja) | 2008-06-11 | 2010-01-28 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
JP2012028593A (ja) | 2010-07-26 | 2012-02-09 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
JP2012227197A (ja) | 2011-04-15 | 2012-11-15 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
JP2014068000A (ja) | 2012-09-26 | 2014-04-17 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ及びその製造方法 |
JP2014096551A (ja) | 2012-11-07 | 2014-05-22 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07120600B2 (ja) * | 1989-10-06 | 1995-12-20 | 株式会社村田製作所 | 積層コンデンサの製造方法 |
-
2021
- 2021-03-09 JP JP2021037154A patent/JP7171796B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000173857A (ja) | 1998-12-04 | 2000-06-23 | Hitachi Metals Ltd | 電子部品及びノイズフィルタならびに電子部品の端子電極構造 |
JP2009032833A (ja) | 2007-07-26 | 2009-02-12 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ |
JP2010021524A (ja) | 2008-06-11 | 2010-01-28 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
JP2012028593A (ja) | 2010-07-26 | 2012-02-09 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
JP2012227197A (ja) | 2011-04-15 | 2012-11-15 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
JP2014068000A (ja) | 2012-09-26 | 2014-04-17 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ及びその製造方法 |
JP2014096551A (ja) | 2012-11-07 | 2014-05-22 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品 |
Also Published As
Publication number | Publication date |
---|---|
JP2021093552A (ja) | 2021-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7273093B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
US11335507B2 (en) | Multi-layer ceramic capacitor and method of producing the same | |
CN107958782B (zh) | 层叠陶瓷电容器及其制造方法 | |
JP7028416B2 (ja) | 積層セラミック電子部品 | |
US10269498B2 (en) | Multi-layer ceramic capacitor and method of producing the same | |
JP7167227B2 (ja) | 積層セラミックコンデンサ | |
JP2020102608A (ja) | キャパシタ部品 | |
CN107993843B (zh) | 层叠陶瓷电容器 | |
TWI722231B (zh) | 積層陶瓷電子構件 | |
JP7274282B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP7171796B2 (ja) | 積層セラミックコンデンサ | |
JP7162690B2 (ja) | 積層セラミックコンデンサ | |
JP2019161235A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
US11694845B2 (en) | Multi-layer ceramic electronic component and method of producing the same | |
JP2022104550A (ja) | 積層型キャパシタ及びその実装基板 | |
JP7307827B2 (ja) | 積層セラミック電子部品 | |
JP2021019186A (ja) | 積層セラミック電子部品及び積層セラミック電子部品の製造方法 | |
KR20240022687A (ko) | 적층형 커패시터 및 그 제조 방법 | |
CN112309719A (zh) | 层叠陶瓷电子部件和部件安装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220606 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220606 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220707 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20220715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7171796 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |