JP6851174B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP6851174B2
JP6851174B2 JP2016209785A JP2016209785A JP6851174B2 JP 6851174 B2 JP6851174 B2 JP 6851174B2 JP 2016209785 A JP2016209785 A JP 2016209785A JP 2016209785 A JP2016209785 A JP 2016209785A JP 6851174 B2 JP6851174 B2 JP 6851174B2
Authority
JP
Japan
Prior art keywords
ceramic capacitor
multilayer ceramic
laminated
margin portion
axis direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016209785A
Other languages
English (en)
Other versions
JP2018073909A (ja
Inventor
亮 大野
亮 大野
哲彦 福岡
哲彦 福岡
昌司 楠本
昌司 楠本
明彦 河野
明彦 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2016209785A priority Critical patent/JP6851174B2/ja
Priority to KR1020170134067A priority patent/KR102398178B1/ko
Priority to US15/787,211 priority patent/US10460876B2/en
Priority to CN201711007819.0A priority patent/CN107993843B/zh
Publication of JP2018073909A publication Critical patent/JP2018073909A/ja
Application granted granted Critical
Publication of JP6851174B2 publication Critical patent/JP6851174B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Description

本発明は、サイドマージン部が後付けされる積層セラミックコンデンサに関する。
積層セラミックコンデンサには、外部電極と素体との接続強度を向上させる技術が求められる。このような技術により、外部電極が素体から剥離することが防止されるため、積層セラミックコンデンサの信頼性を向上させることができる。
例えば、特許文献1には、素体と外部電極との接続強度を向上させる技術が開示されている。この技術では、素体の外部電極が設けられる領域に、内部電極に接続されていないダミー電極を露出させる。この技術では、金属で形成されたダミー電極と外部電極とが良好に接続されるため、素体と外部電極との接続強度が向上する。
特開2013−084871号公報
電子機器に搭載される積層セラミックコンデンサには、電子機器の高性能化に伴って大容量化が求められる。積層セラミックコンデンサの大容量化のためには、内部電極の交差面積を拡大することが有効である。
近年では、内部電極の交差面積を拡大するために、内部電極を側面に露出させた積層チップに、内部電極の周囲の絶縁性を確保するためのサイドマージン部を後付けで形成する手法が提案されている。この手法であれば、サイドマージン部の厚みを薄くすることができるため、内部電極の交差面積を相対的に大きくとることができる。
ここで、積層チップの側面にサイドマージン部を後付けする手法において、特許文献1に記載のようなダミー電極を形成するためには、サイドマージン部にもダミー電極を形成する必要がある。しかしながら、サイドマージン部にダミー電極を形成するためには、高い技術力を要し、非常に困難である。
従って、積層セラミックコンデンサでは、サイドマージン部を後付けする構成においても、素体と外部電極との接続強度を向上させることができる技術が求められる。
以上のような事情に鑑み、本発明の目的は、外部電極と素体との接続強度が高い積層セラミックコンデンサを提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、素体と、外部電極と、を有する。
上記素体は、第1方向に積層された複数のセラミック層と、上記複数のセラミック層の間に交互に配置された第1及び第2内部電極と、上記第1方向に直交する第2方向を向き、上記第1内部電極が引き出された端面と、上記端面と上記第2内部電極との間に配置されたエンドマージン部と、上記第1及び第2方向に直交する第3方向を向き、上記第1及び第2内部電極が露出する側面とを有する積層部と、上記積層部の上記側面を覆うサイドマージン部と、を有する。
上記外部電極は、上記エンドマージン部に配置され、上記端面から上記側面と上記サイドマージン部との間に進入する進入部を有し、上記素体を上記端面側から覆う。
この構成では、外部電極が積層部の側面とサイドマージン部との間に進入する進入部を有する。これにより、外部電極が積層部の端面のみならず、エンドマージン部においても第1及び第2内部電極と接続される。つまり、この構成では、外部電極と第1及び第2内部電極とが接続する領域を広く確保することができる。これにより、外部電極の素体に対する高い接続強度が得られる。
上記進入部の上記第2方向の寸法は、上記エンドマージン部の上記第2方向の寸法の30%以下であってもよい。
これにより、積層セラミックコンデンサにおいて、外部電極と素体との接続強度を向上させつつ、耐湿不良を抑制することが可能となる。従って、積層セラミックコンデンサの信頼性が向上する。
上記進入部は、上記サイドマージン部と上記側面との間において、上記エンドマージン部の上記第1方向の全幅に亘って設けられてもよい。
これにより、素体と外部電極との接続強度がより向上する。
上記進入部は、上記サイドマージン部と上記側面との間において、上記第1方向に互いに離間して複数設けられてもよい。
これにより、素体と外部電極との接続強度がより向上する。
外部電極と素体との接続強度が高い積層セラミックコンデンサを提供することができる。
本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図1のP−P'線に沿った断面図である。 上記積層セラミックコンデンサの図1のQ−Q'線に沿った断面図である。 上記積層セラミックコンデンサの図1のR−R'線に沿った断面図である。 上記積層セラミックコンデンサの図4のU−U'線に沿った断面図である。 上記積層セラミックコンデンサの耐湿性を評価した結果をまとめたグラフである。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す分解斜視図である。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す模式図である。 上記積層セラミックコンデンサの製造過程を示す模式図である。 上記積層セラミックコンデンサの製造過程を示す模式図である。 上記積層セラミックコンデンサの製造過程を示す正面図である。 上記積層セラミックコンデンサの図15のV−V'線に沿った断面図である。 本発明の変形例に係る積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す平面図である。 本発明の他の実施形態に係る積層セラミックコンデンサの断面図である。 上記積層セラミックコンデンサの図21のW−W'線に沿った断面図である。 上記積層セラミックコンデンサの断面図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
[積層セラミックコンデンサ10の全体構成]
図1〜3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のP−P'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のQ−Q'線に沿った断面図である。
積層セラミックコンデンサ10は、素体11と、第1外部電極14と、第2外部電極15と、を具備する。
素体11は、典型的には、Y軸方向を向いた2つの側面と、Z軸方向を向いた2つの主面と、を有する。素体11の各面を接続する稜部は面取りされている。なお、素体11の形状はこのような形状に限定されない。例えば、素体11の各面は曲面であってもよく、素体11は全体として丸みを帯びた形状であってもよい。
第1及び第2外部電極14,15は、素体11のX軸方向両端面を覆い、X軸方向両端面に接続する4つの面に延出している。これにより、第1及び第2外部電極14,15のいずれにおいても、X−Z平面に平行な断面及びX−Y軸に平行な断面の形状がU字状となっている。
素体11は、積層部16と、サイドマージン部17と、を有する。
積層部16は、X−Y平面に沿って延びる平板状の複数のセラミック層がZ軸方向に積層された構成を有する。
積層部16は、容量形成部18と、カバー部19と、エンドマージン部20,21と、複数の第1内部電極12と、複数の第2内部電極13と、を有する。
サイドマージン部17は、図2に示すように、積層部16のY軸方向を向いた両側面S1,S2に形成されている。
容量形成部18は、素体11の中央部に設けられ、積層セラミックコンデンサ10における電荷を蓄える機能を果たす機能部として構成される。
エンドマージン部20,21は、容量形成部18のX軸方向両側に設けられている。つまりエンドマージン部20は容量形成部18と第1外部電極14との間に配置され、エンドマージン部21は容量形成部18と第2外部電極15との間に配置されている。
カバー部19は、X−Y平面に沿って延びる平板状であり、容量形成部18及びエンドマージン部20,21のZ軸方向を向いた両主面をそれぞれ覆っている。カバー部19には、第1及び第2内部電極12,13が設けられていない。
サイドマージン部17及びカバー部19は、主に、容量形成部18及びエンドマージン部20,21を保護するとともに、容量形成部18及びエンドマージン部20,21の周囲の絶縁性を保護する機能を有する。
第1及び第2内部電極12,13は、複数のセラミック層の間に、Z軸方向に沿って交互に配置されている。第1内部電極12は、容量形成部18及びエンドマージン部20に亘って配置され、第1外部電極14に接続されている。第2内部電極13は、容量形成部18及びエンドマージン部21に亘って配置され、第2外部電極15に接続されている。
従って、第1及び第2内部電極12,13は、容量形成部18において交差し、相互に対向している。また、第1内部電極12は、エンドマージン部21によって第2外部電極15から隔てられていることにより、第2外部電極15から絶縁されている。更に、第2内部電極13は、エンドマージン部20によって第1外部電極14から隔てられていることにより、第1外部電極14から絶縁されている。
第1及び第2内部電極12,13は、それぞれ導電性材料からなり、積層セラミックコンデンサ10の内部電極として機能する。当該導電性材料としては、例えばニッケル(Ni)、銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)、又はこれらの合金を含む金属材料を用いることができ、典型的にはニッケル(Ni)を主成分とする金属材料が採用される。
容量形成部18及びエンドマージン部20,21は、セラミックスによって形成されている。積層セラミックコンデンサ10では、第1内部電極12と第2内部電極13との間の各セラミック層の容量を大きくするため、セラミック層を構成する材料として高誘電率の材料が用いられる。容量形成部18及びエンドマージン部20,21を構成する材料としては、例えば、チタン酸バリウム(BaTiO)系材料の多結晶体、つまりバリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の多結晶体を用いることができる。
また、容量形成部18及びエンドマージン部20,21を構成する材料は、チタン酸バリウム(BaTiO)系以外にも、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系、ジルコン酸バリウム(BaZrO)系又は酸化チタン(TiO)系材料等の多結晶体であってもよい。
サイドマージン部17及びカバー部19も、セラミックスによって形成されている。サイドマージン部17及びカバー部19を形成するセラミックスは、容量形成部18の主相と同種の組成系を主相とする誘電体の多結晶体であることが好ましい。これにより、素体11における内部応力が抑制される。
本実施形態に係るサイドマージン部17、容量形成部18、カバー部19及びエンドマージン部20,21は、バリウム(Ba)及びチタン(Ti)以外に、例えば、マグネシウム(Mg)、マンガン(Mn)、アルミニウム(Al)、カルシウム(Ca)、バナジウム(V)、クロム(Cr)、ジルコニウム(Zr)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニオブ(Nb)、ケイ素(Si)、ホウ素(B)、イットリウム(Y)、ユーロピウム(Eu)、ガドリニウム(Gd)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、イッテルビウム(Yb)、リチウム(Li)、カリウム(K)又はナトリウム(Na)等の金属元素を一種又は複数種更に含有してもよい。
上記の構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
なお、積層セラミックコンデンサ10の構成は、特定の構成に限定されず、積層セラミックコンデンサ10に求められるサイズや性能に応じて、公知の構成を適宜採用可能である。例えば、容量形成部18における第1及び第2内部電極12,13の枚数は、図2,3に示す枚数に限定されず、適宜決定可能である。
図4は、積層セラミックコンデンサ10の図1のR−R'線に沿った断面図である。図5は、積層セラミックコンデンサ10の図4のU−U'線に沿った断面図であり、積層部16の側面S2を示す図である。なお、図5では、側面S2のみを示すが側面S1も同様の構成を有する。
第1及び第2外部電極14,15は、図3に示すように、素体11を積層部16の端面S3,S4側から覆っている。本実施形態に係る第1外部電極14は、図4に示すように、積層部16の側面S1,S2とサイドマージン部17との間に進入する進入部14aを有する。同様に、第2外部電極15は、積層部16の側面S1,S2とサイドマージン部17との間に進入する進入部15aを有する。
進入部14aは第1外部電極14と一体的に形成され、図5に示すように、端面S3からX軸方向に延びる。進入部14aは、エンドマージン部20のZ軸方向中央部に1つ設けられている。これにより、第1外部電極14は、端面S3のみならずエンドマージン部20においても第1内部電極12に接続されている。
進入部15aは第2外部電極15と一体的に形成され、図5に示すように、端面S4からX軸方向に延びる。進入部15aは、エンドマージン部21のZ軸方向中央部に1つ設けられている。これにより、第2外部電極15は、端面S4のみならずエンドマージン部21においても第2内部電極13に接続されている。
このように、積層セラミックコンデンサ10では、第1外部電極14が進入部14aを有し、第2外部電極15が進入部15aを有することにより、外部電極14,15と内部電極12,13とが接続する領域を広く確保することができる。なお、図5では、側面S2に隣接して配置されている進入部14a,15aを仮想線として破線で示す。
進入部14a,15aは、セラミックスよりも、金属材料で形成された内部電極12,13のほうが、より強固に接続可能である。このため、積層セラミックコンデンサ10では、外部電極14,15の素体11に対する高い接続強度が得られる。従って、積層セラミックコンデンサ10では、外部電極14,15が素体11から剥離することを防止することができるため、高い信頼性が得られる。
図5には、進入部14aの端面S3からの寸法D1と、進入部15aの端面S4からの寸法D2と、エンドマージン部20のX軸方向の寸法D3と、エンドマージン部21のX軸方向の寸法D4が示されている。
進入部14aの寸法D1は、エンドマージン部20の寸法D3よりも小さい。これにより、第1外部電極14が、第2内部電極13とショートすることを防止することができる。同様に、進入部15aの寸法D2は、エンドマージン部21の寸法D4よりも小さい。これにより、第2外部電極15が、第1内部電極12とショートすることを防止することができる。
進入部14a,15aの寸法D1,D2が大きいほど、外部電極14,15と素体11とが接続する領域を大きく確保することができる。より詳細に、進入部14a,15aの寸法D1,D2を大きくするにつれて、素体11と外部電極14,15との接続強度が向上する。このため、素体11と外部電極14,15の接続強度を向上させる観点から、進入部14a,15aの寸法D1,D2は、大きいことが好ましい。
この一方で、進入部14aの寸法D1が大きいほど、進入部14aが第2内部電極13に近接する。また、進入部15aの寸法D2が大きいほど、進入部15aが第1内部電極12に近接する。
このため、進入部14aの寸法D1が大きいほど、進入部14aが形成される積層部16とサイドマージン部17との間の隙間E1に侵入した空気中の水分を介して、進入部14a(外部電極14)が第2内部電極13と導通しやすくなる。
同様に、進入部15aの寸法D2が大きいほど、進入部15aが形成される積層部16とサイドマージン部17との間の隙間E2に侵入した空気中の水分を介して、進入部15a(外部電極15)が第1内部電極12と導通しやすくなる。
つまり、積層セラミックコンデンサ10に耐湿不良が発生しやすくなる。
従って、素体11では、進入部14aの寸法D1をエンドマージン部20の寸法D3の30%以下に留め、且つ、進入部15aの寸法D2をエンドマージン部21の寸法D4の30%以下に留めるのが好ましい。
これにより、積層セラミックコンデンサ10において、外部電極14,15と素体11との接続強度を向上させつつ、耐湿不良を抑制することが可能となる。よって、積層セラミックコンデンサ10の信頼性がより向上する。
図6は、積層セラミックコンデンサ10の耐湿性の評価結果をまとめたグラフである。積層セラミックコンデンサ10の耐湿性は、積層セラミックコンデンサ10の吸湿性を試験することにより評価した。
具体的には、進入部14a,15aの寸法D1,D2がそれぞれ異なる数百個のサンプルを、温度45℃、湿度95%、10Vの定格電圧を印加した状態で保持する吸湿性試験を行った。そして、吸湿性試験後の各サンプルについて電気抵抗値を測定し、電気抵抗値が10MΩ未満のサンプルを耐湿不良が発生しているサンプルと判断した。
ここで、図6に示す「進入部の寸法」とは、進入部14a,15aのうちY軸方向の寸法D1,D2が最も大きい進入部の寸法であり、「エンドマージン部の寸法」とは、この進入部が配置されているエンドマージン部20,21のY軸方向の寸法である。また、「耐湿不良率」とは、上記「エンドマージン部の寸法」に対する上記「進入部の寸法」の割合がそれぞれ異なる数百個のサンプルのうち耐湿不良が発生しているサンプルの割合である。
図6を参照すると、進入部14a,15aの寸法D1,D2がエンドマージン部20,21の寸法D3,D4より小さければ、耐湿不良率が10%以内に抑えられていることが確認できる。そして、進入部14a,15aの寸法D1,D2がエンドマージン部20,21の寸法D3,D4の30%以下であれば、耐湿不良をほぼ確実に抑制可能であることが本願発明者により実験的に確認されている。
[積層セラミックコンデンサ10の製造方法]
図7は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図8〜16は積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図7に沿って、図8〜16を適宜参照しながら説明する。
(ステップS01:セラミックシート準備工程)
ステップS01では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部19を形成するための第3セラミックシート103と、を準備する。セラミックシート101,102,103は、絶縁性セラミックスを主成分とし、未焼成の誘電体グリーンシートとして構成される。セラミックシート101,102,103は、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
図8は、セラミックシート101,102,103の平面図である。この段階では、セラミックシート101,102,103は各積層セラミックコンデンサ10ごとに切り分けられていない。図8には、各積層セラミックコンデンサ10ごとに切り分ける際の切断線Lx,Lyが示されている。切断線LxはX軸に平行であり、切断線LyはY軸に平行である。
図8に示すように、第1セラミックシート101には第1内部電極12に対応する未焼成の第1内部電極112が形成され、第2セラミックシート102には第2内部電極13に対応する未焼成の第2内部電極113が形成されている。なお、カバー部19に対応する第3セラミックシート103には内部電極が形成されていない。
第1及び第2内部電極112,113は、例えば、ニッケル(Ni)を含む導電性ペーストを用いて形成することができる。導電性ペーストによる第1及び第2内部電極112,113の形成には、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。
第1及び第2内部電極112,113は、切断線Lyによって仕切られたX軸方向に隣接する2つの領域にわたって配置され、Y軸方向に帯状に延びている。第1内部電極112と第2内部電極113とでは、切断線Lyによって仕切られた領域1列ずつX軸方向にずらされている。つまり、第1内部電極112の中央を通る切断線Lyが第2内部電極113の間の領域を通り、第2内部電極113の中央を通る切断線Lyが第1内部電極112の間の領域を通っている。
(ステップS02:積層工程)
ステップS02では、ステップS01で準備したセラミックシート101,102,103を積層することにより積層シート104を作製する。
図9は、ステップS02で得られる積層シート104の分解斜視図である。図9では、説明の便宜上、セラミックシート101,102,103を分解して示している。しかし、実際の積層シート104では、セラミックシート101,102,103が静水圧加圧や一軸加圧などにより圧着されて一体化される。これにより、高密度の積層シート104が得られる。
積層シート104では、容量形成部18に対応する第1セラミックシート101及び第2セラミックシート102がZ軸方向に交互に積層されている。
また、積層シート104では、交互に積層された第1及び第2セラミックシート101,102のZ軸方向上下面にカバー部19に対応する第3セラミックシート103が積層される。なお、図9に示す例では、第3セラミックシート103がそれぞれ3枚ずつ積層されているが、第3セラミックシート103の枚数は適宜変更可能である。
(ステップS03:切断工程)
ステップS03では、ステップS02で得られた積層シート104を回転刃や押し切り刃などによって切断することにより未焼成の積層チップ116を作製する。
図10は、ステップS03の後の積層シート104の平面図である。積層シート104は、保持部材Cに固定された状態で、切断線Lx,Lyに沿って切断される。これにより、積層シート104が個片化され、積層チップ116が得られる。このとき、保持部材Cは切断されておらず、各積層チップ116は保持部材Cによって接続されている。
図11は、ステップS03で得られる積層チップ116の斜視図である。積層チップ116には、未焼成の容量形成部118、カバー部119及びエンドマージン部120,121が形成されている。積層チップ116では、切断面であるY軸方向を向いた両側面S1,S2に未焼成の第1及び第2内部電極112,113が露出している。
(ステップS04:サイドマージン部形成工程)
ステップS04では、積層チップ116の側面S1,S2に未焼成のサイドマージン部117を設けることにより、未焼成の素体111を作製する。
ステップS04では、積層チップ116の両側面S1,S2にサイドマージン部117を設けるために、テープなどの保持部材の貼り替えなどにより積層チップ116の向きが適宜変更される。
特に、ステップS04では、ステップS03における積層チップ116の切断面であるY軸方向を向いた両側面S1,S2にサイドマージン部117が設けられる。このため、ステップS04では、予め保持部材Cから積層チップ116を剥がし、積層チップ116の向きを90度回転させておくことが好ましい。
図12〜図14は、ステップS04のプロセスを示す模式図であり、積層チップ116にサイドマージンシート117sが打ち抜かれる様子を示す図である。以下、ステップS04のプロセスについて順を追って説明する。
先ず、サイドマージン部117を形成するためのサイドマージンシート117sが準備される。サイドマージンシート117sは、ステップS01で準備されるセラミックシート101,102,103と同様に、絶縁性セラミックスを主成分とし、未焼成の誘電体グリーンシートとして構成される。
サイドマージンシート117sは、例えばロールコーターやドクターブレードが用いられることによりシート状に成形される。
次いで、図12に示すように、平板状の弾性体400の上にサイドマージンシート117sが配置される。そして、積層チップ116の側面S2とサイドマージンシート117sがY軸方向に対向するように、積層チップ116が配置される。ステップS04では、積層チップ116の向きがテープ等の保持部材の貼り替え工程によって適宜変更されることにより、図12に示すように、積層チップ116の側面S1がテープTに保持されている。
続いて、積層チップ116をサイドマージンシート117sに向かってY軸方向に移動させることにより、積層チップ116の側面S2をサイドマージンシート117sに押し付ける。
この際、図13に示すように、積層チップ116がサイドマージンシート117sと共に弾性体400に食い込む。これに伴い、積層チップ116から弾性体400に加わるY軸方向の押圧力によって、弾性体400がY軸方向に隆起してサイドマージンシート117sを押し上げる。
これにより、弾性体400からサイドマージンシート117sにせん断力が加わり、側面S2とY軸方向に対向するサイドマージンシート117sが切り離される。そして、このサイドマージンシート117sが側面S2に貼り付く。
次いで、積層チップ116が弾性体400と離間するように積層チップ116をY軸方向に移動させると、図14に示すように、側面S2に貼り付いたサイドマージンシート117sのみが弾性体400と離間する。これにより、積層チップ116の側面S2にサイドマージン部117が形成される。
続いて、テープTに保持されている積層チップ116を別のテープに保持させることにより、積層チップ116の側面S1を露出させ、側面S1とサイドマージンシート117sとをY軸方向に対向させる。そして、側面S2にサイドマージン部117を形成する上記工程と同様の工程を経て、側面S1にもサイドマージン部117を形成する。
これにより、積層チップ116の両側面S1,S2に、サイドマージン部117が形成された未焼成の素体111が得られる。
ステップS04では、積層チップ116の側面S1,S2にサイドマージン部117が形成されるのに伴い、側面S1,S2とサイドマージン部117との間に、上述の進入部14a,15aに対応する隙間E1,E2が形成される。
図15,16は、ステップS04によって得られる未焼成の素体111を示す図である。図15は未焼成の素体111の正面図である。図16は未焼成の素体111の図15のV−V'線に沿った断面図であり、積層チップ116の側面S2を示す図である。なお、図16では、側面S2のみを示すが、側面S1も同様の構成を有する。
進入部14aに対応する隙間E1は、図16に示すように、端面S3からX軸方向の延び、エンドマージン部120のZ軸方向中央部に1つ設けられている。同様に、進入部15aに対応する隙間E2は、端面S4からX軸方向に延び、エンドマージン部121のZ軸方向中央部に1つ設けられている。
図16には、隙間E1の端面S3からの寸法D5と、隙間E2の端面S4からの寸法D6と、エンドマージン部120のX軸方向の寸法D7と、エンドマージン部121のX軸方向の寸法D8が示されている。なお、図17では、側面S2に隣接して配置されている隙間E1,E2を仮想線として破線で示す。
隙間E1の寸法D5はエンドマージン部120の寸法D7よりも小さい。同様に、隙間E2の寸法D6はエンドマージン部121の寸法D8よりも小さい。
本実施形態では、隙間E1の寸法D5はエンドマージン部120の寸法D7の30%以下であり、隙間E2の寸法D6はエンドマージン部121の寸法D8の30%以下であることが好ましい。
隙間E1,E2の数、形状及び配置は、特に限定されず、後述のステップS06において、隙間E1,E2に電極材料が充填されることにより形成される進入部14a,15aの構成に応じて適宜決定可能である。
また、ステップS04では、隙間E1,E2は、例えば、積層チップ116の側面S1,S2がサイドマージンシート117sを打ち抜く際の打ち抜き条件を調整することで形成される。
具体的には、積層チップ116がサイドマージンシート117sを打ち抜く際の押圧力や押圧速度、あるいは、弾性体400の弾性率や、サイドマージンシート117sの物性等を調整することで、隙間E1,E2を形成可能である。
(ステップS05:焼成工程)
ステップS05では、ステップS04で得られた未焼成の素体111を焼成することにより、図1〜3に示す積層セラミックコンデンサ10の素体11を作製する。
つまり、ステップS05により第1及び第2内部電極112,113が第1及び第2内部電極12,13になり、積層チップ116が積層部16になる。また、サイドマージン部117がサイドマージン部17になり、エンドマージン部120,121がエンドマージン部20,21になる。
ステップS05における素体111の焼成温度は、積層チップ116及びサイドマージン部117の焼結温度に基づいて決定することができる。例えば、セラミックスとしてチタン酸バリウム(BaTiO)系材料を用いる場合には、素体111の焼成温度は1000〜1300℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
本実施形態では、未焼成の素体111を焼成する際の焼成条件を調整することによっても、側面S1,S2とサイドマージン部17との間に隙間E1,E2を形成することが可能である。
具体的には、例えば、積層チップ116のセラミックスの組成と、サイドマージン部117のセラミックスの組成を異なるものとすることにより、焼成時において、積層チップ116とサイドマージン部117の収縮挙動に差を生じさせる。これにより、焼成後の素体11において、側面S1,S2とサイドマージン部17との間に隙間E1,E2を形成することが可能である。
なお、素体111を焼成する際の焼成条件を調整することによって、側面S1,S2とサイドマージン部17との間に隙間E1,E2を形成する場合は、上記のステップS04において隙間E1,2を形成しなくてもよい。
(ステップS06:外部電極形成工程)
ステップS06では、ステップS05で得られた素体11に第1及び第2外部電極14,15を形成することにより、図1〜3に示す積層セラミックコンデンサ10を作製する。
ステップS06では、まず、素体11の一方のX軸方向端面を覆うように未焼成の電極材料を塗布し、素体11の他方のX軸方向端面を覆うように未焼成の電極材料を塗布する。これにより、隙間E1,E2に未焼成の電極材料が充填される。
ステップS06では、未焼成の電極材料は、隙間E1,E2の全部に充填されてもよく一部に充填されてもよい。しかし、外部電極14,15と素体11との接続強度を向上させる観点から、未焼成の電極材料は隙間E1,E2の全部に充填されていることが好ましい。
未焼成の電極材料の塗布方法は、未焼成の電極材料を隙間E1,E2内に充填可能な方法であればよく、特定の方法に限定されない。未焼成の電極材料の塗布方法としては、例えば、ディップ法が挙げられる。
次に、素体11に塗布された未焼成の電極材料に、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付け処理を行って、素体11に下地膜を形成する。そして、素体11に焼き付けられた下地膜の上に、中間膜及び表面膜を電解メッキなどのメッキ処理で形成することで、進入部14a,15aを有する外部電極14,15が完成する。
なお、上記のステップS06における処理の一部を、ステップS05の前に行ってもよい。例えば、ステップS05の前に未焼成の素体111のX軸方向両端面に未焼成の電極材料を塗布し、ステップS05において、未焼成の素体111を焼結させると同時に、未焼成の電極材料を焼き付けて第1及び第2外部電極14,15の下地膜を形成してもよい。
(変形例)
積層セラミックコンデンサ10の製造方法は、上述の製造方法に限定されず、製造工程の変更や追加等が適宜行われてもよい。
積層チップ116の両側面S1,S2にサイドマージン部117を形成する方法は、上記のサイドマージンシート117sを打ち抜く方法に限定されるものではない。
例えば、予め切断されているサイドマージンシート117sを積層チップ116の両側面S1,S2に貼り付けることによって、サイドマージン部117を形成してもよい。
積層チップ116の側面S1,S2の予め切断されたサイドマージン部117を貼り付けることでサイドマージン部117を形成する場合は、例えば、以下の方法により隙間E1,E2を形成可能である。図17,18は、本発明の変形例に係る積層セラミックコンデンサ10の製造過程を示す平面図である。
先ず、図17に示すように、予め切断されているサイドマージンシート117sのX軸方向中央部に接着剤等の接着部材Gを塗布する。次いで、このサイドマージンシート117sを、接着部材Gが側面S1,S2のX軸方向中央部に配置されるように、側面S1,S2に貼り付ける。
これにより、図18に示すように、接着部材Gが配置されていないサイドマージン部117のX軸方向両端部と側面S1,S2との間に隙間が生じ、側面S1,S2とサイドマージン部117との間に隙間E1,E2が形成される。
上述の方法では、隙間E1,E2は、側面S1,S2にサイドマージン部117が形成されることに伴い形成されるが、これに限られない。例えば、隙間E1,E2は、素体111を得た後で、側面S1,S2からサイドマージン部117を事後的に剥離させることによっても形成可能である。
この場合、セラミックスからなるペースト材に積層チップ116の両側面S1,S2を浸漬させて、引き上げるディップ法によって、積層チップ116の両側面S1,S2にサイドマージン部117を形成してもよい。
側面S1,S2からサイドマージン部117を事後的に剥離させることにより隙間E1,E2を形成するには、例えば、以下の方法により実現可能である。図19,20は、本発明の変形例に係る積層セラミックコンデンサ10の他の製造過程を示す平面図である。
即ち、図19に示すように、押圧部材500を用いて素体111のサイドマージン部117のX軸方向中央部を押し付ける。ここで、サイドマージン部117を押圧する凸部500aのX軸方向の寸法は、サイドマージン部117のX軸方向の寸法よりも小さい。
これにより、サイドマージン部117のX軸方向中央部が凸部500aから押圧力を受けることによってサイドマージン部117のX軸方向両端部が押し上げられ、図20に示すように、サイドマージン部117と側面S1,S2との間に隙間E1,E2が形成される。
[その他の実施形態]
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、種々変更を加え得ることは勿論である。
例えば、積層部16の各側面S1,S2に配置される進入部14a,15aは、上記実施形態のように単数でなく、複数であってもよい。図21,22は、各側面S1,S2に複数の進入部14a,15aを有する積層セラミックコンデンサ10の断面図である。図22は、図21のW−W'線に沿った断面図である。図21,22に示す構成では、進入部14a,15aが各側面S1,S2に3つずつZ軸方向に互いに離間して配置されている。
図21,22に示すように、進入部14a,15aが各側面S1,S2において複数配置されていることにより、素体11と外部電極14,15との接続強度がより向上する。
なお、勿論、各側面S1,S2における進入部14a,15aの数は、3つでなくてもよく、2つであっても、4つ以上であってもよい。また、図21,22では、説明の便宜上、進入部14a,15aの寸法D1,D2を等しく示しているが、進入部14a,15aごとに寸法D1,D2が異なっていてもよい。さらに、各側面S1,S2における進入部14a,15aの位置は任意に変更可能である。
また、進入部14a,15aは、上記実施形態のようにZ軸方向において部分的に設けられている構成に限定されず、Z軸方向の全幅に亘って設けられていてもよい。図23は、Z軸方向の全幅に亘って設けられた進入部14a,15aを有する積層セラミックコンデンサ10の断面図である。
図23に示すように、進入部14a,15aがZ軸方向の全幅に亘って設けられていていることにより、素体11と外部電極14,15との接続強度がより向上する。
さらに、進入部14a,15aは、積層部16の両側面S1,S2のどちらか一方のみに配置されていてもよい。また、進入部14a,15aは、どちらか一方のみであってもよい。さらに、各側面S1,S2に配置される進入部14a,15aの数や配置は相互に異なっていてもよい。加えて、各進入部14a,15aの形状は相互に異なっていてもよい。
10…積層セラミックコンデンサ
11…素体
12…第1内部電極
13…第2内部電極
14…第1外部電極
14a,15a…進入部
15…第2外部電極
16…積層部
17…サイドマージン部
18…容量形成部
19…カバー部
20,21…エンドマージン部
111…未焼成の素体
116…未焼成の積層チップ
E1,E2…隙間

Claims (4)

  1. 第1方向に積層された複数のセラミック層と、前記複数のセラミック層の間に交互に配置された第1及び第2内部電極と、前記第1方向に直交する第2方向を向き、前記第1内部電極が引き出された端面と、前記端面と前記第2内部電極との間に配置されたエンドマージン部と、前記第1及び第2方向に直交する第3方向を向き、前記第1及び第2内部電極が露出する側面とを有する積層部と、前記積層部の前記側面を覆い、絶縁性セラミックスを主成分とするサイドマージン部と、を有する素体と、
    前記エンドマージン部に配置され、前記端面から前記側面の前記複数のセラミック層の少なくとも1つを含む領域と前記サイドマージン部との間に進入し、前記側面において前記第1内部電極間を接続する進入部を有し、前記素体を前記端面側から覆う外部電極と、
    を具備する積層セラミックコンデンサ。
  2. 請求項1に記載の積層セラミックコンデンサであって、
    前記進入部の前記第2方向の寸法は、前記エンドマージン部の前記第2方向の寸法の30%以下である
    積層セラミックコンデンサ。
  3. 請求項1又は2に記載の積層セラミックコンデンサであって、
    前記進入部は、前記サイドマージン部と前記側面との間において、前記エンドマージン部の前記第1方向の全幅に亘って設けられる
    積層セラミックコンデンサ。
  4. 請求項1又は2に記載の積層セラミックコンデンサであって、
    前記進入部は、前記サイドマージン部と前記側面との間において、前記第1方向に互いに離間して複数設けられる
    積層セラミックコンデンサ。
JP2016209785A 2016-10-26 2016-10-26 積層セラミックコンデンサ Active JP6851174B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016209785A JP6851174B2 (ja) 2016-10-26 2016-10-26 積層セラミックコンデンサ
KR1020170134067A KR102398178B1 (ko) 2016-10-26 2017-10-16 적층 세라믹 콘덴서
US15/787,211 US10460876B2 (en) 2016-10-26 2017-10-18 Multi-layer ceramic capacitor
CN201711007819.0A CN107993843B (zh) 2016-10-26 2017-10-25 层叠陶瓷电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016209785A JP6851174B2 (ja) 2016-10-26 2016-10-26 積層セラミックコンデンサ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021037154A Division JP7171796B2 (ja) 2021-03-09 2021-03-09 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2018073909A JP2018073909A (ja) 2018-05-10
JP6851174B2 true JP6851174B2 (ja) 2021-03-31

Family

ID=61971592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016209785A Active JP6851174B2 (ja) 2016-10-26 2016-10-26 積層セラミックコンデンサ

Country Status (4)

Country Link
US (1) US10460876B2 (ja)
JP (1) JP6851174B2 (ja)
KR (1) KR102398178B1 (ja)
CN (1) CN107993843B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102543977B1 (ko) * 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2020184593A (ja) * 2019-05-09 2020-11-12 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7432335B2 (ja) 2019-10-09 2024-02-16 太陽誘電株式会社 積層セラミック電子部品の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120600B2 (ja) * 1989-10-06 1995-12-20 株式会社村田製作所 積層コンデンサの製造方法
JP2000173857A (ja) * 1998-12-04 2000-06-23 Hitachi Metals Ltd 電子部品及びノイズフィルタならびに電子部品の端子電極構造
JP2005235976A (ja) * 2004-02-19 2005-09-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサおよびその製造方法
GB2413616B (en) * 2004-04-26 2007-02-14 Evolve Paintball Ltd Pneumatic spool valve
KR100975757B1 (ko) * 2006-03-15 2010-08-12 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 그 제조방법
JP2010021524A (ja) * 2008-06-11 2010-01-28 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP4835686B2 (ja) * 2008-12-22 2011-12-14 Tdk株式会社 積層コンデンサ
JP5228890B2 (ja) * 2008-12-24 2013-07-03 株式会社村田製作所 電子部品およびその製造方法
JP2011151224A (ja) * 2010-01-22 2011-08-04 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP5605053B2 (ja) * 2010-07-26 2014-10-15 株式会社村田製作所 積層セラミック電子部品の製造方法
JP5751080B2 (ja) * 2010-09-28 2015-07-22 株式会社村田製作所 積層セラミック電子部品
JP5852321B2 (ja) * 2011-04-15 2016-02-03 太陽誘電株式会社 積層セラミックコンデンサ
KR101525645B1 (ko) * 2011-09-02 2015-06-03 삼성전기주식회사 적층 세라믹 커패시터
KR20130039400A (ko) 2011-10-12 2013-04-22 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
KR102004761B1 (ko) * 2012-09-26 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101412900B1 (ko) * 2012-11-06 2014-06-26 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101412950B1 (ko) * 2012-11-07 2014-06-26 삼성전기주식회사 적층 세라믹 커패시터
KR101452058B1 (ko) * 2012-12-06 2014-10-22 삼성전기주식회사 적층 세라믹 전자부품
KR101525662B1 (ko) * 2013-04-26 2015-06-03 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
KR20140038872A (ko) * 2013-07-17 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101514558B1 (ko) * 2013-10-28 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
JP6160572B2 (ja) * 2014-07-24 2017-07-12 株式会社村田製作所 コンデンサ素子およびその製造方法
KR102236098B1 (ko) * 2015-02-16 2021-04-05 삼성전기주식회사 적층 세라믹 전자 부품
KR101854519B1 (ko) * 2015-05-29 2018-05-03 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
JP6672786B2 (ja) * 2015-12-25 2020-03-25 株式会社村田製作所 積層セラミック電子部品
JP6487364B2 (ja) * 2016-03-30 2019-03-20 太陽誘電株式会社 積層セラミック電子部品の製造方法
US10734159B2 (en) * 2016-12-22 2020-08-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor

Also Published As

Publication number Publication date
JP2018073909A (ja) 2018-05-10
CN107993843A (zh) 2018-05-04
CN107993843B (zh) 2021-06-15
KR20180045803A (ko) 2018-05-04
US20180114645A1 (en) 2018-04-26
US10460876B2 (en) 2019-10-29
KR102398178B1 (ko) 2022-05-17

Similar Documents

Publication Publication Date Title
US10622152B2 (en) Multi-layer ceramic capacitor and method of producing the same
JP7273093B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP7122818B2 (ja) 積層セラミック電子部品及びその製造方法
JP6835561B2 (ja) 積層セラミックコンデンサ及びその製造方法
TWI761654B (zh) 積層陶瓷電容器
JP7028416B2 (ja) 積層セラミック電子部品
JP7167227B2 (ja) 積層セラミックコンデンサ
JP6496271B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP6851174B2 (ja) 積層セラミックコンデンサ
JP7162690B2 (ja) 積層セラミックコンデンサ
JP7385374B2 (ja) 積層セラミック電子部品
JP7171796B2 (ja) 積層セラミックコンデンサ
JP7322240B2 (ja) 積層セラミック電子部品及びその製造方法
US11694845B2 (en) Multi-layer ceramic electronic component and method of producing the same
JP7432335B2 (ja) 積層セラミック電子部品の製造方法
CN112309719A (zh) 层叠陶瓷电子部件和部件安装基板
JP2021019186A (ja) 積層セラミック電子部品及び積層セラミック電子部品の製造方法
JP2023085559A (ja) 積層セラミック電子部品の製造方法
JP2021158235A (ja) 積層セラミック電子部品の製造方法
JP2020184593A (ja) 積層セラミック電子部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210309

R150 Certificate of patent or registration of utility model

Ref document number: 6851174

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250