JP4835686B2 - 積層コンデンサ - Google Patents

Description

本発明は、積層コンデンサに関する。

積層コンデンサとして、複数の誘電体層が積層された略長方体形状の誘電体素体と、誘電体素体内に配置される２種類の内部電極と、誘電体素体の３つの側面に跨って配置される２つの端子電極と、を備えるものが知られている（例えば、特許文献１参照）。特許文献１に開示されている積層コンデンサでは、２種類の内部電極それぞれが誘電体素体の２つの側面に向かって引き出される構造とされていることから、２種類の内部電極内において電流が相互に逆向きに流れ、これにより、磁界が相殺されて等価直列インダクタンス（以下「ＥＳＬ」と記す）を低減させるようになっている。
特開２００３―０５１４２３号公報

しかしながら、特許文献１に開示されている積層コンデンサでは、ＥＳＬの低減度合が内部電極の引き出し幅に依存しているため、積層コンデンサの小型化を図りつつＥＳＬを低減しようとした場合、ＥＳＬの低減には構造上、限界があり、更なるＥＳＬの低減が困難となっていた。

本発明は、小型化を図りつつＥＳＬを低減させる積層コンデンサを提供することを課題とする。

上記課題を解決するため、本発明者らは鋭意検討を重ねる過程で、積層コンデンサの内部電極６０と実装面側の端子電極６１とに流れる電流の向きに着眼した（図１４の断面図参照）。そして、内部電極６０に流れる電流に直交する電流が流れる実装面側の端子電極６１に、内部電極６０の電流と逆向きの電流が流れる部分を設けることができれば、ＥＳＬを低減できることがわかった。

ところで、内部電極６０の電流と逆向きの電流が流れる部分を端子電極６１に設けるため実装面の短手方向全般に広げた端子電極を備えた積層コンデンサＣ２や一定の厚みの端子幅からなる端子電極を備えた積層コンデンサＣ３では、ＥＳＬの低減効果は奏するものの、例えば積層コンデンサの長手方向の長さが１ｍｍ程度といったように小型化されているため、積層コンデンサの端子電極を回路基板等に実装しようとした際、図１５に示されるように、端子電極間で半田ブリッジＢを生じさせてしまうおそれがあった。そこで、本発明者らは、実装時の半田ブリッジ等の発生を抑制させつつ、内部電極の電流と逆向きの電流が流れる部分を端子電極に設けることができれば、小型化を図りつつＥＳＬを低減させることができるとの知見を得て、本発明を完成させるに至った。

本発明に係る積層コンデンサは、互いに対向する長方形状の第１及び第２の主面と、第１及び第２の主面間を連結するように第１及び第２の主面の長辺方向に伸び且つ互いに対向する第１及び第２の側面と、第１及び第２の主面間を連結するように第１及び第２の主面の短辺方向に伸び且つ互いに対向する第３及び第４の側面とを有するコンデンサ素体と、コンデンサ素体内に配置され、且つ、第１及び第２の側面に向けて第１の引出幅でそれぞれ伸びる２つの引き出し部を有する第１の内部電極と、第１及び第２の主面の対向方向において第１の内部電極の少なくとも一部と対向してコンデンサ素体内に配置され、且つ、第１及び第２の側面に向けて第２の引出幅でそれぞれ伸びる２つの引き出し部を有する第２の内部電極と、第１及び第２の側面の第３の側面側にそれぞれが配置されて第１の内部電極の２つの引き出し部にそれぞれが接続される第１端子部と、第２の主面の第１及び第２の側面側にそれぞれが配置されて第１端子部にそれぞれが接続される第２端子部とを有する第１の端子電極と、第１及び第２の側面の第４の側面側にそれぞれが配置されて第２の内部電極の２つの引き出し部にそれぞれが接続される第３端子部と、第２の主面の第１及び第２の側面側にそれぞれが配置されて第３端子部にそれぞれが接続される第４端子部とを有する第２の端子電極と、を備え、第１の端子電極の各第２端子部は、第１及び第２の側面の対向方向における幅が第１の内部電極における引き出し部の第１の引出幅より広い幅広部と、幅広部から第２の端子電極に向かって幅が第２端子部それぞれが配置された第１及び第２の側面側に狭くなる幅狭部と、を含むことを特徴とする。

本発明に係る積層コンデンサでは、各第２端子部は、第１の内部電極における引き出し部の第１の引出幅より幅が広い幅広部と、幅広部から第２の端子電極に向かって幅が第１及び第２の側面側に狭くなる幅狭部とを有している。幅広部により、第１の内部電極の引き出し部を流れる電流と第１の端子電極を流れる電流との向きを逆にでき、しかも、幅狭部により、積層コンデンサの端子電極を回路基板等に実装する際、第１の端子電極及び第２の端子電極の間の半田ブリッジが抑制される。その結果、積層コンデンサの小型化を図りつつＥＳＬを低減させることが可能となる。また、各端子電極が、実装に用いられる主面の短手方向全般に広がっておらず一定の範囲内に収まっていることから、実装の際に積層コンデンサをマウンタで吸着するスペースを確保でき、吸着不良が低減される。更に、端子電極及びコンデンサ素体の間の熱応力差による熱衝撃破壊も抑止される。

好ましくは、第１の端子電極は、第３の側面に配置されて第１端子部それぞれを相互に連結させると共に第１の内部電極に接続される第５端子部を有する。この場合、第１の端子電極によって、第１の内部電極が３つの側面から引き出されることになり、等価直列抵抗（以下「ＥＳＲ」と記す）を小さくすることができる。

好ましくは、第１の端子電極は、第１の主面の第１及び第２の側面側にそれぞれが配置されて第１端子部にそれぞれが接続される第６端子部を有し、各第６端子部は、第１及び第２の側面の対向方向における幅が第１の内部電極における引き出し部の第１の引出幅より広い幅広部と、幅広部から第２の端子電極に向かって幅が第６端子部それぞれが配置された第１及び第２の側面側に狭くなる幅狭部と、を含む。この場合、第１及び第２の主面のどちらも実装面として用いることができ、実装作業が容易となる。

好ましくは、第２の端子電極の各第４端子部は、第１及び第２の側面の対向方向における幅が第２の内部電極における引き出し部の第２の引出幅より広い幅広部と、幅広部から第１の端子電極に向かって幅が第４端子部それぞれが配置された第１及び第２の側面側に狭くなる幅狭部と、を含み、第１の内部電極における引き出し部の第１の引出幅をａ(mm)、第２の内部電極における引き出し部の第２の引出幅をｂ(mm)、第１の内部電極における引き出し部と第２の内部電極における引き出し部との距離をｃ(mm)、第２の主面の第１の端子電極と第１の内部電極との距離をｄ(mm)、第２の主面の第２の端子電極と第２の内部電極との距離をｅ(mm)、第２端子部の第１の側面側の一方及び第４端子部の第１の側面側の一方における幅広部での幅をｆ(mm)、第２端子部の第２の側面側の他方及び第４端子部の第２の側面側の他方における幅広部での幅をｇ(mm)とした際に、下記式（１）
３．４×（ａ＋ｂ）＋１．５×ｃ＋０．１６×｛（ｄ＋ｅ）／（ｆ＋ｇ）｝≦１．５・・・（１）
を満たす。この場合、積層コンデンサを小型化しつつＥＳＬを一層低減させて、例えば、ＥＳＬ値を、積層コンデンサの使用数を半減できる基準値である２５０ｐＨ以下とすることが可能となる。

好ましくは、第２の端子電極は、第４の側面に配置されて第３端子部それぞれを相互に連結させると共に第２の内部電極に接続される第７端子部を有する。この場合、第２の端子電極によって、第２の内部電極が３つの側面から引き出されることになり、ＥＳＲを小さくすることができる。

好ましくは、第２の端子電極は、第１の主面の第１及び第２の側面側にそれぞれが配置されて第３端子部にそれぞれが接続される第８端子部を有し、各第８端子部は、第１及び第２の側面の対向方向における幅が第２の内部電極における引き出し部の第２の引出幅より広い幅広部と、幅広部から第１の端子電極に向かって幅が第８端子部それぞれが配置された第１及び第２の側面側に狭くなる幅狭部と、を含む。この場合、第１及び第２の主面のどちらも実装面として用いることができ、実装作業が容易となる。

本発明によれば、小型化を図りつつＥＳＬを低減させる積層コンデンサを提供することができる。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

図１〜図９を参照して、本実施形態に係る積層コンデンサ１の構成について説明する。図１は、本実施形態に係る積層コンデンサの斜視図である。図２は、本実施形態に係る積層コンデンサに含まれるコンデンサ素体の分解斜視図である。図３は、本実施形態に係る積層コンデンサの上面図である。図４は、第１の内部電極の平面構成を表す積層コンデンサの断面図である。図５は、第２の内部電極の平面構成を表す積層コンデンサの断面図である。図６は、本実施形態に係る積層コンデンサの底面図である。図７は、図６の部分拡大図である。図８は、図３におけるVIII - VIII線に沿った断面図である。図９は、図３におけるIX - IX線に沿った断面図である。

積層コンデンサ１は、図１及び図２に示されるように、コンデンサ素体１０、第１の内部電極２０、第２の内部電極３０、第１の端子電極４０、及び第２の端子電極５０を備えている。

コンデンサ素体１０は、略長方体状であり、互いに対向する長方形状の第１及び第２の主面１１，１２と、第１及び第２の主面１１，１２間を連結するように第１及び第２の主面１１，１２の長辺方向に伸び且つ互いに対向する第1及び第2の側面１３，１４と、第１及び第２の主面１１，１２を連結するように第１及び第２の主面１１，１２の短辺方向に伸び且つ互いに対向する第３及び第４の側面１５，１６と、を有している。第１の主面１１又は第２の主面１２が、他の部品（例えば、回路基板や電子部品等）に対する実装面となる。

コンデンサ素体１０は、図２に示されるように、複数の絶縁体層１７を有している。コンデンサ素体１０は、複数の絶縁体層１７が第１及び第２の主面１１，１２が対向する方向（以下「積層方向」とも記す）に積層されることにより構成されており、誘電特性を有している。複数の絶縁体層１７のうち最上層の絶縁体層１７の上面が第１の主面１１となり、最下層の絶縁体層１７の下面が第２の主面１２となる。各絶縁体層１７は、例えば誘電体セラミック（ＢａＴｉＯ₃系、Ｂａ（Ｔｉ，Ｚｒ）Ｏ₃系、又は（Ｂａ，Ｃａ）ＴｉＯ₃系等の誘電体セラミック）を含むセラミックグリーンシートの焼結体から構成される。実際の積層コンデンサ１では、各絶縁体層１７は、互いの間の境界が視認できない程度に一体化されている。

第１の内部電極２０は、図２に示されるように、コンデンサ素体１０の絶縁体層１７上に積層され、コンデンサ素体１０が焼結されることで、コンデンサ素体１０内に固定配置される。第１の内部電極２０は、略矩形形状を呈しており、１つの主電極部２１と２つの引き出し部２２とを有している（図４参照）。主電極部２１と２つの引き出し部２２とは、一体的に形成されている。主電極部２１は、第３の側面１５に露出する一端から第４の側面１６に向かってその手前まで伸び、他端が第４の側面１６から露出しないように構成されている。引き出し部２２の一方は、主電極部２１の第１の側面１３側の縁から第１の引出幅で第１の側面１３に端が露出するように伸び、他方は、主電極部２１の第２の側面１４側の縁から第１の引出幅で第２の側面１４に端が露出するように伸びている。

第２の内部電極３０は、図２に示されるように、第１の内部電極２０が積層される絶縁体層１７とは別の絶縁体層１７上に積層されてコンデンサ素体１０内に固定配置される。第２の内部電極３０は、絶縁体層１７の重心を含み第１及び第２の側面１３，１４の対向方向に沿った中心線を基準として第１の内部電極２０と線対称の形状を呈しており、１つの主電極部３１と２つの引き出し部３２とを有している（図５参照）。主電極部３１は、第４の側面１６に露出する一端から第３の側面１５に向かってその手前まで伸び、他端が第３の側面１５から露出しないように構成されている。引き出し部３２の一方は、主電極部３１の第１の側面１３側の縁から第２の引出幅で第１の側面１３に端が露出するように伸び、他方は、主電極部３１の第２の側面１４側の縁から第２の引出幅で第２の側面１４に端が露出するように伸びている。本実施形態では、第１の内部電極２０と第２の内部電極３０とが線対称の形状を呈しており、第１の引出幅と第２の引出幅とが同一幅となっているが、第１の引出幅と第２の引出幅とは必ずしも同一の幅である必要はない。

第１及び第２の内部電極２０，３０は、コンデンサ素体１０内において、積層方向に絶縁体層１７を介して交互に複数（本実施形態では各４層、図２では一部省略）配置され、主電極部２１と主電極部３１とがそれぞれ対向するように構成されている。すなわち第１及び第２の内部電極２０，３０は、一部が互いに対向するようになっている。これら第１及び第２の内部電極２０，３０は、積層型の電気素子の内部電極として通常用いられる導電性材料（例えば卑金属であるＮｉ等）からなる。第１及び第２の内部電極２０，３０は、上記導電性材料を含む導電性ペーストの焼結体として構成される。

第１の端子電極４０は、コンデンサ素体１０の第１及び第２の側面１３，１４と、第３の側面１５と、第１及び第２の主面１１，１２との５面に跨って配置される。第１の端子電極４０は、２つの第１端子部４１と、２つの第２端子部４２と、第５端子部４３と、２つの第６端子部４４と、第９端子部４５と、第１０端子部４６とを有している。

第１端子部４１は、図４及び図８に示されるように、第１及び第２の側面１３，１４の第３の側面１５側に第１及び第２の主面１１，１２の対向方向全体に亘ってそれぞれが配置される。第１端子部４１は、第１の内部電極２０の２つの引き出し部２２にそれぞれが接続される。第１端子部４１それぞれは、第３の側面１５全面に亘って配置された第５端子部４３により、相互に連結される。第５端子部４３は、第１の内部電極２０の第３の側面１５側の縁に接続される。

第２端子部４２は、図６〜図９に示されるように、第２の主面１２の第１及び第２の側面１３，１４側にそれぞれが配置される。第２端子部４２は、第１端子部４１の第２の主面１２側の縁にそれぞれが接続されており、第１端子部４１と後述する第６端子部４４と一体的に形成されている。第２端子部４２は、曲線状に連続形成された略扇形からなり、第３及び第４の側面１５，１６の対向方向に沿った第２の主面１２の中心線に向かって中央部が突出するように形成されている。このような略扇形形状を呈する第２端子部４２は、図７に示されるように、第１及び第２の側面１３，１４の対向方向における幅が第１の内部電極２０の引き出し部２２の第１の引出幅ａより広くなっている幅広部４２ａと、幅広部４２ａから第２の端子電極５０に向かって、第１及び第２の側面１３，１４の対向方向における幅が各第２端子部４２が配置された第１又は第２の側面１３，１４側、すなわち第２の主面１２の外側に狭くなる幅狭部４２ｂとを含んでいる。本実施形態では、第１の側面１３側の幅広部４２ａの幅と第２の側面１４側の幅広部４２ａの幅とが同一幅となっているが、両幅は必ずしも同一の幅である必要はない。

第２端子部４２それぞれは、第２の主面１２の第３の側面１５側に第１及び第２の側面１３，１４の対向方向全体に亘って配置された第９端子部４５により、第３の側面１５側の一端で相互に連結される。この連結により、第２の主面１２上には、２つの第２端子部４２と第９端子部４５とからなる略コ字形状の端子部が形成される。このように略コ字形状（または略Ｕ字形状）を呈していることから、積層コンデンサ１を基板等に実装する際、略コ字形状の内部等に十分な吸着スペースを確保でき、実装を容易にする。第２端子部４２が上述した幅広部４２ａ等を有していることから、第１の内部電極２０の各引き出し部２２の面積のうち８０％以上が第２の端子部４２及び第９端子部４５により覆われるようになっている（図７参照）。

第６端子部４４は、図３、図８及び図９に示されるように、第１の主面１１上の第１及び第２の側面１３，１４側にそれぞれが配置される。第６端子部４４は、第２端子部４２との接続端と逆側の縁で第１端子部４１にそれぞれが接続されて一体化されている。第６端子部４４は、第２端子部４２と略同様の形状を呈し、第１の内部電極２０の引き出し部２２の第１の引出幅より広い幅広部４４ａと、幅広部４４ａから第２の端子電極５０に向かって、第１及び第２の側面１３，１４の対向方向における幅が各第６端子部４４が配置された第１又は第２の側面１３，１４側に狭くなる幅狭部４４ｂとを含んでいる。第６端子部４４それぞれは、第１の主面１１上の第３の側面１５側に第１及び第２の側面１３，１４の対向方向全体に亘って配置される第１０端子部４６により、第３の側面１５側の一端で相互に連結される。

第２の端子電極５０は、コンデンサ素体１０の第１及び第２の側面１３，１４と、第４の側面１６と、第１及び第２の主面１１，１２との５面に跨って配置される。第２の端子電極５０は、２つの第３端子部５１と、２つの第４端子部５２と、第７端子部５３と、２つの第８端子部５４と、第１１端子部５５と、第１２端子部５６とを有している。

第３端子部５１は、図５に示されるように、第１及び第２の側面１３，１４の第４の側面１６側に第１及び第２の主面１１，１２の対向方向全体に亘ってそれぞれが配置されている。第３端子部５１は、第２の内部電極３０の２つの引き出し部３２にそれぞれが接続される。第３端子部５１それぞれは、第４の側面１６全面に亘って配置される第７端子部５３により、相互に連結される。第７端子部５３は、第２の内部電極３０の第４の側面１６側の縁に接続される。

第４端子部５２は、図６及び図９に示されるように、第２の主面１２の第１及び第２の側面１３，１４側にそれぞれが配置される。第４端子部５２は、第３端子部５１の第２の主面１２側の縁にそれぞれが接続されており、第３端子部５１と後述する第８端子部５４と一体的に形成されている。第４端子部５２は、第１の端子電極４０の第２端子部４２と同様に略扇形からなり、第２の主面１２の中心線（内方）に向かって中央部が突出するように形成されている。第４端子部５２は、第１及び第２の側面１３，１４の対向方向における幅が第２の内部電極３０の引き出し部３２の第２の引出幅ｂより広い幅広部５２ａと、幅広部５２ａから第１の端子電極４０に向かって、第１及び第２の側面１３，１４の対向方向における幅が各第４端子部５２が配置された第１又は第２の側面１３，１４側に狭くなる幅狭部５２ｂとを含んでいる。第４端子部５２それぞれは、第２の主面１２の第４の側面１６側に第１及び第２の側面１３，１４の対向方向全体に亘って配置される第１１端子部５５により、第４の側面１６側の一端で相互に連結される。

第８端子部５４は、図３及び図９に示されるように、第１の主面１１の第１及び第２の側面１３，１４側にそれぞれが配置され、第４端子部５２との接続端と逆側の縁で第３端子部５１にそれぞれが接続される。第８端子部５４は、第４端子部５２と略同様の形状を呈し、第２の内部電極３０の引き出し部３２の第２の引出幅より広い幅広部５４ａと、幅広部５４ａから第１の端子電極４０に向かって、第１及び第２の側面１３，１４の対向方向における幅が各第８端子部５４が配置された第１又は第２の側面１３，１４側に狭くなる幅狭部５４ｂとを含んでいる。第８端子部５４それぞれは、第１の主面１１の第４の側面１６側に第１及び第２の側面１３，１４の対向方向全体に亘って配置される第１２端子部５６により、第４の側面１６側の一端で相互に連結される。

次に、上述した積層コンデンサ１における第１及び第２の端子電極４０，５０の形成方法について説明する。まず、各端子電極４０，５０を形成するため、例えば、ゴム状の突起部Ｔ１を設けた転写器Ｔと焼結されたコンデンサ素体１０とを用意する。そして、図１０（ａ）に示されるように、導電性金属粉末及びガラスフリットを含む導電性ペーストＰ１を所定の厚みで転写器Ｔ上に載せる。

続いて、このコンデンサ素体１０の第１の側面１３が導電性ペーストＰ１に接触・押圧するように図示矢印方向にコンデンサ素体１０を移動し、押圧状態を維持したまま、第１及び第２の主面１１，１２の対向方向（図１０（ａ）において紙面に対して垂直となる方向）にコンデンサ素体１０を往復移動する。この往復移動により、コンデンサ素体１０に導電性ペーストＰ１がこすりつけられ、第１の側面１３と第１及び第２の主面１１，１２といった３面の所定の箇所に導電性ペーストＰ１が転写方式により塗布される。このような塗布が行われると、第１端子部４１に相当する部分１４１、第２端子部４２に相当する部分１４２（不図示）及び第６端子部４４に相当する部分１４４が互いに接続されて一体化されたものと、第３端子部５１に相当する部分１５１、第４端子部５２に相当する部分１５２（不図示）及び第８端子部５４に相当する部分１５４が互いに接続されて一体化されたものとを同時に形成する。（図１０（ｂ）参照）。

続いて、コンデンサ素体１０の第２の側面１４に対しても同様の塗布処理を行い、第１端子部４１、第２端子部４２、第６端子部４４それぞれに相当する部分１４１，１４２，１４４が一体化されたものと、第３端子部５１、第４端子部５２及び第８端子部５４それぞれに相当する部分１５１，１５２，１５４が一体化されたものとを同時に形成する。このように、転写器Ｔに押圧後、往復移動させることで導電性ペーストＰ１が第１及び第２の主面１１，１２に回りこみ、第２端子部４２、第４端子部５２、第６端子部４４、第８端子部５４に相当する部分の導電性ペーストが略扇形へと形成される。その後、導電性ペーストＰ１が塗布されたコンデンサ素体１０を乾燥させる。

続いて、図１１（ｃ）に示されるように、導電性ペーストＰ２の浴槽Ｄを用意し、導電性ペーストＰ１を乾燥させたコンデンサ素体１０の第３の側面１５側に対して導電性ペーストＰ２を浸漬（ディップ）させる。この浸漬で、第５端子部４３、第９端子部４５及び第１０端子部４６に相当する部分を同時に形成する。コンデンサ素体１０の第４の側面１６側に対しても同様に導電性ペーストＰ２を浸漬させて、第７端子部５３、第１１端子部５５及び第１２端子部５６に相当する部分を同時に形成する。浸漬後、コンデンサ素体１０を乾燥させて、積層コンデンサ１を得る。

このように形成された端子電極４０，５０を備えた積層コンデンサ１では、略扇形に形成された各端子部４２，５２，４４，５４が互いに対向する端子電極４０又は５０に向かう内側の位置に、幅狭部４２ｂ，５２ｂ，４４ｂ，５４ｂを有していることから、例えば上記した形成方法で得られた積層コンデンサ１の端子電極を回路基板等に実装する際、対向する端子部との間での半田ブリッジが発生しにくくなっている。しかも、各端子部４２，５２，４４，５４は、導電性ペーストＰ１の転写方式によって精度よく配置されていることから、第２端子部４２と第４端子部５２との距離や第６端子部４４と第８端子部５４との距離が正確に制御でき、端子電極の実装の際、対向する端子部との間での半田ブリッジが一層発生しにくくなっている。

次に、上述した構成を備えた積層コンデンサ１のＥＳＬ値について説明する。ここで用いる本実施形態に係る積層コンデンサ１は、図１１（ａ）の実施例１〜３に示される寸法から構成され、比較例となる積層コンデンサは、図１１（ａ）の比較例１，２で示される寸法から構成される。図１１（ａ）における寸法ａは、第１の内部電極２０における引き出し部２２の第１の引出幅であり（図４参照）、寸法ｂは、第２の内部電極３０における引き出し部３２の第２の引出幅である（図５参照）。寸法ｃは、第１の内部電極２０における引き出し部３３と第２の内部電極３０における引き出し部３２との距離である（図４参照）。寸法ｄは、第２の主面１２上の第１の端子電極４０と最下層の第１の内部電極２０との距離であり、寸法ｅは、第２の主面１２上の第２の端子電極５０と最下層の第２の内部電極３０との距離である（図８参照）。寸法ｆは、第２端子部４２の第１の側面１３側の一方及び第４端子部５２の第１の側面１３側の一方における幅広部４２ａ，５２ａでの幅であり、寸法ｇは、第２端子部４２の第２の側面１４側の他方及び第４端子部５２の第２の側面１４側の他方における幅広部４２ａ，５２ａでの幅である（図６参照）。各寸法ａ〜ｇの単位は、ｍｍ（ミリメートル）である。

まず、比較例の積層コンデンサについて説明する。比較例１の積層コンデンサは、図１１（ａ）に示されるように、a=0.07mm、b=0.07mm、c=0.4mm、d=0.15mm、e=0.15mm、f=0.05mm、g=0.05mmといった寸法から構成され、比較例２の積層コンデンサは、a=0.12mm、b=0.12mm、c=0.4mm、d=0.07mm、e=0.07mm、f=0.05mm、g=0.05mmといった寸法から構成される。比較例１，２の積層コンデンサでは、第２端子部４２に相当する部分の幅（寸法ｆ，g）が、幅広部に相当する部分において、第１の内部電極における引き出し部の第１の引出幅（寸法ａ）より狭くなっている。第６端子部４４や第４端子部５２や第８端子部５４に相当する部分でも同様に、各幅が第１又は第２の引出幅（寸法ａ，ｂ）より狭くなっている。

比較例１，２で示される積層コンデンサのＥＳＬ値をインピーダンスアナライザやネットワークアナライザを用いて求めると、図１１（ａ）に示されるように、比較例１の積層コンデンサのＥＳＬ値は２５６（ｐＨ）であり、比較例２の積層コンデンサのＥＳＬ値は２７０（ｐＨ）であった。

続いて、本実施形態に係る積層コンデンサ１について説明する。図１１（ａ）に示されるように、実施例１の積層コンデンサ１は、a=0.07mm、b=0.07mm、c=0.25mm、d=0.07mm、e=0.07mm、f=0.15mm、g=0.15mmといった寸法から構成され、実施例２の積層コンデンサ１は、a=0.12mm、b=0.12mm、c=0.25mm、d=0.07mm、e=0.07mm、f=0.15mm、g=0.15mmといった寸法から構成され、実施例３の積層コンデンサ１は、a=0.12mm、b=0.12mm、c=0.4mm、d=0.07mm、e=0.07mm、f=0.15mm、g=0.15mmといった寸法から構成される。実施例１〜３の積層コンデンサ１では、比較例と異なり、第２端子部４２の第１及び第２の側面１３，１４の対向方向における幅（寸法ｆ，g）が、幅広部４２ａにおいて、第１の内部電極２０における引き出し部２２の第１の引出幅（寸法ａ）より広くなっている。第６端子部４４や第４端子部５２や第８端子部５４でも同様に、各幅が引き出し部２２，３２の第１又は第２の引出幅（寸法ａ，ｂ）より広くなっている。

各実施例１〜３で示される積層コンデンサ１のＥＳＬ値をインピーダンスアナライザやネットワークアナライザを用いて求めると、図１１（ａ）に示されるように、第１実施例の積層コンデンサ１のＥＳＬ値は１６５（ｐＨ）であり、第２実施例の積層コンデンサ１のＥＳＬ値は２１５（ｐＨ）であり、第３実施形態の積層コンデンサ１のＥＳＬ値は２４７(ｐＨ)であった。つまり、各実施例１〜３の積層コンデンサ１では、比較例１，２の積層コンデンサに比べて、ＥＳＬ値が十分に低減していることが示された。ＥＳＬ値が低減したのは、図４の矢印で示す第１の内部電極２０の引き出し部２２を流れる電流に対して、図８に示されるように、第２端子部４２を流れる電流が逆向きになり、双方の電流による磁界が好適に相殺されたことと想定される。そして、電流相殺効果は、第６端子部４４と第１の内部電極２０（引き出し部２２）との間や、第４端子部５２及び第８端子部５４と第２の内部電極３０（引き出し部３２、図５参照）との間でも生じ、一層、ＥＳＬ値を減少させる。

また、各実施例１〜３の積層コンデンサ１では、各ＥＳＬ値が、チップコンデンサの使用数を半分に減らすことができる基準ＥＳＬ値である２５０（ｐＨ）以下となり、ＥＳＬ値が十分に低減していることも示された。すなわち、積層コンデンサ１が下記式（１）
Ｆ＝３．４×（ａ＋ｂ）＋１．５×ｃ＋０．１６×｛ｄ＋ｅ／（ｆ＋ｇ）｝≦１．５・・・（１）
を満たすと、その積層コンデンサ１のＥＳＬ値が２５０（ｐＨ）以下となる関係が導き出された。具体的には、図１１（ａ）に示すように、実施例１のＦ値は0.93、実施例２のＦ値は1.27、実施例３のＦ値は1.49である一方、比較例１や比較例２のＦ値は1.56や1.64となっている。図１１（ｂ）に、ＥＳＬ値と式（１）によるＦ値との関係を示す。

以上のように、本実施形態によれば、第１の端子電極４０の第２端子部４２は、第１の内部電極２０における引き出し部２２の第１の引出幅より幅が広い幅広部４２ａと、幅広部４２ａから第２の端子電極５０に向かって幅が第１及び第２の側面１３，１４側に狭くなる幅狭部４２ｂとを有している。積層コンデンサ１では、幅広部４２ａにより、第１の内部電極２０の引き出し部２２を流れる電流と第１の端子電極４０を流れる電流との向きを逆にして磁界を相殺させ、しかも、幅狭部４２ｂにより、積層コンデンサの端子電極を回路基板等に実装する際、第１の端子電極４０及び第２の端子電極の５０間の半田ブリッジを抑制している。その結果、積層コンデンサ１の小型化を図りつつＥＳＬを低減させることが可能となる。各端子電極４０，５０が、実装に用いられる主面１１，１２の短手方向全般に広がっておらず一定の範囲内に収まっていることから、実装の際に積層コンデンサ１をマウンタで吸着するスペースを確保でき、吸着不良が低減される。更に、端子電極及びコンデンサ素体の間の熱応力差による熱衝撃破壊も抑止される。

第１の端子電極４０は、第３の側面１５に配置されて第１端子部４１それぞれを相互に連結させると共に第１の内部電極２０に接続される第５端子部４３を有する。この場合、第１の端子電極４０によって、第１の内部電極２０が３つの側面から引き出されることになる。この結果、第１の内部電極２０の引き出し部２２と第１の端子電極４０との接触面積が大きくなり、ＥＳＲを小さくすることができる。

第１の端子電極４０は、第１の主面１１の第１及び第２の側面１３，１４側にそれぞれが配置されて第１端子部４１にそれぞれが接続される第６端子部４４を有し、第６端子部４４は、第１及び第２の側面１３，１４の対向方向における幅が第１の内部電極２０における引き出し部２２の第１の引出幅より広い幅広部４４ａと、幅広部４４ａから第２の端子電極５０に向かって幅が第６端子部４４それぞれが配置された第１及び第２の側面１３，１４側に狭くなる幅狭部４４ｂと、を含む。この場合、第６端子部４４によっても上記した第２端子部４２による効果と同様の効果を奏することができるため、第１及び第２の主面１１，１２のどちらも実装面として用いることができ、積層コンデンサ１を基板等に実装する作業が容易となる。

第２の端子電極５０は、第１及び第２の側面１３，１４の対向方向に沿った線を基準として、第１の端子電極４０と略線対称の構成を備えている。すなわち、第２の端子電極５０も、第１の端子電極４０と同様のＥＳＬ低減効果を奏することができるようになっている。したがって、このような構成を有する第１の端子電極４０と第２の端子電極５０とにより、ＥＳＬの低減や半田ブリッジの低減等の各種効果が一層発揮される。

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

コンデンサ素体１０に含まれる絶縁体層１７の積層数及び各内部電極２０，３０の積層数は、上述した実施形態にて示された数に限られない。各内部電極２０，３０の形状は、上述した実施形態及び変形例に示された形状に限られない。

例えば、図１２に示す内部電極の第１変形例では、第１の内部電極２０ａは、略矩形形状を呈しており、１つの主電極部２１ａと２つの引き出し部２２ａとを有している。主電極部２１ａは、主電極部２１と異なり、第３の側面１５の一部に露出する一端から第４の側面１６に向かってその手前まで伸びるように構成されている。引き出し部２２ａの一方は、主電極部２１ａの第３の側面１５から所定距離離れた第１の側面１３側の縁から第１の引出幅で第１の側面１３に端が露出するように伸び、他方も同様に、主電極部２１ａの第３の側面１５から所定距離離れた第２の側面１４側の縁から第１の引出幅で第２の側面１４に端が露出するように伸びている。第２の内部電極３０ａは、第１及び第２の側面１３，１４の対向方向に沿った線を基準とした線対称形状を呈しており、図１２（ｂ）に示されるように、主電極部３１ａと２つの引き出し部３２ａとを有している。その他の構成は、第１及び第２の内部電極２０，３０と同様である。

また、図１３に示す内部電極の第２変形例では、第１の内部電極２０ｂは、変形例１等と異なり、第３の側面１５から所定距離離れて形成され、第５端子部４３と接続しないようになっている。第１の内部電極２０ｂは、その他の構成においては、変形例１における第１の内部電極２０ａと略同様の形状を呈し、主電極部２１ｂと２つの引き出し部２２ｂとを有している。第２の内部電極３０ｂは、第１及び第２の側面１３，１４の対向方向に沿った線を基準とした線対称形状を呈しており、図１２（ｂ）に示されるように、主電極部３１ｂと２つの引き出し部３２ｂとを有し、第４の側面１６から所定距離離れて、第７端子部５３に接続しないようになっている。

第１及び第２の主面上に配置される端子電極４０，５０の第２端子部４２、第６端子部４４、第４端子部５２、第８端子部５４の形状は略扇形形状に限られず、幅広部と幅狭部とを含むような形状であればよい。また、第２端子部４２、第６端子部４４、第４端子部５２及び第８端子部５４のすべての端子部に幅広部と幅狭部とが含まれていなくてもよい。また、積層コンデンサ１は、上述した端子形成方法により製造されるものに限られず、その他の形成方法で製造されてもよい。

本実施形態に係る積層コンデンサの斜視図である。 本実施形態に係る積層コンデンサに含まれるコンデンサ素体の分解斜視図である。 本実施形態に係る積層コンデンサの上面図である。 第１の内部電極の平面構成を表す積層コンデンサの断面図である。 第２の内部電極の平面構成を表す積層コンデンサの断面図である。 本実施形態に係る積層コンデンサの底面図である。 図６の部分拡大図である。 図３におけるVIII - VIII線に沿った断面図である。 図３におけるIX - IX線に沿った断面図である。 本実施形態に係る積層コンデンサの端子電極の形成方法を示す図である。 実施例に係る積層コンデンサのＥＳＬ値を示す図である。 内部電極の変形例を示す断面図である。 内部電極の別の変形例を示す断面図である。 積層コンデンサを示す断面図である。 別の積層コンデンサを示す断面図である。

符号の説明

１・・・積層コンデンサ、１０・・・コンデンサ素体、１１・・・第１の主面、１２・・・第２の主面、１３・・・第１の側面、１４・・・第２の側面、１５・・・第３の側面、１６・・・第４の側面、１７・・・絶縁体層、２０，２０ａ，２０ｂ・・・第１の内部電極、２１，２１ａ，２１ｂ，３１，３１ａ，３１ｂ・・・主電極部、２２，２２ａ，２２ｂ，３２，３２ａ，３２ｂ・・・引き出し部、３０，３０ａ，３０ｂ・・・第２の内部電極、４０・・・第１の端子電極、４１・・・第１端子部、４２・・・第２端子部、４２ａ，４４ａ，５２ａ，５４ａ・・・幅広部、４２ｂ，４４ｂ，５２ｂ，５４ｂ・・・幅狭部、４３・・・第５端子部、４４・・・第６端子部、４５・・・第９端子部、４６・・・第１０端子部、５０・・・第２の端子電極、５１・・・第３端子部、５２・・・第４端子部、５３・・第７端子部、５４・・・第８端子部、５５・・・第１１端子部、５６・・・第１２端子部。

Claims (6)

1. 互いに対向する長方形状の第１及び第２の主面と、前記第１及び第２の主面間を連結するように前記第１及び第２の主面の長辺方向に伸び且つ互いに対向する第１及び第２の側面と、前記第１及び第２の主面間を連結するように前記第１及び第２の主面の短辺方向に伸び且つ互いに対向する第３及び第４の側面とを有するコンデンサ素体と、
   前記コンデンサ素体内に配置され、且つ、前記第１及び第２の側面に向けて第１の引出幅でそれぞれ伸びる２つの引き出し部を有する第１の内部電極と、
   前記第１及び第２の主面の対向方向において前記第１の内部電極の少なくとも一部と対向して前記コンデンサ素体内に配置され、且つ、前記第１及び第２の側面に向けて第２の引出幅でそれぞれ伸びる２つの引き出し部を有する第２の内部電極と、
   前記第１及び第２の側面の前記第３の側面側にそれぞれが配置されて前記第１の内部電極の前記２つの引き出し部にそれぞれが接続される第１端子部と、前記第２の主面の前記第１及び第２の側面側にそれぞれが配置されて前記第１端子部にそれぞれが接続される第２端子部とを有する第１の端子電極と、
   前記第１及び第２の側面の前記第４の側面側にそれぞれが配置されて前記第２の内部電極の前記２つの引き出し部にそれぞれが接続される第３端子部と、前記第２の主面の前記第１及び第２の側面側にそれぞれが配置されて前記第３端子部にそれぞれが接続される第４端子部とを有する第２の端子電極と、を備え、
   前記第１の端子電極の各前記第２端子部は、前記第１及び第２の側面の対向方向における幅が前記第１の内部電極における前記引き出し部の前記第１の引出幅より広い幅広部と、前記幅広部から前記第２の端子電極に向かって前記幅が前記第２端子部それぞれが配置された前記第１及び第２の側面側に狭くなる幅狭部と、を含み、
   前記第２の端子電極の各前記第４端子部は、前記第１及び第２の側面の対向方向における幅が前記第２の内部電極における前記引き出し部の前記第２の引出幅より広い幅広部と、前記幅広部から前記第１の端子電極に向かって前記幅が前記第４端子部それぞれが配置された前記第１及び第２の側面側に狭くなる幅狭部と、を含み、
   前記第１の内部電極における前記引き出し部の前記第１の引出幅をａ(mm)、前記第２の内部電極における前記引き出し部の前記第２の引出幅をｂ(mm)、前記第１の内部電極における前記引き出し部と前記第２の内部電極における前記引き出し部との距離をｃ(mm)、前記第２の主面の前記第１の端子電極と前記第１の内部電極との距離をｄ(mm)、前記第２の主面の前記第２の端子電極と前記第２の内部電極との距離をｅ(mm)、前記第２端子部の前記第１の側面側の一方及び前記第４端子部の前記第１の側面側の一方における前記幅広部での前記幅をｆ(mm)、前記第２端子部の前記第２の側面側の他方及び前記第４端子部の前記第２の側面側の他方における前記幅広部での前記幅をｇ(mm)とした際に、下記式（１）
   ３．４×（ａ＋ｂ）＋１．５×ｃ＋０．１６×｛（ｄ＋ｅ）／（ｆ＋ｇ）｝≦１．５・・・（１）
   を満たすことを特徴とする積層コンデンサ。
2. 前記第１の端子電極は、前記第３の側面に配置されて前記第１端子部それぞれを相互に連結させると共に前記第１の内部電極に接続される第５端子部を有することを特徴とする請求項１に記載の積層コンデンサ。
3. 前記第１の端子電極は、前記第１の主面の前記第１及び第２の側面側にそれぞれが配置されて前記第１端子部にそれぞれが接続される第６端子部を有し、
   各前記第６端子部は、前記第１及び第２の側面の対向方向における幅が前記第１の内部電極における前記引き出し部の前記第１の引出幅より広い幅広部と、前記幅広部から前記第２の端子電極に向かって前記幅が前記第６端子部それぞれが配置された前記第１及び第２の側面側に狭くなる幅狭部と、を含むことを特徴とする請求項１又は２に記載の積層コンデンサ。
4. 前記第２の端子電極は、前記第４の側面に配置されて前記第３端子部それぞれを相互に連結させると共に前記第２の内部電極に接続される第７端子部を有することを特徴とする請求項１〜３の何れか一項に記載の積層コンデンサ。
5. 前記第２の端子電極は、前記第１の主面の前記第１及び第２の側面側にそれぞれが配置されて前記第３端子部にそれぞれが接続される第８端子部を有し、
   各前記第８端子部は、前記第１及び第２の側面の対向方向における幅が前記第２の内部電極における前記引き出し部の前記第２の引出幅より広い幅広部と、前記幅広部から前記第１の端子電極に向かって前記幅が前記第８端子部それぞれが配置された前記第１及び第２の側面側に狭くなる幅狭部と、を含むことを特徴とする請求項１〜４の何れか一項に記載の積層コンデンサ。
6. 前記第２の主面が実装面であることを特徴とする請求項１〜５の何れか一項に記載の積層コンデンサ。

Images