JP4220460B2 - 外部電極形成方法 - Google Patents

外部電極形成方法 Download PDF

Info

Publication number
JP4220460B2
JP4220460B2 JP2004347049A JP2004347049A JP4220460B2 JP 4220460 B2 JP4220460 B2 JP 4220460B2 JP 2004347049 A JP2004347049 A JP 2004347049A JP 2004347049 A JP2004347049 A JP 2004347049A JP 4220460 B2 JP4220460 B2 JP 4220460B2
Authority
JP
Japan
Prior art keywords
electrode
electrode portion
groove
forming
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004347049A
Other languages
English (en)
Other versions
JP2006156811A (ja
Inventor
晃 小野寺
哲 栗本
洋司 戸沢
誠一 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004347049A priority Critical patent/JP4220460B2/ja
Priority to US11/288,203 priority patent/US7458151B2/en
Priority to TW094141941A priority patent/TWI284064B/zh
Priority to KR1020050115567A priority patent/KR100688929B1/ko
Priority to CNB2005101258435A priority patent/CN100492593C/zh
Publication of JP2006156811A publication Critical patent/JP2006156811A/ja
Priority to HK06111582.5A priority patent/HK1091032A1/xx
Application granted granted Critical
Publication of JP4220460B2 publication Critical patent/JP4220460B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211—Contact or terminal manufacturing by assembling plural parts with bonding of fused material
    • Y10T29/49213—Metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49224—Contact or terminal manufacturing with coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

本発明は、電子部品の外部電極形成方法に関する。
電子部品の外部電極を形成する方法の一つとして、下記特許文献１に記載の方法がある。この方法は、電子部品となる素子であるチップの端面及びその端面と隣り合う側面に外部電極を形成するものである。より具体的には、チップの側面に対向する位置に櫛状プレートのフィンガーと呼ばれる連続突起部分を配置し、そのフィンガーの先端には外部電極を形成するための導体ペーストを塗布する。続いて、フィンガーをチップに当接させると共に、フィンガーをチップの伸びる方向と交わる方向に摺動させ、導体ペーストをチップにこすり付けることで外部電極を形成する。
米国特許第５，７５３，２９９号公報
上述のように導体ペーストをチップの端面にこすり付けて外部電極を形成する場合には、側面に形成される外部電極は導体ペーストの垂れ下がりによって形成される。より具体的には、端面と側面とで形成される稜線でそぎ落とされた導体ペーストがチップの側面を伝って流れることで側面における外部電極が形成される。そのため、チップの側面に形成される外部電極の形状は、導体ペーストの粘度等に左右されることになる。しかしながら導体ペーストの粘度を自在にコントロールすることは困難であるから、チップの側面における外部電極の稜線から離れる方向における長さを導体ペーストの粘度調整によってコントロールすることは困難である。
そこで本発明者らは様々な観点から、導体ペーストの粘度調整によらない方法で、外部電極の長さをコントロールすることについて検討を行った。その検討の最初のステップで本発明者らは、チップの端面と側面とで形成される稜線でそぎ落とされる導体ペーストの量を調整することで外部電極の長さをコントロールできないか検討した。ところが、導体ペーストの量を増やすと、チップの側面における外部電極は端面に沿って稜線から離れる方向への延びも増えるけれども、必然的に稜線に沿った方向への延びも増えることを本発明者らは見出した。この知見によれば、隣接する外部電極間の距離が十分に取れず、電極間ショートの懼れがあることが分る。
検討の次のステップで本発明者らは、隣接する外部電極間の距離を確保するために導体ペーストの量を減らせば垂れ下がる量も減ることから、外部電極の稜線から離れる方向への延びは制限され、十分に外部電極の面積が確保されない懼れがあることを見出した。更に検討を重ねた結果、このように導体ペーストを稜線でそぎ落として外部電極を形成する場合には、側面における外部電極の状態は導体ペーストの垂れ下がり方に左右され、その形状が安定しない場合もあり、基板上に実装した場合にマンハッタン現象が発生する原因となることも本発明者らは見出した。
そこで本発明は、外部電極を安定して形成することができる電子部品の外部電極形成方法を提供することを目的とする。
本発明の外部電極形成方法は電子部品に外部電極を形成する方法であって、電子部品を構成する素子の第１面に、当該第１面と対向する方向から導体ペーストを塗布して第１の電極部分を形成する第１形成工程と、第１面に対向する素子の第２面に、当該第２面と対向する方向から導体ペーストを塗布して第２の電極部分を形成する第２形成工程と、第１面及び第２面それぞれと隣り合う素子の第３面に、第１の電極部分及び第２の電極部分を繋ぐように第３の電極部分を形成する第３形成工程と、当該素子を乾燥させて、第１の電極部分、第２の電極部分、及び第３の電極部分からなる外部電極を形成する電極形成工程と、を備える。
本発明によれば、素子の第１面及び第２面それぞれに、それぞれの面と対向する方向から導体ペーストを塗布するので、それぞれの面に意図した形状で安定的に第１の電極部分及び第２の電極部分を形成できる。また、第１の電極部分及び第２の電極部分を形成した後にそれらを繋ぐように第３の電極部分を形成するので、外部電極を安定して形成できる。
本発明の外部電極形成方法は電子部品に外部電極を形成する方法であって、電子部品を構成する素子の第１面に、当該第１面と対向する方向から導体ペーストを塗布して第１の電極部分を形成する第１形成工程と、第１面に対向する素子の第２面に、当該第２面と対向する方向から導体ペーストを塗布して第２の電極部分を形成する第２形成工程と、素子を乾燥させて、第１の電極部分及び第２の電極部分における導体ペーストの流動性を低下させる中間処理工程と、第１面及び第２面それぞれと隣り合う素子の第３面に、第１の電極部分及び第２の電極部分を繋ぐように第３の電極部分を形成する第３形成工程と、当該素子を乾燥させて、第１の電極部分、第２の電極部分、及び第３の電極部分からなる外部電極を形成する電極形成工程と、を備える。
本発明によれば、素子の第１面及び第２面それぞれに、それぞれの面と対向する方向から導体ペーストを塗布するので、それぞれの面に意図した形状で安定的に第１の電極部分及び第２の電極部分を形成できる。また、第１の電極部分及び第２の電極部分における導体ペーストの流動性を低下させてから第３の電極部分を形成するので、第１の電極部分及び第２の電極部分それぞれと第３の電極部分とが繋がる部分が肉薄になるのを抑制できる。
また本発明の外部電極形成方法では、素子が挿入可能な溝部を有する治具を準備し、治具が有する溝部内に導体ペーストを満たす準備工程と、当該満たした導体ペーストを溝部の少なくとも壁面に沿って残留させ、残余を取り除く除去工程と、を更に備え、第１形成工程では、素子を溝部内に挿入し、第１面が溝部の一の壁面に近づくように素子を移動させて第１の電極部分を形成し、第２形成工程では、第２面が溝部の他の壁面に近づくように素子を移動させて第２の電極部分を形成することも好ましい。
この好ましい方法によれば、素子が挿入可能な溝部の壁面に沿って残留させた導体ペーストを素子に付着させることで、より簡便に安定して第１の電極部分及び第２の電極部分を形成することができる。
また本発明の外部電極形成方法では、第１形成工程では、第１の電極部分を第１面の複数箇所に並べて形成し、第２形成工程では、複数箇所に並べて形成した第１の電極部分それぞれに対応する位置に第２の電極部分を形成し、第３形成工程では、複数箇所に並べて形成した第１の電極部分それぞれと、対応する位置に形成された第２の電極部分それぞれとを繋ぐように第３の電極部分を形成することも好ましい。
この好ましい方法によれば、第１の電極部分及び第２の電極部分を対応させてながら複数箇所に並べて形成し、対応する第１の電極部分及び第２の電極部分を繋ぐように第３の電極部分を形成するので、効率的に安定した外部電極を形成できる。
また本発明の外部電極形成方法では、素子が挿入可能な溝部が形成された複数の板状部材が互いに沿うように配置されている治具を準備し、複数の板状部材それぞれの溝部を跨って覆うようにそれぞれの溝部内に導体ペーストを満たす準備工程と、複数の板状部材それぞれの間に入り込んだ導体ペーストを除去することで、それぞれの溝部に入り込んだ導体ペーストをそれぞれの溝部の少なくとも壁面に沿って残留させる除去工程と、を更に備え、第１形成工程では、素子をそれぞれの溝部に渡るように挿入し、第１面がそれぞれの溝部の一の壁面に近づくように素子を移動させて第１の電極部分を形成し、第２形成工程では、第２面がそれぞれの溝部の他の壁面に近づくように素子を移動させて第２の電極部分を形成することも好ましい。
この好ましい方法によれば、互いに沿うように配置された複数の板状部材の溝部に導体ペーストを満たし、その後複数の板状部材間にある導体ペーストを除去することで、それぞれの溝部内に満たされている余分な導体ペーストが流れ出る。従って、複数の板状部材のそれぞれの溝部の壁面に沿って導体ペーストを残留させることができる。
本発明によれば、第１の電極部分、第２の電極部分、及び第３の電極部分を安定して形成できるので、外部電極を安定して形成できる。
本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解することができる。引き続いて、添付図面を参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付して、重複する説明を省略する。
（第１の実施形態） 本発明の第１の実施形態である、外部電極形成方法について説明する。本実施形態の外部電極形成方法の概要は、図１に示すように、溝１０１が形成された塗布ベッド１０（治具）を準備し、その溝１０１の壁面及び底面に沿うように導体ペースト２０を付着させておく。その後、チップ３０（素子）を溝１０１内に挿入し、図中の矢印方向（溝が延びる方向に対して直交方向）に沿ってチップ３０を動かすことで、チップ３０の両側面に外部電極３０１を形成する。引き続いて、外部電極形成方法の詳細について説明する。
図２は、本実施形態の外部電極形成方法の手順を説明するための図である。図３〜５は、チップ３０及び塗布ベッド１０について溝１０１を見通す方向から見た図であって、外部電極形成方法の各手順の状態を示す図である。図２に示した流れに沿って、適宜図３〜５を参照しながら説明する。
塗布ベッド１０の溝１０１に導体ペースト２０を満たす（図２のステップＳ０１、図３の（Ａ）、準備工程）。図３の（Ａ）に示すように、導体ペースト２０は溝１０１内に満たされると共に、塗布ベッド１０の主面１０２よりも盛り上がる程度に充填されている。
続いて、ブレード４０で溝１０１内の導体ペーストをかきだす（図２のステップＳ０２、図３の（Ｂ）、除去工程）。図３の（Ｂ）に示すように、ブレード４０は溝１０１内に入り込むような凸形状となっており、溝１０１内に入り込む部分のブレード４０と溝１０１との間には隙間が生じるようになっている。従って、図３の（Ｃ）に示すように、溝１０１の側壁１０１ａ、１０１ｂ、及び底面１０１ｃに沿って導体ペースト２０が残留し、残余が取り除かれる。
続いて、チップ３０を溝１０１に対向する位置であって、チップ３０の先端が溝１０１内に挿入される位置に配置する（図２のステップＳ０３、図３の（Ｄ））。チップ３０が溝１０１に入り込む長さが、後の工程で形成される電極部分の長さになる。チップ３０は、保持板５０に設けられた粘着テープ５１に貼り付けられて保持されている。
図３の（Ｄ）の状態から、チップ３０の側面３０ａ（第１面）が溝１０１の側壁１０１ａに近づくように保持板５０と塗布ベッド１０とを相対的に移動させる（図２のステップＳ０４、図４の（Ａ））。このように保持板５０と塗布ベッド１０とを相対的に移動させると、チップの側面３０ａが溝１０１の側壁１０１ａに当接する（図４の（Ａ））。
更に保持板５０と塗布ベッド１０とを相対的に移動させると、図４の（Ｂ）に示すようにチップ３０が溝１０１に引っかかった状態になるので、チップ３０が傾いた状態になる。このようにすることにより、溝１０１に沿って複数のチップ３０を並べて作業する場合にも、各チップ３０を的確に溝１０１の側壁１０１ａに当接させることができる。
図４の（Ａ）及び（Ｂ）の状態にすることにより、チップ３０の側面３０ａに電極部分３０１ａ（第１の電極部分）が形成される（第１形成工程）。
続いて、チップ３０の側面３０ｂ（第２面）が溝１０１の側壁１０１ｂに近づくように保持板５０と塗布ベッド１０とを相対的に移動させる（図２のステップＳ０５、図４の（Ｃ））。このように保持板５０と塗布ベッド１０とを相対的に移動させると、チップの側面３０ｂが溝１０１の側壁１０１ｂに当接する（図４の（Ｃ））。
更に保持板５０と塗布ベッド１０とを相対的に移動させると、図４の（Ｄ）に示すようにチップ３０が溝１０１に引っかかった状態になるので、チップ３０が傾いた状態になる。
図４の（Ｃ）及び（Ｄ）の状態にすることで、チップ３０の側面３０ｂに電極部分３０１ｂ（第２の電極部分）が形成される（第２形成工程）。
続いて、チップ３０が溝１０１の中心付近に位置するように保持板５０と塗布ベッド１０とを相対的に移動させる（図５の（Ａ））。その位置から、チップ３０の先端が溝１０１の底面１０１ｃ（第３面）に当接するように、保持板５０と塗布ベッド１０とを近づける（図５の（Ｂ））。チップ３０の先端が溝１０１の底面１０１ｃに当接すると、電極部分３０１ａと電極部分３０１ｂとを繋ぐ電極部分３０１ｃ（第３の電極部部分）が形成される（図２のステップＳ０６、第３形成工程）。
続いて、保持板５０と塗布ベッド１０とを遠ざけて、チップ３０を乾燥させると、電極部分３０１ａと、電極部分３０１ｂと、電極部分３０１ｃとが繋がれた外部電極３０１が形成される（図５の（Ｃ）、電極形成工程）。尚、本実施形態では、電極部分３０１ｃを形成した後にチップ３０を乾燥させているけれども、電極部分３０１ｂを形成した後であって電極部分３０１ｃを形成する前に乾燥させてもよい（中間処理工程）。このようにすると、電極部分３０１ａ及び３０１ｂの流動性を低下させてから電極部分３０１ｃを形成するので、電極部分３０１ａと電極部分３０１ｃとが繋がる角部や、電極部分３０１ｂと電極部分３０１ｃとが繋がる角部が肉薄になるのを抑制できる。
続いて、ブレード４５で溝１０１内の導体ペーストをかきだす（図２のステップＳ０７、図５の（Ｄ））。図５の（Ｄ）に示すように、ブレード４５は溝１０１内に入り込むような凸形状となっている。図３の（Ｂ）に示したブレード４０との相違点は、溝１０１内に入り込む部分のブレード４５と溝１０１との間に隙間が生じないように形成されている点である。従って、図５の（Ｅ）に示すように、溝１０１内の導体ペーストは全てかきだされている。
以上のように、本実施形態によれば、チップ３０の側面３０ａ、３０ｂそれぞれに、それぞれの面と対向する方向から導体ペースト２０を塗布するので、それぞれの面に意図した形状で安定的に電極部分３０１ａ及び電極部分３０１ｂを形成できる。また、電極部分３０１ａ及び電極部分３０１ｂを形成した後にそれらを繋ぐように電極部分３０１ｃを形成するので、外部電極３０１を安定して形成できる。
また、本実施形態では、チップ３０が挿入可能な溝１０１の壁面に沿って残留させた導体ペースト２０をチップ３０に付着させることで、より簡便に安定して電極部分３０１ａ及び電極部分３０１ｂを形成することができる。
（第２の実施形態） 本発明の第２の実施形態である、外部電極形成方法について説明する。本実施形態の外部電極形成方法はチップに複数の外部電極を同時に形成するための方法である。第１の実施形態との相違点は主に使用する塗布ベッドやブレードといった治具の形態である。図６〜８は、本実施形態の外部電極形成方法の手順を説明するための図である。図６〜８を参照しながら、本実施形態の外部電極形成方法を説明する。
まず、塗布ベッド６及びブレード７を準備する（図６の（Ａ））。塗布ベッド６は、ベース６０と、４枚の板状部材６１とから構成されている。板状部材６１は間隔をあけて互いに平行となるようにベース６０に取り付けられている。板状部材６１それぞれには同じ位置に溝６１１が形成されている。
ブレード７は、ベース７０と、かきとり部７１とから構成されている。かきとり部７１には歯７１１が形成されている。歯７１１は、塗布ベッド６の板状部材６１の間に入り込むことができるように形成されている。
続いて、塗布ベッド６の板状部材６１それぞれの溝部６１１を跨って覆うように導体ペースト８を盛る（図６の（Ｂ））。従って、各板状部材６１の溝部６１１内に導体ペースト８が満たされる（準備工程）。
続いて、ブレード７と塗布ベッド６とが当接するように、ブレード７と塗布ベッド６とを相対的に移動させる（図７の（Ａ））。このように移動させると、ブレード７の歯７１１それぞれが塗布ベッド６の板状部材６１それぞれの間に挿入される。歯７１１の先端が塗布ベッド６のベース６０に当接した状態では、板状部材６１の上端と歯７１１間の根元との間には隙間が生じるように形成されている。従って、導体ペースト８がその隙間から板状部材６１の上に押し出される。
続いて、ブレード７を板状部材６１に沿って移動させて、各板状部材６１間に入り込んだ導体ペースト８をかきだす（図７の（Ｂ）、除去工程）。導体ペースト８は流動性があるので、板状部材６１の溝６１１に残った導体ペースト８は、板状部材６１の間に流れ出す（図７の（Ｃ））。従って、導体ペースト８は板状部材６１の各溝６１１に沿って残留する。
続いて、チップ９０を各板状部材６１それぞれの溝６１１に渡るように配置する。この際、チップ９０の先端が溝６１１内に挿入される位置に配置する。チップ９０が溝６１１に入り込む長さが電極部分の長さになる。チップ９０は、第１の実施形態と同様に保持板（図示しない）に設けられた粘着テープ（図示しない）に貼り付けられて保持されている。
続いて、チップ９０の側面９０ａが各板状部材６１の溝６１１に当接するように、チップ９０と塗布ベッド６０とを相対的に移動させる（図８の（Ａ））。チップ９０の側面９０ａを４つの板状部材６１それぞれの溝６１１に当接させるので、４つの電極部分９０１ａ（第1の電極部分）が形成される（第１形成工程）。
続いて、チップ９０の側面９０ｂが各板状部材６１の溝６１１に当接するように、チップ９０と塗布ベッド６０とを相対的に移動させる（図８の（Ｂ））。チップ９０の側面９０ｂと４つの板状部材６１それぞれの溝６１１に当接させるので、４つの電極部分９０１ｂ（第２の電極部分）が形成される（第２形成工程）。
続いて、チップ９０と塗布ベッド６とが互いに離れるように（図中上下方向に）相対的に移動させる。更に、チップ９０が板状部材６１の溝６１１以外の部分の上方に位置するようにチップ９０と塗布ベッドとを相対的に移動させる。その後、チップ９０が板状部材６１の溝６１１以外の部分に当接するように、チップ９０を塗布ベッド６とを相対的に移動させる（図８の（Ｃ））。チップ９０の先端が板状部材６１の溝６１１以外の部分に当接すると、電極部分９０１ａと電極部分９０１ｂとを繋ぐ電極部分（第３の電極部分、図８においては明示しない）が形成される（第３形成工程）。
続いて、チップ９０と塗布ベッド６とを遠ざけて、チップ９０を乾燥させると、電極部分９０１ａと、電極部分９０１ｂと、電極部分９０１ａ及び９０１ｂを繋ぐ電極部分とが繋がれた外部電極が形成される（電極形成工程）。
以上のように、本実施形態によれば、チップ９０の側面９０ａ、９０ｂそれぞれに、それぞれの面と対向する方向から導体ペースト８を塗布するので、それぞれの面に意図した形状で安定的に電極部分９０１ａ及び電極部分９０１ｂを形成できる。また、電極部分９０１ａ及び電極部分９０１ｂを形成した後にそれらを繋ぐように電極部分を形成するので、外部電極を安定して形成できる。
また、本実施形態では、電極部分９０１ａ及び電極部分９０１ｂを対応させてながら複数箇所に並べて形成し、対応する電極部分９０１ａ及び電極部分９０１ｂを繋ぐように電極部分を形成するので、効率的に安定した外部電極を形成できる。
また、本実施形態では、互いに沿うように配置された複数の板状部材６１の溝６１１に導体ペースト８を満たし、その後複数の板状部材６１間にある導体ペースト８を除去することで、それぞれの溝６１１内に満たされている余分な導体ペースト８が流れ出る。従って、複数の板状部材６１のそれぞれの溝６１１の壁面に沿って導体ペースト８を残留させることができる。
本発明の第１の実施形態である外部電極形成方法の概要を示す斜視図である。 本発明の第１の実施形態である外部電極形成方法を示す図である。 本発明の第１の実施形態である外部電極形成方法を説明するための図である。 本発明の第１の実施形態である外部電極形成方法を説明するための図である。 本発明の第１の実施形態である外部電極形成方法を説明するための図である。 本発明の第２の実施形態である外部電極形成方法を説明するための図である。 本発明の第２の実施形態である外部電極形成方法を説明するための図である。 本発明の第２の実施形態である外部電極形成方法を説明するための図である。
符号の説明
１０…塗布ベッド、２０…導体ペースト、３０…チップ、１０１…溝、３０１…外部電極。

Claims (4)

  1. 電子部品を構成する素子が挿入可能な溝部を有する治具を準備し、前記治具が有する溝部内に前記導体ペーストを満たす準備工程と、
    当該満たした導体ペーストを前記溝部の少なくとも互いに対向する第１及び第２壁面並びに底面に沿って残留させ、残余を取り除く除去工程と、
    前記素子を前記溝部内に挿入し、前記素子の第１面が前記第１の壁面に近づくように前記素子を相対的に移動させて前記第１面を前記第１の壁面に当接させ、前記第１の壁面に残留する導体ペーストを前記第１面と対向する方向から前記第１面に塗布して第１の電極部分を形成する第１形成工程と、
    前記第１面に対向する前記素子の第２面が前記第２の壁面に近づくように前記素子を相対的に移動させて前記第２面を前記第２の壁面に当接させ、前記第２の壁面に残留する導体ペーストを前記第２面と対向する方向から前記第２面に塗布して第２の電極部分を形成する第２形成工程と、
    前記第１面及び前記第２面それぞれと隣り合う前記素子の第３面が前記底面に当接するように前記素子を相対的に移動させて、前記底面に残留する導体ペーストを前記第３面に塗布して、前記第１の電極部分及び前記第２の電極部分を繋ぐように第３の電極部分を形成する第３形成工程と、
    当該素子を乾燥させて、前記第１の電極部分、前記第２の電極部分、及び前記第３の電極部分からなる外部電極を形成する電極形成工程と、
    を備える、電子部品の外部電極形成方法。
  2. 前記第１形成工程にて前記第１の電極部分を形成し、前記第２形成工程にて前記第２の電極部分を形成した後で且つ前記第３形成工程の前に、前記素子を乾燥させて、前記第１の電極部分及び前記第２の電極部分における導体ペーストの流動性を低下させる中間処理工程を、更に備える、請求項１に記載の外部電極成形方法。
  3. 前記第１形成工程では、前記第１の電極部分を前記第１面の複数箇所に並べて形成し、
    前記第２形成工程では、複数箇所に並べて形成した前記第１の電極部分それぞれに対応する位置に前記第２の電極部分を形成し、
    前記第３形成工程では、複数箇所に並べて形成した前記第１の電極部分それぞれと、対応する位置に形成された前記第２の電極部分それぞれとを繋ぐように前記第３の電極部分を形成する、請求項１又は２に記載の外部電極形成方法。
  4. 前記準備工程では、前記治具として、前記素子が挿入可能な溝部が形成された複数の板状部材が互いに沿うように配置されている治具を準備し、前記複数の板状部材それぞれの溝部を跨って覆うように前記それぞれの溝部内に前記導体ペーストを満たし、
    前記除去工程では、前記複数の板状部材それぞれの間に入り込んだ導体ペーストを除去することで、前記それぞれの溝部に入り込んだ導体ペーストを前記それぞれの溝部の少なくとも前記第１及び第２壁面並びに前記底面に沿って残留させる、請求項３に記載の外部電極形成方法。

JP2004347049A 2004-11-30 2004-11-30 外部電極形成方法 Active JP4220460B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004347049A JP4220460B2 (ja) 2004-11-30 2004-11-30 外部電極形成方法
US11/288,203 US7458151B2 (en) 2004-11-30 2005-11-29 Method of forming external electrode
TW094141941A TWI284064B (en) 2004-11-30 2005-11-29 Method of forming external electrode
KR1020050115567A KR100688929B1 (ko) 2004-11-30 2005-11-30 외부전극 형성방법
CNB2005101258435A CN100492593C (zh) 2004-11-30 2005-11-30 外部电极形成方法
HK06111582.5A HK1091032A1 (en) 2004-11-30 2006-10-20 Method of forming external electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004347049A JP4220460B2 (ja) 2004-11-30 2004-11-30 外部電極形成方法

Publications (2)

Publication Number Publication Date
JP2006156811A JP2006156811A (ja) 2006-06-15
JP4220460B2 true JP4220460B2 (ja) 2009-02-04

Family

ID=36566072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004347049A Active JP4220460B2 (ja) 2004-11-30 2004-11-30 外部電極形成方法

Country Status (6)

Country Link
US (1) US7458151B2 (ja)
JP (1) JP4220460B2 (ja)
KR (1) KR100688929B1 (ja)
CN (1) CN100492593C (ja)
HK (1) HK1091032A1 (ja)
TW (1) TWI284064B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746906B1 (ko) * 2006-09-18 2007-08-07 주식회사 이어메카 무선 이어폰
JP4661815B2 (ja) * 2007-03-29 2011-03-30 Ｔｄｋ株式会社 電子部品の製造方法
JP4835686B2 (ja) 2008-12-22 2011-12-14 Ｔｄｋ株式会社 積層コンデンサ
JP4849123B2 (ja) * 2008-12-22 2012-01-11 Ｔｄｋ株式会社 積層コンデンサの製造方法
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US8735734B2 (en) 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
US20110017504A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Ferrite Bead Components for Printed Circuit Boards
US20110017502A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Components for Printed Circuit Boards
US9078374B2 (en) 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
US8790520B2 (en) 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US9009954B2 (en) 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US8752280B2 (en) * 2011-09-30 2014-06-17 Lexmark International, Inc. Extrusion process for manufacturing a Z-directed component for a printed circuit board
US8658245B2 (en) 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board
US8943684B2 (en) * 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
US8830692B2 (en) 2012-03-29 2014-09-09 Lexmark International, Inc. Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
US8912452B2 (en) 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
JP6633829B2 (ja) * 2014-11-21 2020-01-22 株式会社クリエイティブコーティングス 電子部品の製造方法及び装置
JP6378122B2 (ja) * 2014-12-05 2018-08-22 太陽誘電株式会社 積層セラミック電子部品
JP7398122B2 (ja) * 2021-06-03 2023-12-14 株式会社クリエイティブコーティングス 電子部品の製造方法及びペースト塗布装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6048230U (ja) * 1983-09-11 1985-04-04 株式会社村田製作所 積層コンデンサ
JPS60109204A (ja) 1983-11-17 1985-06-14 株式会社村田製作所 チップ部品の外部電極形成方法
JPH0677099A (ja) 1992-08-22 1994-03-18 Taiyo Yuden Co Ltd 電子部品の外部電極形成方法
JPH0922815A (ja) 1995-07-07 1997-01-21 Taiyo Yuden Co Ltd チップ部品の外部電極形成方法
US5753299A (en) * 1996-08-26 1998-05-19 Electro Scientific Industries, Inc. Method and apparatus for forming termination stripes
JP3240963B2 (ja) * 1997-07-24 2001-12-25 株式会社村田製作所 チップ状電子部品の電極形成方法およびチップ状電子部品用ホルダ
JP2000030916A (ja) 1998-07-16 2000-01-28 Murata Mfg Co Ltd 電子部品の電極塗布方法および装置
JP2001060532A (ja) 1999-08-19 2001-03-06 Tdk Corp 積層セラミック電子部品の外部電極形成方法
TW429169B (en) 1999-11-19 2001-04-11 Schmidt Scient Taiwan Ltd Method for forming electrode with dipping end used for long-shaped surface mounted device that needs coated conduction metal on both ends and the apparatus for performing this method
JP3918083B2 (ja) 2000-11-13 2007-05-23 株式会社村田製作所 電子部品の製造装置および電子部品の製造方法
JP2004088068A (ja) 2002-06-27 2004-03-18 Kyocera Corp チップ型電子部品の外部電極形成方法及び装置
JP3744505B2 (ja) 2003-04-08 2006-02-15 松下電器産業株式会社 チップ型電子部品の外部電極形成方法

Also Published As

Publication number Publication date
KR20060060819A (ko) 2006-06-05
TW200626253A (en) 2006-08-01
US20060112546A1 (en) 2006-06-01
HK1091032A1 (en) 2007-01-05
TWI284064B (en) 2007-07-21
CN100492593C (zh) 2009-05-27
KR100688929B1 (ko) 2007-03-02
CN1808696A (zh) 2006-07-26
US7458151B2 (en) 2008-12-02
JP2006156811A (ja) 2006-06-15

Similar Documents

Publication Publication Date Title
JP4220460B2 (ja) 外部電極形成方法
JP4188972B2 (ja) 外部電極形成方法
DE102006024213A1 (de) Verfahren zum Herstellen eines Bausteins mit einer elektrischen Kontaktierung
JP4299296B2 (ja) 外部電極形成方法
JP4697285B2 (ja) 外部電極形成方法
JP4458068B2 (ja) 外部電極形成方法
JPH0362917A (ja) 電子部品の電極形成方法
US20230064682A1 (en) Stencil for stencil printing process
US11622452B2 (en) Method of manufacturing a conductive track on a board via stencil printing
KR102648789B1 (ko) 전자부품의 제조 방법 및 장치
JP2007518258A (ja) 回路部品を回路基板に接着する方法
CN103369823B (zh) 印刷电路板及其制造方法
US20230060880A1 (en) Flattening surface of pasted track in stencil printing process
TWI853154B (zh) 電子零件之製造方法及裝置
US20230062023A1 (en) Squeegee for stencil printing
JP3919113B2 (ja) 半田こて
JP4360193B2 (ja) 電子部品へのペースト転写方法
TW202310692A (zh) 電子零件之製造方法及糊劑塗佈裝置
JP4273213B2 (ja) 実装部品取り外し用治具
JPH0636899B2 (ja) 電子部品端部のペースト塗布方法
JP2007081163A (ja) 外部電極形成用治具およびチップ型電子部品の製造方法。
JP2013018195A (ja) ペースト印刷用スキージ、ペースト印刷装置、配線基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4220460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 5