JP4220460B2 - 外部電極形成方法 - Google Patents

外部電極形成方法 Download PDF

Info

Publication number
JP4220460B2
JP4220460B2 JP2004347049A JP2004347049A JP4220460B2 JP 4220460 B2 JP4220460 B2 JP 4220460B2 JP 2004347049 A JP2004347049 A JP 2004347049A JP 2004347049 A JP2004347049 A JP 2004347049A JP 4220460 B2 JP4220460 B2 JP 4220460B2
Authority
JP
Japan
Prior art keywords
electrode
electrode portion
groove
forming
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004347049A
Other languages
English (en)
Other versions
JP2006156811A (ja
Inventor
晃 小野寺
哲 栗本
洋司 戸沢
誠一 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004347049A priority Critical patent/JP4220460B2/ja
Priority to TW094141941A priority patent/TWI284064B/zh
Priority to US11/288,203 priority patent/US7458151B2/en
Priority to CNB2005101258435A priority patent/CN100492593C/zh
Priority to KR1020050115567A priority patent/KR100688929B1/ko
Publication of JP2006156811A publication Critical patent/JP2006156811A/ja
Priority to HK06111582.5A priority patent/HK1091032A1/xx
Application granted granted Critical
Publication of JP4220460B2 publication Critical patent/JP4220460B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827Materials
    • H01L23/4828Conductive organic material or pastes, e.g. conductive adhesives, inks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49169Assembling electrical component directly to terminal or elongated conductor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211Contact or terminal manufacturing by assembling plural parts with bonding of fused material
    • Y10T29/49213Metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49224Contact or terminal manufacturing with coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

本発明は、電子部品の外部電極形成方法に関する。
電子部品の外部電極を形成する方法の一つとして、下記特許文献1に記載の方法がある。この方法は、電子部品となる素子であるチップの端面及びその端面と隣り合う側面に外部電極を形成するものである。より具体的には、チップの側面に対向する位置に櫛状プレートのフィンガーと呼ばれる連続突起部分を配置し、そのフィンガーの先端には外部電極を形成するための導体ペーストを塗布する。続いて、フィンガーをチップに当接させると共に、フィンガーをチップの伸びる方向と交わる方向に摺動させ、導体ペーストをチップにこすり付けることで外部電極を形成する。
米国特許第5,753,299号公報
上述のように導体ペーストをチップの端面にこすり付けて外部電極を形成する場合には、側面に形成される外部電極は導体ペーストの垂れ下がりによって形成される。より具体的には、端面と側面とで形成される稜線でそぎ落とされた導体ペーストがチップの側面を伝って流れることで側面における外部電極が形成される。そのため、チップの側面に形成される外部電極の形状は、導体ペーストの粘度等に左右されることになる。しかしながら導体ペーストの粘度を自在にコントロールすることは困難であるから、チップの側面における外部電極の稜線から離れる方向における長さを導体ペーストの粘度調整によってコントロールすることは困難である。
そこで本発明者らは様々な観点から、導体ペーストの粘度調整によらない方法で、外部電極の長さをコントロールすることについて検討を行った。その検討の最初のステップで本発明者らは、チップの端面と側面とで形成される稜線でそぎ落とされる導体ペーストの量を調整することで外部電極の長さをコントロールできないか検討した。ところが、導体ペーストの量を増やすと、チップの側面における外部電極は端面に沿って稜線から離れる方向への延びも増えるけれども、必然的に稜線に沿った方向への延びも増えることを本発明者らは見出した。この知見によれば、隣接する外部電極間の距離が十分に取れず、電極間ショートの懼れがあることが分る。
検討の次のステップで本発明者らは、隣接する外部電極間の距離を確保するために導体ペーストの量を減らせば垂れ下がる量も減ることから、外部電極の稜線から離れる方向への延びは制限され、十分に外部電極の面積が確保されない懼れがあることを見出した。更に検討を重ねた結果、このように導体ペーストを稜線でそぎ落として外部電極を形成する場合には、側面における外部電極の状態は導体ペーストの垂れ下がり方に左右され、その形状が安定しない場合もあり、基板上に実装した場合にマンハッタン現象が発生する原因となることも本発明者らは見出した。
そこで本発明は、外部電極を安定して形成することができる電子部品の外部電極形成方法を提供することを目的とする。
本発明の外部電極形成方法は電子部品に外部電極を形成する方法であって、電子部品を構成する素子の第1面に、当該第1面と対向する方向から導体ペーストを塗布して第1の電極部分を形成する第1形成工程と、第1面に対向する素子の第2面に、当該第2面と対向する方向から導体ペーストを塗布して第2の電極部分を形成する第2形成工程と、第1面及び第2面それぞれと隣り合う素子の第3面に、第1の電極部分及び第2の電極部分を繋ぐように第3の電極部分を形成する第3形成工程と、当該素子を乾燥させて、第1の電極部分、第2の電極部分、及び第3の電極部分からなる外部電極を形成する電極形成工程と、を備える。
本発明によれば、素子の第1面及び第2面それぞれに、それぞれの面と対向する方向から導体ペーストを塗布するので、それぞれの面に意図した形状で安定的に第1の電極部分及び第2の電極部分を形成できる。また、第1の電極部分及び第2の電極部分を形成した後にそれらを繋ぐように第3の電極部分を形成するので、外部電極を安定して形成できる。
本発明の外部電極形成方法は電子部品に外部電極を形成する方法であって、電子部品を構成する素子の第1面に、当該第1面と対向する方向から導体ペーストを塗布して第1の電極部分を形成する第1形成工程と、第1面に対向する素子の第2面に、当該第2面と対向する方向から導体ペーストを塗布して第2の電極部分を形成する第2形成工程と、素子を乾燥させて、第1の電極部分及び第2の電極部分における導体ペーストの流動性を低下させる中間処理工程と、第1面及び第2面それぞれと隣り合う素子の第3面に、第1の電極部分及び第2の電極部分を繋ぐように第3の電極部分を形成する第3形成工程と、当該素子を乾燥させて、第1の電極部分、第2の電極部分、及び第3の電極部分からなる外部電極を形成する電極形成工程と、を備える。
本発明によれば、素子の第1面及び第2面それぞれに、それぞれの面と対向する方向から導体ペーストを塗布するので、それぞれの面に意図した形状で安定的に第1の電極部分及び第2の電極部分を形成できる。また、第1の電極部分及び第2の電極部分における導体ペーストの流動性を低下させてから第3の電極部分を形成するので、第1の電極部分及び第2の電極部分それぞれと第3の電極部分とが繋がる部分が肉薄になるのを抑制できる。
また本発明の外部電極形成方法では、素子が挿入可能な溝部を有する治具を準備し、治具が有する溝部内に導体ペーストを満たす準備工程と、当該満たした導体ペーストを溝部の少なくとも壁面に沿って残留させ、残余を取り除く除去工程と、を更に備え、第1形成工程では、素子を溝部内に挿入し、第1面が溝部の一の壁面に近づくように素子を移動させて第1の電極部分を形成し、第2形成工程では、第2面が溝部の他の壁面に近づくように素子を移動させて第2の電極部分を形成することも好ましい。
この好ましい方法によれば、素子が挿入可能な溝部の壁面に沿って残留させた導体ペーストを素子に付着させることで、より簡便に安定して第1の電極部分及び第2の電極部分を形成することができる。
また本発明の外部電極形成方法では、第1形成工程では、第1の電極部分を第1面の複数箇所に並べて形成し、第2形成工程では、複数箇所に並べて形成した第1の電極部分それぞれに対応する位置に第2の電極部分を形成し、第3形成工程では、複数箇所に並べて形成した第1の電極部分それぞれと、対応する位置に形成された第2の電極部分それぞれとを繋ぐように第3の電極部分を形成することも好ましい。
この好ましい方法によれば、第1の電極部分及び第2の電極部分を対応させてながら複数箇所に並べて形成し、対応する第1の電極部分及び第2の電極部分を繋ぐように第3の電極部分を形成するので、効率的に安定した外部電極を形成できる。
また本発明の外部電極形成方法では、素子が挿入可能な溝部が形成された複数の板状部材が互いに沿うように配置されている治具を準備し、複数の板状部材それぞれの溝部を跨って覆うようにそれぞれの溝部内に導体ペーストを満たす準備工程と、複数の板状部材それぞれの間に入り込んだ導体ペーストを除去することで、それぞれの溝部に入り込んだ導体ペーストをそれぞれの溝部の少なくとも壁面に沿って残留させる除去工程と、を更に備え、第1形成工程では、素子をそれぞれの溝部に渡るように挿入し、第1面がそれぞれの溝部の一の壁面に近づくように素子を移動させて第1の電極部分を形成し、第2形成工程では、第2面がそれぞれの溝部の他の壁面に近づくように素子を移動させて第2の電極部分を形成することも好ましい。
この好ましい方法によれば、互いに沿うように配置された複数の板状部材の溝部に導体ペーストを満たし、その後複数の板状部材間にある導体ペーストを除去することで、それぞれの溝部内に満たされている余分な導体ペーストが流れ出る。従って、複数の板状部材のそれぞれの溝部の壁面に沿って導体ペーストを残留させることができる。
本発明によれば、第1の電極部分、第2の電極部分、及び第3の電極部分を安定して形成できるので、外部電極を安定して形成できる。
本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解することができる。引き続いて、添付図面を参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付して、重複する説明を省略する。
(第1の実施形態) 本発明の第1の実施形態である、外部電極形成方法について説明する。本実施形態の外部電極形成方法の概要は、図1に示すように、溝101が形成された塗布ベッド10(治具)を準備し、その溝101の壁面及び底面に沿うように導体ペースト20を付着させておく。その後、チップ30(素子)を溝101内に挿入し、図中の矢印方向(溝が延びる方向に対して直交方向)に沿ってチップ30を動かすことで、チップ30の両側面に外部電極301を形成する。引き続いて、外部電極形成方法の詳細について説明する。
図2は、本実施形態の外部電極形成方法の手順を説明するための図である。図3〜5は、チップ30及び塗布ベッド10について溝101を見通す方向から見た図であって、外部電極形成方法の各手順の状態を示す図である。図2に示した流れに沿って、適宜図3〜5を参照しながら説明する。
塗布ベッド10の溝101に導体ペースト20を満たす(図2のステップS01、図3の(A)、準備工程)。図3の(A)に示すように、導体ペースト20は溝101内に満たされると共に、塗布ベッド10の主面102よりも盛り上がる程度に充填されている。
続いて、ブレード40で溝101内の導体ペーストをかきだす(図2のステップS02、図3の(B)、除去工程)。図3の(B)に示すように、ブレード40は溝101内に入り込むような凸形状となっており、溝101内に入り込む部分のブレード40と溝101との間には隙間が生じるようになっている。従って、図3の(C)に示すように、溝101の側壁101a、101b、及び底面101cに沿って導体ペースト20が残留し、残余が取り除かれる。
続いて、チップ30を溝101に対向する位置であって、チップ30の先端が溝101内に挿入される位置に配置する(図2のステップS03、図3の(D))。チップ30が溝101に入り込む長さが、後の工程で形成される電極部分の長さになる。チップ30は、保持板50に設けられた粘着テープ51に貼り付けられて保持されている。
図3の(D)の状態から、チップ30の側面30a(第1面)が溝101の側壁101aに近づくように保持板50と塗布ベッド10とを相対的に移動させる(図2のステップS04、図4の(A))。このように保持板50と塗布ベッド10とを相対的に移動させると、チップの側面30aが溝101の側壁101aに当接する(図4の(A))。
更に保持板50と塗布ベッド10とを相対的に移動させると、図4の(B)に示すようにチップ30が溝101に引っかかった状態になるので、チップ30が傾いた状態になる。このようにすることにより、溝101に沿って複数のチップ30を並べて作業する場合にも、各チップ30を的確に溝101の側壁101aに当接させることができる。
図4の(A)及び(B)の状態にすることにより、チップ30の側面30aに電極部分301a(第1の電極部分)が形成される(第1形成工程)。
続いて、チップ30の側面30b(第2面)が溝101の側壁101bに近づくように保持板50と塗布ベッド10とを相対的に移動させる(図2のステップS05、図4の(C))。このように保持板50と塗布ベッド10とを相対的に移動させると、チップの側面30bが溝101の側壁101bに当接する(図4の(C))。
更に保持板50と塗布ベッド10とを相対的に移動させると、図4の(D)に示すようにチップ30が溝101に引っかかった状態になるので、チップ30が傾いた状態になる。
図4の(C)及び(D)の状態にすることで、チップ30の側面30bに電極部分301b(第2の電極部分)が形成される(第2形成工程)。
続いて、チップ30が溝101の中心付近に位置するように保持板50と塗布ベッド10とを相対的に移動させる(図5の(A))。その位置から、チップ30の先端が溝101の底面101c(第3面)に当接するように、保持板50と塗布ベッド10とを近づける(図5の(B))。チップ30の先端が溝101の底面101cに当接すると、電極部分301aと電極部分301bとを繋ぐ電極部分301c(第3の電極部部分)が形成される(図2のステップS06、第3形成工程)。
続いて、保持板50と塗布ベッド10とを遠ざけて、チップ30を乾燥させると、電極部分301aと、電極部分301bと、電極部分301cとが繋がれた外部電極301が形成される(図5の(C)、電極形成工程)。尚、本実施形態では、電極部分301cを形成した後にチップ30を乾燥させているけれども、電極部分301bを形成した後であって電極部分301cを形成する前に乾燥させてもよい(中間処理工程)。このようにすると、電極部分301a及び301bの流動性を低下させてから電極部分301cを形成するので、電極部分301aと電極部分301cとが繋がる角部や、電極部分301bと電極部分301cとが繋がる角部が肉薄になるのを抑制できる。
続いて、ブレード45で溝101内の導体ペーストをかきだす(図2のステップS07、図5の(D))。図5の(D)に示すように、ブレード45は溝101内に入り込むような凸形状となっている。図3の(B)に示したブレード40との相違点は、溝101内に入り込む部分のブレード45と溝101との間に隙間が生じないように形成されている点である。従って、図5の(E)に示すように、溝101内の導体ペーストは全てかきだされている。
以上のように、本実施形態によれば、チップ30の側面30a、30bそれぞれに、それぞれの面と対向する方向から導体ペースト20を塗布するので、それぞれの面に意図した形状で安定的に電極部分301a及び電極部分301bを形成できる。また、電極部分301a及び電極部分301bを形成した後にそれらを繋ぐように電極部分301cを形成するので、外部電極301を安定して形成できる。
また、本実施形態では、チップ30が挿入可能な溝101の壁面に沿って残留させた導体ペースト20をチップ30に付着させることで、より簡便に安定して電極部分301a及び電極部分301bを形成することができる。
(第2の実施形態) 本発明の第2の実施形態である、外部電極形成方法について説明する。本実施形態の外部電極形成方法はチップに複数の外部電極を同時に形成するための方法である。第1の実施形態との相違点は主に使用する塗布ベッドやブレードといった治具の形態である。図6〜8は、本実施形態の外部電極形成方法の手順を説明するための図である。図6〜8を参照しながら、本実施形態の外部電極形成方法を説明する。
まず、塗布ベッド6及びブレード7を準備する(図6の(A))。塗布ベッド6は、ベース60と、4枚の板状部材61とから構成されている。板状部材61は間隔をあけて互いに平行となるようにベース60に取り付けられている。板状部材61それぞれには同じ位置に溝611が形成されている。
ブレード7は、ベース70と、かきとり部71とから構成されている。かきとり部71には歯711が形成されている。歯711は、塗布ベッド6の板状部材61の間に入り込むことができるように形成されている。
続いて、塗布ベッド6の板状部材61それぞれの溝部611を跨って覆うように導体ペースト8を盛る(図6の(B))。従って、各板状部材61の溝部611内に導体ペースト8が満たされる(準備工程)。
続いて、ブレード7と塗布ベッド6とが当接するように、ブレード7と塗布ベッド6とを相対的に移動させる(図7の(A))。このように移動させると、ブレード7の歯711それぞれが塗布ベッド6の板状部材61それぞれの間に挿入される。歯711の先端が塗布ベッド6のベース60に当接した状態では、板状部材61の上端と歯711間の根元との間には隙間が生じるように形成されている。従って、導体ペースト8がその隙間から板状部材61の上に押し出される。
続いて、ブレード7を板状部材61に沿って移動させて、各板状部材61間に入り込んだ導体ペースト8をかきだす(図7の(B)、除去工程)。導体ペースト8は流動性があるので、板状部材61の溝611に残った導体ペースト8は、板状部材61の間に流れ出す(図7の(C))。従って、導体ペースト8は板状部材61の各溝611に沿って残留する。
続いて、チップ90を各板状部材61それぞれの溝611に渡るように配置する。この際、チップ90の先端が溝611内に挿入される位置に配置する。チップ90が溝611に入り込む長さが電極部分の長さになる。チップ90は、第1の実施形態と同様に保持板(図示しない)に設けられた粘着テープ(図示しない)に貼り付けられて保持されている。
続いて、チップ90の側面90aが各板状部材61の溝611に当接するように、チップ90と塗布ベッド60とを相対的に移動させる(図8の(A))。チップ90の側面90aを4つの板状部材61それぞれの溝611に当接させるので、4つの電極部分901a(第1の電極部分)が形成される(第1形成工程)。
続いて、チップ90の側面90bが各板状部材61の溝611に当接するように、チップ90と塗布ベッド60とを相対的に移動させる(図8の(B))。チップ90の側面90bと4つの板状部材61それぞれの溝611に当接させるので、4つの電極部分901b(第2の電極部分)が形成される(第2形成工程)。
続いて、チップ90と塗布ベッド6とが互いに離れるように(図中上下方向に)相対的に移動させる。更に、チップ90が板状部材61の溝611以外の部分の上方に位置するようにチップ90と塗布ベッドとを相対的に移動させる。その後、チップ90が板状部材61の溝611以外の部分に当接するように、チップ90を塗布ベッド6とを相対的に移動させる(図8の(C))。チップ90の先端が板状部材61の溝611以外の部分に当接すると、電極部分901aと電極部分901bとを繋ぐ電極部分(第3の電極部分、図8においては明示しない)が形成される(第3形成工程)。
続いて、チップ90と塗布ベッド6とを遠ざけて、チップ90を乾燥させると、電極部分901aと、電極部分901bと、電極部分901a及び901bを繋ぐ電極部分とが繋がれた外部電極が形成される(電極形成工程)。
以上のように、本実施形態によれば、チップ90の側面90a、90bそれぞれに、それぞれの面と対向する方向から導体ペースト8を塗布するので、それぞれの面に意図した形状で安定的に電極部分901a及び電極部分901bを形成できる。また、電極部分901a及び電極部分901bを形成した後にそれらを繋ぐように電極部分を形成するので、外部電極を安定して形成できる。
また、本実施形態では、電極部分901a及び電極部分901bを対応させてながら複数箇所に並べて形成し、対応する電極部分901a及び電極部分901bを繋ぐように電極部分を形成するので、効率的に安定した外部電極を形成できる。
また、本実施形態では、互いに沿うように配置された複数の板状部材61の溝611に導体ペースト8を満たし、その後複数の板状部材61間にある導体ペースト8を除去することで、それぞれの溝611内に満たされている余分な導体ペースト8が流れ出る。従って、複数の板状部材61のそれぞれの溝611の壁面に沿って導体ペースト8を残留させることができる。
本発明の第1の実施形態である外部電極形成方法の概要を示す斜視図である。 本発明の第1の実施形態である外部電極形成方法を示す図である。 本発明の第1の実施形態である外部電極形成方法を説明するための図である。 本発明の第1の実施形態である外部電極形成方法を説明するための図である。 本発明の第1の実施形態である外部電極形成方法を説明するための図である。 本発明の第2の実施形態である外部電極形成方法を説明するための図である。 本発明の第2の実施形態である外部電極形成方法を説明するための図である。 本発明の第2の実施形態である外部電極形成方法を説明するための図である。
符号の説明
10…塗布ベッド、20…導体ペースト、30…チップ、101…溝、301…外部電極。

Claims (4)

  1. 電子部品を構成する素子が挿入可能な溝部を有する治具を準備し、前記治具が有する溝部内に前記導体ペーストを満たす準備工程と、
    当該満たした導体ペーストを前記溝部の少なくとも互いに対向する第1及び第2壁面並びに底面に沿って残留させ、残余を取り除く除去工程と、
    前記素子を前記溝部内に挿入し、前記素子の第1面が前記第1の壁面に近づくように前記素子を相対的に移動させて前記第1面を前記第1の壁面に当接させ、前記第1の壁面に残留する導体ペーストを前記第1面と対向する方向から前記第1面に塗布して第1の電極部分を形成する第1形成工程と、
    前記第1面に対向する前記素子の第2面が前記第2の壁面に近づくように前記素子を相対的に移動させて前記第2面を前記第2の壁面に当接させ、前記第2の壁面に残留する導体ペーストを前記第2面と対向する方向から前記第2面に塗布して第2の電極部分を形成する第2形成工程と、
    前記第1面及び前記第2面それぞれと隣り合う前記素子の第3面が前記底面に当接するように前記素子を相対的に移動させて、前記底面に残留する導体ペーストを前記第3面に塗布して、前記第1の電極部分及び前記第2の電極部分を繋ぐように第3の電極部分を形成する第3形成工程と、
    当該素子を乾燥させて、前記第1の電極部分、前記第2の電極部分、及び前記第3の電極部分からなる外部電極を形成する電極形成工程と、
    を備える、電子部品の外部電極形成方法。
  2. 前記第1形成工程にて前記第1の電極部分を形成し、前記第2形成工程にて前記第2の電極部分を形成した後で且つ前記第3形成工程の前に、前記素子を乾燥させて、前記第1の電極部分及び前記第2の電極部分における導体ペーストの流動性を低下させる中間処理工程を、更に備える、請求項1に記載の外部電極成形方法。
  3. 前記第1形成工程では、前記第1の電極部分を前記第1面の複数箇所に並べて形成し、
    前記第2形成工程では、複数箇所に並べて形成した前記第1の電極部分それぞれに対応する位置に前記第2の電極部分を形成し、
    前記第3形成工程では、複数箇所に並べて形成した前記第1の電極部分それぞれと、対応する位置に形成された前記第2の電極部分それぞれとを繋ぐように前記第3の電極部分を形成する、請求項1又は2に記載の外部電極形成方法。
  4. 前記準備工程では、前記治具として、前記素子が挿入可能な溝部が形成された複数の板状部材が互いに沿うように配置されている治具を準備し、前記複数の板状部材それぞれの溝部を跨って覆うように前記それぞれの溝部内に前記導体ペーストを満たし、
    前記除去工程では、前記複数の板状部材それぞれの間に入り込んだ導体ペーストを除去することで、前記それぞれの溝部に入り込んだ導体ペーストを前記それぞれの溝部の少なくとも前記第1及び第2壁面並びに前記底面に沿って残留させる、請求項3に記載の外部電極形成方法。

JP2004347049A 2004-11-30 2004-11-30 外部電極形成方法 Active JP4220460B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004347049A JP4220460B2 (ja) 2004-11-30 2004-11-30 外部電極形成方法
TW094141941A TWI284064B (en) 2004-11-30 2005-11-29 Method of forming external electrode
US11/288,203 US7458151B2 (en) 2004-11-30 2005-11-29 Method of forming external electrode
CNB2005101258435A CN100492593C (zh) 2004-11-30 2005-11-30 外部电极形成方法
KR1020050115567A KR100688929B1 (ko) 2004-11-30 2005-11-30 외부전극 형성방법
HK06111582.5A HK1091032A1 (en) 2004-11-30 2006-10-20 Method of forming external electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004347049A JP4220460B2 (ja) 2004-11-30 2004-11-30 外部電極形成方法

Publications (2)

Publication Number Publication Date
JP2006156811A JP2006156811A (ja) 2006-06-15
JP4220460B2 true JP4220460B2 (ja) 2009-02-04

Family

ID=36566072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004347049A Active JP4220460B2 (ja) 2004-11-30 2004-11-30 外部電極形成方法

Country Status (6)

Country Link
US (1) US7458151B2 (ja)
JP (1) JP4220460B2 (ja)
KR (1) KR100688929B1 (ja)
CN (1) CN100492593C (ja)
HK (1) HK1091032A1 (ja)
TW (1) TWI284064B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746906B1 (ko) * 2006-09-18 2007-08-07 주식회사 이어메카 무선 이어폰
JP4661815B2 (ja) * 2007-03-29 2011-03-30 Tdk株式会社 電子部品の製造方法
JP4835686B2 (ja) 2008-12-22 2011-12-14 Tdk株式会社 積層コンデンサ
JP4849123B2 (ja) * 2008-12-22 2012-01-11 Tdk株式会社 積層コンデンサの製造方法
US8735734B2 (en) 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
US20110017502A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Components for Printed Circuit Boards
US20110017504A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Ferrite Bead Components for Printed Circuit Boards
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US8658245B2 (en) 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board
US8943684B2 (en) * 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US8752280B2 (en) * 2011-09-30 2014-06-17 Lexmark International, Inc. Extrusion process for manufacturing a Z-directed component for a printed circuit board
US9078374B2 (en) 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
US8790520B2 (en) 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US9009954B2 (en) 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US8912452B2 (en) 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8830692B2 (en) 2012-03-29 2014-09-09 Lexmark International, Inc. Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
JP6633829B2 (ja) * 2014-11-21 2020-01-22 株式会社クリエイティブコーティングス 電子部品の製造方法及び装置
JP6378122B2 (ja) * 2014-12-05 2018-08-22 太陽誘電株式会社 積層セラミック電子部品
JP7398122B2 (ja) * 2021-06-03 2023-12-14 株式会社クリエイティブコーティングス 電子部品の製造方法及びペースト塗布装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6048230U (ja) * 1983-09-11 1985-04-04 株式会社村田製作所 積層コンデンサ
JPS60109204A (ja) * 1983-11-17 1985-06-14 株式会社村田製作所 チップ部品の外部電極形成方法
JPH0677099A (ja) 1992-08-22 1994-03-18 Taiyo Yuden Co Ltd 電子部品の外部電極形成方法
JPH0922815A (ja) 1995-07-07 1997-01-21 Taiyo Yuden Co Ltd チップ部品の外部電極形成方法
US5753299A (en) * 1996-08-26 1998-05-19 Electro Scientific Industries, Inc. Method and apparatus for forming termination stripes
JP3240963B2 (ja) * 1997-07-24 2001-12-25 株式会社村田製作所 チップ状電子部品の電極形成方法およびチップ状電子部品用ホルダ
JP2000030916A (ja) 1998-07-16 2000-01-28 Murata Mfg Co Ltd 電子部品の電極塗布方法および装置
JP2001060532A (ja) 1999-08-19 2001-03-06 Tdk Corp 積層セラミック電子部品の外部電極形成方法
TW429169B (en) * 1999-11-19 2001-04-11 Schmidt Scient Taiwan Ltd Method for forming electrode with dipping end used for long-shaped surface mounted device that needs coated conduction metal on both ends and the apparatus for performing this method
JP3918083B2 (ja) 2000-11-13 2007-05-23 株式会社村田製作所 電子部品の製造装置および電子部品の製造方法
JP2004088068A (ja) 2002-06-27 2004-03-18 Kyocera Corp チップ型電子部品の外部電極形成方法及び装置
JP3744505B2 (ja) 2003-04-08 2006-02-15 松下電器産業株式会社 チップ型電子部品の外部電極形成方法

Also Published As

Publication number Publication date
US20060112546A1 (en) 2006-06-01
TW200626253A (en) 2006-08-01
CN100492593C (zh) 2009-05-27
JP2006156811A (ja) 2006-06-15
KR20060060819A (ko) 2006-06-05
HK1091032A1 (en) 2007-01-05
TWI284064B (en) 2007-07-21
US7458151B2 (en) 2008-12-02
CN1808696A (zh) 2006-07-26
KR100688929B1 (ko) 2007-03-02

Similar Documents

Publication Publication Date Title
JP4220460B2 (ja) 外部電極形成方法
JP4188972B2 (ja) 外部電極形成方法
DE102006024213A1 (de) Verfahren zum Herstellen eines Bausteins mit einer elektrischen Kontaktierung
JP4299296B2 (ja) 外部電極形成方法
JP4697285B2 (ja) 外部電極形成方法
JP4458068B2 (ja) 外部電極形成方法
US20070164082A1 (en) Alignment plate
JP3893850B2 (ja) 電子部品の製造方法
JPH0362917A (ja) 電子部品の電極形成方法
US20230064682A1 (en) Stencil for stencil printing process
US11622452B2 (en) Method of manufacturing a conductive track on a board via stencil printing
KR102648789B1 (ko) 전자부품의 제조 방법 및 장치
JP2007518258A (ja) 回路部品を回路基板に接着する方法
US20230060880A1 (en) Flattening surface of pasted track in stencil printing process
TWI853154B (zh) 電子零件之製造方法及裝置
US20230062023A1 (en) Squeegee for stencil printing
KR101757860B1 (ko) 탐침, 탐침 카드 및 그 제조방법
JP4360193B2 (ja) 電子部品へのペースト転写方法
TW202310692A (zh) 電子零件之製造方法及糊劑塗佈裝置
JPH0636899B2 (ja) 電子部品端部のペースト塗布方法
JPH1071357A (ja) ペースト塗布装置
JP2013018195A (ja) ペースト印刷用スキージ、ペースト印刷装置、配線基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4220460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 5