JP3744505B2 - チップ型電子部品の外部電極形成方法 - Google Patents
チップ型電子部品の外部電極形成方法 Download PDFInfo
- Publication number
- JP3744505B2 JP3744505B2 JP2003103978A JP2003103978A JP3744505B2 JP 3744505 B2 JP3744505 B2 JP 3744505B2 JP 2003103978 A JP2003103978 A JP 2003103978A JP 2003103978 A JP2003103978 A JP 2003103978A JP 3744505 B2 JP3744505 B2 JP 3744505B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- conductive paste
- electronic components
- adhesive
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体部品の外部電極形成方法に係わるものである。
【0002】
【従来の技術】
従来の半導体部品の外部電極形成方法としては、キャリアプレートの保持孔にチップ部品の端部を挿入して該チップ部品を突出状態で保持させ、キャリアプレートに保持されたチップ部品の突出高さを揃え、キャリアプレートに保持されたチップ部品の突出端に導電性ペーストを一括で付着させているものがあった(例えば、特許文献1参照)。
【0003】
図2(a)は前記特許文献1に記載された従来技術を用いた半導体部品の外部電極形成方法を示す装置の断面図であり、図2(b)は図2(a)のA部斜視図である。図2(a)、図2(b)に示すように、101はチップ部品、102はチップ部品を突出状態で保持可能な多数の保持孔を有する弾性プレート、103は弾性プレートの周縁を支持する支持フレーム、104は導電性ペースト、105はチップの端部に所定厚の導電性ペーストを塗布するためのスペーサである。
【0004】
詳細な構成を下記に説明する。弾性プレート102と、その周縁を支持する支持フレーム103から成るキャリアプレートの各保持孔にチップ部品101の端部を挿入して、該チップ部品101を突出状態で保持させた後、キャリアプレートと導電性ペースト104が塗布されたディップ面とを接近させ各チップ部品101の突出端を導電性ペースト104に接触させる際に、キャリアプレートのチップ挿入側のフレーム面を所定厚のスペーサ105を介してディップ面に押し付ける構成となっている。
【0005】
【特許文献1 】
特開平08−46344号公報
【0006】
【発明が解決しようとする課題】
しかし上記構成では、弾性プレート102にチップ部品101を個々に挿入しなくてはならず、生産効率が悪い。また、弾性プレート102への押し込み量がバラつくと、そのまま導電性ペースト104の塗布厚バラつきとなり、安定した塗布が困難である。さらにこの構造では、チップ部品101の両端に導電性ペースト104を塗布する場合、片側に塗布をした後、反対側に塗布する場合、一度、弾性プレート102からチップ部品101を全て取り外し、チップ端部に導電性ペースト104が塗布されたか否かを確認して、チップ部品101を、導電性ペースト104の塗布されていない端部が突出するように、再び、弾性プレート102に保持させ、ディップ面に押し付けることとなり、工程が非常に煩雑になるという問題を有していた。
【0007】
本発明は、上記課題を解決するものであり、工程を煩雑化させる事なくチップ部品101の両端に導電性ペースト104を塗布する事を目的とする。
【0008】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の半導体部品の外部電極形成方法は、第一主面にバンプを形成するとともに、第二主面に金属層を形成した半導体ウェハを接着材に固定する第二主面固定工程と、半導体ウェハの金属層を残留させた状態で個々の電子部品にダイシングする第一ダイシング工程と、電子部品の外囲に封止用樹脂を充填する樹脂充填工程と、半導体ウェハの金属層を残留させた状態で電子部品の外形寸法に合わせて、個々の電子部品にダイシングする第二ダイシング工程と、電子部品の第一主面に導電性ペーストを塗布する導電性ペースト塗布工程と、第一主面を接着材で固定する第一主面固定工程と、第二主面に形成した接着材を剥離する接着材剥離工程と、第二主面に形成した金属層を個々の電子部品にダイシングする第三ダイシング工程と、電子部品の第二主面に導電性ペーストを塗布する導電性ペースト塗布工程と、第一主面に形成した接着材を剥離する接着材剥離工程とを備えたものであり、導電性ペーストの塗布がディップ方法で、接着材が紫外線剥離テープである。
【0009】
これによれば、チップ部品整列時に一つ一つ並べること無く、一度に一ウェハ分のチップ部品に外部電極を形成する事ができ、さらに、チップ部品を並べ直すこと無く、両端部に導電性ペーストを塗布することができる。
【0010】
【発明の実施の形態】
以下本発明の実施の形態について、図面を参照しながら説明する。
【0011】
(実施の形態)
図1(a)は第一主面にバンプを形成するとともに、第二主面に金属層を形成した半導体ウェハを接着材で固定する第二主面固定工程であり、図1(b)は半導体ウェハの金属層を残留させた状態で個々の電子部品にダイシングする第一ダイシング工程であり、図1(c)は電子部品の外囲に封止用樹脂を充填する樹脂充填工程であり、図1(d)半導体ウェハの前記金属層を残留させた状態で電子部品の外形寸法に合わせて、個々の電子部品にダイシングする第二ダイシング工程であり、図1(e)は電子部品の第一主面に導電性ペーストを塗布する導電性ペースト塗布工程であり、図1(f)は第一主面を接着材で固定する第一主面固定工程であり、図1(g)は第二主面に形成した接着剤を剥離する接着材剥離工程と、第二主面に形成した金属層を個々の電子部品にダイシングする第三ダイシング工程であり、図1(h)は電子部品の前記第二主面に導電性ペーストを塗布する導電性ペースト塗布工程、図1(i)は第一主面に形成した接着材を剥離する接着材剥離工程である。
【0012】
図1(a)〜図1(i)において1は半導体ウェハ、2は半導体ウェハ1の第一主面に設けられた例えばCu等の金属からなるバンプ、3は半導体ウェハ1の第二主面に設けられた例えばCu等の金属からなる金属層、4a、4bは第二主面で半導体ウェハ1を固定する接着材として、例えば紫外線(以下、UVと称す)剥離テープ、5は例えばダイオード素子が形成された電子部品、6は半導体ウェハ1に形成した溝、7は溝6に充填し電子部品5を保護する封止用樹脂、8はディップ塗布することにより、外部電極を形成する例えば銀を主成分とする導電性ペーストである。
【0013】
UV剥離テープ4aにより半導体ウェハ1の第二主面を固定する(図1(a))。このとき、半導体ウェハ1には複数の電子部品5が形成され、且つ第一主面には例えばCu等の金属からなるバンプ2が形成され、第二主面には例えばCu等の金属からなる金属層3が形成されている。
【0014】
金属層3およびUV剥離テープ4aを残し、個々の電子部品5ごとにダイシングする(図1(b))。このとき、個々の電子部品5の間隔は後に塗布する、銀等の金属フィラーからなる導電性ペースト8を考慮し、0.5mm程度の溝6を形成する。
【0015】
溝6にチップ部品の側面を覆い、湿気や外力から素子を保護するための例えば、熱硬化性のエポキシ樹脂からなる封止用樹脂7を充填する(図1(c))。このとき用いる封止用樹脂7は一般的に封止用樹脂として用いられる樹脂であればよい。
【0016】
金属層3およびUV剥離テープ4aを残し、個々の電子部品5の外形寸法にダイシングする(図1(d))。このとき、電子部品5は側面を封止用樹脂7で覆われ、金属層3上に一定間隔で整列した状態となっている。
【0017】
半導体ウェハ1の金属層3上に整列した電子部品5の第一主面に、導電性ペースト8をディップ法により塗布し乾燥させる(図1(e))。このとき、半導体ウエハ1は金属層3が上側になるように保治具(図示せず。)により保持し、その保治具(図示せず。)を上下方向に移動させ導電性ペースト8をディップ塗布している。これによれば、半導体ウェハ1に一括で導電性ペースト8を塗布することができる。また、半導体ウェハ1内での導電性ペースト8の塗布厚が不均一にならぬ様、導電性ペースト8の表面をスキージ等で均一にならしている。
【0018】
導電性ペースト8の塗布厚は、例えば外形寸法が0.6mm×0.3mm×t0.3mmのダイオードであれば、0.15mm程度でよい。
【0019】
導電性ペースト8は塗布後、ホットプレートやベーク炉等を用いて乾燥させる。
【0020】
半導体ウェハ1の第一主面をUV剥離テープ4bにより固定する(図1(f))。
【0021】
UVを照射して接着強度を無くし半導体ウェハ1を固定しているUV剥離テープ4aを剥離した後、金属層3を個々の電子部品5にダイシングする(図1(g))。
【0022】
半導体ウェハ1のUV剥離テープ4bで整列固定した電子部品5の第二主面に、導電性ペースト8をディップ法により塗布し乾燥させる(図1(h))。このとき、半導体ウェハ1は第一主面が上側になるように保治具(図示せず。)により保持し、その保治具(図示せず。)を上下方向に移動させ導電性ペースト8をディップ塗布している。これによれば、半導体ウェハ1に一括で導電性ペースト8を塗布することができる。また、半導体ウェハ1内での導電性ペースト8の塗布厚が不均一にならぬ様、導電性ペースト8の表面をスキージ等で均一にならしている。さらに、図1(e)に示した工程と同様、半導体ウェハ1に一括で導電性ペースト8を塗布し、ホットプレートやベーク炉等を用いて導電性ペースト8を乾燥する。
【0023】
UVを照射して接着強度を無くし個々の電子部品5を固定しているUV剥離テープ4bを剥離し外部電極を形成した個々の電子部品5を構成する(図1(i))。
【0024】
なお、本実施の形態において、電子部品としてダイオードを用いて説明したが、半導体ウェハにより構成される電子部品であればこれに限定されることはない。
【0025】
以上、本発明による気密端子と気密端子のめっき方法について説明したが、本発明の思想に逸脱しない限り適宜変更可能である。
【0026】
【発明の効果】
以上のように本発明のチップ型電子部品の外部電極形成方法によれば、ウェハレベルで多数のチップ部品に、導電性ペーストを精度良く一括して塗布することが可能となる。また、半導体ウェハの片側に金属層を設け、半導体部分だけをダイシングしチップ部品に切り分け、片側端部に導電性ペーストを塗布し、後に金属層をダイシングし、もう一方の端部にも導電性ペーストを塗布することで、ウェハレベルのままチップ部品の両端部に導電性ペーストを塗布し、外部電極を形成することができる。
【図面の簡単な説明】
【図1】本発明のチップ型半導体部品における外部電極形成方法の工程図
【図2】(a)は従来のチップ型半導体部品における外部電極形成方法の工程図
(b)は図2(a)のA部斜視図
【符号の説明】
1 半導体ウェハ
2 バンプ
3 金属層
4a 接着材
4b 接着材
5 電子部品
6 溝
7 封止用樹脂
8 導電性ペースト
101 チップ部品
102 弾性プレート
103 支持フレーム
104 導電性ペースト
105 スペーサ
Claims (3)
- 第一主面にバンプを形成するとともに、第二主面に金属層を形成した半導体ウェハを接着材に固定する第二主面固定工程と、前記半導体ウェハの前記金属層を残留させた状態で個々の電子部品にダイシングする第一ダイシング工程と、前記電子部品の外囲に封止用樹脂を充填する樹脂充填工程と、前記半導体ウェハの前記金属層を残留させた状態で前記電子部品の外形寸法に合わせて、個々の電子部品にダイシングする第二ダイシング工程と、前記電子部品の前記第一主面に導電性ペーストを塗布する導電性ペースト塗布工程と、前記第一主面を接着材で固定する第一主面固定工程と、前記第二主面に形成した前記接着剤を剥離する接着材剥離工程と、前記第二主面に形成した前記金属層を個々の電子部品にダイシングする第三ダイシング工程と、前記電子部品の前記第二主面に導電性ペーストを塗布する導電性ペースト塗布工程と、前記第一主面に形成した接着材を剥離する接着材剥離工程とを備えたことを特徴とするチップ型電子部品の外部電極形成方法。
- 前記導電性ペーストの塗布がディップ方法であることを特徴とする請求項1記載の外部電極形成方法。
- 前記接着材が紫外線剥離テープであることを特徴とする請求項1又は請求項2記載の外部電極形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003103978A JP3744505B2 (ja) | 2003-04-08 | 2003-04-08 | チップ型電子部品の外部電極形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003103978A JP3744505B2 (ja) | 2003-04-08 | 2003-04-08 | チップ型電子部品の外部電極形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004311761A JP2004311761A (ja) | 2004-11-04 |
JP3744505B2 true JP3744505B2 (ja) | 2006-02-15 |
Family
ID=33466935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003103978A Expired - Fee Related JP3744505B2 (ja) | 2003-04-08 | 2003-04-08 | チップ型電子部品の外部電極形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3744505B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4220460B2 (ja) | 2004-11-30 | 2009-02-04 | Tdk株式会社 | 外部電極形成方法 |
-
2003
- 2003-04-08 JP JP2003103978A patent/JP3744505B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004311761A (ja) | 2004-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4056467B2 (ja) | 半導体チップの順応性インターフェースを形成する方法 | |
US4079511A (en) | Method for packaging hermetically sealed integrated circuit chips on lead frames | |
US9627311B2 (en) | Chip package, package substrate and manufacturing method thereof | |
JP2005150718A (ja) | 超薄型半導体パッケージ及びその製造方法 | |
KR101665963B1 (ko) | 수지 봉지형 반도체 장치 및 그 제조 방법 | |
EP3038144B1 (en) | A process for manufacturing a package for a surface-mount semiconductor device | |
JPH1041694A (ja) | 半導体素子の基板実装構造及びその実装方法 | |
US20020008438A1 (en) | System and method for array processing of surface acoustic wave devices | |
JP6467775B2 (ja) | 部品内蔵基板の製造方法 | |
JP3744505B2 (ja) | チップ型電子部品の外部電極形成方法 | |
JP2003170465A (ja) | 半導体パッケージの製造方法およびそのための封止金型 | |
EP1120823A2 (en) | Semiconductor device substrate and method of manufacturing semiconductor device | |
KR100948999B1 (ko) | 반도체 패키지 제조 방법 | |
CN210575933U (zh) | 一种框架及包括它的敞开式心电图感应器 | |
JPH06196516A (ja) | 半田塗布方法、半導体装置の製造方法およびスキージ | |
KR100959689B1 (ko) | 전자부품의 양면에 단자전극을 성형하는 방법 | |
JP3235520B2 (ja) | 半導体装置の製造方法 | |
JP2005322774A (ja) | 半導体装置の製造方法 | |
JP3232805B2 (ja) | バンプ電極の形成方法 | |
JP2002124531A (ja) | 半導体装置の製造方法および半導体装置ならびに半導体装置の実装構造 | |
JP4650351B2 (ja) | 回路基板及び電子部品の実装方法 | |
JP4066260B2 (ja) | 半導体装置の製法及び半導体チップ組立体の保護樹脂塗布装置 | |
KR100379562B1 (ko) | 반도체 패키지의 플립칩 본딩방법 | |
JP2904185B2 (ja) | 電子部品のリ−ド成形装置 | |
JPH11214413A (ja) | 半導体チップが実装されるキャリアテープ、これを用いた半導体装置の製造方法、およびこの製造方法によって製造された半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041201 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051114 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |