JP3235520B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3235520B2
JP3235520B2 JP18483797A JP18483797A JP3235520B2 JP 3235520 B2 JP3235520 B2 JP 3235520B2 JP 18483797 A JP18483797 A JP 18483797A JP 18483797 A JP18483797 A JP 18483797A JP 3235520 B2 JP3235520 B2 JP 3235520B2
Authority
JP
Japan
Prior art keywords
semiconductor element
back surface
insulating film
semiconductor device
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18483797A
Other languages
English (en)
Other versions
JPH1131762A (ja
Inventor
和弘 石川
康司 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP18483797A priority Critical patent/JP3235520B2/ja
Publication of JPH1131762A publication Critical patent/JPH1131762A/ja
Application granted granted Critical
Publication of JP3235520B2 publication Critical patent/JP3235520B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の裏
面、すなわち半導体素子を構成しているシリコン裏面が
完全に露出しているフリップチップ実装された半導体装
置の製造方法に関するもので、特に、バックバイアス電
圧が発生する半導体素子のシリコン裏面を外部装置や電
子部品等との接触による電気的な素子破壊から保護する
構造に特徴を有する半導体装置の製造方法に関するもの
である。
【０００２】
【従来の技術】従来の半導体装置としては、裏面にバッ
クバイアス電圧の発生しない半導体素子、例えばマイコ
ンチップを用いて、支持体である半導体キャリア上面に
フリップチップ実装により接合しているので、半導体素
子裏面には絶縁膜が不要であった。
【０００３】以下、図面を参照して従来の半導体装置の
構造を説明する。図６は、従来の半導体装置を示す断面
図である。
【０００４】図６に示すように、表面の電極パッド１に
バンプ２の形成された半導体素子（シリコン裏面にバッ
クバイアス電圧の発生しないマイコンチップなど）３
が、その主面側を下にして、支持体であるセラミックを
絶縁基体とした多層回路基板よりなる半導体キャリア基
板４に接合されている。半導体素子３上に形成されたバ
ンプ２と半導体キャリア基板４上の複数の電極５とが半
田あるいは、導電性接着剤６により接合されている。そ
して、接合された半導体素子３と半導体キャリア基板４
との隙間にはエポキシ系の封止樹脂７が充填被覆されて
いる。また、製品状態としては、半導体素子３の裏面側
の露出面にエポキシ系のマークインク８で品番等が捺印
（マーキング）されている半導体装置である。
【０００５】なお、半導体キャリア４はその裏面に外部
端子９を有し、電極５と外部端子９とは半導体キャリア
４内に形成されたビア（図示せず）により内部接続され
ているものである。
【０００６】
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置の構造では、露出している半導体素子の裏
面にバックバイアス電圧が発生するメモリ系素子、例え
ばＤＲＡＭ半導体素子（素子裏面に負の電位が発生す
る）を用いた場合、半導体装置をプリント配線基板へ実
装した際、他の外部装置や電子部品等との接触により、
バックバイアス電圧（静電気）により半導体素子が破壊
（素子内部の配線が断線して回路破壊）するという課題
があった。したがって、実用化するためには、露出して
いる半導体素子の裏面を電気的に保護する手段が必要と
されていた。また、半導体装置のプリント配線基板実装
後の画像認識外観検査においては、半導体素子のシリコ
ン裏面と光の影響による反射を防止する対策手段も必要
であった。このためには、プリント配線基板に実装後に
その半導体素子の裏面の絶縁性を得るため、絶縁性の樹
脂を塗布したり、絶縁テープを貼り付けるという手段が
試みられていた。しかしそれら手段では、絶縁性は確保
できても、半導体素子裏面の光の反射の防止や、マーキ
ング特性の向上は実現できなかった。
【０００７】本発明は、前記従来の課題を解決するもの
で、キャリア基板にフリップチップ接合され、露出して
いる半導体素子の裏面を電気的に絶縁化することはもち
ろん、その露出している半導体素子の裏面状態に着目
し、製品化した半導体装置の認識において、画像認識外
観装置の使用時（認識時）の光の反射の防止、およびよ
り効果的に半導体素子裏面にマーキングすることを主眼
とした半導体装置およびその製造方法を提供することを
目的とする。
【０００８】
【課題を解決するための手段】前記課題を解決するため
に本発明の半導体装置の製造方法は、半導体素子主面と
支持体とをバンプにより接合した後、その半導体素子の
裏面領域に絶縁膜を形成する工程を有する半導体装置の
製造方法であって、絶縁膜を形成する工程は、プレート
上の凹部に絶縁材料を供給する工程と、その凹部の絶縁
材料に対して転写体を当接させて、絶縁材料を転写体面
に保持する工程と、保持した絶縁材料を半導体素子の裏
面領域に押圧して、絶縁材料を半導体素子の裏面領域に
転写して絶縁膜を形成する工程と、絶縁膜を硬化させる
工程とよりなるものである。具体的には、半導体素子主
面と支持体とをバンプにより接合した後、その半導体素
子の裏面領域に絶縁膜を形成する工程を有する半導体装
置の製造方法であって、絶縁膜を形成する工程は、プレ
ート上の凹部を半導体素子の面積よりも約３０％〜４０
％大きい面積で形成し、その凹部に絶縁材料を供給する
工程と、凹部の絶縁材料に対して表面が曲面で構成され
たシリコンゴムよりなる転写体を当接させて、凹部内の
絶縁材料の一部を転写体面に保持する工程と、保持した
絶縁材料を半導体素子の裏面領域に押圧して、半導体素
子の裏面領域に平坦な絶縁膜を転写して形成する工程
と、絶縁膜を硬化させる工程とよりなるものであり、特
に表面が曲面で構成されたシリコンゴムよりなる転写体
に保持された絶縁材料を半導体素子の裏面領域に押圧し
て、半導体素子の裏面領域に平坦な絶縁膜を転写して形
成する工程は、転写体の曲面が押圧により平坦に変形し
て、半導体素子の裏面に平坦な絶縁膜が転写される工程
を有するものである。
【０００９】
【００１０】前記構成の通り、絶縁膜を形成する工程
は、プレート上の凹部を半導体素子の面積よりも約３０
％〜４０％大きい面積で形成しているので、実質的には
半導体素子の裏面の面積よりも大きい絶縁膜が転写体に
保持され、その絶縁膜を半導体素子の裏面に押圧するの
で、半導体素子の裏面に対して領域単位、すなわち半導
体素子の側面部分に対しても絶縁膜を被覆することがで
き、より効果的に半導体素子の裏面の絶縁化ができるも
のである。また、表面が曲面で構成されたシリコンゴム
よりなる転写体に保持された絶縁材料を半導体素子の裏
面領域に押圧して、半導体素子の裏面領域に平坦な絶縁
膜を転写して形成する工程は、転写体の曲面が押圧によ
り平坦に変形するので、平坦となった絶縁膜が半導体素
子の裏面に転写され、半導体素子の裏面に平坦な絶縁膜
を形成することができるものである。
【００１１】
【００１２】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照しながら説明する。図１は本実施形態の半
導体装置を示す断面図である。
【００１３】図示するように、表面の電極パッド１にバ
ンプ２の形成された半導体素子３が、その主面側を下に
して、支持体であるセラミックを絶縁基体とした多層回
路基板よりなる半導体キャリア基板４に接合されてい
る。半導体素子３上に形成されたバンプ２と半導体キャ
リア基板４上の複数の電極５とが半田あるいは、導電性
接着剤等６により接合されている。そして、接合された
半導体素子３と半導体キャリア基板４との隙間にはエポ
キシ系の封止樹脂７が充填被覆されている。そして半導
体素子３の裏面領域には絶縁膜１０が付設されている。
また、製品状態としては、半導体素子３の裏面側の露出
面にエポキシ系のマークインク８で品番等が捺印（マー
キング）されている半導体装置である。なお、半導体キ
ャリア４はその裏面に外部端子９を有し、電極５と外部
端子９とは半導体キャリア４内に形成されたビア（図示
せず）により内部接続されているものである。なお、本
実施形態では、半導体素子３はその裏面にバックバイア
ス電圧が発生するＤＲＡＭ等のメモリー系の半導体素子
である。また絶縁膜１０はエポキシ系樹脂により構成さ
れている。
【００１４】本実施形態の半導体装置は、半導体素子３
の裏面に絶縁膜１０が形成されており、その形成領域も
半導体素子３の裏面に加えて、側面領域にも形成されて
いるものである。そしてその絶縁膜１０は平坦に設けら
れており、厚みも１〜１０［μｍ］と薄膜であり、本実
施形態では最適の３［μｍ］の膜厚を採用している。本
実施形態のような構成により、絶縁膜１０は平坦に形成
されており、半導体装置のコンタクト検査時の押圧荷重
が半導体素子３の裏面に均一に印加されるので、半導体
装置を構成している特に半導体キャリア４や半導体素子
３のワレや欠けを防止することができる。もし絶縁膜１
０が不均一な膜厚で形成されているならば、押圧荷重が
半導体素子３の裏面に不均一に印加されるので、半導体
素子３の裏面に対して局部的に過圧となり、半導体素子
３のワレや欠けが発生する。そのため、半導体素子３の
裏面側の絶縁膜１０の形状は平坦性が必要とされるもの
である。さらに本実施形態では、絶縁膜１０は半導体素
子３の裏面に加えて、半導体素子の側面領域までも被覆
しているので、より効果的にバックバイアス電圧の絶縁
化ができ、素子の破壊を防止できるものである。
【００１５】また、絶縁膜１０の付設とともに平坦形
状、すなわち厚みが均一に設けられているので、プリン
ト基板実装後の実装位置の認識時の光の反射を均一に
し、認識誤差を低減することができ、実装位置の認識精
度を向上させることができる。また平坦な絶縁膜１０で
あるため、マークインクで捺印が可能となり、精度よく
捺印することができる。また数［μｍ］厚という薄膜で
絶縁膜１０が形成されているので、半導体装置としての
全体厚の増加には影響せず、薄型の半導体装置に対して
も実用できるものである。なお本実施形態では、絶縁膜
１０の厚みを３［μｍ］の薄膜としたが、パッケージ厚
の低減化のため、数［μｍ］レベルであればよく、量産
工程では１回プロセスの３［μｍ］厚で実施するもので
ある。
【００１６】次に本実施形態の半導体装置の製造方法に
ついて説明する。図２〜図５は本実施形態の半導体装置
の製造方法を示す断面図である。本製造方法の説明にお
いては、絶縁膜１０の形成工程について説明する。
【００１７】まず図２に示すように、表面にコーティン
グ樹脂１１が貼付された平坦な金属板１２に対して、そ
のコーティング樹脂１１による凹部１３に粘度調整した
絶縁材料１４をリザーバーインクカップ１５により供給
する。この工程はいわゆるスキージ印刷法による絶縁材
料１４の供給である。この工程においては、対象とする
半導体素子の裏面サイズより面積比３０〜４０［％］大
きいベタ状のパターン溝をＣＯ2レーザーにより彫り、
凹部１３を形成するものであり、粘度調整した絶縁材料
１４をリザーバーインクカップ１５により、スキージン
グし、絶縁材料１４をベタ状のパターン溝である凹部１
３に埋め込むことにより、一定量の絶縁材料１４の供給
が可能である。ここでは凹部の深さを目的とする絶縁膜
の厚みに対応させて、数［μｍ］、好ましくは３［μ
ｍ］とする。また凹部の大きさを半導体素子の裏面の面
積よりも３０〜４０［％］大きくすることにより、半導
体素子裏面に加えて半導体素子の側面部分をも被覆でき
る絶縁材料を形成することができる。３０〜４０［％］
の数値根拠は、半導体素子の厚みを考慮した場合の数値
範囲であり、４０［％］を超えると、被覆領域が広がり
過ぎ、また３０［％］より小さいと半導体素子の側面領
域を効果的に皮膚して絶縁できない可能性がある。
【００１８】次に図３に示すように、凹部１３に供給さ
れた絶縁材料１４に対して、転写体であるシリコンゴム
パッド１６を当接させる。この工程においては、図３に
示すように、表面が曲面な転写体であるシリコンゴムパ
ッド１６を垂直に下降させ、凹部１３に埋め込まれた絶
縁材料１４をシリコンゴムパッド１６に転移させ、保持
するものである。
【００１９】そして図４に示すように、シリコンゴムパ
ッド１６で保持した絶縁材料１４を半導体装置の半導体
素子３の裏面に対して垂直に下降させ、押圧することに
より絶縁材料１４を半導体素子３の裏面に転写する。こ
こでは捺印用マスク１７を介してシリコンゴムパッド１
６で保持した絶縁材料１４を半導体素子３の裏面に転写
印刷するものであるが、この場合、絶縁材料１４を保持
しているシリコンゴムパッド１６の形状は、押圧する前
は凸状の曲面を有しているが、半導体素子３の裏面に押
圧することにより、その形状は半導体素子３の裏面形状
にならい、平坦に変形するとともに、そのシリコンゴム
パッド１６の変形にともなって、絶縁材料１４も変形
し、半導体素子３の裏面には平坦な絶縁材料１４が転写
されることになる。
【００２０】そして図５に示すように、シリコンゴムパ
ッド１６を上昇させ、除去した後、半導体素子３の裏面
に形成された絶縁材料１４に対して、紫外線（ＵＶ）硬
化等の熱処理を行い、絶縁材料１４を硬化させ、平坦な
絶縁膜１０が形成されるものである。なお、絶縁材料１
４は予め半導体素子３の裏面の面積よりも３０〜４０
［％］大きく形成されたものであり、その絶縁材料１４
を転写しているので、半導体素子３の裏面と、半導体素
子３の側面領域とを絶縁材料１４により被覆でき、効果
的に絶縁化することができる。
【００２１】なお、本実施形態では、絶縁材料１４の転
写工程を１回で行っているが、繰り返し行うことによ
り、平坦で薄膜な絶縁膜１０の膜厚を仕様に応じてコン
トロールできるものである。
【００２２】次に半導体素子の裏面に対する文字の捺
印、マーキング工程について説明する。捺印方法は、図
２〜図５で示した絶縁材料１４をエポキシ系のマークイ
ンクに切り替え、図２〜図５の同様の方法により、捺印
可能であり、形成された平坦な薄膜の絶縁膜１０と捺印
されたマークインクの密着強度も十分確保された図１に
示した半導体製造装置が完成される。
【００２３】以上のように、転写体であるシリコンゴム
パッドの表面が曲面であることにより、絶縁材料を保持
し、半導体素子のシリコン裏面に押圧した際には、シリ
コンゴムパッドの曲面が平坦になって、平坦な絶縁膜が
転写形成される。またシリコンゴムのパッドの表面が平
坦であれば、絶縁材料を吸い上げて保持できず、半導体
素子のシリコン裏面に押圧した際には、均一な膜厚の絶
縁膜にならない。
【００２４】以上、本実施形態の半導体装置は、半導体
素子の裏面には絶縁膜が平坦に形成されているので、プ
リント基板実装後の実装位置の認識時の外観認識装置に
よる光の反射が均一になり、認識誤差をなくすことがで
きる。また絶縁膜を平坦かつ薄膜で形成しているので、
パッケージ厚の低減化を図りつつ、平坦な面であるの
で、マークインクで捺印した際には、精度よく捺印する
ことができる。また、裏面にバックバイアス電圧が発生
するメモリー系の半導体素子に対して、本発明の手段を
採用することにより、素子裏面に負の電位が発生しても
フリップチップ接合工法による半導体装置の実用が可能
となるものである。さらに、絶縁膜はエポキシ系樹脂よ
り構成していることから、完全な電気的絶縁性を有する
こととなる。
【００２５】また本実施形態の半導体装置の製造方法に
おいては、絶縁膜を形成する工程は、プレート上の凹部
を半導体素子の面積よりも約３０％〜４０％大きい面積
で形成しているので、実質的には半導体素子の裏面の面
積よりも大きい絶縁膜が転写体に保持され、その絶縁膜
を半導体素子の裏面に押圧するので、半導体素子の裏面
に対して領域単位、すなわち半導体素子の側面部分に対
しても絶縁膜を被覆することができ、より効果的に半導
体素子の裏面の絶縁化ができるものである。また、表面
が曲面で構成されたシリコンゴムよりなる転写体に保持
された絶縁材料を半導体素子の裏面領域に押圧して、半
導体素子の裏面領域に平坦な絶縁膜を転写して形成する
工程は、転写体の曲面が押圧により平坦に変形するの
で、平坦となった絶縁膜が半導体素子の裏面に転写さ
れ、半導体素子の裏面に平坦な絶縁膜を形成することが
できるものである。
【００２６】
【発明の効果】以上説明したように、本発明の半導体装
置は、完全に半導体素子裏面を電気的に絶縁化し、他の
外部装置や電子部品等との接触によって発生する静電気
による半導体素子破壊から保護することができる。さら
に半導体素子の裏面には絶縁膜が平坦に形成されている
ので、プリント基板実装後の実装位置の認識時の外観認
識装置による光の反射が均一になり、認識誤差をなくす
ことができる。また絶縁膜を平坦かつ薄膜で形成してい
るので、パッケージ厚の低減化を図りつつ、平坦な面で
あるので、マークインクで捺印した際には、精度よく捺
印することができる。なお、平坦な絶縁膜の付設によ
り、コンタクト検査時の押圧の荷重を半導体素子裏面に
均一に印加することができ、素子のワレ、欠けを防止で
きるという検査工程時の効果も奏するものである。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す断面図
【図２】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図３】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図４】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図５】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図６】従来の半導体装置を示す断面図
【符号の説明】
１ 電極パッド ２ バンプ ３ 半導体素子 ４ 半導体キャリア基板 ５ 電極 ６ 導電性接着剤 ７ 封止樹脂 ８ マークインク ９ 外部端子 １０ 絶縁膜 １１ コーティング樹脂 １２ 金属板 １３ 凹部 １４ 絶縁材料 １５ リザーバーインクカップ １６ シリコンゴムパッド １７ 捺印用マスク
フロントページの続き (56)参考文献 特開 平６−120297（ＪＰ，Ａ) 特開 平７−25189（ＪＰ，Ａ) 特開 平10−125834（ＪＰ，Ａ) 実開 平２−46669（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/28 - 23/31 H01L 21/56

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子主面と支持体とをバンプによ
    り接合した後、前記半導体素子の裏面領域に絶縁膜を形
    成する工程を有する半導体装置の製造方法であって、前
    記絶縁膜を形成する工程は、プレート上の凹部に絶縁材
    料を供給する工程と、前記凹部の絶縁材料に対して転写
    体を当接させて、前記絶縁材料を前記転写体面に保持す
    る工程と、前記保持した絶縁材料を前記半導体素子の裏
    面領域に押圧して、前記絶縁材料を半導体素子の裏面領
    域に転写して絶縁膜を形成する工程と、前記絶縁膜を硬
    化させる工程とよりなることを特徴とする半導体装置の
    製造方法。
  2. 【請求項２】 半導体素子主面と支持体とをバンプによ
    り接合した後、前記半導体素子の裏面領域に絶縁膜を形
    成する工程を有する半導体装置の製造方法であって、前
    記絶縁膜を形成する工程は、プレート上の凹部を半導体
    素子の面積よりも約３０％〜４０％大きい面積で形成
    し、その凹部に絶縁材料を供給する工程と、前記凹部の
    絶縁材料に対して表面が曲面で構成されたシリコンゴム
    よりなる転写体を当接させて、前記凹部内の絶縁材料の
    一部を前記転写体面に保持する工程と、前記保持した絶
    縁材料を前記半導体素子の裏面領域に押圧して、半導体
    素子の裏面領域に平坦な絶縁膜を転写して形成する工程
    と、前記絶縁膜を硬化させる工程とよりなることを特徴
    とする半導体装置の製造方法。
  3. 【請求項３】 表面が曲面で構成されたシリコンゴムよ
    りなる転写体に保持された絶縁材料を半導体素子の裏面
    領域に押圧して、半導体素子の裏面領域に平坦な絶縁膜
    を転写して形成する工程は、前記転写体の曲面が押圧に
    より平坦に変形して、半導体素子の裏面に平坦な絶縁膜
    が転写される工程であることを特徴とする請求項２記載
    の半導体装置の製造方法。
  4. 【請求項４】 半導体素子は前記半導体素子を構成して
    いるシリコン裏面にバックバイアス電圧が発生するメモ
    リー系の半導体素子であることを特徴とする請求項１ま
    たは請求項２記載の半導体装置の製造方法。
  5. 【請求項５】 絶縁膜はエポキシ系樹脂よりなることを
    特徴とする請求項１または請求項２記載の半導体装置の
    製造方法。
JP18483797A 1997-07-10 1997-07-10 半導体装置の製造方法 Expired - Lifetime JP3235520B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18483797A JP3235520B2 (ja) 1997-07-10 1997-07-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18483797A JP3235520B2 (ja) 1997-07-10 1997-07-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1131762A JPH1131762A (ja) 1999-02-02
JP3235520B2 true JP3235520B2 (ja) 2001-12-04

Family

ID=16160185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18483797A Expired - Lifetime JP3235520B2 (ja) 1997-07-10 1997-07-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3235520B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3303162B2 (ja) * 1998-11-30 2002-07-15 日本特殊陶業株式会社 半導体装置及びその製造方法
EP2261963A4 (en) * 2008-04-04 2013-09-11 Sony Chem & Inf Device Corp SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME

Also Published As

Publication number Publication date
JPH1131762A (ja) 1999-02-02

Similar Documents

Publication Publication Date Title
JP3638771B2 (ja) 半導体装置
US6897568B2 (en) Electronic component with flexible contacting pads and method for producing the electronic component
KR100522223B1 (ko) 반도체장치및그제조방법
JPH087066A (ja) Ｉｃカードの製造方法及びｉｃカード
JP2000332055A (ja) フリップチップ実装構造及び実装方法
JP3871634B2 (ja) Ｃｏｆ半導体装置の製造方法
JPH1041694A (ja) 半導体素子の基板実装構造及びその実装方法
KR20100102846A (ko) 인쇄회로기판 조립체 및 그 제조방법
JPH0951020A (ja) 半導体装置およびその製造方法ならびにｉｃカード
JP3840761B2 (ja) マルチチップモジュールおよびその製造方法
KR100244047B1 (ko) 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법
JP3235520B2 (ja) 半導体装置の製造方法
JPH0992683A (ja) 半導体装置
JP3646056B2 (ja) フリップチップ実装方法
JP3608226B2 (ja) 半導体チップの実装方法及び半導体装置
JP3879319B2 (ja) 半導体装置およびその製造方法
JP4371238B2 (ja) 半導体装置
JP2001015557A (ja) 半導体装置およびその製造方法
JPH02101753A (ja) 半導体チップの取付構造
JPH11150155A (ja) 半導体装置の製造方法および当該方法に用いる回路基板保持具
JPH06275675A (ja) Ｔａｂパッケージとその接続方法
JP2596633B2 (ja) 半導体素子の実装方法
JP4540216B2 (ja) 半導体モジュールの製造方法
JPH0294535A (ja) 混成集積回路
JPH0410619Y2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080928

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080928

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090928

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090928

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 11