JPH0951020A - 半導体装置およびその製造方法ならびにｉｃカード - Google Patents

半導体装置およびその製造方法ならびにｉｃカード

Info

Publication number
JPH0951020A
JPH0951020A JP7201986A JP20198695A JPH0951020A JP H0951020 A JPH0951020 A JP H0951020A JP 7201986 A JP7201986 A JP 7201986A JP 20198695 A JP20198695 A JP 20198695A JP H0951020 A JPH0951020 A JP H0951020A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
semiconductor device
wiring
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7201986A
Other languages
English (en)
Inventor
Tsuneo Endo
恒雄 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7201986A priority Critical patent/JPH0951020A/ja
Publication of JPH0951020A publication Critical patent/JPH0951020A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]

Abstract

(57)【要約】 （修正有） 【課題】 薄型化が達成できる半導体装置の提供。 【解決手段】 外部端子２１を裏面に有する配線基板４
と、配線基板の主面に固定された半導体チップ３と、半
導体チップの電極１０と配線基板４の配線５，６とを電
気的に接続する接続手段とを有する半導体装置であっ
て、少なくとも半導体チップ３の周縁から端面に及ぶ導
電部分を覆う絶縁体と、半導体チップの電極１０と配線
基板の配線を電気的に接続する導体層とを有する。半導
体チップは５〜３０μｍ前後の厚さとなっている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法ならびにＩＣカードに関し、特に、薄型半導体
装置の製造に適用して有効な技術に関する。
【０００２】
【従来の技術】ＩＣカードの一つの構造として、日経Ｂ
Ｐ社発行「日経マイクロデバイス」1988年３月号、同年
３月１日発行、Ｐ56〜Ｐ62に記載されているように、Ｌ
ＳＩチップをトランスファ成形したモジュールを厚さ
０．７６ｍｍのカードにハメ込む構造が知られている。
前記モジュール（半導体装置）は、ガラス・エポキシ樹
脂からなる配線基板の一面にＣＯＢ（chip on board)に
よって半導体チップを実装した後、半導体チップの電極
と配線基板の配線とをワイヤボンディングによって電気
的に接続するとともに、半導体チップ, ワイヤ等をトラ
ンスファ成形することによって製造される。また、前記
配線基板の裏面には外部端子となる接触電極端子が設け
られている。この接触電極端子は、前記配線基板に設け
られたスルーホールに充填された導体によって配線基板
の主面の配線に電気的に接続されている。
【０００３】一方、工業調査会発行「最新ハイブリッド
実装技術」1988年５月15日発行、Ｐ26〜Ｐ27、Ｐ38〜Ｐ
39には、生産性や高密度化を達成するために、ボンディ
ングワイヤの代わりに接続用導電性ペーストを使用した
ＩＣカード用のＰＷＣ（Printed Wiring Connection)
や、ハイブリットＩＣの事例が記載されている。
【０００４】前者のＰＷＣによる組立は、ポリカーボネ
ートシートに開口した部分にＬＳＩチップを挿入した後
埋め込み、その後、ポリカーボネートシートの表面およ
びＬＳＩチップ上の埋め込み部分に亘って印刷によって
印刷接続配線を形成するとともに、上下面をポリカーボ
ネートフィルムで覆うようになっている。
【０００５】また、後者のハイブリッドＩＣの場合は、
Ａｌ基板内にＩＣチップをエポキシ樹脂で埋め込み、感
光性の導体ペースト，絶縁ペーストを用いて配線した構
造となっている。
【０００６】なお、これらの構造では、半導体チップを
配線基板に埋め込む構造となるとともに、配線基板の表
面と半導体チップの上に形成された電極とは略同一平面
上にある構造となっている。したがって、接続用の導電
性パターン（導体層）の形成に際しては、半導体チップ
の電極と配線基板の配線との間に段差が発生しない状態
にある。
【０００７】
【発明が解決しようとする課題】ＣＯＢ構造の半導体装
置（モジュール）では、半導体チップの電極と配線基板
の配線とはワイヤボンディングによって接続される構造
となるため、ワイヤループ高さ分だけ半導体装置が厚く
なってしまい、ＩＣカードにハメ込む（埋め込む）構造
では、ハメ込むための窪みが深くなり、ＩＣカードの窪
み部分の機械的強度が低くなる。
【０００８】一方、配線基板に設けた穴部分に半導体チ
ップを埋め込む構造では、配線基板の配線の表面と半導
体チップの電極とを同一の面になるようにして段差を無
くし、印刷法で半導体チップの電極と配線とを電気的に
接続する方法を採用している。しかし、半導体チップの
埋め込みには手間がかかる事、又不良品が発生した場合
には交換（リペア）が大変難しい等の問題があり、安価
に作る事が難しい。安価に作る為には、半導体チップを
配線基板の上に直接搭載することが必要である。
【０００９】半導体チップの電極と配線を印刷法による
導体層で接続する構造は、導体層が高くならないことか
ら、半導体装置（モジュール）の薄型化を達成できる。
【００１０】そこで、本発明は、配線基板の主面に半導
体チップを搭載するとともに、印刷法によって半導体チ
ップの電極と配線とを接続することを考えた。しかし、
従来の半導体チップ、すなわち、ＬＳＩチップは、その
厚さが２００μｍ〜５００μｍとなるため、半導体チッ
プの電極と配線間に段差が生じ、導電性ペーストを印刷
した時に、前記段差部で印刷かすれが発生しやすく、接
続が不充分となってしまうことが分かった。
【００１１】本発明の目的は、薄型化が達成できる半導
体装置およびその製造方法を提供することにある。
【００１２】本発明の他の目的は、カード基材の機械的
強度向上が達成できるＩＣカードを提供することにあ
る。
【００１３】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。すなわち、本発明の半導体装置は、外部端子を
裏面に有する配線基板と、前記配線基板の主面に固定さ
れた半導体チップと、前記半導体チップの電極と配線基
板の配線とを電気的に接続する接続手段とを有する半導
体装置であって、少なくとも前記半導体チップの周縁か
ら端面に及ぶ導電部分を覆う絶縁体と、前記半導体チッ
プの電極と配線基板の配線を電気的に接続する導体層と
を有する構造となっている。前記半導体チップは５〜３
０μｍ前後の厚さとなっている。また、前記配線基板，
絶縁体および導体層は耐熱性材料によって形成されてい
るとともに、柔軟性を有する樹脂系材料で形成されてい
る。
【００１５】本発明の半導体装置の製造方法は、裏面に
外部端子を有する配線基板と、前記配線基板の主面に固
定された半導体チップと、前記半導体チップの電極と配
線基板の配線とを電気的に接続する接続手段とを有する
半導体装置の製造方法であって、半導体チップの裏面を
除去して５〜３０μｍ前後の厚さに形成する工程と、前
記配線基板の主面に絶縁性接着層を介して半導体チップ
を固定する工程と、前記半導体チップの縁から端面に亘
る露出する導電部分を絶縁体で覆う工程と、印刷法によ
って前記半導体チップの電極と配線基板の配線を導体層
で電気的に接続する工程とからなっている。また、前記
配線基板に絶縁性接着層を介して半導体チップを固定す
る際、絶縁性接着層を配線基板に印刷した後、前記絶縁
性接着層上に半導体チップを載置するとともに半導体チ
ップを押さえ付けて前記絶縁性接着層を半導体チップの
縁から外に食み出させ、その後導体層の印刷を行う。
【００１６】本発明のＩＣカードは、カード基材の窪み
に露出する外部端子を有する半導体装置を接着剤を介し
て組み込んでなるＩＣカードであって、前記半導体装置
は外部端子を裏面に有する配線基板と、前記配線基板の
主面に固定された半導体チップと、前記半導体チップの
電極と配線基板の配線とを電気的に接続する接続手段と
を有する半導体装置からなるとともに、少なくとも前記
半導体チップの周縁から端面に及ぶ導電部分を覆う絶縁
体と、前記半導体チップの電極と配線基板の配線を電気
的に接続する導体層とを有し、かつ前記半導体チップは
５〜３０μｍ前後の厚さとなっている。
【００１７】
【作用】前記した手段によれば、本発明の半導体装置
は、数十μｍと薄くなった半導体チップを配線基板に搭
載するとともに、印刷による導体層によって半導体チッ
プの電極と配線基板の配線とが電気的に接続されている
ことから、半導体装置の薄型化が達成できる。
【００１８】本発明の半導体装置は、半導体チップの電
極と配線基板の配線とは印刷による導体層によって電気
的に接続されているが、この導体層の下には前記半導体
チップの周縁から端面の露出する導電部分を覆う絶縁体
が設けられているため、半導体チップの隣合う電極部分
間の短絡が発生しない。
【００１９】本発明の半導体装置は、配線基板，絶縁体
および導体層は耐熱性材料によって形成されていること
から半導体装置の耐熱性が良好となる。
【００２０】本発明の半導体装置は、配線基板，絶縁体
および導体層は、柔軟性を有する樹脂系材料で形成され
ていることから、半導体チップの電極と配線との電気的
接続の信頼性が高くなる。
【００２１】本発明の半導体装置の製造方法によれば、
半導体チップを薄くした後配線基板に実装することと、
半導体チップの電極と配線基板の配線を印刷法による導
体層によって接続することから、薄い半導体装置を製造
することができる。
【００２２】また、本発明の半導体装置の製造方法によ
れば、半導体チップの電極と配線基板の配線を印刷法に
よって電気的に接続する前に、半導体チップの周縁およ
び端面の導電部分は絶縁体で被覆することから、半導体
チップの隣合う電極部分間の短絡が発生しなくなる。
【００２３】また、前記配線基板に半導体チップを固定
する際、絶縁性接着層を配線基板に印刷した後、前記絶
縁性接着層上に半導体チップを載置するとともに半導体
チップを押さえ付けて前記絶縁性接着層を半導体チップ
の縁から外に食み出させている。したがって、その後の
導体層の印刷においては、半導体チップと配線との間に
絶縁性接着層が延在するため、半導体チップと配線基板
との間の段差が低減され、半導体チップの電極と配線を
接続する導体層のかすれ等が発生しなくなり、安定した
電気的接続が可能となる。
【００２４】本発明のＩＣカードは、ハメ込まれる半導
体装置が薄型化されていることから、半導体装置をハメ
込む窪みを浅くすることができ、カード基材の機械的強
度が向上する。
【００２５】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図１は本発明の一実施例による半導体装置
の概要を示す模式的断面図である。図２〜図６は本実施
例の半導体装置の製造方法における各工程での半導体装
置の要部を示す図であって、図２は接合層形成状態を示
す模式図、図３は半導体チップの搭載状態を示す模式的
断面図、図４は絶縁体を形成した状態を示す模式的断面
図、図５は導体層を形成した状態を示す模式的断面図、
図６は絶縁体および導体層を形成した状態を示す模式的
平面図である。図７は本実施例によるＩＣカードの要部
を示す模式的断面図、図８は同じくＩＣカードを示す平
面図である。
【００２６】本実施例の半導体装置（モジュール）１
は、図７および図８に示すＩＣカード２０にハメ込まれ
るＩＣカード用モジュールであり、図１に示すように、
配線基板２と、この配線基板２の主面に搭載された半導
体チップ３とを有する構造となっている。
【００２７】配線基板２は、基板本体４と、この基板本
体４の主面（表面）および裏面に設けられた配線５，６
と、前記基板本体４を貫通するスルーホール７とからな
るプリント基板となっている。前記基板本体４は、ガラ
ス繊維にエポキシレジンを含浸させた所謂ガラエポ基板
や、ＢＴレジンを含浸させた高耐熱性の材料からなって
いる。この基板本体４は８０℃以上においても耐熱性を
有している。また、前記基板本体４は厚さ０．３ｍｍ程
度となっている。前記配線５，６は、前記基板本体４の
表裏面に接着した、たとえば３５μｍ程度の厚さの銅箔
を所望のパターンにエッチングすることによって形成さ
れる。また、この配線５，６の表面には、後述する印刷
による接続が適正に実施されるように、図示はしない
が、ＮｉおよびＡｕによるめっき処理が部分的または全
体的に施されている。
【００２８】また、前記スルーホール７は基板本体４を
貫通するようにドリル加工することによって形成されて
いる。このスルーホール７の内壁面には銅メッキが施さ
れている。この銅メッキによって形成された導体８によ
って、基板本体４の表裏面の所定の配線５，６は電気的
に接続される。
【００２９】本実施例の半導体装置１の裏面の配線６
は、図８に示すように、ＩＣカード２０の外部端子とな
る接触電極端子２１を構成する。
【００３０】また、配線基板２の主面には絶縁性接着層
９を介して半導体チップ３が固定されている。半導体チ
ップ３はアクティブ領域が設けられない裏面側がエッチ
ング等によって一定の厚さ除去され、たとえば、５〜３
０μｍ程度の厚さとなっている。これは半導体チップ３
の表面に設けられた電極１０と、配線基板２の配線５の
高さとの段差が大きくならないようにするためである。
【００３１】また、図６に示すように、前記半導体チッ
プ３の少なくとも周縁から端面に及ぶ導電部分を覆うよ
うに、柔軟性を有しかつ耐熱性を有する材料で形成され
た絶縁体１１が設けられている。前記絶縁体１１は８０
℃以上で耐熱性がある樹脂系材料で形成されている。ま
た、前記絶縁体１１上には柔軟性を有しかつ耐熱性を有
する材料で形成された導体層１２が設けられている。導
体層１２は前記半導体チップ３の電極１０と配線基板２
の配線５を電気的に接続する。前記導体層１２は８０℃
以上で耐熱性がある樹脂系材料で形成されている。前記
絶縁体１１および導体層１２はスクリーン印刷法によっ
て形成される。
【００３２】なお、前記半導体チップ３の周囲には、半
導体チップ３を基板本体４に接続する絶縁性接着層９の
食み出し部分が存在するため、半導体チップ３の縁から
配線５の縁に亘る部分に設けられた絶縁体１１は、前記
食み出し部分が半導体チップ３と基板本体４との間の段
差を軽減することになるため、平坦化されて形成され
る。したがって、この平坦化された絶縁体１１上に設け
られる導体層１２も平坦化され、部分的に薄くなるなど
電気的接続に不都合となるようなかすれは生じなくな
る。
【００３３】また、図６に示すように、前記絶縁体１１
は半導体チップ３の縁から配線５の先端部分に亘って設
けられるとともに、前記絶縁体１１上に導体層１２が設
けられるため、隣接する電極１０間の短絡が防止され
る。
【００３４】本実施例の半導体装置１は、半導体チップ
３が５〜３０μｍと薄く形成されていることと、半導体
チップ３の電極１０と配線基板２の配線５とを接続する
導体層１２が絶縁体１１を介して配線基板２上を這うよ
うに形成されていることから、ワイヤボンディング構造
に比較して大幅に薄くなる。すなわち、従来のワイヤボ
ンディング構造の場合、配線基板２上には２００〜５０
０μｍの厚さの半導体チップが載置されるとともに、こ
の半導体チップの電極にワイヤループ高さが１５０μｍ
程度となるワイヤが接続される。また、前記ワイヤおよ
び半導体チップはトランスファモールドによって形成さ
れるパッケージによって被覆される。したがって、配線
基板の表面からパッケージ上面までの高さは少なくとも
５００μｍ程度と高くなる。これに対して、本実施例の
半導体装置の場合、半導体チップや導体層をパッケージ
で被覆しないこともあり、配線基板の表面から導体層の
上面までの高さは１５〜４０μｍ程度と１桁以上も低く
なり、半導体装置１の薄型化が達成できる。このため、
本実施例の半導体装置１を、図７に示すように、絶縁性
の接着剤２４を介して、カード基材２３に設けられた窪
み２５にハメ込む場合、前記窪み２５を従来よりも百数
十μｍ程度浅くできることになり、窪み２５が設けられ
るカード基材２３部分の機械的強度が向上する。
【００３５】本実施例の半導体装置は以下の効果を奏す
る。
【００３６】（１）本実施例の半導体装置は、基板本体
の主面に５〜３０μｍ前後の厚さの半導体チップを搭載
する構造となることから、半導体装置の薄型化が達成さ
れる。
【００３７】（２）本実施例の半導体装置は、半導体チ
ップの電極と、配線基板の配線との接続は、印刷法によ
って形成される導体層によって接続されるため、半導体
装置の薄型化が達成される。
【００３８】（３）本実施例の半導体装置においては、
半導体チップの電極と配線基板の配線とを接続する導体
層および導体層の下地となる絶縁体ならびに配線基板
は、柔軟性を有する樹脂系材料で形成されていることか
ら、半導体チップの電極と配線基板の配線との電気的接
続の信頼性が高くなる。
【００３９】（４）本実施例の半導体装置においては、
半導体チップの電極と配線基板の配線とを接続する導体
層および導体層の下地となる絶縁体ならびに配線基板
は、耐熱性材料によって形成されていることから、半導
体装置の耐熱性が向上する。
【００４０】（５）本実施例の半導体装置においては、
半導体チップの電極と配線基板の配線とを接続する導体
層の下には絶縁体が設けられていることから、導体層間
の短絡防止効果が高くなり、半導体装置の電極間の短絡
が発生しなくなる。
【００４１】つぎに、本実施例の半導体装置１の製造方
法について、図２〜図６を用いて説明する。図２に示す
ように、最初に配線基板２が用意される。この配線基板
２は、基板本体４と、この基板本体４の主面（表面）お
よび裏面に設けられた配線５，６と、前記基板本体４を
貫通するスルーホール７とからなるプリント基板となっ
ている。前記基板本体４は、たとえば、０．３ｍｍの厚
さを有するとともに、ガラス繊維にエポキシレジンを含
浸させた所謂ガラエポ基板や、ＢＴレジンを含浸させた
高耐熱性の材料（８０℃以上で耐熱性を有する）で形成
されている。前記スルーホール７の内壁はメッキが施さ
れ、メッキによる導体８によって基板本体４の表裏面の
配線５，６は所定箇所で電気的に接続されている。ま
た、前記配線５，６は、前記基板本体４の表裏面に接着
した、たとえば１５〜３５μｍ程度の厚さの銅箔を所望
のパターンにエッチングすることによって形成される。
また、この配線５，６の表面には、後述する印刷による
接続が適正に実施されるように、図示はしないが、Ｎｉ
およびＡｕによるめっき処理が部分的または全体的に施
されている。なお、前記配線６は外部端子となり、本実
施例の場合にはＩＣカード用の接触電極端子２１を形成
している。
【００４２】つぎに、図２に示すように、スクリーン印
刷によって基板本体４の主面には、絶縁性接着層９が形
成される。すなわち、配線基板２上には、前記半導体チ
ップ３と概ね同一な形状の透孔が開設されているスクリ
ーン印刷マスク１５が、半導体チップが搭載される位置
に位置決めされる。マスク開口部はプリント基板に形成
されている配線（接続用パッド）に掛からず、なおかつ
半導体チップより大きいことが望ましい。その後、前記
スクリーン印刷マスク１５上に絶縁性を有する熱硬化性
の接着用ペースト１６を置き、スキージ１７を移動させ
て接着用ペースト１６を配線基板２上に転写して絶縁ペ
ースト層１８を形成する。
【００４３】一方、半導体チップ３の裏面側を一定厚さ
研磨やエッチングによって除去して、厚さ５〜３０μｍ
程度に加工しておく。
【００４４】つぎに、図３に示すように、厚さ５〜３０
μｍ程度の半導体チップ３を前記絶縁ペースト層１８上
に載せ軽く押し付ける。これにより半導体チップ３の下
にある絶縁ペースト層１８が、半導体チップ３の周辺に
僅かに押し出され、半導体チップ３の側面（端面）に吸
い上がる。この絶縁ペースト層１８の食み出し部分１９
は、基板本体４の表面と半導体チップ３の上面との間の
段差を軽減する役割を果たすとともに、半導体チップ３
の端面の絶縁が行われることになる。半導体チップ周辺
の段差が緩やかとなることは、その後の工程での導体層
の欠陥の発生が著しく改善されることになる。
【００４５】つぎに、半導体チップ３の搭載された配線
基板２は加熱され、絶縁ペースト層１８は硬化して絶縁
性接着層９となり、半導体チップ３を基板本体４に固定
することになる。
【００４６】つぎに、絶縁体半導体チップ３の端面への
絶縁性と、段差の平坦化をより確実にするために、図４
および図６に示すように、少なくとも半導体チップ３の
縁から配線５の縁に亘って前記同様のスクリーン印刷お
よび硬化処理によって厚さ数μｍから十数μｍの厚さの
絶縁体１１を形成する。すなわち、スクリーン印刷によ
って、所定パターンに絶縁性ペーストを印刷した後、加
熱によって絶縁性ペーストを硬化させて絶縁体１１を形
成する。絶縁性ペーストは、硬化後耐熱性に優れる（８
０℃以上においても耐熱性を有する）とともに、弾力性
を有するものが選択される。このような特性を有するも
のとして、樹脂系ペーストが使用される。
【００４７】つぎに、図５および図６に示すように、半
導体チップ３の電極１０と、配線基板２の配線５とを電
気的に接続する導体層１２が、前記同様にスクリーン印
刷法によって形成される。すなわち、印刷は前記配線基
板２の配線５と半導体チップ３の電極１０を電気的に接
続するための開口部を持ったスクリーン印刷マスクが、
配線基板２に重ねられ、導電性ペーストが印刷される。
導電性ペーストは、エポキシレジンと硬化剤を配合した
熱硬化性レジンの中に、１μｍ〜５μｍの大きさのフレ
ーク状の銀を７０Ｗｔ％〜８０Ｗｔ％分散させたもので
あり、硬化後耐熱性（８０℃以上においても耐熱性を有
する）を有するとともに、弾力性をも有する。硬化処理
によって、電極１０と配線５を電気的に接続する導体層
１２が形成される。この導体層１２は数μｍから十数μ
ｍの厚さとなる。
【００４８】以上の手順によって図１に示すような半導
体装置１が製造される。本実施例の半導体装置の製造方
法によれば以下の硬化を奏する。
【００４９】（１）本実施例の半導体装置の製造方法に
よれば、薄い半導体チップを配線基板に搭載すること
と、半導体チップの電極と配線との接続は印刷法による
導体層によるため、薄型構造の半導体装置を製造できる
ことになる。
【００５０】（２）本実施例の半導体装置の製造方法に
よれば、導体層を形成する前に、半導体チップを固定す
る絶縁性接着層の形成段階で絶縁性ペーストを押し潰し
て半導体チップの周囲に絶縁性ペーストを食み出させて
半導体チップと配線基板との段差の軽減を行うことか
ら、導体層を印刷法によって形成する際、印刷かすれが
発生しなくなり、所定の厚さの導体層を形成することが
でき、電気的接続の信頼性が高くなる。
【００５１】（３）本実施例の半導体装置の製造方法に
よれば、前記のように印刷かすれがなくなることから製
造歩留りが高くなり、半導体装置の製造コスト低減も達
成できる。
【００５２】（４）本実施例の半導体装置の製造方法に
よれば、配線基板，絶縁体，導体層は耐熱性材料によっ
て形成されることから、耐熱性に優れた半導体装置を製
造することができる。
【００５３】（５）本実施例の半導体装置の製造方法に
よれば、配線基板，絶縁体，導体層は柔軟な材料によっ
て形成されることから、機械的衝撃に対して優れた半導
体装置を製造することができる。
【００５４】本実施例の半導体装置１は、図７および図
８に示すように、ＩＣカード２０に組み込まれる。すな
わち、半導体装置１は、ＩＣカード２０の厚さ０．７６
ｍｍとなるカード基材２３の窪み２５にハメ込まれると
ともに、接着剤２４によってカード基材２３に固定され
る。半導体装置１の配線６は、外部端子となり、接触電
極端子２１を形成する。本実施例のＩＣカードにおいて
は、ハメ込まれる半導体装置が薄型化されていることか
ら、半導体装置をハメ込む窪みを浅くすることができ、
カード基材の機械的強度が向上し、半導体チップの折り
曲げ等の外力に対する強度が飛躍的に向上する。したが
って、本発明によればＩＣカードの長寿命化が達成でき
る。
【００５５】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記実施例の場合は半導体チップの端面を覆うために絶
縁体を設けているが、絶縁体を設ける代わりに、半導体
チップの端面部分に絶縁体を予め設けるようにしてもよ
い。また、半導体チップの電極と配線とを接続する導体
層としては、印刷法以外の方法、たとえば、真空蒸着法
やスパッタリングによって薄膜の導体層を形成してもよ
い。また、プリ成形されたフィルム状の絶縁シートや導
電シートを貼りあわせてもよい。
【００５６】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＩＣカ
ード製造技術に適用した場合について説明したが、それ
に限定されるものではなく、抵抗、コンデンサ等の電子
部品の基板への搭載や、ハイブリッドＩＣの様な多数の
半導体チップや受動素子を一括して接続する場合に、特
に有効である。本発明は少なくとも半導体装置（モジュ
ール）を組み込む電子装置には適用できる。
【００５７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。本発明によれば、超薄型の半導体装
置を提供することができる。
【００５８】本発明によれば、組み込まれる半導体装置
の薄型化が達成できることから、半導体装置のハメ込み
部分のカード基材の機械的強度向上が達成でき、半導体
チップの折り曲げ等の外力に対する強度が飛躍的に向上
できる信頼性にも優れたＩＣカードを提供できる。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体装置の概要を示
す模式的断面図である。
【図２】本実施例による半導体装置の製造方法における
接合層形成状態を示す模式図である。
【図３】本実施例による半導体装置の製造方法における
半導体チップの搭載状態を示す模式的断面図である。
【図４】本実施例による半導体装置の製造方法において
絶縁体を形成した状態を示す模式的断面図である。
【図５】本実施例による半導体装置の製造方法において
導体層を形成した状態を示す模式的断面図である。
【図６】本実施例による半導体装置の製造方法において
絶縁体および導体層を形成した状態を示す模式的平面図
である。
【図７】本実施例によるＩＣカードの要部を示す模式的
断面図である。
【図８】本実施例によるＩＣカードを示す平面図であ
る。
【符号の説明】
１…半導体装置、２…配線基板、３…半導体チップ、４
…基板本体、５，６…配線、７…スルーホール、８…導
体、９…絶縁性接着層、１０…電極、１１…絶縁体、１
２…導体層、１５…スクリーン印刷マスク、１６…接着
用ペースト、１７…スキージ、１８…絶縁ペースト層、
１９…食み出し部分、２０…ＩＣカード、２１…接触電
極端子、２３…カード基材、２４…接着剤、２５…窪
み。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 外部端子を裏面に有する配線基板と、前
    記配線基板の主面に固定された半導体チップと、前記半
    導体チップの電極と配線基板の配線とを電気的に接続す
    る接続手段とを有する半導体装置であって、少なくとも
    前記半導体チップの周縁から端面に及ぶ導電部分を覆う
    絶縁体と、前記半導体チップの電極と配線基板の配線を
    電気的に接続する導体層とを有することを特徴とする半
    導体装置。
  2. 【請求項２】 前記半導体チップは５〜３０μｍ前後の
    厚さとなっていることを特徴とする請求項１記載の半導
    体装置。
  3. 【請求項３】 前記配線基板，絶縁体および導体層は耐
    熱性材料によって形成されていることを特徴とする請求
    項１記載の半導体装置。
  4. 【請求項４】 前記配線基板，絶縁体および導体層は柔
    軟性を有する樹脂系材料で形成されていることを特徴と
    する請求項１記載の半導体装置。
  5. 【請求項５】 裏面に外部端子を有する配線基板と、前
    記配線基板の主面に固定された半導体チップと、前記半
    導体チップの電極と配線基板の配線とを電気的に接続す
    る接続手段とを有する半導体装置の製造方法であって、
    半導体チップの裏面を除去して５〜３０μｍ前後の厚さ
    に形成する工程と、前記配線基板の主面に絶縁性接着層
    を介して半導体チップを固定する工程と、前記半導体チ
    ップの縁から端面に亘る露出する導電部分を絶縁体で覆
    う工程と、印刷法によって前記半導体チップの電極と配
    線基板の配線を導体層で電気的に接続する工程とを有す
    ることを特徴とする半導体装置の製造方法。
  6. 【請求項６】 前記配線基板に絶縁性接着層を介して半
    導体チップを固定する際、絶縁性接着層を配線基板に印
    刷した後、前記絶縁性接着層上に半導体チップを載置す
    るとともに半導体チップを押さえ付けて前記絶縁性接着
    層を半導体チップの縁から外に食み出させることを特徴
    とする請求項５記載の半導体装置の製造方法。
  7. 【請求項７】 カード基材の窪みに露出する外部端子を
    有する半導体装置を接着剤を介して組み込んでなるＩＣ
    カードであって、前記半導体装置は外部端子を裏面に有
    する配線基板と、前記配線基板の主面に固定された半導
    体チップと、前記半導体チップの電極と配線基板の配線
    とを電気的に接続する接続手段とを有する半導体装置か
    らなるとともに、少なくとも前記半導体チップの周縁か
    ら端面に及ぶ導電部分を覆う絶縁体と、前記半導体チッ
    プの電極と配線基板の配線を電気的に接続する導体層と
    を有し、かつ前記半導体チップは数十μｍの厚さとなっ
    ていることを特徴とするＩＣカード。
JP7201986A 1995-08-08 1995-08-08 半導体装置およびその製造方法ならびにｉｃカード Pending JPH0951020A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7201986A JPH0951020A (ja) 1995-08-08 1995-08-08 半導体装置およびその製造方法ならびにｉｃカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7201986A JPH0951020A (ja) 1995-08-08 1995-08-08 半導体装置およびその製造方法ならびにｉｃカード

Publications (1)

Publication Number Publication Date
JPH0951020A true JPH0951020A (ja) 1997-02-18

Family

ID=16450052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7201986A Pending JPH0951020A (ja) 1995-08-08 1995-08-08 半導体装置およびその製造方法ならびにｉｃカード

Country Status (1)

Country Link
JP (1) JPH0951020A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006514785A (ja) * 2003-02-28 2006-05-11 シーメンス　アクチエンゲゼルシヤフト パワー半導体用の接続技術
JP2007510301A (ja) * 2003-10-29 2007-04-19 コンダクティブ・インクジェット・テクノロジー・リミテッド 部品の電気的接続
US7230341B2 (en) 2003-03-13 2007-06-12 Seiko Epson Corporation Electronic device and method of manufacturing the same, circuit board, and electronic instrument
US7320902B2 (en) 2003-03-13 2008-01-22 Seiko Epson Corporation Electronic device and method of manufacturing the same, chip carrier, circuit board, and electronic instrument
JP2008235768A (ja) * 2007-03-23 2008-10-02 Hitachi Ltd 半導体装置及びその製造方法
US7514350B2 (en) 2003-03-13 2009-04-07 Seiko Epson Corporation Electronic device and method of manufacturing the same, circuit board, and electronic instrument
US7518692B2 (en) 2002-12-27 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
US7652359B2 (en) 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
KR20200028031A (ko) * 2017-08-03 2020-03-13 제네럴 일렉트릭 컴퍼니 통합 상호 연결 구조를 갖는 전자 패키지 및 그 제조 방법
US11470726B2 (en) 2018-06-29 2022-10-11 Murata Manufacturing Co., Ltd. Connecting electronic components to mounting substrates
DE102019127007B4 (de) 2018-10-12 2023-06-22 Tdk Corporation Stapel elektrischer bauelemente und verfahren zur herstellung desselben

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652359B2 (en) 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
US8268702B2 (en) 2002-12-27 2012-09-18 Semiconductor Energy Laboratory Co., Ltd. IC card and booking-account system using the IC card
US7863116B2 (en) 2002-12-27 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. IC card and booking-account system using the IC card
US7518692B2 (en) 2002-12-27 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
JP4763463B2 (ja) * 2003-02-28 2011-08-31 シーメンス アクチエンゲゼルシヤフト 基板とパワーエレクトロニクス素子を備えた装置およびその製造方法
US7855451B2 (en) 2003-02-28 2010-12-21 Siemens Aktiengesellschaft Device having a contacting structure
JP2006514785A (ja) * 2003-02-28 2006-05-11 シーメンス　アクチエンゲゼルシヤフト パワー半導体用の接続技術
US7514350B2 (en) 2003-03-13 2009-04-07 Seiko Epson Corporation Electronic device and method of manufacturing the same, circuit board, and electronic instrument
US7611925B2 (en) 2003-03-13 2009-11-03 Seiko Epson Corporation Electronic device and method of manufacturing the same, chip carrier, circuit board, and electronic instrument
US7564142B2 (en) 2003-03-13 2009-07-21 Seiko Epson Corporation Electronic device and method of manufacturing the same, circuit board, and electronic instrument
US7320902B2 (en) 2003-03-13 2008-01-22 Seiko Epson Corporation Electronic device and method of manufacturing the same, chip carrier, circuit board, and electronic instrument
US7230341B2 (en) 2003-03-13 2007-06-12 Seiko Epson Corporation Electronic device and method of manufacturing the same, circuit board, and electronic instrument
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
JP2007510301A (ja) * 2003-10-29 2007-04-19 コンダクティブ・インクジェット・テクノロジー・リミテッド 部品の電気的接続
JP2008235768A (ja) * 2007-03-23 2008-10-02 Hitachi Ltd 半導体装置及びその製造方法
KR20200028031A (ko) * 2017-08-03 2020-03-13 제네럴 일렉트릭 컴퍼니 통합 상호 연결 구조를 갖는 전자 패키지 및 그 제조 방법
JP2020529734A (ja) * 2017-08-03 2020-10-08 ゼネラル・エレクトリック・カンパニイ 統合相互接続構造を備えた電子機器パッケージおよびその製造方法
US11470726B2 (en) 2018-06-29 2022-10-11 Murata Manufacturing Co., Ltd. Connecting electronic components to mounting substrates
EP3589085B1 (en) * 2018-06-29 2023-10-25 Murata Manufacturing Co., Ltd. Connecting electronic components to mounting substrates
DE102019127007B4 (de) 2018-10-12 2023-06-22 Tdk Corporation Stapel elektrischer bauelemente und verfahren zur herstellung desselben
US11855035B2 (en) 2018-10-12 2023-12-26 Tdk Corporation Stack of electrical components and method of producing the same

Similar Documents

Publication Publication Date Title
KR100467946B1 (ko) 반도체 칩의 제조방법
US6548328B1 (en) Circuit device and manufacturing method of circuit device
US7271466B2 (en) Semiconductor device with sidewall wiring
US6121688A (en) Anisotropic conductive sheet and printed circuit board
JP3152180B2 (ja) 半導体装置及びその製造方法
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
US5851337A (en) Method of connecting TEHS on PBGA and modified connecting structure
JP2002353369A (ja) 半導体パッケージおよびその製造方法
US6492199B2 (en) Method of manufacturing a semiconductor package with improved cross talk and grounding
US6483187B1 (en) Heat-spread substrate
JPH0951020A (ja) 半導体装置およびその製造方法ならびにｉｃカード
US6853060B1 (en) Semiconductor package using a printed circuit board and a method of manufacturing the same
KR20040040348A (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP3320932B2 (ja) チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法
JP3912445B2 (ja) 半導体装置
JP2734424B2 (ja) 半導体装置
JP3549316B2 (ja) 配線基板
JP3337911B2 (ja) 半導体装置及びその製造方法
JP2541494B2 (ja) 半導体装置
JPH07326708A (ja) マルチチップモジュール半導体装置
KR19980027872A (ko) 칩 카드
JP3177934B2 (ja) マルチチップ半導体装置
JP3667846B2 (ja) 混成集積回路装置の製造方法
JPH07228083A (ja) Ｉｃカード用モジュールおよびｉｃカード用モジュールの製造方法
JP4557461B2 (ja) 配線基板

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term