JP3912445B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3912445B2 JP3912445B2 JP30243197A JP30243197A JP3912445B2 JP 3912445 B2 JP3912445 B2 JP 3912445B2 JP 30243197 A JP30243197 A JP 30243197A JP 30243197 A JP30243197 A JP 30243197A JP 3912445 B2 JP3912445 B2 JP 3912445B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- metal plate
- substrate
- mounting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
Description
【０００１】
【発明の属する技術分野】
本発明は、電子機器等に使用される半導体装置に関し、特に、外部回路への接続用端子としてのボールグリッドアレイを有する半導体装置に関するものである。
【０００２】
【従来の技術】
半導体装置においては、携帯電話機器、モバイルコンピューター等の情報機器の市場拡大で高密度実装の要求が高まっている。これに対応する為のパッケージ形態として、ＣＳＰ（チップスケールパッケージ）やＢＧＡ（ボールグリッドアレイ）が普及している。特にＢＧＡは小型多ピン化が可能であり、Ｔａｐｅ−ＢＧＡ、Ｌｅａｄｆｒａｍｅ−ＢＧＡ等各種のパッケージが開発されている。
【０００３】
図３は、従来の半導体装置の一例を示す断面側面図である。 この半導体装置１０は、ＢＧＡ型半導体装置であり、絶縁基板１１、金属板１２、半導体素子１３、球形電極１４等で構成されている。
絶縁基板１１の中央部には、デバイスホール１５が開けられており、絶縁基板１１の一面には、配線パターン１６が設けられている。
【０００４】
金属板１２の一面には、半導体素子１３が接着剤１７を介して接着されており、この金属板１２により半導体素子１３で発生する熱が放熱されるように構成されている。
そして、半導体素子１３が絶縁基板１１のデバイスホール１５内に位置するようにして、絶縁基板１１と金属板１２が貼り付けられている。
【０００５】
半導体素子１３は、半導体素子１３の一面に形成されている金バンプ１８が、ＴＡＢテープ１９の金属箔リード２０とＧ／Ｂ（ギャングボンディング）により接続されている。そして、半導体素子１３は、絶縁基板１１のデバイスホール１５内に充填される樹脂２１で封止されている。
絶縁基板１１の配線パターン１６の外端には、ランド２２が設けられている。そして、ランド２２には、フラックスが塗布され、半田ボールが取り付けられて球形電極１４が形成されている（特開平８−２７４２１４号公報参照）。
【０００６】
また、従来の半導体装置の別の一例としては、半田ボールが形成された基板を既存のリードフレームに接着し、リードフレームの一部のリードを半導体素子の接地に利用したＢＧＡ型半導体装置も提案されている。
【０００７】
【発明が解決しようとする課題】
しかし、従来の前者の半導体装置によると、以下の欠点がある。即ち、高周波数の信号を伝送する際に発生する誘導電流を除去する構造になっていない為、静電容量が大きくなり、伝送特性が低下する。また、接地層にリードフレームの金属箔リードを利用する為、パッケージを小型にすることができない。さらに、リードフレームの金属箔リードがＧ／Ｂ（ギャングボンディング）である為、接地層にアース信号を取ることができない。
また、後者の半導体装置では、パッケージを小型にすることができないという問題がある。
【０００８】
従って、本発明の目的は、誘導電流を完全に除去することができる小型な半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、上記目的を実現するため、中央部にデバイスホールを有し、一面に接着層、他面に信号用、接地用および電源用のリードを有する絶縁性の基板と、中央部に凹状に形成された半導体素子の搭載部を有し、その凹状搭載部の表面側の周囲が前記基板と前記接着層を介して前記基板と接着された接着部を一面に有した放熱用および接地用の金属板と、前記基板の前記他面に所定のパターンで配置され、前記リードと接続された球状電極群と、前記金属板の前記搭載部の底部に接着され、前記リードおよび前記金属板とボンディングワイヤーによって接続された半導体素子と、前記半導体素子と前記ボンディングワイヤーを封止するモールド樹脂とを備え、前記接地用のリードは、前記基板に形成された貫通穴を介して前記金属板と電気的に接続され、前記金属板はその凹状搭載部の底部に前記半導体素子を囲むように形成されたリング状の接地電極を有し、前記半導体素子の接地バンプは前記搭載部の接地電極と、前記半導体素子の信号バンプは前記基板の信号用リードと夫々ボンディングワイヤーによって接続されていることを特徴とする半導体装置を提供する。
【００１０】
上記構成によれば、ベース基板の一部に貫通穴を開けることにより接地用のリードと金属板とを電気的に接続しているので、高周波数の信号を伝送する際に発生する誘導電流を完全に除去することができる。また、パッケージを小型にすることができると共に、アース信号を簡単に取ることができる。
【００１１】
【発明の実施の形態】
図１は、本発明の半導体装置の第１の実施形態を示す断面側面図である。
この半導体装置１００はＢＧＡ型半導体装置であり半導体素子１０１、放熱用、接地用の金属板としての銅板１０２、基板としてのポリイミドテープ１０５、球形電極１０４、金ワイヤー１０８、モールド樹脂１０９等で構成されている。
【００１２】
銅板１０２は、全面にニッケルめっきが施されており、中央部分が凹状にアップセットされ、その凹部の底面に搭載される半導体素子１０１の搭載スペースを囲むように金めっきあるいは銀めっきによりリング状の接地電極１０６が形成されている。尚、銅板１０２以外の材質としては、４２ニッケル合金（４２％Ｎｉ−ＢａｌＦｅ）を使用しても良い。
ポリイミドテープ１０５は、例えば銅箔／ポリイミド箔／熱可塑性接着剤の３層テープで構成され、銅箔層が所定の配線パターンに加工されて信号用、接地用、電源用のリード１０３となっている。銅板１０２の信号を取るリード部分には貫通穴１０７が開けられ、そこに接地用のリードと銅板１０２を電気的に接続するための導電材（図示せず）は配置されている。熱可塑性接着剤はガラス転移点温度が１００℃以上のものであることが望ましい。
【００１３】
このような構成において、その製造方法を説明する。
先ず、厚さ０．２ｍｍの銅板１０２の全面に厚さ２．０μｍのニッケルめっきを施すと共に、その中央部に厚さ４．０μｍの金めっきを施して、半導体素子１０１から接地信号を取る為の幅１．０ｍｍのリング状の接地電極１０６を形成する。そして、接地電極１０６を含む中央部分を金型で１．０ｍｍアップセットして凹状の半導体素子の搭載部とする。
【００１４】
一方、ポリイミドテープ１０５は、厚さ１８μｍの銅箔／厚さ４０μｍのポリイミド箔／厚さ１０μｍのガラス転移点温度１９５℃の熱可塑性接着剤から成る３層テープを用意し、打抜きにより中央部にデバイスホールを形成した後、銅箔層をエッチングして、３０４ピンのリード１０３を形成後、厚さ２．０μｍ以上のニッケルめっきを下地めっきとして施し、さらに厚さ１．０μｍ以上の金めっきを仕上げめっきとして施し、感光性ソルダーレジストを塗布・露光・現像して球形電極１０４である半田ボールの形成ランドを設ける。また、銅板１０２の信号を取る接地用リードの部分に直径０．１ｍｍの貫通穴１０７を開け、その中に接地用のリードと銅板１０２を電気的に接続するための導電材を配置し、この部分にも半田ボールの形成ランドを設ける。
【００１５】
次に、リード１０３及び半田ボールの形成ランドを設けたポリイミドテープ１０５を、その接着剤層の面を銅板１０２の表面に重ね３５０℃、１０ｋｇ／ｃｍ2 、２ｓｅｃの条件で両者を接着する。そして、銅板１０２の凹状搭載部の接地電極１０６内に半導体素子１０１を銀ペーストを介して搭載し、半導体素子１０１の接地バンプと接地電極１０６を金のワイヤー１０８で接続すると共に、半導体素子１０１の信号バンプとポリイミドテープ１０５のリード１０３を金のワイヤー１０８で接続する。
【００１６】
その後、搭載された半導体素子１０１及びワイヤー１０８をエポキシ系のモールド樹脂１０９で封止し、最後に、ポリイミドテープ１０５の半田ボールの形成ランドに９０％錫−１０％鉛から成る半田ボールを付着させて球形電極１０４を形成し、半導体装置１００とする。
【００１７】
図２は、本発明の半導体装置の第２の実施形態を示す断面側面図であり、図１の第１の実施形態の半導体装置と同一構成箇所は同符号を付してその説明を省略する。
この半導体装置２００が図１の実施態様と異なる点は、銅板２０２における凹状の半導体素子搭載部の構成で、この態様では銅板１０２をプレス成形する代わりに、銅板２０２の中央部をハーフエッチングにより窪ませて凹状の搭載部としている。
【００１８】
以上のような構成の各実施形態の半導体装置１００、２００によれば、絶縁層であるポリイミドテープ１０５の一部に貫通穴１０７を開けて銅板１０２、２０２と電気的に接続された接地用のリード１０３を形成しているので、高周波数の信号を伝送する際に発生する誘導電流を完全に除去することができ、伝送特性や放熱特性を向上させることができる。
【００１９】
さらに、半導体素子１０１の接地バンプと接地電極１０６を金ワイヤー１０８で接続しているので、従来の半導体装置１のように接地層にリードフレームの金属箔リードを利用する必要が無く、パッケージを小型にすることができる。また、Ｇ／Ｂ（ギャングボンディング）は使用せずにワイヤーボンディングを使用している為、簡単にアース信号を取ることができる。
従って、半導体装置１００、２００の信頼性を大幅に向上させることができると共に、安価に作製することが可能となる。
【００２０】
【発明の効果】
以上述べたように、本発明によれば、誘導電流を完全に除去することができ、さらに小型化することができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の第１の実施形態を示す断面側面図である。
【図２】 本発明の半導体装置の第２の実施形態を示す断面側面図である。
【図３】 従来の半導体装置の一例を示す断面側面図である。
【符号の説明】
１００ 半導体装置
１０１ 半導体素子
１０２、２０２ 接地層
１０３ 信号リード
１０４ 球形電極
１０５ 信号層
１０６ リング電極
１０７ 貫通穴
１０８ 金ワイヤー
１０９ エポキシ系モールド樹脂
【発明の属する技術分野】
本発明は、電子機器等に使用される半導体装置に関し、特に、外部回路への接続用端子としてのボールグリッドアレイを有する半導体装置に関するものである。
【０００２】
【従来の技術】
半導体装置においては、携帯電話機器、モバイルコンピューター等の情報機器の市場拡大で高密度実装の要求が高まっている。これに対応する為のパッケージ形態として、ＣＳＰ（チップスケールパッケージ）やＢＧＡ（ボールグリッドアレイ）が普及している。特にＢＧＡは小型多ピン化が可能であり、Ｔａｐｅ−ＢＧＡ、Ｌｅａｄｆｒａｍｅ−ＢＧＡ等各種のパッケージが開発されている。
【０００３】
図３は、従来の半導体装置の一例を示す断面側面図である。 この半導体装置１０は、ＢＧＡ型半導体装置であり、絶縁基板１１、金属板１２、半導体素子１３、球形電極１４等で構成されている。
絶縁基板１１の中央部には、デバイスホール１５が開けられており、絶縁基板１１の一面には、配線パターン１６が設けられている。
【０００４】
金属板１２の一面には、半導体素子１３が接着剤１７を介して接着されており、この金属板１２により半導体素子１３で発生する熱が放熱されるように構成されている。
そして、半導体素子１３が絶縁基板１１のデバイスホール１５内に位置するようにして、絶縁基板１１と金属板１２が貼り付けられている。
【０００５】
半導体素子１３は、半導体素子１３の一面に形成されている金バンプ１８が、ＴＡＢテープ１９の金属箔リード２０とＧ／Ｂ（ギャングボンディング）により接続されている。そして、半導体素子１３は、絶縁基板１１のデバイスホール１５内に充填される樹脂２１で封止されている。
絶縁基板１１の配線パターン１６の外端には、ランド２２が設けられている。そして、ランド２２には、フラックスが塗布され、半田ボールが取り付けられて球形電極１４が形成されている（特開平８−２７４２１４号公報参照）。
【０００６】
また、従来の半導体装置の別の一例としては、半田ボールが形成された基板を既存のリードフレームに接着し、リードフレームの一部のリードを半導体素子の接地に利用したＢＧＡ型半導体装置も提案されている。
【０００７】
【発明が解決しようとする課題】
しかし、従来の前者の半導体装置によると、以下の欠点がある。即ち、高周波数の信号を伝送する際に発生する誘導電流を除去する構造になっていない為、静電容量が大きくなり、伝送特性が低下する。また、接地層にリードフレームの金属箔リードを利用する為、パッケージを小型にすることができない。さらに、リードフレームの金属箔リードがＧ／Ｂ（ギャングボンディング）である為、接地層にアース信号を取ることができない。
また、後者の半導体装置では、パッケージを小型にすることができないという問題がある。
【０００８】
従って、本発明の目的は、誘導電流を完全に除去することができる小型な半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、上記目的を実現するため、中央部にデバイスホールを有し、一面に接着層、他面に信号用、接地用および電源用のリードを有する絶縁性の基板と、中央部に凹状に形成された半導体素子の搭載部を有し、その凹状搭載部の表面側の周囲が前記基板と前記接着層を介して前記基板と接着された接着部を一面に有した放熱用および接地用の金属板と、前記基板の前記他面に所定のパターンで配置され、前記リードと接続された球状電極群と、前記金属板の前記搭載部の底部に接着され、前記リードおよび前記金属板とボンディングワイヤーによって接続された半導体素子と、前記半導体素子と前記ボンディングワイヤーを封止するモールド樹脂とを備え、前記接地用のリードは、前記基板に形成された貫通穴を介して前記金属板と電気的に接続され、前記金属板はその凹状搭載部の底部に前記半導体素子を囲むように形成されたリング状の接地電極を有し、前記半導体素子の接地バンプは前記搭載部の接地電極と、前記半導体素子の信号バンプは前記基板の信号用リードと夫々ボンディングワイヤーによって接続されていることを特徴とする半導体装置を提供する。
【００１０】
上記構成によれば、ベース基板の一部に貫通穴を開けることにより接地用のリードと金属板とを電気的に接続しているので、高周波数の信号を伝送する際に発生する誘導電流を完全に除去することができる。また、パッケージを小型にすることができると共に、アース信号を簡単に取ることができる。
【００１１】
【発明の実施の形態】
図１は、本発明の半導体装置の第１の実施形態を示す断面側面図である。
この半導体装置１００はＢＧＡ型半導体装置であり半導体素子１０１、放熱用、接地用の金属板としての銅板１０２、基板としてのポリイミドテープ１０５、球形電極１０４、金ワイヤー１０８、モールド樹脂１０９等で構成されている。
【００１２】
銅板１０２は、全面にニッケルめっきが施されており、中央部分が凹状にアップセットされ、その凹部の底面に搭載される半導体素子１０１の搭載スペースを囲むように金めっきあるいは銀めっきによりリング状の接地電極１０６が形成されている。尚、銅板１０２以外の材質としては、４２ニッケル合金（４２％Ｎｉ−ＢａｌＦｅ）を使用しても良い。
ポリイミドテープ１０５は、例えば銅箔／ポリイミド箔／熱可塑性接着剤の３層テープで構成され、銅箔層が所定の配線パターンに加工されて信号用、接地用、電源用のリード１０３となっている。銅板１０２の信号を取るリード部分には貫通穴１０７が開けられ、そこに接地用のリードと銅板１０２を電気的に接続するための導電材（図示せず）は配置されている。熱可塑性接着剤はガラス転移点温度が１００℃以上のものであることが望ましい。
【００１３】
このような構成において、その製造方法を説明する。
先ず、厚さ０．２ｍｍの銅板１０２の全面に厚さ２．０μｍのニッケルめっきを施すと共に、その中央部に厚さ４．０μｍの金めっきを施して、半導体素子１０１から接地信号を取る為の幅１．０ｍｍのリング状の接地電極１０６を形成する。そして、接地電極１０６を含む中央部分を金型で１．０ｍｍアップセットして凹状の半導体素子の搭載部とする。
【００１４】
一方、ポリイミドテープ１０５は、厚さ１８μｍの銅箔／厚さ４０μｍのポリイミド箔／厚さ１０μｍのガラス転移点温度１９５℃の熱可塑性接着剤から成る３層テープを用意し、打抜きにより中央部にデバイスホールを形成した後、銅箔層をエッチングして、３０４ピンのリード１０３を形成後、厚さ２．０μｍ以上のニッケルめっきを下地めっきとして施し、さらに厚さ１．０μｍ以上の金めっきを仕上げめっきとして施し、感光性ソルダーレジストを塗布・露光・現像して球形電極１０４である半田ボールの形成ランドを設ける。また、銅板１０２の信号を取る接地用リードの部分に直径０．１ｍｍの貫通穴１０７を開け、その中に接地用のリードと銅板１０２を電気的に接続するための導電材を配置し、この部分にも半田ボールの形成ランドを設ける。
【００１５】
次に、リード１０３及び半田ボールの形成ランドを設けたポリイミドテープ１０５を、その接着剤層の面を銅板１０２の表面に重ね３５０℃、１０ｋｇ／ｃｍ2 、２ｓｅｃの条件で両者を接着する。そして、銅板１０２の凹状搭載部の接地電極１０６内に半導体素子１０１を銀ペーストを介して搭載し、半導体素子１０１の接地バンプと接地電極１０６を金のワイヤー１０８で接続すると共に、半導体素子１０１の信号バンプとポリイミドテープ１０５のリード１０３を金のワイヤー１０８で接続する。
【００１６】
その後、搭載された半導体素子１０１及びワイヤー１０８をエポキシ系のモールド樹脂１０９で封止し、最後に、ポリイミドテープ１０５の半田ボールの形成ランドに９０％錫−１０％鉛から成る半田ボールを付着させて球形電極１０４を形成し、半導体装置１００とする。
【００１７】
図２は、本発明の半導体装置の第２の実施形態を示す断面側面図であり、図１の第１の実施形態の半導体装置と同一構成箇所は同符号を付してその説明を省略する。
この半導体装置２００が図１の実施態様と異なる点は、銅板２０２における凹状の半導体素子搭載部の構成で、この態様では銅板１０２をプレス成形する代わりに、銅板２０２の中央部をハーフエッチングにより窪ませて凹状の搭載部としている。
【００１８】
以上のような構成の各実施形態の半導体装置１００、２００によれば、絶縁層であるポリイミドテープ１０５の一部に貫通穴１０７を開けて銅板１０２、２０２と電気的に接続された接地用のリード１０３を形成しているので、高周波数の信号を伝送する際に発生する誘導電流を完全に除去することができ、伝送特性や放熱特性を向上させることができる。
【００１９】
さらに、半導体素子１０１の接地バンプと接地電極１０６を金ワイヤー１０８で接続しているので、従来の半導体装置１のように接地層にリードフレームの金属箔リードを利用する必要が無く、パッケージを小型にすることができる。また、Ｇ／Ｂ（ギャングボンディング）は使用せずにワイヤーボンディングを使用している為、簡単にアース信号を取ることができる。
従って、半導体装置１００、２００の信頼性を大幅に向上させることができると共に、安価に作製することが可能となる。
【００２０】
【発明の効果】
以上述べたように、本発明によれば、誘導電流を完全に除去することができ、さらに小型化することができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の第１の実施形態を示す断面側面図である。
【図２】 本発明の半導体装置の第２の実施形態を示す断面側面図である。
【図３】 従来の半導体装置の一例を示す断面側面図である。
【符号の説明】
１００ 半導体装置
１０１ 半導体素子
１０２、２０２ 接地層
１０３ 信号リード
１０４ 球形電極
１０５ 信号層
１０６ リング電極
１０７ 貫通穴
１０８ 金ワイヤー
１０９ エポキシ系モールド樹脂
Claims (4)
- 中央部にデバイスホールを有し、一面に接着層、他面に信号用、接地用および電源用のリードを有する絶縁性の基板と、中央部に凹状に形成された半導体素子の搭載部を有し、その凹状搭載部の表面側の周囲が前記基板と前記接着層を介して前記基板と接着された接着部を一面に有した放熱用および接地用の金属板と、前記基板の前記他面に所定のパターンで配置され、前記リードと接続された球状電極群と、前記金属板の前記搭載部の底部に接着され、前記リードおよび前記金属板とボンディングワイヤーによって接続された半導体素子と、前記半導体素子と前記ボンディングワイヤーを封止するモールド樹脂とを備え、前記接地用のリードは、前記基板に形成された貫通穴を介して前記金属板と電気的に接続され、前記金属板はその凹状搭載部の底部に前記半導体素子を囲むように形成されたリング状の接地電極を有し、前記半導体素子の接地バンプは前記搭載部の接地電極と、前記半導体素子の信号バンプは前記基板の信号用リードと夫々ボンディングワイヤーによって接続されていることを特徴とする半導体装置。
- 前記金属板は、銅板又はＦｅ−４２％ニッケル合金で構成されている請求項１に記載の半導体装置。
- 前記接着層は、ガラス転移点温度が１００℃以上の熱可塑性接着剤である請求項１に記載の半導体装置。
- 前記リードは、銅箔をエッチングし、下地ニッケルめっき及び仕上げ金めっきを施すことにより形成されている請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30243197A JP3912445B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30243197A JP3912445B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145322A JPH11145322A (ja) | 1999-05-28 |
| JP3912445B2 true JP3912445B2 (ja) | 2007-05-09 |
Family
ID=17908851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30243197A Expired - Fee Related JP3912445B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3912445B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3031323B2 (ja) * | 1997-12-26 | 2000-04-10 | 日本電気株式会社 | 半導体装置とその製造方法 |
| EP1079433A3 (en) * | 1999-08-27 | 2004-03-03 | Texas Instruments Incorporated | Ball grid array package having two ground levels |
| KR20020069288A (ko) * | 2001-02-24 | 2002-08-30 | 삼성전자 주식회사 | 봉합재 범람 방지홈이 형성된 테이프 배선기판을 이용한반도체 패키지 및 그의 제조 방법 |
| KR100708051B1 (ko) * | 2001-07-28 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| JP4020795B2 (ja) | 2003-02-14 | 2007-12-12 | 三菱電機株式会社 | 半導体装置 |
| US7239024B2 (en) * | 2003-04-04 | 2007-07-03 | Thomas Joel Massingill | Semiconductor package with recess for die |
| CN103762208B (zh) * | 2014-01-28 | 2016-08-10 | 扬智科技股份有限公司 | 半导体结构 |
-
1997
- 1997-11-05 JP JP30243197A patent/JP3912445B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11145322A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5866942A (en) | Metal base package for a semiconductor device | |
| JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
| US7161242B2 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP2917868B2 (ja) | 半導体装置およびその製造方法 | |
| US6921980B2 (en) | Integrated semiconductor circuit including electronic component connected between different component connection portions | |
| US6492199B2 (en) | Method of manufacturing a semiconductor package with improved cross talk and grounding | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6894904B2 (en) | Tab package | |
| US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
| JP3912445B2 (ja) | 半導体装置 | |
| JPH09312355A (ja) | 半導体装置とその製造方法 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JP3337911B2 (ja) | 半導体装置及びその製造方法 | |
| JP3408375B2 (ja) | 半導体装置 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JPH11163217A (ja) | 半導体装置 | |
| JPH11154717A (ja) | 半導体装置 | |
| JP2001127245A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2946361B2 (ja) | 電子部品搭載用基板 | |
| JP3166734B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000307038A (ja) | チップサイズ・パッケージ（ｃｓｐ）及びその作製方法 | |
| KR20080085453A (ko) | 반도체 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070123 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |