JP2946361B2 - 電子部品搭載用基板 - Google Patents
電子部品搭載用基板Info
- Publication number
- JP2946361B2 JP2946361B2 JP15963991A JP15963991A JP2946361B2 JP 2946361 B2 JP2946361 B2 JP 2946361B2 JP 15963991 A JP15963991 A JP 15963991A JP 15963991 A JP15963991 A JP 15963991A JP 2946361 B2 JP2946361 B2 JP 2946361B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- component mounting
- connection terminal
- substrate
- mounting board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電子部品搭載用基板に関
し、特に搭載される電子部品と電気的に接続するための
複数の接続端子を有するとともに、これに対応する複数
の外部接続端子を備えた電子部品搭載用基板に関する。
し、特に搭載される電子部品と電気的に接続するための
複数の接続端子を有するとともに、これに対応する複数
の外部接続端子を備えた電子部品搭載用基板に関する。
【０００２】
【従来の技術】近年の高密度化された電子部品はそのま
までは各種電子機器を構成することができないから、こ
れを基板に実装してから使用しなければならない。その
ために、従来より各種の形式の電子部品搭載用基板が開
発され提案されてきている。
までは各種電子機器を構成することができないから、こ
れを基板に実装してから使用しなければならない。その
ために、従来より各種の形式の電子部品搭載用基板が開
発され提案されてきている。
【０００３】搭載される電子部品と電気的に接続され
て、且つ外部端子となる複数のリードを備えた電子部品
搭載用基板としては、図１０に示すような構造のものが
広く知られている。この電子部品搭載用基板にあって
は、複数のリードの両面に基材を一体的に設け、基材か
ら各リードの外端部を突出させるとともに、基材の外面
上に形成した導体回路とリードとをスルーホールメッキ
により電気的に接続し、この導体回路の一部を、搭載さ
れる電子部品がワイヤーボンディング等によって電気的
に接続される接続端子とするようになっている。
て、且つ外部端子となる複数のリードを備えた電子部品
搭載用基板としては、図１０に示すような構造のものが
広く知られている。この電子部品搭載用基板にあって
は、複数のリードの両面に基材を一体的に設け、基材か
ら各リードの外端部を突出させるとともに、基材の外面
上に形成した導体回路とリードとをスルーホールメッキ
により電気的に接続し、この導体回路の一部を、搭載さ
れる電子部品がワイヤーボンディング等によって電気的
に接続される接続端子とするようになっている。
【０００４】
【発明が解決しようとする課題】近年、この種の電子部
品搭載用基板にあっては、高速動作の電子部品を搭載可
能とするため、基板を大きくすることなく、リード（入
出力ピン）の数を増加させる多ピン化が強く望まれてい
る。
品搭載用基板にあっては、高速動作の電子部品を搭載可
能とするため、基板を大きくすることなく、リード（入
出力ピン）の数を増加させる多ピン化が強く望まれてい
る。
【０００５】しかしながら、前述した従来の電子部品搭
載用基板にあっては、リード幅を細く、リード間隔を狭
くすることによって、多ピン化を図っているものの、１
本のリードに対して１つのスルーホールが必要であり、
このスルーホールはリードに比べて約１．５倍の幅を必
要とするため、充分な多ピン化を図ることができなかっ
た。
載用基板にあっては、リード幅を細く、リード間隔を狭
くすることによって、多ピン化を図っているものの、１
本のリードに対して１つのスルーホールが必要であり、
このスルーホールはリードに比べて約１．５倍の幅を必
要とするため、充分な多ピン化を図ることができなかっ
た。
【０００６】また、多ピン化を図った場合、電子部品と
の接続端子となる導体回路の集中する部分において特に
スペースが不足するため、図１１に示すように接続端子
を多層構造にすることによって対応することが考えられ
たが、この場合においても１本の接続端子に対して１つ
のスルーホールが必要となることに変わりなく、上述の
課題が解決されないのは勿論のこと、導体層が多層必要
となるため、板厚が厚くなって各種電子機器の薄型化の
妨げとなるばかりか、コスト高になるといった問題があ
った。
の接続端子となる導体回路の集中する部分において特に
スペースが不足するため、図１１に示すように接続端子
を多層構造にすることによって対応することが考えられ
たが、この場合においても１本の接続端子に対して１つ
のスルーホールが必要となることに変わりなく、上述の
課題が解決されないのは勿論のこと、導体層が多層必要
となるため、板厚が厚くなって各種電子機器の薄型化の
妨げとなるばかりか、コスト高になるといった問題があ
った。
【０００７】本発明はこのような実状に鑑みてなされた
ものであり、その目的は、板厚を厚くすることなく、よ
り一層の多ピン化を図ることが可能なしかも設計の自由
度の高い電子部品搭載用基板を提供することにある。
ものであり、その目的は、板厚を厚くすることなく、よ
り一層の多ピン化を図ることが可能なしかも設計の自由
度の高い電子部品搭載用基板を提供することにある。
【０００８】
【課題を解決するための手段】以上のような課題を解決
するために、本発明の採った手段は、図面に用いた符号
を付して説明すると、「複数のリード（１０）の両面に
基材（２０）を一体的に形成し、前記リード（１０）の
外端部を基材（２０）から突出させて外部接続端子（１
２）とする電子部品搭載用基板において、前記リード
（１０）の内端部を電子部品搭載用凹部（２４）もしく
は開口部（２５）に露出させて電子部品（３０）との接
続端子（１３）とするとともに、前記基材（２０）の両
外面に導体回路を形成しその一部を電子部品（３０）と
の接続端子（２３）および外部接続端子（２２）とし、
且つスルーホールメッキ導体（２１）により前記導体回
路間およびその導体回路と前記リード（１０）間を適宜
電気的に接続したことを特徴とする電子部品搭載用基板
（１００）。」である。
するために、本発明の採った手段は、図面に用いた符号
を付して説明すると、「複数のリード（１０）の両面に
基材（２０）を一体的に形成し、前記リード（１０）の
外端部を基材（２０）から突出させて外部接続端子（１
２）とする電子部品搭載用基板において、前記リード
（１０）の内端部を電子部品搭載用凹部（２４）もしく
は開口部（２５）に露出させて電子部品（３０）との接
続端子（１３）とするとともに、前記基材（２０）の両
外面に導体回路を形成しその一部を電子部品（３０）と
の接続端子（２３）および外部接続端子（２２）とし、
且つスルーホールメッキ導体（２１）により前記導体回
路間およびその導体回路と前記リード（１０）間を適宜
電気的に接続したことを特徴とする電子部品搭載用基板
（１００）。」である。
【０００９】
【本発明の作用】本発明が上述のような手段を採ること
によって、以下に示すような作用がある。
によって、以下に示すような作用がある。
【００１０】本発明に係わる電子部品搭載用基板（１０
０）にあっては、電子部品との接続端子を、基材の外面
上に形成した導体回路の一部のみによって構成するので
はなく、基材（２０）の電子部品搭載用凹部（２４）あ
るいは開口（２５）に露出するよう延設されたリード
（１０）の内端部によっても構成するのである。また、
外部接続端子も基板より突出したリード（１０）の外端
部によって構成されるだけではなく、基材（２０）表層
に形成された導体回路の一部によっても構成され、両者
を併用することもできる構造となっている。
０）にあっては、電子部品との接続端子を、基材の外面
上に形成した導体回路の一部のみによって構成するので
はなく、基材（２０）の電子部品搭載用凹部（２４）あ
るいは開口（２５）に露出するよう延設されたリード
（１０）の内端部によっても構成するのである。また、
外部接続端子も基板より突出したリード（１０）の外端
部によって構成されるだけではなく、基材（２０）表層
に形成された導体回路の一部によっても構成され、両者
を併用することもできる構造となっている。
【００１１】特に重要なのは、リード（１０）の内端部
を電子部品搭載用凹部（２４）あるいは開口（２５）に
露出させて電子部品（３０）との接続端子（１３）とし
たことである。それにより、接続端子（１３）はそのリ
ード（１０）の他端である外部接続端子（１２）に直接
的に接続されることが可能であるため、大半のリード
（１０）の内端部の接続端子（１３）と外端部の外部接
続端子（１２）を直接的に接続させた場合には、スルー
ホール導体（２１）接続を大幅に減少させることが可能
となり、従って減少したスルーホール（２１）のスペー
ス分基材（２０）上の接続端子（２３）および外部接続
端子（２２）の数を大幅に増やすことができるのであ
る。
を電子部品搭載用凹部（２４）あるいは開口（２５）に
露出させて電子部品（３０）との接続端子（１３）とし
たことである。それにより、接続端子（１３）はそのリ
ード（１０）の他端である外部接続端子（１２）に直接
的に接続されることが可能であるため、大半のリード
（１０）の内端部の接続端子（１３）と外端部の外部接
続端子（１２）を直接的に接続させた場合には、スルー
ホール導体（２１）接続を大幅に減少させることが可能
となり、従って減少したスルーホール（２１）のスペー
ス分基材（２０）上の接続端子（２３）および外部接続
端子（２２）の数を大幅に増やすことができるのであ
る。
【００１２】
（実施例１）まず、本発明に係わる電子部品搭載用基板
（１００）の図１の実施例１に関して、図８の１製造方
法を交えて詳細に説明する。
（１００）の図１の実施例１に関して、図８の１製造方
法を交えて詳細に説明する。
【００１３】先ず、製造方法は例えば図８（イ）に示す
ように、エッチングによって形成されたリード（１０）
の外部接続端子（１２）となるべき部分に離形シート
（１５）を熱圧着により一体化した後、（ロ）に示すよ
うに、リード（１０）の両面に基材（２０）を熱圧着に
より一体的に形成し、さらに（ハ）に示すように基材
（２０）の表裏の導体回路間およびリード（１０）との
間を電気的に接続するためのスルーホール（２１）およ
び電子部品との接続端子（２３）、外部接続端子（２
２）を形成する。そして、（ニ）に示すようにザグリ加
工等によりリード（１０）の内端部を露出させ接続端子
（１３）とするとともに電子部品搭載用凹部（２４）を
形成する。この後に（ホ）に示すように不必要な基材部
分を除去することにより、図１に示す電子部品搭載用基
板（１００）を得ることができる。
ように、エッチングによって形成されたリード（１０）
の外部接続端子（１２）となるべき部分に離形シート
（１５）を熱圧着により一体化した後、（ロ）に示すよ
うに、リード（１０）の両面に基材（２０）を熱圧着に
より一体的に形成し、さらに（ハ）に示すように基材
（２０）の表裏の導体回路間およびリード（１０）との
間を電気的に接続するためのスルーホール（２１）およ
び電子部品との接続端子（２３）、外部接続端子（２
２）を形成する。そして、（ニ）に示すようにザグリ加
工等によりリード（１０）の内端部を露出させ接続端子
（１３）とするとともに電子部品搭載用凹部（２４）を
形成する。この後に（ホ）に示すように不必要な基材部
分を除去することにより、図１に示す電子部品搭載用基
板（１００）を得ることができる。
【００１４】こうして得た電子部品搭載用基板（１０
０）は図１に示すように、基材（２０）表面に形成され
た接続端子（２３）がスルーホール（２１）を介して基
板裏面に形成された外部接続端子（２２）と接続され、
また、電子部品搭載用凹部（２４）に露出するようにリ
ード（１０）を延設して形成された接続端子（１３）は
スルーホールを介することなく直接的に外部接続端子
（１２）と接続されている。そして、接続端子および外
部接続端子をそれぞれ２系統有する基板であるので基板
サイズを大きくすることなく従来の約２倍の端子数を備
えることができる。
０）は図１に示すように、基材（２０）表面に形成され
た接続端子（２３）がスルーホール（２１）を介して基
板裏面に形成された外部接続端子（２２）と接続され、
また、電子部品搭載用凹部（２４）に露出するようにリ
ード（１０）を延設して形成された接続端子（１３）は
スルーホールを介することなく直接的に外部接続端子
（１２）と接続されている。そして、接続端子および外
部接続端子をそれぞれ２系統有する基板であるので基板
サイズを大きくすることなく従来の約２倍の端子数を備
えることができる。
【００１５】また、電子部品搭載用凹部（２４）に搭載
される電子部品（３０）と、基板表面に形成された接続
端子（２３）およびリードを延設して形成された接続端
子（１３）とはいずれもワイヤーボンディングによって
電気的に接続されていることより、搭載される電子部品
（３０）はワイヤーボンディングのためだけの端子を備
えていればよいのである。
される電子部品（３０）と、基板表面に形成された接続
端子（２３）およびリードを延設して形成された接続端
子（１３）とはいずれもワイヤーボンディングによって
電気的に接続されていることより、搭載される電子部品
（３０）はワイヤーボンディングのためだけの端子を備
えていればよいのである。
【００１６】さらに、接続端子（１３，２３）が基材を
挟んで階段構造になっているため、基板表面に形成され
た高い位置の接続端子（２３）と電子部品搭載用凹部
（２４）に露出するようにリード（１０）を延設して形
成された低い位置の接続端子（１３）とに対してボンデ
ィングワイヤーのループ高さを分けてボンディングする
ことにより、隣接するボンディングワイヤー同士が接触
しにくくなっている。
挟んで階段構造になっているため、基板表面に形成され
た高い位置の接続端子（２３）と電子部品搭載用凹部
（２４）に露出するようにリード（１０）を延設して形
成された低い位置の接続端子（１３）とに対してボンデ
ィングワイヤーのループ高さを分けてボンディングする
ことにより、隣接するボンディングワイヤー同士が接触
しにくくなっている。
【００１７】また、電子部品の搭載方法に関しては、本
発明の電子部品搭載用基板（１００）は上述のように従
来の約２倍の端子数量を装備していることから、本実施
例の構成を採ることにより、例えば図２および図３に示
すように複数の電子部品を実装する方法を採ることもで
きる。
発明の電子部品搭載用基板（１００）は上述のように従
来の約２倍の端子数量を装備していることから、本実施
例の構成を採ることにより、例えば図２および図３に示
すように複数の電子部品を実装する方法を採ることもで
きる。
【００１８】すなわち、図２に示す実装方法に用いられ
る電子部品は、電子部品（３０）の接続のための端子が
配置されている部分を覆うことのないように、絶縁・保
護（いわゆるパッシベーション被膜）加工された表面に
絶縁性の接着剤を介して別の電子部品（３１）を重ねて
装着したものである。
る電子部品は、電子部品（３０）の接続のための端子が
配置されている部分を覆うことのないように、絶縁・保
護（いわゆるパッシベーション被膜）加工された表面に
絶縁性の接着剤を介して別の電子部品（３１）を重ねて
装着したものである。
【００１９】そして、電子部品（３０，３１）と電子部
品搭載用基板（１００）との電気的接続は、すべてワイ
ヤーボンディングによって行われるものであるので、予
め一体化されて多層構造となった電子部品を搭載した場
合、電子部品（３０）に関するワイヤーボンディングの
際に電子部品（３１）が邪魔になることも考えられる。
従って、電子部品（３０）を搭載しワイヤーボンディン
グをした後に電子部品（３１）を搭載することが望まし
い。また、電子部品搭載用凹部（２４）の深さおよび接
続端子（２３）と接続端子（１３）の段差に関して、搭
載する電子部品（３０，３１）および接着剤の厚みを考
慮することにより、電子部品上の接続端子とそれに対応
する電子部品搭載用基板（１００）側の接続端子（１
３，２３）を同じ高さにすることができ、ボンディング
作業をより簡単にすることができる。
品搭載用基板（１００）との電気的接続は、すべてワイ
ヤーボンディングによって行われるものであるので、予
め一体化されて多層構造となった電子部品を搭載した場
合、電子部品（３０）に関するワイヤーボンディングの
際に電子部品（３１）が邪魔になることも考えられる。
従って、電子部品（３０）を搭載しワイヤーボンディン
グをした後に電子部品（３１）を搭載することが望まし
い。また、電子部品搭載用凹部（２４）の深さおよび接
続端子（２３）と接続端子（１３）の段差に関して、搭
載する電子部品（３０，３１）および接着剤の厚みを考
慮することにより、電子部品上の接続端子とそれに対応
する電子部品搭載用基板（１００）側の接続端子（１
３，２３）を同じ高さにすることができ、ボンディング
作業をより簡単にすることができる。
【００２０】また、図３に示す実装方法に用いられる電
子部品は、電子部品（３０）および電子部品（３１）の
裏面同士を合わせて一体化したものである。この場合、
２つの電子部品を例えば導電性接着剤により一体化する
ことにより、それぞれの裏面を同電位にすることがで
き、また逆に電子部品が個片加工される以前にスピンコ
ーティング等の方法により、裏面に均一な絶縁層を形成
することにより、２つの電子部品を電気的に独立させる
こともできる。また、この場合の電子部品（３０）は電
子部品（３１）よりも、必ずしも大きい必要がない。
子部品は、電子部品（３０）および電子部品（３１）の
裏面同士を合わせて一体化したものである。この場合、
２つの電子部品を例えば導電性接着剤により一体化する
ことにより、それぞれの裏面を同電位にすることがで
き、また逆に電子部品が個片加工される以前にスピンコ
ーティング等の方法により、裏面に均一な絶縁層を形成
することにより、２つの電子部品を電気的に独立させる
こともできる。また、この場合の電子部品（３０）は電
子部品（３１）よりも、必ずしも大きい必要がない。
【００２１】そして、電子部品（３０）と電子部品搭載
用基板（１００）との電気的接続は、半田バンプによる
フリップチップボンディングによって行われ、電子部品
（３１）との接続にはワイヤーボンディングによってな
されるため、接続端子（１３，２３）が例えば半田メッ
キまたは金メッキ表面と別種類のメッキ表面になってい
るのである。
用基板（１００）との電気的接続は、半田バンプによる
フリップチップボンディングによって行われ、電子部品
（３１）との接続にはワイヤーボンディングによってな
されるため、接続端子（１３，２３）が例えば半田メッ
キまたは金メッキ表面と別種類のメッキ表面になってい
るのである。
【００２２】（実施例２）次に、図４に示す本発明の電
子部品搭載用基板（１００）の実施例２に関わる電子部
品搭載用基板（１００）の製造方法は例えば図９に示す
ように、実施例１の電子部品搭載用基板（１００）の電
子部品搭載用凹部（２４）の代わりに上下貫通する開口
（２５）を形成することにより得ることができる。
子部品搭載用基板（１００）の実施例２に関わる電子部
品搭載用基板（１００）の製造方法は例えば図９に示す
ように、実施例１の電子部品搭載用基板（１００）の電
子部品搭載用凹部（２４）の代わりに上下貫通する開口
（２５）を形成することにより得ることができる。
【００２３】こうして得た電子部品搭載用基板（１０
０）は図４に示すように、実施例１と同様に２系統の接
続端子（１３，２３）および外部接続端子（１２，２
２）を有していることから、端子数が約２倍になり、従
来の電子部品搭載用基板に比べて多ピン化が図られた電
子部品搭載用基板である。
０）は図４に示すように、実施例１と同様に２系統の接
続端子（１３，２３）および外部接続端子（１２，２
２）を有していることから、端子数が約２倍になり、従
来の電子部品搭載用基板に比べて多ピン化が図られた電
子部品搭載用基板である。
【００２４】そして、実施例２は、電子部品（３０）と
電子部品搭載用基板（１００）とを半田バンプによるフ
リップチップボンディングとワイヤーボンディングの２
種類の方法を併用して電気的に接続するのに適してい
る。また、電子部品（３０）がその裏面を基板の上面に
露出させる状態に搭載することができ、その場合には電
子部品（３０）より発生した熱を直接放出でき、放熱性
に非常に優れた構造をとることができる。さらに、電子
部品（３０）裏面に直接的に放熱用フィンを装着するこ
とにより、さらに放熱性を向上させることができる。
電子部品搭載用基板（１００）とを半田バンプによるフ
リップチップボンディングとワイヤーボンディングの２
種類の方法を併用して電気的に接続するのに適してい
る。また、電子部品（３０）がその裏面を基板の上面に
露出させる状態に搭載することができ、その場合には電
子部品（３０）より発生した熱を直接放出でき、放熱性
に非常に優れた構造をとることができる。さらに、電子
部品（３０）裏面に直接的に放熱用フィンを装着するこ
とにより、さらに放熱性を向上させることができる。
【００２５】また、本発明の電子部品搭載用基板（１０
０）は、実施例２の構成を採ることにより、例えば図５
に示すような電子部品搭載方法を採ることができるとと
もに、図６，図７に示すように、複数の電子部品を搭載
することもできる。
０）は、実施例２の構成を採ることにより、例えば図５
に示すような電子部品搭載方法を採ることができるとと
もに、図６，図７に示すように、複数の電子部品を搭載
することもできる。
【００２６】すなわち図５に示す電子部品実装方法は、
電子部品（３０）を本実施例の構成を採る電子部品搭載
用基板（１００）の開口（２５）にリード（１０）を延
設することにより形成された接続端子（１３）に対し
て、下方よりフリップチップボンディングにより装着
し、基板表面の導体回路の一部に形成された接続端子
（２３）に対してワイヤーボンディングによって電気的
に接続するものである。従って、図４に示す実装方法と
同様に、電子部品（３０）の裏面を露出させた状態に搭
載するため、放熱性に優れていると同時に電子部品全体
を電子部品搭載用基板（１００）の厚み範囲内に収納で
きるため、コンパクトな実装形態とすることができる。
電子部品（３０）を本実施例の構成を採る電子部品搭載
用基板（１００）の開口（２５）にリード（１０）を延
設することにより形成された接続端子（１３）に対し
て、下方よりフリップチップボンディングにより装着
し、基板表面の導体回路の一部に形成された接続端子
（２３）に対してワイヤーボンディングによって電気的
に接続するものである。従って、図４に示す実装方法と
同様に、電子部品（３０）の裏面を露出させた状態に搭
載するため、放熱性に優れていると同時に電子部品全体
を電子部品搭載用基板（１００）の厚み範囲内に収納で
きるため、コンパクトな実装形態とすることができる。
【００２７】また、図６，図７に示す電子部品実装方法
は、それぞれ図４，図５に示す電子部品実装方法を用い
て、複数の電子部品を搭載した例を示したものである。
したがって、放熱特性、コンパクト化等の長所をそのま
ま有すると同時に一つの電子部品内にフリップチップボ
ンディングとワイヤーボンディングと両方の方式に対応
する接続端子を装備する必要が無く、従来のフリップチ
ップボンディング用の電子部品（３０）とワイヤーボン
ディング用の電子部品（３１）とを準備し、一体化すれ
ばよいのである。
は、それぞれ図４，図５に示す電子部品実装方法を用い
て、複数の電子部品を搭載した例を示したものである。
したがって、放熱特性、コンパクト化等の長所をそのま
ま有すると同時に一つの電子部品内にフリップチップボ
ンディングとワイヤーボンディングと両方の方式に対応
する接続端子を装備する必要が無く、従来のフリップチ
ップボンディング用の電子部品（３０）とワイヤーボン
ディング用の電子部品（３１）とを準備し、一体化すれ
ばよいのである。
【００２８】以上のように、図６および図７は本発明の
電子部品搭載用基板（１００）が、従来の電子部品搭載
用基板に比べて約２倍の数量の接続端子（１３，２３）
および外部接続端子（１２，２２）を、それぞれ独立し
た２系統として備えていることを利用し、従来使用され
ていた電子部品（３０，３１）を変更することなく、ま
た電子部品搭載用基板（１００）の外形サイズを大きく
することなく電子部品を２個搭載することができること
を示したものであり、これにより、電子部品搭載用装置
を占有する面積を従来の約２分の１にすることができる
のである。
電子部品搭載用基板（１００）が、従来の電子部品搭載
用基板に比べて約２倍の数量の接続端子（１３，２３）
および外部接続端子（１２，２２）を、それぞれ独立し
た２系統として備えていることを利用し、従来使用され
ていた電子部品（３０，３１）を変更することなく、ま
た電子部品搭載用基板（１００）の外形サイズを大きく
することなく電子部品を２個搭載することができること
を示したものであり、これにより、電子部品搭載用装置
を占有する面積を従来の約２分の１にすることができる
のである。
【００２９】
【発明の効果】以上のように本発明に係わる電子部品搭
載用基板にあっては、従来の電子部品搭載用基板に比べ
て約２倍の数量の接続端子及び外部接続端子を、、一層
多ピン化を図ることができ、高密度化された電子部品を
容易に搭載することができる。
載用基板にあっては、従来の電子部品搭載用基板に比べ
て約２倍の数量の接続端子及び外部接続端子を、、一層
多ピン化を図ることができ、高密度化された電子部品を
容易に搭載することができる。
【００３０】また、接続端子部分においては、リード自
体を一層として使用するため、従来のように導体層を増
やすことなく、すなわち板厚を厚くすること無く、且つ
コスト高とすること無く、多ピン化を図ることができ
る。
体を一層として使用するため、従来のように導体層を増
やすことなく、すなわち板厚を厚くすること無く、且つ
コスト高とすること無く、多ピン化を図ることができ
る。
【００３１】また、必要に応じて基板表面に形成された
接続端子とリードとをスルーホールを介して電気的に接
続することも可能であることや、接続端子の配列順序に
関して、それとスルーホールを介して電気的に接続され
る外部接続端子の配列順序とを必ずしも一致させる必要
がないこと等、設計の自由度の高いものである。
接続端子とリードとをスルーホールを介して電気的に接
続することも可能であることや、接続端子の配列順序に
関して、それとスルーホールを介して電気的に接続され
る外部接続端子の配列順序とを必ずしも一致させる必要
がないこと等、設計の自由度の高いものである。
【図１】本実施例に係わる電子部品搭載用基板の実施例
１を示す断面図である。
１を示す断面図である。
【図２】本実施例に係わる電子部品搭載用基板の実施例
１を利用した半導体装置の１実施例を示す断面図であ
る。
１を利用した半導体装置の１実施例を示す断面図であ
る。
【図３】本実施例に係わる電子部品搭載用基板の実施例
１を利用した半導体装置の別の実施例を示す断面図であ
る。
１を利用した半導体装置の別の実施例を示す断面図であ
る。
【図４】本実施例に係わる電子部品搭載用基板の実施例
２を示す断面図である。
２を示す断面図である。
【図５】本実施例に係わる電子部品搭載用基板の実施例
２を利用した半導体装置の１実施例を示す断面図であ
る。
２を利用した半導体装置の１実施例を示す断面図であ
る。
【図６】本実施例に係わる電子部品搭載用基板の実施例
２を利用した半導体装置の別の実施例を示す断面図であ
る。
２を利用した半導体装置の別の実施例を示す断面図であ
る。
【図７】本実施例に係わる電子部品搭載用基板の実施例
１を利用した半導体装置のさらに別の実施例を示す断面
図である。
１を利用した半導体装置のさらに別の実施例を示す断面
図である。
【図８】本実施例に係わる電子部品搭載用基板の実施例
１の構成を採るための一例を順を追って示す断面図であ
る。
１の構成を採るための一例を順を追って示す断面図であ
る。
【図９】本実施例に係わる電子部品搭載用基板の実施例
２の構成を採るための一例を順を追って示す断面図であ
る。
２の構成を採るための一例を順を追って示す断面図であ
る。
【図１０】従来の電子部品搭載用基板を示す断面図であ
る。
る。
【図１１】従来の電子部品搭載用基板の別の例を示す断
面図である。
面図である。
１０ リード １２ 外部接続端子 １３ 電子部品との接続端子 ２０ 基材 ２１ スルーホール ２２ 外部接続端子 ２３ 電子部品との接続端子 ２４ 電子部品搭載用凹部 ２５ 開口 ３０ 電子部品 ３１ 電子部品 １００ 電子部品搭載用基板
Claims (1)
- 【請求項１】 複数のリードの両面に基材を一体的に形
成し、前記リードの外端部を基材から突出させて外部接
続端子とする電子部品搭載用基板において、前記リード
の内端部を電子部品搭載用凹部もしくは開口部に露出さ
せて電子部品との接続端子とするとともに、前記基材の
両外面に導体回路を形成しその一部を電子部品との接続
端子および外部接続端子とし、且つスルーホールメッキ
導体により前記導体回路間およびその導体回路と前記リ
ード間を適宜電気的に接続したことを特徴とする電子部
品搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15963991A JP2946361B2 (ja) | 1991-06-03 | 1991-06-03 | 電子部品搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15963991A JP2946361B2 (ja) | 1991-06-03 | 1991-06-03 | 電子部品搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04356955A JPH04356955A (ja) | 1992-12-10 |
| JP2946361B2 true JP2946361B2 (ja) | 1999-09-06 |
Family
ID=15698113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15963991A Expired - Fee Related JP2946361B2 (ja) | 1991-06-03 | 1991-06-03 | 電子部品搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2946361B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2772516B1 (fr) * | 1997-12-12 | 2003-07-04 | Ela Medical Sa | Circuit electronique, notamment pour un dispositif medical implantable actif tel qu'un stimulateur ou defibrillateur cardiaque, et son procede de realisation |
-
1991
- 1991-06-03 JP JP15963991A patent/JP2946361B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04356955A (ja) | 1992-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5578525A (en) | Semiconductor device and a fabrication process thereof | |
| US8222747B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
| US5311407A (en) | Printed circuit based for mounted semiconductors and other electronic components | |
| US7687896B2 (en) | Semiconductor device having a stacked chip structure | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| EP0863548B1 (en) | Mounting assembly of integrated circuit device and method for production thereof | |
| US5376588A (en) | Method for making high pin count package for semiconductor device | |
| JP2910670B2 (ja) | 半導体実装構造 | |
| KR20050064144A (ko) | 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈 | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| US6858932B2 (en) | Packaged semiconductor device and method of formation | |
| JP4047819B2 (ja) | Ｂｇａハンダ・ボールによる相互接続部およびその作製方法 | |
| KR100675030B1 (ko) | 집적 회로 패키지 | |
| JPH07106509A (ja) | 多層構造半導体装置 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JP3912445B2 (ja) | 半導体装置 | |
| JP3549316B2 (ja) | 配線基板 | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| JP2946361B2 (ja) | 電子部品搭載用基板 | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP4356196B2 (ja) | 半導体装置組立体 | |
| JP3092676B2 (ja) | 半導体装置 | |
| JPH07183425A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |