KR100675030B1 - 집적 회로 패키지 - Google Patents

집적 회로 패키지 Download PDF

Info

Publication number
KR100675030B1
KR100675030B1 KR1020010043981A KR20010043981A KR100675030B1 KR 100675030 B1 KR100675030 B1 KR 100675030B1 KR 1020010043981 A KR1020010043981 A KR 1020010043981A KR 20010043981 A KR20010043981 A KR 20010043981A KR 100675030 B1 KR100675030 B1 KR 100675030B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
conductive
delete delete
slug
circuit chip
Prior art date
Application number
KR1020010043981A
Other languages
English (en)
Other versions
KR20020010489A (ko
Inventor
콘찰스
Original Assignee
에이저 시스템즈 가디언 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이저 시스템즈 가디언 코포레이션 filed Critical 에이저 시스템즈 가디언 코포레이션
Publication of KR20020010489A publication Critical patent/KR20020010489A/ko
Application granted granted Critical
Publication of KR100675030B1 publication Critical patent/KR100675030B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

집적 회로 칩이 도전성 슬러그 상에 탑재되어 있고 그 슬러그에 전기적으로 연결되어 있는, 집적 회로 패키지이다. 도전성 슬러그는, 열확산기(heat spreader)로서 작용하는 외에도, 또한 그라운드 평면으로서 기능할 수도 있다. 이것은, 예를 들어 그라운드에의 연결들을 형성하기 위한 추가적인 도전층들 및 도금된 쓰루 홀 연결들에 대한 요구를 감소시킨다. 결과적으로, 내부 그라운드 평면들 내의 도전 경로들은 그라운드 연결들을 인터커넥트하기 위해 사용되는 쓰루 홀들에 의해 필수적으로 절단되지 않고 따라서 종래 기술들에 의해 문제되는 몇 가지 전기적 성능 저하(electrical performance degradation)를 피한다. 게다가, 본 발명은 전기적 성능을 강화하기 위하여 더 많은 신호들이 부가되는 것 및/또는 집적 회로 칩의 크기가 감소되는 것을 허용한다. 앞선 일반적 설명과 다음의 상세한 설명 모두는 본 발명을 예시하는 것이고 제한하는 것이 아님을 이해해야 한다.
집적 회로 패키지, 도전성 슬러그, 열 발산판, 쓰루 홀, 집적 회로 칩

Description

집적 회로 패키지 {An integrated circuit package}
도 1은 본 발명의 예시적인 실시예에 따른 집적 회로 패키지내에 탑재된 집적 회로의 개략도.
도 2a 및 2b는 본 발명의 예시적인 실시예에 따른 집적 회로 패키지를 위한 열 확산 도전성 슬러그들(heating spreading conductive slugs)의 상면도들.
도 2c 는 라인 2a-2a에 따르는 도 2a에 도시된 도전성 슬러그들의 개략도.
도 3 은 종래 기술에 따른 집적 회로내에 탑재된 집적 회로 칩의 개략도.
*도면의 주요부분에 대한 부호의 설명*
100 : 패키지 112 : 집적 회로 칩
113 : 열 전도성 다이 부착용 접착 매체 114 : 도전성 슬러그
116, 120, 122 : 도전층 117 : 본드 패드들
118 : 전기 도전성 와이어들 124, 126 : 절연 층
130 : 솔더 볼들 131 : 쓰루 홀들
136 : 솔더 마스크 150 : 솔더
발명의 분야
본 발명은 일반적으로 집적 회로들, 및 특히 집적 회로들을 패키징하는 것에 관한 것이다.
발명의 배경
통상적으로, 집적 회로 패키지는 집적 회로 칩에서 외부 컨덕터들로의 전기적 연결들, 및 외부 환경으로부터의 칩의 보호를 제공한다. 대규모 집적 회로들, 예를 들어, 원격 통신들에서 사용되는 ASICs (Application Specific Integrated Circuits) 및 다른 애플리케이션들은 수 와트를 초과하여 전력들을 분산시킬 수 있다. 결과적으로, 집적 회로 패키지에 열 발산판(heat sink)을 제공하고, 그에 의해 집적 회로 칩은 열의 분산을 위해 노출된 표면을 가진, 열 전도 금속 또는 합금의 도전 기판(conductive substrate)과 열 접촉되어 있는 것이 필수적일 수 있다.
예를 들어 원격통신 애플리케이션들을 위한 ASICs와 같은, 하이 리드 카운트 집적 회로들(high lead count integrated circuits)에 있어, 매우 중요한 한 가지 형태는, 볼 그리드 어레이(BAll Grid Array;BGA) 패키지이다. 터미널들은 솔더 볼들(solder balls)의 배열들의 형태를 취한다. 솔더 볼들은 솔더 리플로우(solder reflow)에 의해 기판상의 패드들에 부착되고, 그것은 고밀도의 조밀하고 신뢰성있는 인터커넥션들(interconncetions)을 허용한다. BGA 패키지 본체는 폴리머, 예를 들어 폴리마이드, 또는 세라믹 절연체를 포함한다. 선택적으로, BGA 패키지는, 예를 들어, 통상적으로 구리, 또는 또 다른 열 전도 금속 또는 합금인, 열 전도성 슬러그의 형태로 열확산기(heat spreader)를 포함할 수도 있다.
공지된 상업적으로 유용한 집적 회로를 위한 볼 그리드 어레이 패키지(Ball Grid Array Package)의 개요도는 도 3에서 도시된다. 집적 회로(12)를 위한 패키지(10)는 열 전도성 열확산기(14)를 포함하고, 열확산기는 통상적으로 금속층이다. 금속은 통상적으로 구리와 같은 금속의 얇은 판들 또는 두꺼운 슬러그이다. 집적 회로(12)는 열적으로 도전성 다이 부착용 접착 매체(13)에 의해 열확산기(14)에 연결된다.
집적 회로의 본드 패드들(bond pads)(16)은 전기적으로 도전성 리드들(18)을 경유하여 패키지의 기판 내의 전기 도전층들(16, 20, 22)에 의해 정의되는 도전성 트레이스들(conductive traces)에 전기적으로 접속된다. 기판은 프린트된 와이어링 보드 기술(printed wiring board technology)에서 사용되는 것과 유사한 구조를 형성하는 유전층들(24, 26, 27)을 포함한다. 열확산기(14)는 기판의 한 측면에 연결된다. 기판의 다른 한 측면에는 솔더 볼들의 배열(30)이 배치된 도전성 트레이스들을 정의하는 도전층(28)이 제공된다. 도전성 쓰루 홀들(conductive through holes)(31)은 집적 회로 칩의 솔더 볼들(30)과 접촉 패드들(16)간의 전기적 인터커넥션들을 제공하기 위하여 기판을 형성하는 유전층들(24, 26, 27)을 통해 연장된다. 인캡슐레이턴트(encapsulatant)의 층(32)은 집적 회로 칩(12)과 본딩 와이어들(18)을 둘러싸고 보호한다.
패키지는, 기판(10)상의 대응하는 각각의 접촉 패드들(36)로의 연결들을 형성하기 위하여 솔더 볼들(30)의 열 리플로우(thermal reflow)에 의해 형성된 볼 본드들을 경유하여 마더보드(motherboard)(38)에 인터커넥트된다. 이 패키지는 캐버티 다운 배열(cavity down configuration)에서의 하나 이상의 레벨들의 금속 인터커텍션들, 예를 들어 (16, 20, 22)를 갖는다. 그러나, 이 배열들에서, 다수의 서로 다른 레벨들은 전력, 그라운드, 신호 연결들에 대하여 제공된다. 기판에서의 각각의 추가적인 레벨은 패키지 비용을 증가시킨다. 따라서, 레벨들의 수를 줄이는 것이 바람직할 것이다.
본 발명은, 집적 회로 칩이 도전성 슬러그상에 탑재되고 도전성 슬러그에 전기적으로 연결된, 집적 회로 패키지를 제공한다. 도전성 슬러그는, 열확산기로서 작용하는 것 외에도, 또한 그라운드 평면(ground plane)으로서 기능할 수도 있다. 이것은, 예를 들어 그라운드로의 연결들을 형성하기 위한 추가적인 도전층들과 도금된 쓰루 홀 연결들에 대한 요구를 감소시킨다. 결과적으로, 내부 그라운드 평면들 내의 도전 경로들은 그라운드 접속들을 인터커넥트하는 데 사용되는 도금된 쓰루 홀들에 의해 컷 오프될 필요가 없고 따라서 종래 기술들에 의해 문제되던 몇 가지 전기적 성능 저하를 피한다. 게다가, 본 발명은 전기적 성능을 강화하기 위하여 더 많은 신호들이 추가 및/또는 집적 회로 칩의 크기가 감소되는 것을 허용한다. 앞선 일반적인 설명 및 후속하는 상세한 설명은 모두 본 발명을 예시하는 것이며, 제한하는 것이 아님을 이해해야 한다.
본 발명은, 첨부된 도면과 관련하여 읽을 때, 다음의 상세한 설명으로부터 가장 잘 이해된다. 반도체 산업에서의 통상적인 실시에 따라, 도면의 다양한 특징들은 축적으로 제도된 것이 아님을 강조한다. 이와 반대로, 다양한 특징들의 크기들은 명확성을 위하여 임의로 확대되거나 또는 축소된다. 후속하는 특징들이 도면들에 포함된다.
도면을 참조하여, 같은 참조 번호들은 같은 구성 요소들을 언급한다. 도 1 은 본 발명의 예시적인 실시예에 따른 패키지 내에 탑재된 집적 회로 칩의 개요도이다. 도 2a 및 2b는 본 발명의 예시적인 실시예에 따른 도전성 슬러그(114)의 상면도이다. 집적 회로 칩(112)을 위한 패키지(100)는 열확산기/열 발산판(heat sink) 및/또는 전기 전도 재료로서 동작할 수 있는 도전성 슬러그(114)(도체)를 포함한다.
간략히, 집적 회로 칩(112)은 와이어 본드들 또는 다른 적절한 메커니즘들을 경유하여 도전성 슬러그에 직접 전기적으로 연결될 수 있다. 이는 예를 들면 그라운드로의 접속들을 형성하기 위한 추가적인 도전층들 및 도금된 쓰루 홀 접속들에 대한 필요를 감소시킨다. 결과적으로, 내부 평면들 내의 도전 경로들은 그라운드 접속들의 인터커넥션을 형성하는 데 사용되는 도금된 쓰루 홀들에 의해 컷 오프될 필요가 없고; 따라서, 종래 기술들에 의해 문제되던 몇 가지 전기적 성능 저하를 피한다. 게다가, 발명은 강화된 전기적 성능을 위하여, 더 많은 신호들이 추가 및/또는 집적 회로 칩의 크기가 감소되는 것을 허용한다.
도전성 슬러그(114)를 위한 재료는 좋은 열 전도성 및/ 또는 전기적 특성들을 갖도록 선택되어 질 수 있다. 예시적인 재료들은 금속 합금들 및 구리와 같은 금속들을 포함한다. 도전성 슬러그(114)는 금속 또는 금속 합금의 한 개 이상의 판들(층들)로부터 형성될 수도 있다. 도전성 슬러그는 또한 전기적으로 도전되는 재료로 코팅된 열 전도성 재료를 포함할 수 있다. 도전성 슬러그(114)는 감소된 도전성 또는 비도전성 재료의 코팅 또는 외부 층(114b, 114d)을 포함할 수 있다.
예시적으로, 도전성 슬러그(114)가 구리를 포함한다면, 구리 산화물(검은 산화물)의 외부층(114b, 114d)은 도전 기판(114)의 외부 표면들상에 형성될 수 있다. 대안적으로, 구리 산화물(114d)은 내부 표면(114c) 상에만 형성될 수 있다. 후자의 경우, 외부층(114b)은 예를 들어 Ni로 도금된 층이 될 수 있다. 어느 경우에도, 구리 산화물은 도전 기판에의 집적 회로 칩의 본딩을 강화하는 데 사용될 수 있다.
접촉 영역은, 접촉 영역(114a)내의 도전성 슬러그(114)의 베이스를 노출하기 위하여, 외부층(114d)의 일부를 제거함으로써 형성될 수 있다. 접촉 영역(114a)은 집적 회로 칩(112)과 도전성 슬러그(114)간의 전기적 연결(elecrical coupling)을 제공하는 데 사용될 수 있다. 접촉 영역(114a)은 집적 회로 칩(112)이 탑재될 영역(114c)의 한 개, 두 개, 세 개, 또는 그 이상의 측면들 상에 형성될 수 있다. 접촉 영역(114a)은 도 2a에서 도시된 것과 같은 영역(114c)를 포함하거나, 도 2b에서 도시된 것과 같은 그 경계들내의 영역(114c)를 포함할 수 있다.
접촉 영역(114a)은 외부 층(114b)을 응용(applying)하기 전에 영역(114a)를 마스킹(masking)하는 것과 같은 주지된 기술들을 사용하여 형성된다. 접촉 영역(114a)은 집적 회로 칩(112)과 접촉 영역(114a) 간의 와이어 본딩 또는 전기적 연결에 유용한 하나 이상의 부가적인 층들을 포함할 수 있다. 이 부가적인 층들은 금속들 또는 금속 합금들과 같은 전도 재료들을 포함할 수 있다. 예를 들어, 니켈층(140)은 접촉 영역(114a) 상에 형성될 수 있고, 골드층(145)이 그 뒤에 형성된다. 각각의 층들은 도금에 의해 형성될 수 있다. 도금하는 동안, 니켈 및 골드는 외부층(114b)에 부착되지 않을 것이다. 결과적으로, 추가적인 마스크 층은 필요없다.
집적 회로 칩(112)은 열 전도성 다이 부착용 접착 매체(thermally conductive die attach adhesive medium)(113)를 사용하여 영역(114c)에서 도전성 슬러그에 연결될 수 있다. 도전성 슬러그(114)는 기판의 한 측면에 연결된다. 기판은 절연층들(124, 126)을 포함한다. 도전성 슬러그(114)를 기판에 연결하기 위한 재료는 도전성 슬러그와 하나 이상의 도전층들 간의 전기적 연결을 제공할 수 있는 접착제들, 솔더, 또는 다른 기계적인 수단을 포함할 수 있다. 예시적인 실시예에서, 도전성 슬러그는 솔더(150)를 사용하여 부착된다. 이런 경우에, 솔더(150)는 도전성 슬러그(114)와 도전층(116)의 세그먼트(155)에 접착한다.
도전성 슬러그(114)는 도금된 쓰루 홀들을 경유하여 도전성 슬러그(114)와 하나 이상의 솔더 볼들(130)간의 간의 전기적 연결을 형성하도록 허용하도록 기판에 연결될 수 있다. 예시적인 실시예에서, 솔더(150)는 도전성 슬러그(114)와 세그먼트(155)간의 전기적 연결을 형성한다. 다시, 세그먼트(155)는 도전층(116)과 하나 이상의 도금된 쓰루 홀들(131)을 경유하여 하나 이상의 솔더 볼들(130)에 연결된다.
집적 회로 칩의 본드 패드들(117)은 전기 도전성 와이어들(118)을 경유하여 패키지의 기판내에 서로 다른 도전층들(116, 120, 122)에 전기적으로 연결된다. 도전층들은 전력, 그라운드, 및 신호 인터커넥션들을 위해 사용될 수 있다. 또한, 도전층들의 수는, 다수의 인터커넥션들이 집적 회로 칩과 패키지간에 형성되도록 조정하기 위하여 증가되거나 또는 감소될 수 있다.
전기 도전성 와이어들(118)은 또한 도금된 쓰루 홀들(131)을 경유하여 도전성 슬러그(114)와 솔더 볼들(140)간의 전기적 결합을 제공하면서 도전성 슬러그에 결합된다. 이는 추가적인 도전층들과 도전층에서 도전층으로의 추가적인 도금된 쓰루 홀 연결들에 대한 요구를 감소시킨다. 결과적으로, 내부 그라운드 평면들 내의 도전 경로들은 도금된 쓰루 홀들에 의해 컷 오프될 필요가 없고, 따라서 종래 기술들에 의해 문제되던 몇 가지 전기적 성능 저하를 피한다. 게다가, 본 발명은 전기적 성능을 강화하기 위하여, 더 많은 신호들이 부가되거나 및/또는 집적 회로 칩의 크기가 감소되게 한다.
기판의 반대 측면상에는, 솔더 볼들(130)의 배열이 배치되어 있는 도전성 트레이스들을 정의하는 도전층(116)이 제공된다. 또한 솔더 마스크(solder mask;136)가 제공된다. 위에서 기술된 대로, 도전성 쓰루 홀들(131)은, 솔더 볼들(130)과 도전층(116)간의 전기적 인터커넥션들을 제공하기 위하여, 기판을 형성하는 절연 층들(124, 126)을 통해 연장된다. 에폭시 인캡슐런트(epoxy encapsulant ; 132)는 집적 회로 칩(112)과 본딩 와이어들(118)을 둘러싸고 보호한다.
패키지는 그 후에, 마더보드상의 대응하는 각각의 접촉 패드들로의 연결들을 형성하기 위하여, 솔더 볼들(130)의 열 리플로우(thermal reflow)에 의해 형성된 볼 본드들을 경유하여 마더보드에 실질적으로 인터커넥팅될 수 있다. 마더보드는, 예를 들어, 인쇄 회로 기판(printed circuit board)이다.
비록 본 발명은 예시적인 실시예들을 참조하여 기술되었지만, 그 실시예들에 한정되지는 않는다. 오히려, 첨부된 청구항들은 본 발명의 진정한 취지와 범위에서 벗어나지 않고 당업자들에 의해 제조될 수 있는 본 발명의 다른 변형들 및 실시예들을 포함하도록 구성되어야 한다.
도전성 슬러그는, 열확산기로서 작용하는 것 외에도, 또한 그라운드 평면 (ground plane)으로서 기능할 수도 있다. 이것은, 예를 들어 그라운드로의 연결들을 형성하기 위한 추가적인 도전층들과 도금된 쓰루 홀 연결들에 대한 요구를 감소시킨다. 결과적으로, 내부 그라운드 평면들 내의 도전 경로들은 그라운드 연결들을 인터커넥트하는 데 사용되는 도금된 쓰루 홀들에 의해 절단될 필요가 없고 따라서 종래 기술들에 의해 문제되던 몇 가지 전기적 성능 저하를 피한다. 게다가, 본 발명은 전기적 실행을 강화하기 위하여 더 많은 신호들이 추가 및/또는 집적 회로 칩의 크기가 감소되는 것을 허용한다.

Claims (29)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 집적 회로 패키지에 있어서,
    도전성 슬러그;
    상기 도전성 슬러그의 외부 표면들에 형성된 층으로서, 제 1 재료를 포함하는 제 1 세그먼트 및 상기 제 1 재료와 다른 제 2 재료를 포함하는 제 2 세그먼트를 가지는, 상기 층;
    상기 제 1 재료상에 풋프린트(footprint)를 가지는 집적 회로 칩; 및
    상기 집적 회로 칩으로부터 상기 도전성 슬러그로 연장하고 상기 집적 회로 칩을 접지에 접속하기 위해 상기 제 2 재료와 접촉하는 전기 도전성 소자를 포함하는, 집적 회로 패키지.
  21. 제 20 항에 있어서, 상기 도전성 슬러그에 연결된 기판 패키지를 더 포함하는, 집적 회로 패키지.
  22. 제 21 항에 있어서, 상기 기판 패키지는 상기 집적 회로 칩이 제 1 도전층에 전기적으로 연결된 적어도 상기 제 1 도전층을 포함하는, 집적 회로 패키지.
  23. 제 22 항에 있어서, 상기 기판 패키지는 상기 도전성 슬러그가 제 2 도전층에 전기적으로 연결되는 상기 제 2 도전층을 포함하는, 집적 회로 패키지.
  24. 제 23 항에 있어서, 상기 제 1 도전층은 상기 기판 패키지내의 상기 제 2 도전층으로부터 전기적으로 절연되는, 집적 회로 패키지.
  25. 제 23 항에 있어서, 상기 기판 패키지는 적어도 세 개의 도전층들을 포함하고 상기 집적 회로 칩은 상기 제 3 절연층에 전기적으로 연결되는, 집적 회로 패키지.
  26. 제 21 항에 있어서, 상기 기판 패키지는 도금된 쓰루 홀들을 가지고 상기 도전성 슬러그는 상기 쓰루 홀들 중 적어도 하나에 전기적으로 연결되는, 집적 회로 패키지.
  27. 제 20 항에 있어서,
    복수의 도전층들을 가지는 기판 패키지를 더 포함하고, 상기 복수의 도전층들 중 적어도 하나는 상기 집적 회로 칩에 전기적으로 연결되는, 집적 회로 패키지.
  28. 집적 회로 패키지를 제조하는 방법에 있어서,
    도전성 슬러그의 외부 표면들에 층을 형성하는 단계로서, 상기 층은 제 1 재료를 포함하는 제 1 세그먼트 및 상기 제 1 재료와 다른 제 2 재료를 포함하는 제 2 세그먼트를 가지는, 상기 층 형성 단계;
    상기 제 1 재료상에 풋프린트를 가지는 집적 회로 칩을 제공하는 단계; 및
    상기 집적 회로 칩으로부터 상기 도전성 슬러그로 연장하고 상기 집적 회로 칩을 접지에 접속하기 위해 제 2 재료와 접촉하는 전기적 도전성 소자를 형성하는 단계를 포함하는, 집적 회로 패키지 제조 방법.
  29. 제 28 항에 있어서,
    복수의 도전성 층들을 가지는 기판 패키지를 상기 집적 회로 칩에 연결하는 단계를 더 포함하고, 상기 복수의 도전성 층들 중 적어도 하나는 상기 집적 회로 칩에 전기적으로 연결되는, 집적 회로 패키지 제조 방법.
KR1020010043981A 2000-07-28 2001-07-21 집적 회로 패키지 KR100675030B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/628,067 US6509642B1 (en) 2000-07-28 2000-07-28 Integrated circuit package
US09/628067 2000-07-28

Publications (2)

Publication Number Publication Date
KR20020010489A KR20020010489A (ko) 2002-02-04
KR100675030B1 true KR100675030B1 (ko) 2007-01-29

Family

ID=24517308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010043981A KR100675030B1 (ko) 2000-07-28 2001-07-21 집적 회로 패키지

Country Status (5)

Country Link
US (1) US6509642B1 (ko)
JP (1) JP2002057238A (ko)
KR (1) KR100675030B1 (ko)
GB (1) GB2370687B (ko)
TW (1) TW498514B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614123B2 (en) * 2001-07-31 2003-09-02 Chippac, Inc. Plastic ball grid array package with integral heatsink
TW523887B (en) 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
US6977436B2 (en) * 2002-02-14 2005-12-20 Macronix International Co. Ltd. Semiconductor packaging device
TW582100B (en) * 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
TW200828555A (en) * 2006-12-18 2008-07-01 Advanced Connection Tech Inc Package module for radio frequency identification chip
US8159828B2 (en) * 2007-02-23 2012-04-17 Alpha & Omega Semiconductor, Inc. Low profile flip chip power module and method of making
JP2010034403A (ja) * 2008-07-30 2010-02-12 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823462A (ja) 1981-08-06 1983-02-12 Mitsubishi Electric Corp 半導体装置の冷却方法
JPH04139752A (ja) 1990-09-29 1992-05-13 Toshiba Corp 冷却装置
US5294826A (en) 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
US6133623A (en) * 1996-07-03 2000-10-17 Seiko Epson Corporation Resin sealing type semiconductor device that includes a plurality of leads and method of making the same
US5894166A (en) 1997-09-17 1999-04-13 Northern Telecom Limited Chip mounting scheme

Also Published As

Publication number Publication date
JP2002057238A (ja) 2002-02-22
GB0117917D0 (en) 2001-09-12
US6509642B1 (en) 2003-01-21
KR20020010489A (ko) 2002-02-04
GB2370687B (en) 2005-03-23
TW498514B (en) 2002-08-11
GB2370687A (en) 2002-07-03

Similar Documents

Publication Publication Date Title
JP3123638B2 (ja) 半導体装置
US5903052A (en) Structure for semiconductor package for improving the efficiency of spreading heat
US7687896B2 (en) Semiconductor device having a stacked chip structure
US6218731B1 (en) Tiny ball grid array package
JP2910670B2 (ja) 半導体実装構造
US20060180916A1 (en) Ground arch for wirebond ball grid arrays
KR20080031119A (ko) 반도체 장치
JPH08500469A (ja) 多重チップ・モジュールを組み込んだ金属電子パッケージ
KR20020057349A (ko) 히트 싱크가 부착된 볼 그리드 어레이 패키지
KR970030723A (ko) 하부에 히트 싱크가 부착된 솔더 볼 어레이 패키지
US7109573B2 (en) Thermally enhanced component substrate
KR20030096461A (ko) 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법
KR100803643B1 (ko) 집적 회로 패키지의 제조 방법
KR100675030B1 (ko) 집적 회로 패키지
JP2006510201A (ja) 高密度パッケージ相互接続ワイヤボンドストリップライン及びその方法
JP2000323610A (ja) フィルムキャリア型半導体装置
JPH09326450A (ja) 半導体装置およびその製造方法
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
US20080032454A1 (en) Thermally Enhanced BGA Package Substrate Structure and Methods
JP3297959B2 (ja) 半導体装置
KR100203932B1 (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
US20050224933A1 (en) Thermally enhanced component interposer: finger and net structures
JPH11163217A (ja) 半導体装置
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
JP2946361B2 (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 14