KR20020057349A - 히트 싱크가 부착된 볼 그리드 어레이 패키지 - Google Patents

히트 싱크가 부착된 볼 그리드 어레이 패키지 Download PDF

Info

Publication number
KR20020057349A
KR20020057349A KR1020010000340A KR20010000340A KR20020057349A KR 20020057349 A KR20020057349 A KR 20020057349A KR 1020010000340 A KR1020010000340 A KR 1020010000340A KR 20010000340 A KR20010000340 A KR 20010000340A KR 20020057349 A KR20020057349 A KR 20020057349A
Authority
KR
South Korea
Prior art keywords
heat dissipation
layer
semiconductor chip
substrate body
heat sink
Prior art date
Application number
KR1020010000340A
Other languages
English (en)
Other versions
KR100391093B1 (ko
Inventor
노권영
김동숙
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR10-2001-0000340A priority Critical patent/KR100391093B1/ko
Priority to US09/995,293 priority patent/US6521990B2/en
Publication of KR20020057349A publication Critical patent/KR20020057349A/ko
Application granted granted Critical
Publication of KR100391093B1 publication Critical patent/KR100391093B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 볼 그리드 어레이 패키지에 관한 것으로, 패키지에서 발생되는 열을 히트 싱크를 통하여 효과적으로 외부로 방출시킬 수 있는 히트 싱크가 부착된 볼 그리드 어레이 패키지를 제공하는 데 있다. 즉, 활성면에 복수개의 전극 패드가 형성된 반도체 칩과; 상기 반도체 칩이 부착되는 상부면과, 상기 상부면에 반대되는 하부면을 갖는 인쇄회로기판과; 상기 반도체 칩과 상기 인쇄회로기판을 전기적으로 연결하는 전기적 연결 수단과; 상기 인쇄회로기판 상부면의 반도체 칩과 전기적 연결 수단을 성형수지로 봉합하여 형성한 수지 봉합부와; 상기 수지 봉합부의 상부면에 부착된 히트 싱크; 및 상기 인쇄회로기판의 하부면에 형성되며, 상기 반도체 칩과 전기적으로 연결되는 솔더 볼;을 포함하며, 상기 인쇄회로기판은, 기판 몸체와; 상기 기판 몸체에 형성된 배선 패턴층으로, 상기 기판 몸체의 상부면에 형성된 상부 배선 층으로, 상기 반도체 칩이 부착되는 칩 실장 영역과, 상기 칩 실장 영역의 둘레에 형성되며 상기 반도체 칩과 전기적으로 연결되는 기판 패드와, 상기 수지 봉합부 둘레에 형성된 상부 방열층을 포함하는 상부 배선층과; 상기 기판 몸체의 내부에 형성된 접지층과; 상기 기판 몸체의 하부면에 형성되며, 상기 기판 패드와 전기적으로 연결되는 솔더 볼 패드를 포함하는 하부 배선층;을 포함하는 배선 패턴층과; 상기 기판 몸체를 관통하여 상기 기판 패드에 대응되는 상기 솔더 볼 패드를 연결하며, 상기 접지층과는 이격되게 형성된 신호용 비아와; 상기 칩 실장 영역 아래의 기판 몸체를 관통하여 형성되며, 상기 접지층과 연결되는 제 1 열방출 비아; 및 상기 제 1 방열층 아래의 기판 몸체를 관통하여 형성되며, 상기 접지층과 연결되는 제 2 열방출 비아;를 포함하며, 상기 히트 싱크의 하부면은 상기 상부 방열층의 상부면과 상기 수지 봉합부의 상부면에 부착되는 것을 특징으로 하는 히트 싱크가 부착된 BGA 패키지를 제공한다.

Description

히트 싱크가 부착된 볼 그리드 어레이 패키지{Ball Grid Array package mounting heat sink}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 수지 봉합부의 상부면에 히트 싱크가 부착된 볼 그리드 어레이 패키지에 관한 것이다.
반도체 칩을 구성하는 집적회로 구성의 기본은 트랜지스터(transistor)이다. 이 트랜지스터들이 하나의 반도체 칩에 점차적으로 집적되면서 점차 많은 회로를 하나의 반도체 칩에 갖게 되었다. 이러한 가운데 반도체 칩에서 발생되는 열을 어떻게 처리할 것인가가 반도체의 중요한 요소 중의 하나가 되었다.
또한, 게이트(gate)가 증가하면서 비례적으로 늘어나는 열은 반도체 칩의 수명에 치명적인 영향을 미친다. 즉, 반도체 칩 온도가 10℃ 상승할 때 마다 반도체 칩의 불량율은 2배가 증가하고 씨모오스(CMOS) 반도체 칩의 경우 클럭 속도가 1MHz씩 감소한다. 따라서 증가하는 열을 어떻게 방출할 것인가가 패키지 측면에서 중요한 문제이다.
통상적인 반도체 패키지에서 반도체 칩에서 발생되는 열이 외부로 방출되는 경로를 살펴보면, 외부 접속 단자를 통한 경로와, 패키지 표면을 통한 경로가 있음을 알 수 있다. 그리고, 패키지에서 발생되는 열을 더욱 효과적으로 외부로 방출시키기 위해서, 패키지 표면에 직접 히트 싱크(heat sink)를 부착하는 기술이 널리 이용되고 있다. 예컨대, 반도체 칩이 실장된 부분이 플락스틱 수지로 봉합된 수지 봉합부를 갖는 볼 그리드 어레이(Ball Grid Array; BGA) 패키지의 경우, 히트 싱크는 수지 봉합부의 표면에 직접 부착된다. 따라서, 반도체 칩에서 발생된 열은 수지 봉합부를 통하여 히트 싱크로 전도되고, 히트 싱크에서 대류를 통하여 외부로 방출된다.
그런데, 수지 봉합부를 구성하는 플라스틱 수지는 열전율이 낮기 때문에, 수지 봉합부에 부착된 히트 싱크를 통한 열방출 효율은 높지 못하다.
따라서, 본 발명의 목적은 BGA 패키지에서 발생되는 열을 히트 싱크를 통하여 효과적으로 외부로 방출시킬 수 있는 패키지 구조를 제공하는 데 있다.
도 1은 본 발명의 제 1 실시예에 따른 볼 그리드 어레이 패키지를 보여주는 평면도로서, 히트 싱크와 연결되는 상부 방열층이 수지 봉합부 둘레에 불연속적으로 형성된 상태를 보여주는 평면도,
도 2는 도 1의 2-2선 단면도로서, 상부 방열층이 열전도성 부재를 매개로 히트 싱크에 연결된 상태를 보여주는 단면도,
도 3은 본 발명의 제 2 실시예에 따른 볼 그리드 어레이 패키지를 보여주는 평면도로서, 히트 싱크와 연결되는 상부 방열층이 수지 봉합부 둘레에 고리 형태로 형성된 상태를 보여주는 평면도이다.
* 도면의 주요 부분에 대한 설명 *
10 : 반도체 칩 20, 120 : 인쇄회로기판
21 : 기판 몸체 23 : 배선 패턴층
25 : 비아 27 : 솔더 레지스트
30 : 상부 배선층 31 : 전원층
32 : 접지층 33 : 하부 배선층
34 : 칩 실장 영역 35 : 기판 패드
36, 136 : 상부 방열층 37 : 하부 방열층
38 : 솔더 볼 패드 39 : 방열용 솔더 볼 패드
40 : 신호용 비아 41 : 열방출용 비아
50 : 본딩 와이어 60, 160 : 수지 봉합부
70, 170 : 히트 싱크 80 : 솔더 볼
90, 190 : 열전도성 부재 100, 200 : BGA 패키지
상기 목적을 달성하기 위하여, 활성면에 복수개의 전극 패드가 형성된 반도체 칩과; 상기 반도체 칩이 부착되는 상부면과, 상기 상부면에 반대되는 하부면을 갖는 인쇄회로기판과; 상기 반도체 칩과 상기 인쇄회로기판을 전기적으로 연결하는 전기적 연결 수단과; 상기 인쇄회로기판 상부면의 반도체 칩과 전기적 연결 수단을 성형수지로 봉합하여 형성한 수지 봉합부와; 상기 수지 봉합부의 상부면에부착된 히트 싱크; 및 상기 인쇄회로기판의 하부면에 형성되며, 상기 반도체 칩과 전기적으로 연결되는 솔더 볼;을 포함하며,
상기 인쇄회로기판은, 기판 몸체와; 상기 기판 몸체에 형성된 배선 패턴층으로, 상기 기판 몸체의 상부면에 형성된 상부 배선 층으로, 상기 반도체 칩이 부착되는 칩 실장 영역과, 상기 칩 실장 영역의 둘레에 형성되며 상기 반도체 칩과 전기적으로 연결되는 기판 패드와, 상기 수지 봉합부 둘레에 형성된 상부 방열층을 포함하는 상부 배선층과; 상기 기판 몸체의 내부에 형성된 접지층과; 상기 기판 몸체의 하부면에 형성되며, 상기 기판 패드와 전기적으로 연결되는 솔더 볼 패드를 포함하는 하부 배선층;을 포함하는 배선 패턴층과; 상기 기판 몸체를 관통하여 상기 기판 패드에 대응되는 상기 솔더 볼 패드를 연결하며, 상기 접지층과는 이격되게 형성된 신호용 비아와; 상기 칩 실장 영역 아래의 기판 몸체를 관통하여 형성되며, 상기 접지층과 연결되는 제 1 열방출 비아; 및 상기 제 1 방열층 아래의 기판 몸체를 관통하여 형성되며, 상기 접지층과 연결되는 제 2 열방출 비아;를 포함하며,
상기 히트 싱크의 하부면은 상기 상부 방열층의 상부면과 상기 수지 봉합부의 상부면에 부착되는 것을 특징으로 하는 히트 싱크가 부착된 BGA 패키지를 제공한다.
본 발명에 따른 상부 방열층은 수지 봉합부 둘레에 불연속적으로 형성할 수도 있고, 고리 형태로 형성할 수도 있다.
본 발명에 따른 히트 싱크는 상부 방열층 상부에 소정의 간격을 두고 형성된복수개의 열전도성 부재로 연결된다.
본 발명에 따른 하부 배선층은 제 1 열방출 비아가 형성되는 기판 몸체의 하부면에 형성된 하부 방열층을 더 포함하며, 하부 방열층에 제 1 열방출용 솔더 볼을 부착할 수 있다. 또는, 제 2 열방출용 비아에 대응되는 기판 몸체의 하부면에 열방출용 솔더 패드를 형성하고, 그 열방출용 솔더 볼 패드에 제 2 열방출용 솔더 볼을 부착할 수 있다.
본 발명에 따른 BGA 패키지는, 기판 몸체의 내부에 접지층과 평행하게 형성된 전원층을 더 포함하며, 신호용 비아 중에서 반도체 칩의 전원단자와 연결되는 신호용 비아는 전원층에 연결된다. 그리고, 제 1 및 제 2 열방출용 비아는 전원층에 대하여 이격되게 형성된다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 제 1 실시예에 따른 BGA 패키지(100)를 보여주는 평면도로서, 히트 싱크(70)와 연결되는 상부 방열층(36)이 수지 봉합부(60) 둘레에 불연속적으로 형성된 상태를 보여주는 평면도이다. 도 2는 도 1의 2-2선 단면도로서, 상부 방열층(36)이 열전도성 부재(90)를 매개로 히트 싱크(70)에 연결된 상태를 보여주는 단면도이다.
도 1 및 도 2를 참조하면, BGA 패키지(100)는 칩 실장 영역(34)과 배선 패턴층(23)이 형성된 다층의 인쇄회로기판(20)과, 칩 실장 영역(34)에 부착되는 반도체 칩(10)과, 반도체 칩(10)과 배선 패턴층(23)을 전기적으로 연결하는 본딩와이어(50)와 같은 전기적 연결 수단과, 반도체 칩(10)과 본딩 와이어(50)를 성형수지로 봉합하여 형성한 수지 봉합부(60)와, 외부접속단자인 솔더 볼(80)을 포함한다. 특히, 히트 싱크(70)가 수지 봉합부(60)의 상부면과 인쇄회로기판의 상부면(22)에 부착된 구조를 갖는다.
인쇄회로기판(20)은 상부면(22)과 하부면(24)을 갖는 기판 몸체(21)와, 기판 몸체(21)에 형성된 다층의 배선 패턴층(23)으로 구성된다. 기판 몸체(21)는 유리 섬유가 함유된 에폭시 수지(Glass-Epoxy Resin) 또는 비티 수지(BT Resin)로 된 절연판이다. 배선 패턴층(23)은 기판 몸체의 상부면(22)에 형성된 상부 배선층(30)과, 기판 몸체의 하부면(24)에 형성된 하부 배선층(33) 및 기판 몸체(21)의 내부에 형성된 전원층(31; power layer)과 접지층(32; ground layer)으로 구성된다. 그리고, 상부 배선층(30)과 하부 배선층(33)은 기판 몸체(21)를 관통하는 비아(25; via)에 의해 연결된다. 한편, 다층의 인쇄회로기판(20)은 단위 기판 몸체의 일면 또는 양면에 부착된 구리 박막(Cu foil)을 패터닝하여 형성된 배선 패턴층(23)을 갖는 단위 기판을 복수개 적층하여 형성한다. 제 1 실시예에 따른 인쇄회로기판(20)은 3개의 단위 기판을 적층하여 형성되며, 4층의 배선 패턴층(23)을 갖는다.
좀더 상세히 설명하면, 상부 배선층(30)은 반도체 칩(10)이 실장되는 칩 실장 영역(34)과, 칩 실장 영역(34)의 둘레에 형성되며 반도체 칩(10)과 본딩 와이어(50)에 의해 전기적으로 연결되는 기판 패드(35)와, 수지 봉합부(34) 둘레에 형성된 상부 방열층(36)을 포함한다. 본 발명의 제 1 실시예에서는 상부방열층(36)이 수지 봉합부(34) 둘레에 불연속적으로 형성된다. 전원층(31)과 접지층(32)은 기판 몸체의 상부면(22)에 평행하게 기판 몸체(21)의 내부에 차례로 형성되며, 본 발명의 실시예에서는 전원층(31), 접지층(32) 순으로 형성되어 있다. 그리고, 하부 배선층(33)은 칩 실장 영역(34)이 형성된 면의 아래에 형성된 하부 방열층(37)과, 하부 방열층(37)의 둘레에 형성되며 기판 패드(35)와 전기적으로 연결되는 솔더 볼 패드(38)를 포함한다. 한편, 전원층(31)과 접지층(32)의 순서를 바꾸어 형성할 수도 있다.
비아(25)는 신호용 비아(40; signal via)와 열방출용 비아(41; thermal emissive via)로 이루어진다. 신호용 비아(40)는 기판 패드(35)와 솔더 볼 패드(38)를 연결한다. 접지를 위한 단자를 제외한 신호용 비아(40)는 접지층(32)과는 이격되게 형성된다. 반도체 칩(10)의 전극 패드중 전원단자(12a)는 신호용 비아(40a)를 통하여 전원층(31)과 연결된다. 열방출용 비아(41)는 칩 실장 영역(34)과 하부 방열층(37) 사이의 기판 몸체(21)를 관통하여 형성된 제 1 열방출용 비아(42)와, 상부 방열층(36) 아래의 기판 몸체(21)를 관통하여 형성된 제 2 열방출용 비아(43)로 구성된다. 특히, 열방출 능력을 극대화하기 위해서, 열방출용 비아(41)는 접지층(32)에 연결된다.
비아(25)의 내부는 무전해 도금 방법으로 구리가 도금되어 있으며, 열방출 비아(41)의 경우 열방출 능력을 높이기 위해서 그 내부를 열전도성이 우수한 금속으로 채울 수도 있다. 이때, 충진용 금속으로는 열전도성이 우수한 저융점 금속을 사용하는 것이 바람직하다.
그리고, 기판 몸체(21) 및 배선 패턴층(23)을 보호하기 위하여 기판 몸체(21)의 전표면에 솔더 레지스트(27; solder resist)가 도포되며, 배선 패턴층(23) 중에서 기판 몸체 상부면(22)의 기판 패드(35), 상부 방열층(36) 및 하부면(24)의 솔더 볼 패드(38)에 도포된 솔더 레지스트(27)는 제거된다.
상기와 같은 구조를 갖는 인쇄회로기판의 칩 실장 영역(34)에 반도체 칩(10)의 하부면이 부착되며, 반도체 칩(10)의 상부면에는 복수개의 전극 패드(12)가 형성되어 있다.
반도체 칩의 전극 패드(12)와 기판 패드(35)는 본딩 와이어(50)로 연결하며, 와이어 본딩 공정이 완료된 이후에 반도체 칩(10), 본딩 와이어(50) 및 상부 배선층(30)을 보호하기 위해 인쇄회로기판의 상부면(22)에는 열경화성 수지와 같은 성형수지로 봉지하여 수지 봉합부(60)를 형성한다. 그리고, 솔더 볼 패드(38)에 플럭스(flux)를 도포하여 솔더 볼을 올리고 리플로우(reflow)시킴으로써 솔더 볼(80)이 형성된다.
특히, 본 발명의 실시예에 따른 BGA 패키지(100)는 히트 싱크(70)를 통한 열방출이 효과적으로 이루어 질 수 있도록, 히트 싱크(70)의 하부면은 상부 방열층(36)의 상부면과 수지 봉합부(60)의 상부면에 기계적으로 접촉되어 있다. 그리고, 히트 싱크(70)와 상부 방열층(36)은 상부 방열층(36) 상부에 소정의 간격을 두고 형성된 열전도성 부재(90)를 매개로 기계적으로 접촉되어 있다. 열전도성 부재(90)는 수지 봉합부(60)의 상부면과 동일 위치에 올 수 있는 길이를 갖는 막대 형태로, 상부 방열층(36) 상에 불연속적으로 형성되어 있다. 열전도성 부재(90)로는 히트 싱크(70)와 같이 열전도성이 양호한 금속 예컨대, 철(Fe)계 합금 또는 구리(Cu)계 합금으로 제조하는 것이 바람직하다.
그 이외에 BGA 패키지(100)에서 발생되는 열을 효과적으로 외부로 방출시키기 위해서, 제 1 열방출용 비아(42)가 연결된 하부 방열층(37)에 제 1 열방출용 솔더 볼(84)들을 더 부착할 수도 있다. 또한, 제 2 열방출용 비아(43)에 대응되는 기판 몸체의 하부면(24)에 열방출용 솔더 볼 패드(39)를 형성하고, 그 열방출용 솔더 볼 패드(39)에 제 2 열방출용 솔더 볼(86)들을 더 부착할 수도 있다. 이때, 열방출용 솔더 볼 패드(39)는 하부 배선층의 일부분이고, 제 1 및 제 2 열방출용 솔더 볼(84, 86)이 형성되는 하부 방열층(37)과 열방출용 솔더 볼 패드(39)에는 솔더 레지스트(27)가 형성되지 않는다. 한편, 본 발명의 제 1 실시예에서는 제 1 및 제 2 열방출용 솔더 볼(84, 86)이 모두 형성된 상태를 개시하였지만, 필요에 따라서 선택하여 형성하더라도 본 발명의 기술적 사상의 범위를 벗어나는 것은 아니다.
따라서, 수지 봉합부(60)로 봉합된 반도체 칩(10)에서 발생되는 열은 다음과 같은 경로를 통하여 외부로 방출된다. 첫째, 열은 수지 봉합부(60)에 전달되어 수지 봉합부(60)에 부착된 히트 싱크(70)를 통하여 외부로 방출된다. 둘째, 열은 칩 실장 영역(34)과, 그 아래의 형성된 제 1 열방출용 비아(42)에 연결된 접지층(32)을 통하여 방출된다. 셋째, 열은 제 1 열방출용 비아(42)에 연결된 하부 방열층(37) 및 제 1 열방출용 솔더 볼(84)를 통하여 외부로 방출된다. 넷째, 열은 접지층(32)과 연결된 제 2 열방출용 비아(43)와, 상부 방열층(36) 및 열전도성 부재(90)와 연결된 히트 싱크(60)를 통하여 외부로 방출된다. 다섯째, 열은 제 2 열방출용 비아(43)에 연결된 제 2 열방출용 솔더 볼(86)을 통하여 외부로 방출된다.
도 3은 본 발명의 제 2 실시예에 따른 볼 그리드 어레이 패키지(200)를 보여주는 평면도로서, 히트 싱크(170)와 연결되는 상부 방열층(136)이 수지 봉합부(160) 둘레에 고리 형태로 형성된 상태를 보여주는 평면도이다. 도 3을 참조하면, 상부 방열층(136)이 수지 봉합부(160) 둘레에 고리 형태로 형성된 것을 제외하면 제 1 실시예에 따른 BGA 패키지(100)와 동일한 구조를 갖기 때문에 상세한 설명은 생략한다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다. 예를 들어, 본 발명의 실시예에서는 히트 싱크와 제 1 방열층을 불연속적으로 형성된 막대 형태의 열전도성 부재로 연결된 상태를 개시하였지만, 제 1 실시예에 따른 막대 형태의 열전도성 부재를 연속적으로 형성할 수도 있고, 열전도성 부재를 제 1 방열층에 대응되는 길이와 수지 봉합부의 높이에 대응되는 높이를 갖는 판 형태로 형성할 수도 있다. 또는, 제 2 실시예에서와 같이 제 1 방열층이 고리 형태로 형성된 경우, 열전도성 부재는 제 1 방열층 상부에 속이 빈 기둥 형태로 형성할 수도 있다. 또는 열전도성 부재를 히트 싱크와 일체로 형성할 수도 있다.
따라서, 본 발명의 구조를 따르면 많은 경로가 열방출용 경로 사용하기 때문에, 수지 봉합부 내의 반도체 칩에서 발생되는 열을 효과적으로 외부로 방출할 수 있다. 열방출용 경로 중에서 특히, 반도체 칩의 하부면과 히트 싱크를 연결하는 경로 즉, 반도체 칩의 하부면이 부착된 칩 실장 영역, 제 1 열방출용 비아, 접지층, 제 2 열방출용 비아, 상부 방열층 및 상부 방열층과 히트 싱크 사이에 개재된 열전도성 부재를 연결하는 경로를 통하여 반도체 칩에서 발생된 열이 외부로 방출된다.

Claims (8)

  1. 활성면에 복수개의 전극 패드가 형성된 반도체 칩과;
    상기 반도체 칩이 부착되는 상부면과, 상기 상부면에 반대되는 하부면을 갖는 인쇄회로기판과;
    상기 반도체 칩과 상기 인쇄회로기판을 전기적으로 연결하는 전기적 연결 수단과;
    상기 인쇄회로기판 상부면의 반도체 칩과 전기적 연결 수단을 성형수지로 봉합하여 형성한 수지 봉합부와;
    상기 수지 봉합부의 상부면에 부착된 히트 싱크; 및
    상기 인쇄회로기판의 하부면에 형성되며, 상기 반도체 칩과 전기적으로 연결되는 솔더 볼;을 포함하며,
    상기 인쇄회로기판은,
    기판 몸체와;
    상기 기판 몸체에 형성된 배선 패턴층으로, 상기 기판 몸체의 상부면에 형성된 상부 배선 층으로, 상기 반도체 칩이 부착되는 칩 실장 영역과, 상기 칩 실장 영역의 둘레에 형성되며 상기 반도체 칩과 전기적으로 연결되는 기판 패드와, 상기 수지 봉합부 둘레에 형성된 상부 방열층을 포함하는 상부 배선층과; 상기 기판 몸체의 내부에 형성된 접지층과; 상기 기판 몸체의 하부면에 형성되며, 상기 기판 패드와 전기적으로 연결되는 솔더 볼 패드를 포함하는 하부 배선층;을 포함하는 배선 패턴층과;
    상기 기판 몸체를 관통하여 상기 기판 패드에 대응되는 상기 솔더 볼 패드를 연결하며, 상기 접지층과는 이격되게 형성된 신호용 비아와;
    상기 칩 실장 영역 아래의 기판 몸체를 관통하여 형성되며, 상기 접지층과 연결되는 제 1 열방출 비아; 및
    상기 제 1 방열층 아래의 기판 몸체를 관통하여 형성되며, 상기 접지층과 연결되는 제 2 열방출 비아;를 포함하며,
    상기 히트 싱크의 하부면은 상기 상부 방열층의 상부면과 상기 수지 봉합부의 상부면에 부착되는 것을 특징으로 하는 히트 싱크가 부착된 볼 그리드 어레이 패키지.
  2. 제 1항에 있어서, 상기 상부 방열층은 상기 수지 봉합부 둘레에 불연속적으로 형성된 것을 특징으로 하는 히트 싱크가 부착된 볼 그리드 어레이 패키지.
  3. 제 1항에 있어서, 상기 상부 방열층은 상기 수지 봉합부 둘레에 고리 형태로 형성된 것을 특징으로 하는 히트 싱크가 부착된 볼 그리드 어레이 패키지.
  4. 제 1항 내지 제 3항의 어느 한 항에 있어서, 상기 히트 싱크는 상기 상부 방열층 상부에 소정의 간격을 두고 형성된 복수개의 열전도성 부재로 연결된 것을 특징으로 하는 볼 그리드 어레이 패키지.
  5. 제 1항에 있어서, 상기 하부 배선층은 상기 제 1 열방출 비아가 형성되는 상기 기판 몸체의 하부면에 형성된 하부 방열층을 포함하며, 상기 하부 방열층에 제 1 열방출용 솔더 볼이 부착된 것을 특징으로 하는 히트 싱크가 부착된 볼 그리드 어레이 패키지.
  6. 제 1항에 있어서, 상기 제 2 열방출용 비아에 대응되는 상기 기판 몸체의 하부면에 열방출용 솔더 패드가 형성되어 있고, 상기 열방출용 솔더 볼 패드에 제 2 열방출용 솔더 볼이 부착된 것을 특징으로 하는 히트 싱크가 부착된 볼 그리드 어레이 패키지.
  7. 제 1항에 있어서, 상기 기판 몸체의 내부에 상기 접지층과 평행하게 형성된 전원층을 더 포함하며, 상기 신호용 비아 중에서 상기 반도체 칩의 전원단자와 연결되는 신호용 비아가 상기 전원층에 연결되는 것을 특징으로 하는 히트 싱크가 부착된 볼 그리드 어레이 패키지.
  8. 제 1항에 있어서, 상기 제 1 및 제 2 열방출용 비아는 상기 전원층에 대하여 이격되게 형성되는 것을 특징으로 하는 히트 싱크가 부착된 볼 그리드 어레이 패키지.
KR10-2001-0000340A 2001-01-04 2001-01-04 히트 싱크가 부착된 볼 그리드 어레이 패키지 KR100391093B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0000340A KR100391093B1 (ko) 2001-01-04 2001-01-04 히트 싱크가 부착된 볼 그리드 어레이 패키지
US09/995,293 US6521990B2 (en) 2001-01-04 2001-11-27 Ball grid array package comprising a heat sink

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0000340A KR100391093B1 (ko) 2001-01-04 2001-01-04 히트 싱크가 부착된 볼 그리드 어레이 패키지

Publications (2)

Publication Number Publication Date
KR20020057349A true KR20020057349A (ko) 2002-07-11
KR100391093B1 KR100391093B1 (ko) 2003-07-12

Family

ID=19704255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0000340A KR100391093B1 (ko) 2001-01-04 2001-01-04 히트 싱크가 부착된 볼 그리드 어레이 패키지

Country Status (2)

Country Link
US (1) US6521990B2 (ko)
KR (1) KR100391093B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675275B1 (ko) * 2004-12-16 2007-01-26 삼성전자주식회사 반도체 장치 및 이 장치의 패드 배치방법
KR100790461B1 (ko) * 2006-11-13 2008-01-02 삼성전기주식회사 전자 패키지 제조방법
KR100891805B1 (ko) * 2007-05-25 2009-04-07 주식회사 네패스 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
KR20140100102A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 패키지 및 이의 제조방법
KR20190024628A (ko) * 2017-08-31 2019-03-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 열 확산 디바이스 및 방법

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
SG115406A1 (en) * 2001-09-17 2005-10-28 Inst Of Microelectronics An optical device carrier
JP2004071670A (ja) * 2002-08-02 2004-03-04 Fuji Photo Film Co Ltd Ｉｃパッケージ、接続構造、および電子機器
JP3976089B2 (ja) * 2002-08-09 2007-09-12 株式会社リコー 半導体集積回路装置及びその製造方法
US20040119158A1 (en) * 2002-12-19 2004-06-24 Tatt Koay Hean Thermally enhanced package for an integrated circuit
US6933602B1 (en) * 2003-07-14 2005-08-23 Lsi Logic Corporation Semiconductor package having a thermally and electrically connected heatspreader
US20050057897A1 (en) * 2003-09-16 2005-03-17 Shiu Hsiung Ming Heat dissipating device with heat conductive posts
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FR2861216B1 (fr) * 2003-10-21 2006-02-10 St Microelectronics Sa Boitier semi-conducteur a puce sur plaque-support
TWI388042B (zh) * 2004-11-04 2013-03-01 Taiwan Semiconductor Mfg 基於奈米管基板之積體電路
JP4688526B2 (ja) * 2005-03-03 2011-05-25 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP4408832B2 (ja) * 2005-05-20 2010-02-03 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7250673B2 (en) * 2005-06-06 2007-07-31 Triquint Semiconductor, Inc. Signal isolation in a package substrate
US7253518B2 (en) * 2005-06-15 2007-08-07 Endicott Interconnect Technologies, Inc. Wirebond electronic package with enhanced chip pad design, method of making same, and information handling system utilizing same
JP2007158279A (ja) * 2005-12-09 2007-06-21 Hitachi Ltd 半導体装置及びそれを用いた電子制御装置
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
US8031484B2 (en) * 2006-06-16 2011-10-04 Hong Kong Applied Science And Technology Research Institute Co., Ltd. IC packages with internal heat dissipation structures
US7851906B2 (en) * 2007-03-26 2010-12-14 Endicott Interconnect Technologies, Inc. Flexible circuit electronic package with standoffs
US8018064B2 (en) * 2007-05-31 2011-09-13 Infineon Technologies Ag Arrangement including a semiconductor device and a connecting element
US7808788B2 (en) * 2007-06-29 2010-10-05 Delphi Technologies, Inc. Multi-layer electrically isolated thermal conduction structure for a circuit board assembly
DE102007056269A1 (de) * 2007-10-22 2009-04-23 Rohde & Schwarz Gmbh & Co. Kg Gekühltes Multichipmodul
US20090141456A1 (en) * 2007-11-30 2009-06-04 Itt Manufacturing Enterprises, Inc. Multilayer, thermally-stabilized substrate structures
TWI357135B (en) * 2008-05-29 2012-01-21 Ind Tech Res Inst Chip package structure and manufacturing method th
US8283776B2 (en) * 2010-01-26 2012-10-09 Qualcomm Incorporated Microfabricated pillar fins for thermal management
TWI401773B (zh) * 2010-05-14 2013-07-11 Chipmos Technologies Inc 晶片封裝裝置及其製造方法
US8537553B2 (en) * 2011-02-14 2013-09-17 Futurewei Technologies, Inc. Devices having anisotropic conductivity heatsinks, and methods of making thereof
JP2012222179A (ja) * 2011-04-11 2012-11-12 Shimadzu Corp プリント配線板
US8669646B2 (en) * 2011-05-31 2014-03-11 Broadcom Corporation Apparatus and method for grounding an IC package lid for EMI reduction
CN103782379A (zh) * 2011-09-09 2014-05-07 日本特殊陶业株式会社 半导体模块，电路基板
US9554453B2 (en) * 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
ITMI20130520A1 (it) * 2013-04-05 2014-10-06 St Microelectronics Srl Realizzazione di un dissipatore di calore tramite saldatura ad onda
US9123686B2 (en) * 2013-04-12 2015-09-01 Western Digital Technologies, Inc. Thermal management for solid-state drive
KR101428754B1 (ko) * 2013-05-14 2014-08-11 (주)실리콘화일 방열 특성이 개선된 반도체 장치
US9674940B2 (en) * 2014-08-14 2017-06-06 Samsung Electronics Co., Ltd. Electronic device and semiconductor package with thermally conductive via
US9693445B2 (en) * 2015-01-30 2017-06-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Printed circuit board with thermal via
US9942975B2 (en) * 2015-10-05 2018-04-10 Raytheon Company Scalable thermal solution for high frequency panel array applications or other applications
WO2017128212A1 (zh) * 2016-01-28 2017-08-03 深圳市嘉合劲威电子科技有限公司 电路板及应用该电路板的存储器
US10181433B2 (en) * 2017-03-10 2019-01-15 Microsoft Technology Licensing, Llc Apparatus and method of tunable heat sink
JP6981022B2 (ja) * 2017-03-17 2021-12-15 セイコーエプソン株式会社 プリント回路板および電子機器
US10332851B2 (en) * 2017-06-22 2019-06-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US20190006342A1 (en) * 2017-06-30 2019-01-03 Intel Corporation Rigid adhesive package-on-package semiconductors
US11972999B2 (en) * 2021-12-07 2024-04-30 Globalfoundries U.S. Inc. Unlanded thermal dissipation pillar adjacent active contact

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922324A (en) * 1987-01-20 1990-05-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
JP2772001B2 (ja) * 1988-11-28 1998-07-02 株式会社日立製作所 半導体装置
JP2861322B2 (ja) * 1990-08-06 1999-02-24 松下電器産業株式会社 フィルムキャリァ実装構造体
JPH0810739B2 (ja) * 1993-02-08 1996-01-31 日本電気株式会社 ハイブリッドｉｃ
JPH0778917A (ja) * 1993-09-07 1995-03-20 Mitsubishi Electric Corp Ｊリードパッケージ、ソケットシステム及びボードシステム
KR0127737B1 (ko) * 1993-12-09 1997-12-29 황인길 볼 그리드 어레이(Ball Grid Array) 반도체 패키지
JP3056960B2 (ja) * 1993-12-27 2000-06-26 株式会社東芝 半導体装置及びｂｇａパッケージ
JPH0817974A (ja) * 1994-06-27 1996-01-19 Hitachi Ltd 放熱構造を持つｂｇａ型ｌｓｉパッケージ
US5625227A (en) * 1995-01-18 1997-04-29 Dell Usa, L.P. Circuit board-mounted IC package cooling apparatus
US5714801A (en) * 1995-03-31 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor package
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
JP3959839B2 (ja) * 1998-05-15 2007-08-15 株式会社デンソー 半導体装置の製造方法
US6058013A (en) * 1998-07-02 2000-05-02 Motorola Inc. Molded housing with integral heatsink

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675275B1 (ko) * 2004-12-16 2007-01-26 삼성전자주식회사 반도체 장치 및 이 장치의 패드 배치방법
KR100790461B1 (ko) * 2006-11-13 2008-01-02 삼성전기주식회사 전자 패키지 제조방법
KR100891805B1 (ko) * 2007-05-25 2009-04-07 주식회사 네패스 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
KR20140100102A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 패키지 및 이의 제조방법
KR20190024628A (ko) * 2017-08-31 2019-03-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 열 확산 디바이스 및 방법
US11018073B2 (en) 2017-08-31 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreading device and method

Also Published As

Publication number Publication date
US6521990B2 (en) 2003-02-18
US20020084524A1 (en) 2002-07-04
KR100391093B1 (ko) 2003-07-12

Similar Documents

Publication Publication Date Title
KR100391093B1 (ko) 히트 싱크가 부착된 볼 그리드 어레이 패키지
JP3123638B2 (ja) 半導体装置
US5903052A (en) Structure for semiconductor package for improving the efficiency of spreading heat
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
US7786591B2 (en) Die down ball grid array package
US6750546B1 (en) Flip-chip leadframe package
KR100458832B1 (ko) 리드리스 칩 캐리어의 설계 및 구조
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US8623753B1 (en) Stackable protruding via package and method
KR20080031119A (ko) 반도체 장치
US20090284932A1 (en) Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry
US7109573B2 (en) Thermally enhanced component substrate
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JP2006228897A (ja) 半導体装置
US20070291457A1 (en) IC packages with internal heat dissipation structures
US6954360B2 (en) Thermally enhanced component substrate: thermal bar
JP2000077575A (ja) 熱的及び電気的に増強された半導体パッケージ
JP3312611B2 (ja) フィルムキャリア型半導体装置
KR100675030B1 (ko) 집적 회로 패키지
US20080032454A1 (en) Thermally Enhanced BGA Package Substrate Structure and Methods
JP4934915B2 (ja) 半導体装置
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
KR20020088300A (ko) 냉매를 방열재로 사용한 반도체 패키지
JP2001044243A (ja) フリップチップ実装構造
KR20000011420U (ko) 적층형 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 17