JP4688526B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4688526B2
JP4688526B2 JP2005059269A JP2005059269A JP4688526B2 JP 4688526 B2 JP4688526 B2 JP 4688526B2 JP 2005059269 A JP2005059269 A JP 2005059269A JP 2005059269 A JP2005059269 A JP 2005059269A JP 4688526 B2 JP4688526 B2 JP 4688526B2
Authority
JP
Japan
Prior art keywords
heat
semiconductor device
electrode
penetrating
laminated structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005059269A
Other languages
English (en)
Other versions
JP2006245311A (ja
Inventor
高 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2005059269A priority Critical patent/JP4688526B2/ja
Priority to US11/365,842 priority patent/US7649249B2/en
Publication of JP2006245311A publication Critical patent/JP2006245311A/ja
Application granted granted Critical
Publication of JP4688526B2 publication Critical patent/JP4688526B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Description

この発明は、半導体装置及びその製造方法、並びにかかる半導体装置を含む積層構造体及びこの積層構造体を含む実装構造体に関する。
半導体装置の高機能化及び高集積化を目的として、複数の半導体装置（半導体チップ）が種々の形態で積層されてなるマルチチップ半導体装置が、開発されてきている（例えば、特許文献１参照。）。
特許文献１に開示されている半導体装置によれば、素子が集積形成されたシリコン基板を有する複数個の半導体チップが積層されている（図１参照。）。積層された半導体チップ同士は、貫通プラグ及びはんだバンプにより互いに接続されている。
特開平１０−２２３８３３号公報
特許文献１に開示されている積層型のマルチチップ半導体装置においては、個々の半導体チップの発生する熱は、互いに接続された貫通プラグにより、ある程度は外部環境に放熱される。
しかしながら、このような貫通プラグを有していても、マルチチップ半導体装置が含む半導体チップの放熱性は十分であるとはいえない。すなわち、特にマルチチップ半導体装置の中心部には、発生する熱の放熱経路が存在していない。従って、マルチチップ半導体装置の内部、特にその中心部近傍では、熱がこもって高温になってしまうおそれがある。
マルチチップ半導体装置内部の高温化が進行すると、個々の半導体装置（半導体チップ）が具える素子が破壊されてしまうおそれがある。また、マルチチップ半導体装置自体或いはマルチチップ半導体装置が具える構成要素に変形等の不具合が生じるおそれがある。このような素子の破壊、変形等といった不具合に起因して、マルチチップ半導体装置の動作に支障をきたすおそれがある。結果として、マルチチップ半導体装置、すなわちパッケージの信頼性が損なわれてしまうおそれがある。
ここでいうパッケージとは、複数個の半導体装置を含む、パッケージ化されたデバイスである。また、以下の説明において、このパッケージを単に積層構造体と称する場合もある。
このように、積層型のパッケージ内部の放熱効率を向上させるための技術、また、パッケージ内部の放熱効率を向上させるための構成を有する半導体装置のより簡易な製造工程を実現するための技術が嘱望されている。
この発明は、上記課題に鑑みてなされたものである。上述した課題を解決するにあたり、この発明の半導体装置は、基板と、基板に作りこまれた素子とを具える半導体装置であって、主として、下記のような構成を具えている。
すなわち、半導体装置は、第１主表面及びこの第１主表面と対向する第２主表面を有している。
また、半導体装置は、複数の貫通電極部を具えている。貫通電極部は、第１主表面から第２主表面に貫通して設けられている。これら貫通電極部は、第１及び第２主表面の端縁に沿って配列されている。複数の貫通電極部は、半導体装置への入力又は出力信号の経路として機能する。
さらに、半導体装置は、複数の放熱貫通部を具えている。放熱貫通部は、第１主表面から第２主表面に貫通して設けられている。複数の放熱貫通部は、複数の貫通電極部の配列よりも内側の内側領域に配列されている。
また、上述した構成を有するこの発明の半導体装置の製造方法は、主として下記のような工程を含んでいる。
すなわち、表面及び該表面と対向する裏面を有する半導体ウェハに、マトリクス状に配列された複数のチップ領域を設定し、チップ領域に素子を作り込む。半導体ウェハの表面上に絶縁膜を形成する。半導体ウェハのチップ領域に、電気的接続用ヴィアホール及び放熱用ヴィアホールを含むヴィアホールを、半導体ウェハを非貫通として作り込む。絶縁膜上に、ヴィアホールを埋め込む金属膜を形成する。
絶縁膜が露出するまで、金属膜を削り取って、電気的接続用ヴィアホールを埋め込む貫通電極部の第１頂面部及び放熱用ヴィアホールを埋め込む放熱貫通部の第１端面部を露出させる。半導体ウェハを裏面側から削って、貫通電極部の第２頂面部及び放熱貫通部の第２端面部を露出させる。半導体ウェハを切削して、チップ領域を切り出し、複数個の半導体装置として個片化する。
この発明の半導体装置の構成によれば、特に、かかる半導体装置を複数個積層してなる積層型のパッケージ内部、特にパッケージの中心部近傍での冷却効率を顕著に向上させることができる。従って、パッケージ内部にこもりがちな熱を効率的に外部環境に導いて放熱することができるので、半導体装置が具える素子の高温、すなわち熱による動作異常、破壊、変形等といった不具合を防止することができる。結果として、パッケージの信頼性を顕著に高めることができる。
また、この発明の半導体装置の製造方法によれば、上述した構成を有する半導体装置を、極めて簡易な工程で効率的に製造することができる。
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、従って、この発明は、特に図示例にのみ限定されるものではない。
また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の例示に過ぎず、従って、この発明は、何らこの例示に限定されるものではない。
さらに、以下の説明に用いる各図において、同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。
〈第１の実施の形態〉
（半導体装置の構成例）
まず、図１を参照して、この発明の第１の実施の形態の構成例につき説明する。
図１（Ａ）は、半導体装置を上面側からみた、構成要素を説明するための概略的な平面図である。図１（Ｂ）は、図１（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。図１（Ｃ）は、図１を用いて説明した半導体装置を積層した積層型のパッケージ及びかかるパッケージを実装基板に実装した実装構造体を、図１（Ｂ）と同様に、図１（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口で示した模式的な図である。
図１（Ａ）、（Ｂ）及び（Ｃ）に示すように、半導体装置１０は、絶縁膜１４を具えている。絶縁膜１４は、シリコン基板に作り込まれた素子等の構成を覆ってこれを保護している。半導体装置１０は、第１主表面１０ａ及びこの第１主表面１０ａと対向する第２主表面１０ｂを有している。この例では第１主表面１０ａは、絶縁膜１４の表面と一致している。
この構成例では、第１主表面１０ａ及び第２主表面１０ｂ側からみたときの半導体装置１０の平面的な形状は矩形状の形状を有している。すなわち、この例の半導体装置１０は、直方体状の形状を有している。半導体装置１０の形状はこの例に限定されず、所望の形状とすることができる。
半導体装置１０は、複数の貫通電極部１２を有している。この貫通電極部１２は、半導体装置１０への入力又は出力信号の経路として機能する。
複数の貫通電極部１２は、第１及び第２の主表面１０ａ及び１０ｂの端縁に沿って配列されている。この例では端縁を構成する４つの辺それぞれに沿って直線状に７個、総計２４個が配列してある。これら各辺に沿って設けられている複数の貫通電極部１２の配列を、貫通電極部１２の配列とも称する。
貫通電極部１２は、第１主表面１０ａから第２主表面１０ｂに貫通している。貫通電極部１２が第１主表面１０ａから露出する頂面（露出面）を第１頂面部１２ａと称する。また、貫通電極部１２が第２主表面１０ｂから露出する頂面を第２頂面部１２ｂと称する。貫通電極部１２は、外部端子として機能する。すなわち、半導体装置１０の内部に作り込まれているトランジスタ等の素子に、例えば多層配線構造を経て、電気的に接続されている（図示せず。）。従って、半導体装置１０の発生する出力信号又は外部から半導体装置１０に入力される入力信号は、第１及び第２主表面１０ａ及び１０ｂのいずれの側からも或いはいずれの側へも入出力が可能である。
半導体装置１０は、複数の放熱貫通部２０を有している。この放熱貫通部２０は、半導体装置１０の動作により発生する熱を、半導体装置１０を取り巻く外部環境に放熱しやすくする機能部である。
複数の放熱貫通部２０は、この例では内側領域１０ｄ内に設けられている。第１及び第２の主表面１０ａ及び１０ｂの端縁に沿って、すなわち、貫通電極部１２の配列の内側に沿って配列されている。この例では第１主表面１０ａの端縁を構成する４つの辺それぞれに沿って５個、総計１６個が配列してある。これら各辺に沿って配列されている複数の放熱貫通部２０を、放熱貫通部２０の配列とも称する。
放熱貫通部２０は、第１主表面１０ａから第２主表面１０ｂに貫通している。放熱貫通部２０が第１主表面１０ａから露出する頂面（露出面）を第１端面部２０ａと称する。また、放熱貫通部２０が第２主表面１０ｂから露出する頂面を第２端面部２０ｂと称する。
半導体装置１０における放熱貫通部２０の個数、その配列及び間隔は、この発明の目的を損なわない範囲で特に限定されない。一般的に、半導体装置１０の内側、すなわち、第１及び第２主表面１０ａ及び１０ｂの中心に近いほど熱がこもりやすいため、放熱貫通部２０は、好ましくは、図示例のように、複数の貫通電極部１２の配列が形成されている外側領域１０ｃよりも内側の内側領域１０ｄに設けるのがよい。
このような構成とすれば、半導体装置１０を複数個積層した積層構造体としたときに、積層構造体内部、特に中心部近傍の放熱性をより効率的に高めることができる。
この構成例では、互いに隣接する複数の放熱貫通部２０同士の間隔は等間隔としてある。また、互いに隣接する複数の貫通電極部１２同士の間隔も等間隔としてある。
半導体装置１０は、貫通電極部１２及び放熱貫通部２０を互いに接続する熱伝導配線２２を具えるのがよい。この例では、熱伝導配線２２は、１対１の対応関係で、近接する貫通電極部１２及び放熱貫通部２０を接続している。
熱伝導配線２２は、貫通電極部１２と放熱貫通部２０とを、１対１の対応関係で接続する例を示してあるが、これに限定されず、１つの貫通電極部１２に対して、複数の放熱貫通部２０及び熱伝導配線２２を接続することもできる。なお、この熱伝導配線２２は、電気的な接続を得ることを目的とする構成ではないので、熱伝導性に優れた材料により形成することができる。
貫通電極部１２、放熱貫通部２０及び熱伝導配線２２は、好ましくは同一の材料、例えば銅又は銅合金により形成するのがよい。詳細は後述するが、貫通電極部１２、放熱貫通部２０及び熱伝導配線２２は、好ましくは、同一の工程により形成される。また、従って、貫通電極部１２、放熱貫通部２０及び熱伝導配線２２を同一の材料により形成すれば、製造工程をより簡易なものとすることができる。
しかしながら、貫通電極部１２、放熱貫通部２０及び熱伝導配線２２を構成する材料は、互いに異なるものとすることもできる。上述したように放熱貫通部２０及び熱伝導配線２２は、半導体装置１０の放熱性をより高めるための機能部であるので、好ましくは熱の伝導性及び熱放射性ができる限り高い材料を適用するのがよい。従って、放熱貫通部２０及び熱伝導配線２２の材料として、例えば貫通電極部１２を構成する材料よりも熱の伝導性及び熱放射性の高い材料を適用してもよい。
図１（Ｃ）に示すように、半導体装置１０は、同一形状の複数個を積層した積層構造体とされる。このとき、複数個の半導体装置１０同士は、互いに導通をとるために、第１及び第２主表面１０ａ及び１０ｂから露出する貫通電極部１２同士が電気的に接続される。この接続には、電気的接続用バンプ２６が使用される。電気的接続用バンプ２６は、第１頂面部１２ａ又は第２頂面部１２ｂのいずれか一方又は両方上に設けられている。すなわち、複数個の半導体装置１０の外部端子である貫通電極部１２同士を電気的に接続できればよいので、複数個の半導体装置１０同士を積層するに際して、互いに対向する第１及び第２頂面部１２ａ及び１２ｂの間に１つが存在するよう設けておけばよい。
この電気的接続用バンプ２６は、従来公知の半田バンプ等を適用することができる。
また、半導体装置１０は、熱伝導用バンプ２４を具えている。熱伝導用バンプ２４は、第１及び第２主表面１２ａ及び１２ｂから露出する放熱貫通部２０の第１端面部２０ａ又は第２端面部２０ｂのいずれか一方又は両方上に設けられている。すなわち、複数個の半導体装置１０の放熱貫通部２０同士を熱伝導可能に接続できればよいので、複数個の半導体装置１０同士を積層するに際して、互いに対向する第１及び第２端面部２０ａ及び２０ｂの間に１つが存在するよう設けておけばよい。
この熱伝導用バンプ２４は、従来公知の半田バンプ等を適用することができる。しかしながら、熱伝導用バンプ２４は、必ずしも導電性である必要がないので、熱伝導性によりすぐれた材料を適用することもできる。
次に、上述した構成を有するこの発明の複数個の半導体装置１０を、それぞれの第１主表面１０ａに対して垂直方向に積層した積層構造体につき説明する。
図１（Ｃ）に示すように、積層構造体１００は、複数個、すなわちこの例では４個の同一構成、同一サイズの半導体装置１０が積層されている。
個々の半導体装置１０、すなわち第１の半導体装置１０−１、第２の半導体装置１０−２、第３の半導体装置１０−３及び第４の半導体装置１０−４の構成は、それぞれ同一であり、既に説明した通りの構成を有するので、これらの構成についての詳細な説明は省略する。
複数個の半導体装置１０同士は、互いに異なる半導体装置１０同士の第１主表面１０ａと第２主表面１０ｂとを対向させて、具体的には、例えば、第１の半導体装置１０−１の第２主表面１０ｂと第２の半導体装置１０−２の第１の主表面１０ａとを互いに対向させて、互いに接続し、積層構造体１００の最上面１００ａ、すなわち第１半導体装置１０−１の第１主表面１０ａから最下面１００ｂ、すなわちこの例では第４の半導体装置１０−４の第２主表面１０ｂに連続するように接続して積層するのがよい。この積層構造体１００の最上面１００ａから最下面１００ｂに連続する一続きの放熱貫通部２０を、放熱貫通部連続体２０Ｘとも称する。放熱貫通部２０同士は、既に説明したように、熱伝導用バンプ２４により互いに接続すればよい。
このとき、貫通電極部１２同士も電気的接続用バンプ２６により接続される。図示例では、最上面１００ａから最下面１００ｂに連続する一続きの貫通電極部連続体１２Ｘとして示してあるが、貫通電極部１２は、必ずしも積層構造体１００の最上面１００ａから最下面１００ｂに連続する必要はなく、半導体装置１０同士の間で互いに導通が取れていればよい。
このように、積層構造体１００を構成する複数個の半導体装置１０が発生する特に積層構造体１００の中心部にこもりやすい熱を、最上面１００ａ又は最下面１００ｂに導いて、これを外部環境により効率的に排出して、個々の半導体装置１０、ひいては積層構造体１００をより低温に保つことができる。
また、既に説明した熱伝導配線２２を設ける構成とすれば、貫通電極部１２の熱を放熱貫通部２０に導いて、より効率的な外部環境への排熱を行うことができる。
従って、半導体装置の熱による動作異常、破壊、変形等といった不具合を防止することができる。結果として、パッケージの信頼性を顕著に高めることができる。
（実装構造体の構成例）
図１（Ｃ）に示すように、上述した構成を有する積層構造体１００は、実装基板２００上に搭載されて実装構造体３００とされる。実装基板２００は、例えば、従来公知の構成を有するプリント配線基板といった任意好適な基板である。このとき、積層構造体１００は、最下面１００ｂ、及びこの最下面１００ｂから露出する第４の半導体装置１０−４の第２頂面部１２ｂ及び第２端面部２０ｂを、実装基板２００の上面上に接触させて搭載してある。
しかしながら、上述した熱伝導用バンプ２４及び電気的接続用バンプ２６のいずれか一方又は両方を介して、実装基板２００上に搭載する構成としてもよい。
このような構成とすれば、バンプ２４又は２６を介して、より効率的に積層構造体１００内部の熱を外部環境及び実装基板２００に伝達して放散することができるので、個々の半導体装置１０、ひいては積層構造体１００をより低温に保つことができる。従って、半導体装置の熱による動作異常、破壊、変形等といった不具合を防止することができる。結果として、パッケージの信頼性を顕著に高めることができる。
（半導体装置、積層構造体及び実装構造体の製造方法例）
以下、図２及び図３を参照して、この発明の半導体装置１０の製造方法例につき説明する。
図２（Ａ）〜図２（Ｃ）は、製造途中の半導体装置を、図１（Ｂ）と同様の切り口で示す製造工程の説明図である。
図３（Ａ）〜図３（Ｃ）は、図２（Ｃ）に続く製造工程の説明図である。
図２（Ａ）に示すように、先ず、半導体ウェハ１を準備する。半導体ウェハ１は、表面１ａ及び表面１ａと対向する裏面１ｂを有している。半導体ウェハ１には、従来公知の半導体チップの製造工程と同様に、複数の同一の構成を有するこの発明の半導体装置を同時に形成するため、複数の半導体チップ形成領域がマトリクス状に配列されている。なお、図にはそのうちの１つのみを示してある。
次いで、この発明の半導体装置を構成する所望の任意好適な素子及びこの素子に接続される配線と絶縁膜等を含む多層配線構造を、従来公知のウェハプロセスにより。作り込む（図示しない。）。すなわち、ここでいう半導体ウェハ１には、このような多層配線構造が含まれる。この多層配線構造は、例えばアルミニウム（Ａｌ）を材料として、従来公知の配線形成プロセスにより形成される。
次に、半導体ウェハ１の表面１ａ上に、従来公知の絶縁材料及び成膜プロセスを用いて、絶縁膜２を形成する。
図２（Ｂ）に示すように、半導体ウェハ１に、電気的接続用ヴィアホール１１ａ及び放熱用ヴィアホール１１ｂを含むヴィアホール１１を、従来公知の例えばホトリソグラフィ及びエッチング技術を用いて、半導体ウェハ１を非貫通として作り込む。ヴィアホール１１の形成位置は、上述ウェハプロセスにより形成された素子の機能を損なわないことを条件とし、放熱効果を勘案して任意好適な位置にレイアウトすればよい。
このとき、放熱用ヴィアホール１１ｂは、電気的接続用ヴィアホール１１ａの配列よりも内側、すなわち、より半導体装置の中央部に近い領域にレイアウトするのがよい（図１（Ａ）参照。）。
また、ヴィアホール１１内の表面には、表面絶縁膜を形成する（詳細は後述する。）。この表面絶縁膜は、例えば、ＳｉＯ2等の材料により形成される電気的な短絡を防止するための膜である。
次に、図２（Ｃ）に示すように、電気的接続用ヴィアホール１１ａと放熱用ヴィアホール１１ｂとを接続する溝部１３を、従来公知のホトリソグラフィ工程及びエッチング工程により形成する。この例では溝部１３は、ヴィアホール１１よりも浅い深さで、かつヴィアホール１１の径（幅）よりも小さい幅で設けられている。溝部１３は、既に説明した貫通電極部から放熱貫通部への効率的な熱の伝導が可能な形状（深さ及び幅）で形成すればよい。
次いで、図２（Ｄ）に示すように、絶縁膜２上に、ヴィアホール１１及び溝部１３を埋め込む金属膜３、好ましくは、例えば銅膜を形成する。この金属膜３の形成工程は、従来公知の例えばＣＶＤ法、スパッタ法等による成膜工程に準じて実施することができる。好ましくは、電気的接続用ヴィアホール１１ａ、放熱用ヴィアホール１１ｂ及び溝部１３は、同一の材料により同一の工程で埋め込むのがよい。しかしながら、放熱用ヴィアホール１１ｂ及び溝部１３を埋め込む材料は、必ずしも導電性である必要がないので、放熱用ヴィアホール１１ｂ及び溝部１３は、より熱伝導性、放熱性の高い材料、例えばセラミック等で埋め込んでもよい。
次に、図３（Ａ）に示すように、半導体ウェハ（基板）１の表面１ａ側から、絶縁膜２が露出するまで、金属膜３を削り取って、電気的接続用ヴィアホール１１ａを埋め込む貫通電極部１２、放熱用ヴィアホール１１ｂを埋め込む放熱貫通部２０及び溝部１３を埋め込む熱伝導配線２２を完成させる。このとき露出する貫通電極部１２の頂面は、第１頂面部１２ａと称される。また、露出する放熱貫通部２０の頂面は、第１端面部２０ａと称される。
次いで、図３（Ｂ）に示すように、半導体ウェハ１を裏面１ｂ側から、従来公知の例えばグラインド工程により削って、貫通電極部１２の第２頂面部１２ｂ及び放熱貫通部２０の第２端面部２０ｂを露出させる。
さらに、露出している複数の第１頂面部１２ａ及び複数の第１端面部２０ａのうち、所望の任意好適な頂面及び端面上に熱伝導用バンプ２４及び電気的接続用バンプ２６を形成する。これらのバンプは、従来公知の半田、金（Ａｕ）等の材料を用いて、例えばメッキ法、蒸着法により形成すればよい。
最後に、従来公知のダイシング装置等を用いて、半導体ウェハ１をダイシングラインＬ１に沿って切削して切断し、複数個の図３（Ｃ）に示す構成を有する半導体装置１０を個片化する。
ここで、図４及び図５を参照して、熱伝導配線２２の構成及びその製造方法例につき、説明する。
図４は、図２（Ｃ）の領域ａを拡大して示した要部拡大平面図（ａ）及び（ａ）図のＢ−Ｂ’一点鎖線に沿って切断した切断面を示す要部拡大断面図（ｂ）である。
図５は、図４に続く説明図である。
上述したように、複数個が存在する貫通電極部１２は外部端子として機能するため、その全てが半導体装置１０の本質的な機能を司る素子と多層配線構造により接続されている。上述した熱伝導配線２２は、この多層配線構造と貫通電極部１２とを接続する従来公知の構成とは別に、さらに貫通電極部１２と放熱貫通部２０とを直接的に接続する構成例である。
以下に説明する熱伝導配線２２の構成例は、多層配線構造と貫通電極部１２を接続する構成を利用して、同時に、かつ一体として形成されることを特徴としている。
図４（Ａ）に示すように、上述と同様にヴィアホール１１、すなわち、電気的接続用ヴィアホール１１ａ及び放熱用ヴィアホール１１ｂを形成する。ヴィアホール１１の内部及び絶縁膜２の表面には、表面絶縁膜２ａが形成される。
このとき、図４（Ａａ）に示すように、ウェハプロセスにより、電気的接続用ヴィアホール１１ａ及び放熱用ヴィアホール１１ｂの間には、一端が素子と接続されている多層配線構造の他端が電極パッド１ｃとして設けられている。図４（Ａｂ）に示すように、この時点では、電極パッド１ｃは、露出していない。
次に図４（Ｂ）に示すように、溝部１３を、従来公知のホトリソグラフィ工程及びエッチング工程により形成する。この工程は、電極パッド１ｃの一部分が露出するように、形成される。すなわち、図４（Ｂａ）に示すように、この例では、電極パッド１ｃ上の領域については、電極パッド１ｃを島状の部分を有する閉環状に露出させている。溝部１３の一部分であるこの領域を閉環状溝部１３ａと称する。島状の部分は、表面絶縁膜２ａの表面２ａａが最上面に露出している。さらに、溝部１３は、この閉環状溝部１３ａに対して、電気的接続用ヴィアホール１１ａから直線状に延在する第１溝部１３ｂ１及び放熱用ヴィアホール１１ｂから直線状に延在する第２溝部１３ｂ２を含む直線状溝部１３ｂが接続される。すなわち、溝部１３は、閉環状溝部１３ａと直線状溝部１３ｂとが一体として形成される。
このように、この例では、溝部１３の深さは、電極パッド１ｃの表面１ｃａが露出する深さとされる。
次いで、図５（Ａ）に示すように、既に説明した電気的接続用ヴィアホール１１ａ、放熱用ヴィアホール１１ｂ及び溝部１３を埋め込む金属膜３、好ましくは、例えば銅膜を形成する。
次に、図５（Ｂ）、すなわち、図５（Ｂａ）及び図５（Ｂｂ）に示すように、半導体ウェハ（基板）１の表面１ａ側から、表面絶縁膜２ａが露出するまで、金属膜３を削り取って、電気的接続用ヴィアホール１１ａを埋め込む貫通電極部１２、放熱用ヴィアホール１１ｂを埋め込む放熱貫通部２０及び溝部１３を埋め込む熱伝導配線２２を完成させる。
この熱伝導配線２２により、貫通電極部１２、放熱貫通部２０及び電極パッド１ｃは電気的に接続されることになる。すなわち、熱伝導配線２２のうち、閉環状溝部１３ａ及び第１溝部１３ｂ１を一体として埋め込む部分は、貫通電極部１２と電極パッド１ｃとを電気的に接続している導電性の配線部である。しかしながら、第２溝部１３ｂ２を埋め込む配線部は、熱伝導性を有する限り、必ずしも導電性でなくともよい。
この熱伝導配線２２の製造例によれば、貫通電極部１２と半導体装置１０の素子とを電気的に接続すると同時に、貫通電極部１２と放熱貫通部２０とを、熱伝導が可能なように、同一工程で互いに接続することができる。従って、半導体装置１０の製造工程をより簡易なものとすることができる。
（第２の実施の形態）
図６を参照して、この発明の第２の実施の形態につき説明する。第２の実施の形態の積層構造体及び実装構造体は、その最上面に、これらの構造体が発する熱をより効果的に放熱させる構成をさらに具えていることを特徴としている。この放熱効果を増強するさらなる構成を除けば、この実施の形態の積層構造体及び実装構造体自体、並びにこれらを構成する半導体装置及び実装基板については、既に説明した第１の実施の形態と何ら変わるところがない。従って、既に説明した構成についての詳細な説明は、同一番号を付して省略する。
図６（Ａ）は第２の実施の形態の積層構造体及び実装構造体の構成を説明するための上面側からみた、構成要素を説明するための概略的な平面図である。図６（Ｂ）は図６（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。
この例の実装構造体３００、すなわち積層構造体１００は、その最上面１００ａに、放熱体３０をさらに具えている。放熱体３０は、発熱体である半導体装置１０の発する熱を、外部環境である大気中に放散させるための部材である。
放熱体３０としては、例えば、シリコン（Ｓｉ）製のいわゆるヒートシンクを適用することができる。放熱体３０は、上面３０ａ及びこの上面３０ａと対向する下面３０ｂを有している。放熱体３０は、この下面３０ｂを積層構造体１００の最上面１００ａ、すなわち、貫通電極部連続体１２Ｘ及び放熱貫通部連続体２０Ｘに接するように搭載されている。放熱体３０は、常法に従って、積層構造体１００に固定すればよい。
このような構成とすれば、貫通電極部連続体１２Ｘ及び放熱貫通部連続体２０Ｘにより、積層構造体１００の最上面１００ａに導かれた熱を大気中に効率的に放散させることができるので、積層構造体１００を構成する半導体装置１０を、より効果的に冷却することができる。
さらに、放熱体３０は、上面３０ａから下面３０ｂに貫通する放熱体放熱貫通部３２を有する構成とするのがよい。この例では、放熱体放熱貫通部３２は、積層構造体１００の最上面１００ａから露出する貫通電極部連続体１２Ｘに接続される第１放熱体放熱貫通部３２ａと、放熱貫通部連続体２０Ｘに接続される第２放熱体放熱貫通部３２ｂとを含んでいる。第１放熱体放熱貫通部３２ａが上面３０ａから露出する露出面を上端部３２ａａと称し、第２放熱体放熱貫通部３２ｂが上面３０ａから露出する露出面を上端部３２ｂａと称する。同様に、第１放熱体放熱貫通部３２ａが下面３０ｂから露出する露出面を下端部３２ａｂと称し、第２放熱体放熱貫通部３２ｂが下面３０ｂから露出する露出面を下端部３２ｂｂと称する。
これら下端部３２ａｂ及び３２ｂｂのすべて、又はこれらのうち、放熱効果を得るのに十分である任意好適な位置及び数を選択して、熱伝導性バンプ２８を介して放熱体３０と積層構造体１００を接続すればよい。
このような構成とすれば、個々の半導体装置が発生する熱を、放熱貫通部連続体２０Ｘ、熱伝導性バンプ２８を経て、直接的に、放熱体３０に導くことができるので、放熱効率をより向上させることができる。
さらにまた、放熱体３０は、上面３０ａから突出する突起部３０ｃを有する構成とするのがよい。突起部３０ｃは、放熱体３０の表面積を増大させ、放熱効果を高める機能部である。突起部３０ｃは、この例では平板状としてあり、上面側からみた平面形状が８本のストライプ状となるように平板を横倒しに並べるように設けてある。しかしながら、突起部３０ｃの形状、大きさ等は、この発明の目的を損なわない範囲でこれらに限定されず、任意好適なものとすることができる。
（第３の実施の形態）
図７を参照して、この発明の第３の実施の形態につき説明する。第３の実施の形態の積層構造体及び実装構造体は、その露出面に、これらの構造体が発する熱をより効果的に放熱させる被膜をさらに具えていることを特徴としている。この放熱効果を増強する被膜を除けば、この実施の形態の積層構造体及び実装構造体自体、並びにこれらを構成する半導体装置及び実装基板については、既に説明した第２の実施の形態と何ら変わるところがない。従って、既に説明した構成についての詳細な説明は、同一番号を付して省略する。
図７（Ａ）は第３の実施の形態の積層構造体及び実装構造体の構成を説明するための上面側からみた、構成要素を説明するための概略的な平面図である。図７（Ｂ）は図７（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。
この例の実装構造体３００は、塗布部４０を具えている。塗布部４０は、実装構造体３００の露出面全面、すなわち、放熱体３０の上面３０ａ、個々の半導体装置１０の側面、実装基板２００の表面を一体として覆っている。
この塗布部４０は、実装構造体（半導体装置）の発生する熱を放熱しやすくする機能を有する放熱を促進する材料を用いるのがよい。このような放熱促進材としては、好ましくは、例えば、熱放射率が０．９２程度である液状セラミックを用いるのがよい。
塗布部４０を形成するに際しては、複数個の半導体装置１０の積層工程、積層構造体１００の実装基板２００への実装工程が終了後に、例えば上述した熱放射率を有する液状セラミックを、従来公知のスプレー装置を用いて、実装構造体３００の露出面に対して噴霧し、任意好適な加熱等の硬化処理を行って形成すればよい。
このような構成とすれば、放熱体３０の放熱効果をより高めることができる。また、半導体装置１０の露出面（側面）及び実装基板２００からの放熱効果をより高めることができる。
（Ａ）は、第１の実施の形態の半導体装置の概略的な平面図であり、（Ｂ）は、（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図であり、（Ｃ）は、半導体装置を積層した積層型のパッケージ及びかかるパッケージを実装基板に実装した実装構造体を、（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口で示した模式的な図である。 （Ａ）〜（Ｃ）は、半導体装置の製造工程の説明図である。 （Ａ）〜（Ｃ）は、図２（Ｃ）に続く製造工程の説明図である。 図２（Ｃ）の領域ａを拡大して示した要部拡大平面図（ａ）及び要部拡大断面図（ｂ）である。 図４に続く説明図である。 （Ａ）は第２の実施の形態の積層構造体及び実装構造体の概略的な平面図であり、（Ｂ）は（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。 （Ａ）は第３の実施の形態の積層構造体及び実装構造体の概略的な平面図であり、（Ｂ）は（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。
符号の説明
１：半導体ウェハ
１ａ：表面
１ｂ：裏面
１ｃ：電極パッド（配線）
１ｃａ：表面
２、１４：絶縁膜
２ａ：表面絶縁膜
２ａａ：表面
３：金属膜
１０：半導体装置
１０ａ：第１主表面
１０ｂ：第２主表面
１０ｃ：外側領域
１０ｄ：内側領域
１１：ヴィアホール
１１ａ：電気的接続用ヴィアホール
１１ｂ：放熱用ヴィアホール
１２：貫通電極部
１２ａ：第１頂面部
１２ｂ：第２頂面部
１２Ｘ：貫通電極部連続体
１３：溝部
１３ａ：閉環状溝部
１３ｂ：直線状溝部
１３ｂ１：第１溝部
１３ｂ２：第２溝部
２０：放熱貫通部
２０ａ：第１端面部
２０ｂ：第２端面部
２０Ｘ：放熱貫通部連続体
２２：熱伝導配線
２４：熱伝導用バンプ
２６：電気的接続用バンプ
２８：熱伝導性バンプ
３０：放熱体
３０ａ：上面
３０ｂ：下面
３０ｃ：突起部
３２：放熱体放熱貫通部
３２ａ：第１放熱体放熱貫通部
３２ｂ：第２放熱体放熱貫通部
３２ａａ、３２ｂａ：上端部
３２ａｂ、３２ｂｂ：下端部
４０：塗布部
１００：積層構造体
１００ａ：最上面
１００ｂ：最下面
２００：実装基板
３００：実装構造体

Claims (21)

  1. 基板と、該基板に作りこまれた素子とを具える半導体装置であって、
    第１主表面及び該第１主表面と対向する第２主表面と、
    前記第１主表面から前記第２主表面に貫通し、前記第１及び第２主表面の端縁に沿って配列されている複数個の貫通電極部と、
    前記第１主表面から前記第２主表面に貫通している複数個の放熱貫通部と
    を具え、
    複数個の前記貫通電極部は、当該半導体装置への入力又は出力信号の経路として機能し、
    複数個の前記放熱貫通部は、複数個の前記貫通電極部の配列よりも内側の内側領域に配列されていて、
    前記放熱貫通部は、前記素子と前記貫通電極部の間に設けられていることを特徴とする半導体装置。
  2. 複数個の前記放熱貫通部は、前記貫通電極部の配列に沿って、配列されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記貫通電極部及び前記放熱貫通部を、互いに接続する熱伝導配線をさらに具えていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記熱伝導配線は、前記貫通電極部及び前記放熱貫通部を、互いに１対１の対応関係で接続していることを特徴とする請求項３に記載の半導体装置。
  5. 前記貫通電極部及び放熱貫通部は、銅又は銅合金により形成されていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記第１及び第２主表面から露出する前記貫通電極部の第１頂面部及び第２頂面部のいずれか一方又は両方上に設けられている電気的接続用バンプと、
    前記第１及び第２主表面から露出する前記放熱貫通部の第１端面部及び第２端面部のいずれか一方又は両方上に設けられている熱伝導用バンプと
    をさらに具えていることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
  7. 基板と、該基板に作りこまれた素子とを具える半導体装置であって、第１主表面及び該第１主表面と対向する第２主表面、前記第１主表面から前記第２主表面に貫通し、前記第１及び第２主表面の端縁に沿って複数が配列されている貫通電極部、及び前記第１主表面から前記第２主表面に貫通している複数個の放熱貫通部を具えている当該半導体装置を複数個含む積層構造体において、
    前記放熱貫通部は、前記素子と前記貫通電極部の間に設けられていて、
    複数個の前記半導体装置同士は、前記第１及び第２主表面から露出する前記放熱貫通部同士を互いに接続し、前記積層構造体の最上面から最下面に連続する一続きの放熱貫通部連続体を形成して積層され、
    複数個の前記貫通電極部は、前記半導体装置への入力又は出力信号の経路として機能し、
    前記放熱貫通部連続体は、前記半導体装置の前記貫通電極部が配列されている領域よりも内側の領域に設けられていることを特徴とする積層構造体。
  8. 前記放熱貫通部連続体は、前記貫通電極部の配列に沿って、配列されていることを特徴とする請求項７に記載の積層構造体。
  9. 複数個の前記半導体装置それぞれは、前記貫通電極部及び前記放熱貫通部を、互いに接続する熱伝導配線をさらに具えていることを特徴とする請求項７又は８に記載の積層構造体。
  10. 前記熱伝導配線は、前記貫通電極部及び前記放熱貫通部を、互いに１対１の対応関係で接続していることを特徴とする請求項９に記載の積層構造体。
  11. 複数個の前記半導体装置が具える前記放熱貫通部同士を互いに接続する熱伝導用バンプをさらに具えていることを特徴とする請求項７〜１０のいずれか一項に記載の積層構造体。
  12. 複数個の前記半導体装置同士は、前記第１及び第２主表面から露出する前記貫通電極部同士が互いに接続され、前記積層構造体の最上面から最下面に連続する一続きの貫通電極部連続体を形成して積層されていることを特徴とする請求項７〜１１のいずれか一項に記載の積層構造体。
  13. 前記貫通電極部同士を接続する電気的接続用バンプをさらに具えていることを特徴とする請求項７〜１２のいずれか一項に記載の積層構造体。
  14. 上面及び該上面と対向する下面を有し、当該下面を前記積層構造体の前記最上面に対向させて搭載されている放熱体をさらに具えていることを特徴とする請求項７〜１３のいずれか一項に記載の積層構造体。
  15. 前記放熱体は、前記上面から前記下面に貫通する放熱体放熱貫通部を有し、該放熱体放熱貫通部の下端部が、前記積層構造体の前記最上面から露出する前記放熱貫通部及び前記貫通電極部のいずれか一方又は両方に接続されて設けられていることを特徴とする請求項１４に記載の積層構造体。
  16. 前記放熱体は、前記上面から突出する突起部をさらに有していることを特徴とする請求項１４又は１５に記載の積層構造体。
  17. 請求項７〜１６のいずれか一項に記載の積層構造体において、
    露出面全面に、放熱を促進する液状セラミックの塗布部をさらに具えていることを特徴とする前記積層構造体。
  18. 前記最下面から露出する前記放熱貫通部が前記実装基板の表面に接続されて、実装基板上に搭載されていることを特徴とする請求項７〜１６のいずれか一項に記載の前記積層構造体を含む実装構造体。
  19. 表面及び該表面と対向する裏面を有する半導体ウェハに、マトリクス状に配列された複数のチップ領域を設定し、該チップ領域に素子を作り込む工程と、
    前記半導体ウェハの前記表面上に絶縁膜を形成する工程と、
    前記半導体ウェハの前記チップ領域に、電気的接続用ヴィアホール及び放熱用ヴィアホールを含むヴィアホールを、前記半導体ウェハを非貫通として作り込む工程と、
    前記絶縁膜上に、前記ヴィアホールを埋め込む金属膜を形成する工程と、
    前記絶縁膜が露出するまで、前記金属膜を削り取って、前記電気的接続用ヴィアホールを埋め込む貫通電極部の第１頂面部及び前記放熱用ヴィアホールを埋め込む放熱貫通部の第１端面部を露出させる工程と、
    前記半導体ウェハを前記裏面側から削って、前記貫通電極部の第２頂面部及び放熱貫通部の第２端面部を露出させる工程と、
    前記半導体ウェハを切削して、前記チップ領域を切り出し、複数個の半導体装置として個片化する工程と
    を含み、
    前記貫通電極部は、前記半導体装置への入力又は出力信号の経路として機能し、
    前記放熱貫通部は、前記貫通電極部の配列よりも内側の内側領域に配列されていて、
    前記放熱貫通部は、前記素子と前記貫通電極部の間に設けられている
    ことを特徴とする半導体装置の製造方法。
  20. 前記ヴィアホールを形成する工程の後に、電気的接続用ヴィアホール及び放熱用ヴィアホールを接続する溝部を前記半導体ウェハを非貫通として作り込む工程をさらに含み、
    前記金属膜を形成する工程は、前記絶縁膜上に、前記ヴィアホール及び前記溝部を埋め込む金属膜を形成する工程であり、
    前記貫通電極部の前記第１頂面部及び前記放熱貫通部の前記第１端面部を露出させる工程は、前記絶縁膜が露出するまで、前記金属膜を削り取って、前記溝部を埋め込む熱伝導配線をさらに形成する工程であることを特徴とする請求項１９に記載の半導体装置の製造方法。
  21. 前記表面及び前記裏面から露出する前記貫通電極部の第１頂面部及び第２頂面部のいずれか一方又は両方上に、電気的接続用バンプを設ける工程と、
    前記表面及び裏面から露出する前記放熱貫通部の第１端面部及び第２端面部のいずれか一方又は両方上に、熱伝導用バンプを設ける工程と
    をさらに含むことを特徴とする請求項１９又は２０に記載の半導体装置の製造方法。
JP2005059269A 2005-03-03 2005-03-03 半導体装置及びその製造方法 Active JP4688526B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005059269A JP4688526B2 (ja) 2005-03-03 2005-03-03 半導体装置及びその製造方法
US11/365,842 US7649249B2 (en) 2005-03-03 2006-03-02 Semiconductor device, stacked structure, and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005059269A JP4688526B2 (ja) 2005-03-03 2005-03-03 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006245311A JP2006245311A (ja) 2006-09-14
JP4688526B2 true JP4688526B2 (ja) 2011-05-25

Family

ID=36943338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005059269A Active JP4688526B2 (ja) 2005-03-03 2005-03-03 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7649249B2 (ja)
JP (1) JP4688526B2 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4617209B2 (ja) * 2005-07-07 2011-01-19 株式会社豊田自動織機 放熱装置
KR100874910B1 (ko) 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법
DE602007013281D1 (de) 2006-12-12 2011-04-28 Nxp Bv Verfahren zur herstellung von öffnungen in einem substrat, insbesondere von durchgangslöchern durch ein substrat
JP4731456B2 (ja) * 2006-12-19 2011-07-27 富士通セミコンダクター株式会社 半導体装置
WO2008108334A1 (ja) * 2007-03-06 2008-09-12 Nikon Corporation 半導体装置及び該半導体装置の製造方法
KR101176187B1 (ko) * 2007-11-21 2012-08-22 삼성전자주식회사 스택형 반도체 장치 및 이 장치의 직렬 경로 형성 방법
JP5315688B2 (ja) * 2007-12-28 2013-10-16 株式会社ニコン 積層型半導体装置
CN101499480B (zh) * 2008-01-30 2013-03-20 松下电器产业株式会社 半导体芯片及半导体装置
KR100936070B1 (ko) * 2008-02-26 2010-01-12 재단법인 서울테크노파크 웨이퍼 스택 제작 방법
JP2009239256A (ja) * 2008-03-03 2009-10-15 Panasonic Corp 半導体装置及びその製造方法
US8022535B2 (en) 2008-06-06 2011-09-20 Coolsilicon Llc Systems, devices, and methods for semiconductor device temperature management
US8298914B2 (en) * 2008-08-19 2012-10-30 International Business Machines Corporation 3D integrated circuit device fabrication using interface wafer as permanent carrier
JP5568467B2 (ja) 2008-08-28 2014-08-06 パナソニック株式会社 半導体装置
US20100085607A1 (en) * 2008-10-02 2010-04-08 Silverbrook Research Pty Ltd Method of encoding coding pattern
JP5298762B2 (ja) * 2008-10-21 2013-09-25 株式会社ニコン 積層型半導体装置、積層型半導体装置の製造方法及び半導体基板
KR101046393B1 (ko) * 2009-07-07 2011-07-05 주식회사 하이닉스반도체 반도체 패키지
US20120099274A1 (en) * 2009-07-10 2012-04-26 Coolsilicon Llc Devices and methods providing for intra-die cooling structure reservoirs
US10181454B2 (en) * 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
WO2011122228A1 (ja) * 2010-03-31 2011-10-06 日本電気株式会社 半導体内蔵基板
KR101212061B1 (ko) * 2010-06-09 2012-12-13 에스케이하이닉스 주식회사 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지
US10115654B2 (en) * 2010-06-18 2018-10-30 Palo Alto Research Center Incorporated Buried thermally conductive layers for heat extraction and shielding
US8518746B2 (en) * 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
US8569861B2 (en) 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
US20120248621A1 (en) * 2011-03-31 2012-10-04 S.O.I.Tec Silicon On Insulator Technologies Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US8338294B2 (en) 2011-03-31 2012-12-25 Soitec Methods of forming bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate, and semiconductor structures formed by such methods
FR2973938A1 (fr) * 2011-04-08 2012-10-12 Soitec Silicon On Insulator Procédés de formation de structures semi-conductrices collées, et structures semi-conductrices formées par ces procédés
US8552567B2 (en) * 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8937309B2 (en) 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US9082633B2 (en) * 2011-10-13 2015-07-14 Xilinx, Inc. Multi-die integrated circuit structure with heat sink
KR20130044052A (ko) * 2011-10-21 2013-05-02 에스케이하이닉스 주식회사 적층 반도체 패키지
US8941233B1 (en) * 2012-02-22 2015-01-27 Altera Corporation Integrated circuit package with inter-die thermal spreader layers
KR101941995B1 (ko) * 2012-07-11 2019-01-24 에스케이하이닉스 주식회사 반도체 장치 및 이를 갖는 적층 반도체 패키지
JP2014054718A (ja) 2012-09-14 2014-03-27 Seiko Epson Corp 電子装置
US9196575B1 (en) * 2013-02-04 2015-11-24 Altera Corporation Integrated circuit package with cavity in substrate
US8907480B2 (en) * 2013-03-14 2014-12-09 Intel Mobile Communications GmbH Chip arrangements
US9159642B2 (en) * 2013-04-02 2015-10-13 Gerald Ho Kim Silicon-based heat dissipation device for heat-generating devices
JP5626400B2 (ja) * 2013-04-22 2014-11-19 株式会社ニコン 積層型半導体装置
KR102032907B1 (ko) * 2013-04-22 2019-10-16 삼성전자주식회사 반도체 소자, 반도체 패키지 및 전자 시스템
KR101428754B1 (ko) * 2013-05-14 2014-08-11 (주)실리콘화일 방열 특성이 개선된 반도체 장치
JP2013179373A (ja) * 2013-06-20 2013-09-09 Nikon Corp 積層型半導体装置
US9997494B2 (en) * 2013-09-27 2018-06-12 Gerald Ho Kim Three-dimensional silicon structure for integrated circuits and cooling thereof
KR102222988B1 (ko) * 2014-09-24 2021-03-04 삼성전자주식회사 반도체 패키지의 멀티 적층체
CN107210287B (zh) * 2015-01-13 2020-04-14 迪睿合株式会社 多层基板
WO2016114318A1 (ja) * 2015-01-13 2016-07-21 デクセリアルズ株式会社 多層基板
JP6737009B2 (ja) * 2016-06-30 2020-08-05 株式会社デンソー 半導体装置およびその製造方法
US10192843B1 (en) 2017-07-26 2019-01-29 Micron Technology, Inc. Methods of making semiconductor device modules with increased yield
JPWO2019078291A1 (ja) * 2017-10-20 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US10730743B2 (en) 2017-11-06 2020-08-04 Analog Devices Global Unlimited Company Gas sensor packages
US10804180B2 (en) 2017-11-30 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
US10937713B2 (en) * 2018-06-12 2021-03-02 Novatek Microelectronics Corp. Chip on film package
US10629512B2 (en) * 2018-06-29 2020-04-21 Xilinx, Inc. Integrated circuit die with in-chip heat sink
US11469360B2 (en) * 2019-05-13 2022-10-11 Innolux Corporation Electronic device
CN111935946B (zh) * 2019-05-13 2023-07-04 群创光电股份有限公司 电子装置
KR20200140654A (ko) 2019-06-07 2020-12-16 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11587839B2 (en) 2019-06-27 2023-02-21 Analog Devices, Inc. Device with chemical reaction chamber
US11495506B2 (en) * 2020-03-30 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with separate electric and thermal paths
CN116759403A (zh) * 2022-03-03 2023-09-15 长鑫存储技术有限公司 一种半导体结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223833A (ja) * 1996-12-02 1998-08-21 Toshiba Corp マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法
JPH11345933A (ja) * 1998-06-01 1999-12-14 Toshiba Corp マルチチップ半導体装置およびその製造方法
JP2001085603A (ja) * 1999-09-13 2001-03-30 Toshiba Corp 半導体装置
JP2001156247A (ja) * 1999-11-25 2001-06-08 Seiko Epson Corp 半導体装置
JP2003197855A (ja) * 2001-12-27 2003-07-11 Toshiba Corp 半導体装置およびその製造方法
JP2005244143A (ja) * 2004-03-01 2005-09-08 Hitachi Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492719B2 (en) * 1999-07-30 2002-12-10 Hitachi, Ltd. Semiconductor device
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
KR100391093B1 (ko) * 2001-01-04 2003-07-12 삼성전자주식회사 히트 싱크가 부착된 볼 그리드 어레이 패키지
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US6852627B2 (en) * 2003-03-05 2005-02-08 Micron Technology, Inc. Conductive through wafer vias
TW200504895A (en) * 2003-06-04 2005-02-01 Renesas Tech Corp Semiconductor device
KR100674907B1 (ko) * 2003-11-26 2007-01-26 삼성전자주식회사 고신뢰성을 갖는 스택형 반도체 패키지
US7122891B2 (en) * 2003-12-23 2006-10-17 Intel Corporation Ceramic embedded wireless antenna

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223833A (ja) * 1996-12-02 1998-08-21 Toshiba Corp マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法
JPH11345933A (ja) * 1998-06-01 1999-12-14 Toshiba Corp マルチチップ半導体装置およびその製造方法
JP2001085603A (ja) * 1999-09-13 2001-03-30 Toshiba Corp 半導体装置
JP2001156247A (ja) * 1999-11-25 2001-06-08 Seiko Epson Corp 半導体装置
JP2003197855A (ja) * 2001-12-27 2003-07-11 Toshiba Corp 半導体装置およびその製造方法
JP2005244143A (ja) * 2004-03-01 2005-09-08 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
US7649249B2 (en) 2010-01-19
JP2006245311A (ja) 2006-09-14
US20060197181A1 (en) 2006-09-07

Similar Documents

Publication Publication Date Title
JP4688526B2 (ja) 半導体装置及びその製造方法
US7772692B2 (en) Semiconductor device with cooling member
US8441121B2 (en) Package carrier and manufacturing method thereof
EP2023699A2 (en) Heat radiation package and semiconductor device
JP6286477B2 (ja) パッケージキャリアおよびその製造方法
JP2006210777A (ja) 半導体装置
JP2007533082A (ja) 光取出しが改善された発光ダイオード・アレイ
EP2224484A1 (en) Semiconductor module
US8716830B2 (en) Thermally efficient integrated circuit package
JP2006245226A (ja) 半導体装置及びその製造方法
WO2018168591A1 (ja) モジュール
US7298028B2 (en) Printed circuit board for thermal dissipation and electronic device using the same
JP2019071412A (ja) チップパッケージ
JP2009188376A (ja) 半導体装置とその製造方法
JP2006295119A (ja) 積層型半導体装置
TWI269414B (en) Package substrate with improved structure for thermal dissipation and electronic device using the same
JP3650689B2 (ja) 半導体装置
JP2008235576A (ja) 電子部品の放熱構造及び半導体装置
US8648478B2 (en) Flexible heat sink having ventilation ports and semiconductor package including the same
JP2007115894A (ja) 半導体装置
JP2009176839A (ja) 半導体素子の放熱構造
JP4047819B2 (ja) Ｂｇａハンダ・ボールによる相互接続部およびその作製方法
JP2007281201A (ja) 半導体装置
JP2018085495A (ja) 発光素子用基板、発光素子モジュールおよび発光装置
JP5092274B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080130

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110215

R150 Certificate of patent or registration of utility model

Ref document number: 4688526

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250