KR101212061B1 - 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지 - Google Patents

반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지 Download PDF

Info

Publication number
KR101212061B1
KR101212061B1 KR1020100054415A KR20100054415A KR101212061B1 KR 101212061 B1 KR101212061 B1 KR 101212061B1 KR 1020100054415 A KR1020100054415 A KR 1020100054415A KR 20100054415 A KR20100054415 A KR 20100054415A KR 101212061 B1 KR101212061 B1 KR 101212061B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
heat dissipation
pattern
electrode
chip body
Prior art date
Application number
KR1020100054415A
Other languages
English (en)
Other versions
KR20110134691A (ko
Inventor
이진희
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100054415A priority Critical patent/KR101212061B1/ko
Priority to US12/979,304 priority patent/US8581385B2/en
Publication of KR20110134691A publication Critical patent/KR20110134691A/ko
Application granted granted Critical
Publication of KR101212061B1 publication Critical patent/KR101212061B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

반도체 칩 및 그 반도체 패키지 및 이를 이용한 스택 패키지가 개시되어 있다. 반도체 칩은 일면, 상기 일면에 대향하며 적어도 하나 이상의 가장자리로부터 중앙으로 연장되도록 일부 두께가 제거된 홈을 갖는 타면 및 상기 일면 및 타면을 연결하는 측면들을 갖는 반도체 칩 몸체; 상기 반도체 칩 몸체의 일면으로부터 타면의 홈을 관통하도록 형성된 관통 전극; 및 상기 타면의 홈 내에 매립되어 상기 관통 전극과 연결되도록 형성된 방열 패턴;을 포함하는 것을 특징으로 한다.

Description

반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지{SEMICONDUCTOR CHIP AND SEMICODNDUCTOR PACKAGE INCLUDING THE SAME AND STACK PACKAGE USING THE SAME}
본 발명은 동작시 내부에서 발생하는 열을 효과적으로 방출시킬 수 있는 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지에 관한 것이다.
최근 들어, 반도체 소자 제조 기술의 개발에 따라, 단시간 내에 보다 많은 데이터를 처리하기에 적합한 반도체 소자를 갖는 반도체 패키지들이 개발되고 있다.
반도체 패키지는 순도 높은 실리콘으로 이루어진 웨이퍼 상에 반도체 칩을 제조하는 반도체 칩 제조 공정, 반도체 칩을 전기적으로 검사하는 다이 소팅 공정 및 양품 반도체 칩을 패키징하는 패키징 공정 등을 통해 제조된다.
최근에는 반도체 패키지의 사이즈가 반도체 칩 사이즈의 약 100% 내지 105%에 불과한 칩 스케일 패키지(chip scale package) 및 복수개의 반도체 칩들을 적층 한 스택 패키지(stacked semiconductor package)가 개발된 바 있다.
이들 중 스택 패키지는 복수개의 반도체 칩들을 적층하여 데이터 용량을 크게 향상시키는 장점을 갖는다.
그러나, 이와 같은 종래의 스택 패키지는 스택된 반도체 칩들이 봉지제에 의해 모두 감싸여진 구조로 이루어지기 때문에 동작시 발생하는 열을 방출시키는 데 어려움이 따르게 된다. 특히, 그래픽 메모리의 경우 입/출력 단자 수 및 파워 라인의 수가 많아 방출되는 열이 많게는 패키지당 2000도가 넘는 경우가 발생하고 있다.
이러한 스택 패키지의 동작시 발생하는 열을 외부로 방출시키지 못하게 되면, 내부에 축적된 열로 인해 각 반도체 칩의 동작 속도가 저하되며 신뢰성에 중대한 영향을 미치게 된다.
본 발명은 동작시 내부에서 발생하는 열을 효과적으로 방열시킬 수 있는 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지를 제공한다.
본 발명의 일 실시예에 따른 반도체 칩은 일면, 상기 일면에 대향하며 적어도 하나 이상의 가장자리로부터 중앙으로 연장되도록 일부 두께가 제거된 홈 패턴을 갖는 타면 및 상기 일면 및 타면을 연결하는 측면들을 갖는 반도체 칩 몸체; 상기 반도체 칩 몸체의 일면으로부터 상기 타면의 홈 패턴을 관통하도록 형성된 관통 전극; 및 상기 타면의 홈 패턴 내에 매립되어 상기 관통 전극과 연결되도록 형성된 방열 패턴;을 포함하는 것을 특징으로 한다.
상기 홈 패턴의 폭은 상기 관통 전극의 직경과 대응하는 크기를 갖는 것을 특징으로 한다.
상기 홈 패턴의 폭은 상기 관통 전극의 직경보다 큰 크기를 갖는 것을 특징으로 한다.
상기 반도체 칩 몸체의 적어도 하나 이상의 측면에 상기 방열 패턴과 연결되도록 형성된 방열 부재를 더 포함하는 것을 특징으로 한다.
상기 방열 부재는 상기 반도체 칩 몸체의 측면들에 각각 형성되며, 상기 각각은 상호 이격되도록 배치된 것을 특징으로 한다.
상기 방열 부재는 상기 반도체 칩 몸체의 측면들의 전 표면에 형성되어 상기 반도체 칩 몸체의 측면들을 감싸는 일체형으로 이루어진 것을 특징으로 한다.
상기 방열 패턴은 열전달 물질층을 포함하는 것을 특징으로 한다.
상기 홈 패턴은 상기 반도체 칩 몸체 타면의 적어도 하나 이상의 가장자리로부터 연장된 라인부 및 상기 라인부로부터 연장되어 상기 관통 전극의 외측을 둘러싸는 확장부를 갖는 것을 특징으로 한다.
상기 방열 패턴과 홈 패턴을 포함한 반도체 칩 몸체의 타면 사이에 개재된 절연막 패턴을 더 갖는 것을 특징으로 한다.
상기 방열 패턴은 상기 홈 패턴의 확장부 내에 형성된 제1 방열 패턴 및 상기 홈 패턴의 라인부 내에 형성된 제2 방열 패턴을 갖는 것을 특징으로 한다.
상기 제1 방열 패턴은 열전달 물질층을 포함하고, 상기 제2 방열 패턴은 구리, 알루미늄 및 금 중 어느 하나를 포함하는 것을 특징으로 한다.
상기 절연막 패턴을 포함한 반도체 칩 몸체의 타면 상에 상기 방열 패턴 및 관통 전극을 노출시키는 슬릿을 갖도록 상기 반도체 칩 몸체의 타면을 덮는 추가 절연막 패턴을 더 갖는 것을 특징으로 한다.
상기 추가 절연막 패턴의 슬릿 내에 매립되어 상기 방열 패턴과 연결되는 추가 방열 패턴을 더 갖는 것을 특징으로 한다.
상기 추가 방열 패턴은 열전달 물질층을 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 반도체 패키지는 일면, 상기 일면에 대향하며 적어도 하나 이상의 가장자리로부터 중앙으로 연장되도록 일부 두께가 제거된 홈 패턴을 갖는 타면 및 상기 일면 및 타면을 연결하는 측면들을 갖는 반도체 칩 몸체, 상기 반도체 칩 몸체의 일면으로부터 상기 타면의 홈 패턴을 관통하도록 형성된 관통 전극 및 상기 타면의 홈 패턴 내에 매립되어 상기 관통 전극과 연결되도록 형성된 방열 패턴을 갖는 반도체 칩; 및 상기 반도체 칩이 실장되며, 상기 관통 전극에 연결되는 접속 패드를 갖는 기판;을 포함하는 것을 특징으로 한다.
상기 반도체 칩을 포함한 기판의 상면을 밀봉하도록 형성된 봉지부; 및 상기 기판의 하면에 부착된 외부접속단자;를 더 갖는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 스택 패키지는 수직적으로 스택된 적어도 둘 이상의 반도체 칩;을 포함하고,
상기 각 반도체 칩은, 일면, 상기 일면에 대향하며 적어도 하나 이상의 가장자리로부터 중앙으로 연장되도록 일부 두께가 제거된 홈 패턴을 갖는 타면 및 상기 일면 및 타면을 연결하는 측면들을 갖는 반도체 칩 몸체; 상기 반도체 칩 몸체의 일면으로부터 상기 타면의 홈 패턴을 관통하도록 형성된 관통 전극; 및 상기 타면의 홈 패턴 내에 매립되어 상기 관통 전극과 연결되도록 형성된 방열 패턴;을 포함하며,
상기 스택된 반도체 칩들은 각 관통 전극들이 서로 맞닿도록 배치되어 전기적 연결이 이루어진 것을 특징으로 한다.
상기 스택된 반도체 칩들 사이에 각각 개재된 열전달 접착제를 더 포함하는 것을 특징으로 한다.
상기 스택된 반도체 칩들은 각 반도체 칩 몸체의 적어도 하나 이상의 측면에 방열 패턴과 연결되도록 형성된 방열 부재를 더 갖는 것을 특징으로 한다.
상기 방열 부재는 각 반도체 칩의 측면들에 형성되며, 상기 각각은 상호 이격되도록 배치된 것을 특징으로 한다.
상기 방열 부재는 각 반도체 칩의 측면들의 전 표면에 형성되어 상기 반도체 칩의 측면들을 감싸는 일체형으로 이루어진 것을 특징으로 한다.
상기 스택된 반도체 칩들 중 최상부 반도체 칩의 일면을 덮는 추가 열전달 접착제를 더 포함하는 것을 특징으로 한다.
상기 추가 열전달 접착제 상에 배치되며, 상기 방열 부재와 연결되도록 형성된 추가 방열 부재를 더 포함하는 것을 특징으로 한다.
상기 스택된 반도체 칩들이 실장되며, 상기 스택된 반도체 칩들 중 최하부 반도체 칩의 관통 전극과 연결되는 접속 패드를 갖는 기판을 더 포함하는 것을 특징으로 한다.
본 발명은 동작시 내부에서 발생하는 열을 신속하고 효과적으로 방출시킬 수 있는 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지를 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 칩의 타면을 나타낸 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ'선을 따라 절단하여 나타낸 단면도이다.
도 3은 도 1의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 칩의 타면을 나타낸 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ'선을 따라 절단하여 나타낸 단면도이다.
도 6은 도 4의 Ⅵ-Ⅵ'선을 따라 절단하여 나타낸 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 칩을 나타낸 단면도이다.
도 8은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 9는 본 발명의 일 실시예에 따른 스택 패키지를 나타낸 단면도이다.
도 10은 본 발명의 일 실시예에 따른 스택 패키지를 보다 구체적으로 나타낸 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 따른 반도체 칩 및 그 반도체 패키지 및 이를 이용한 스택 패키지에 대해 상세히 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 칩의 타면을 나타낸 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ'선을 따라 절단하여 나타낸 단면도이고, 도 3은 도 1의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 단면도이다.
도 1, 도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 칩(100)은 반도체 칩 몸체(110), 관통 전극(120) 및 방열 패턴(140)을 포함한다. 이에 더불어, 상기 반도체 칩(100)은 방열 부재(160)를 더 가질 수 있다.
반도체 칩 몸체(110)는 회로부(116) 및 본딩패드(도시안함)를 갖는다. 반도체 칩 몸체(110)는, 예를 들면, 직육면체 형상을 가질 수 있다. 직육면체 형상을 갖는 반도체 칩 몸체(110)는 일면(111), 상기 일면(111)에 대향하는 타면(112) 및 상기 일면(111) 및 타면(112)을 연결하는 측면(113)들을 갖는다. 상기 반도체 칩 몸체(110)의 타면(112)은 적어도 하나 이상의 가장자리로부터 중앙으로 연장되도록 그 일부 두께가 제거된 홈 패턴(115)을 갖는다. 도 1의 경우, 상기 홈 패턴(115)이 네 가장자리로부터 중앙으로 연장된 것을 일 예로 나타낸 것이다.
상기 회로부(116)는 데이터를 저장하기 위한 데이터 저장부(도시안함) 및 상기 데이터 저장부에 저장된 데이터를 처리하는 데이터 처리부(도시안함)를 가질 수 있다. 상기 본딩패드는 데이터 저장부 및/또는 데이터 처리부와 전기적으로 연결될 수 있으며, 이러한 본딩패드는 외부와의 신호 입/출력 단자로 이용된다.
관통 전극(120)은 반도체 칩 몸체(110)의 일면(111)으로부터 타면(112)의 홈 패턴(115)을 관통하도록 형성된다. 이와 다르게, 상기 관통 전극(120)은 반도체 칩 몸체(110) 타면(112)의 홈 패턴(115)으로부터 일면(111)을 관통하도록 형성될 수도 있다. 상기 관통 전극(120)은 반도체 칩 몸체(110) 내부에 형성된 관통부(120a) 및 상기 관통부(120a)의 일측 단부로부터 일면(111)으로 연장된 패드부(120b)를 가질 수 있다. 이때, 상기 관통 전극(120)의 관통부(120a)는 반도체 칩 몸체(110)의 타면(112)으로부터 일부가 돌출되도록 형성될 수 있다.
이러한 관통 전극(120)은 반도체 칩 몸체(110)의 중앙을 따라 배치되거나, 또는 가장자리를 따라 배치될 수 있다. 상기 관통 전극(120)은 반도체 칩 몸체(110)의 일면(111)에 배치된 본딩패드를 직접 관통하도록 형성되어 상기 본딩패드와 전기적으로 연결될 수 있다. 이와 다르게, 상기 관통 전극(120)은 반도체 칩 몸체(110)의 일면(111)에 배치된 본딩패드 주변을 관통하도록 형성될 수도 있으며, 이 경우, 상기 본딩패드와 관통 전극(120)을 연결하는 재배선층(도시안함)을 더 형성하는 것이 바람직하다.
한편, 상기 반도체 칩 몸체(110)의 타면(112)에 형성된 홈 패턴(115)의 폭(W)은 관통 전극(120)의 직경(D)과 대응하는 크기를 가질 수 있다.
방열 패턴(140)은 반도체 칩 몸체(110) 타면(112)의 홈 패턴(115) 내에 매립되어 상기 관통 전극(120)과 연결되도록 형성된다. 이러한 방열 패턴(140)은 반도체 칩 몸체(110)의 내부에 배치된 관통부(120b)의 측 벽면과 접촉하도록 형성될 수 있다. 이러한 방열 패턴(140)은 열전도도를 가지며 전기적 절연 특성을 갖는 열전달 물질층(thermal interface material)을 포함할 수 있다.
방열 부재(160)는 반도체 칩 몸체(110)의 적어도 하나 이상의 측면(113)에 배치되며, 이러한 방열 부재(160)는 방열 패턴(140)과 연결되도록 형성된다. 이러한 방열 부재(160)는 도전 패턴 또는 도전 핀을 포함할 수 있다. 상기 방열 부재(160)는 반도체 칩 몸체(110)의 측면(113)들에 각각 형성되며, 상기 각각은 상호 이격되도록 배치될 수 있다.
본 실시예의 반도체 칩은 관통 전극과 연결되도록 반도체 칩 몸체 타면의 홈 패턴 내에 형성된 방열 패턴과 반도체 칩 몸체의 측면에 방열 패턴과 연결되도록 형성된 방열 부재를 포함하는 것을 특징으로 한다. 이러한 구성은 반도체 칩의 내부, 특히 관통 전극 부분에서 발생하는 열을 방열 패턴 및 방열 부재를 통해 수평 및/또는 수직 방향으로 분산시킬 수 있어 신속하고 효과적인 방열 효과를 얻을 수 있다.
도 4는 본 발명의 다른 실시예에 따른 반도체 칩의 타면을 나타낸 평면도이고, 도 5는 도 4의 Ⅴ-Ⅴ'선을 따라 절단하여 나타낸 단면도이고, 도 6은 도 4의 Ⅵ-Ⅵ'선을 따라 절단하여 나타낸 단면도이다.
도 4, 도 5 및 도 6을 참조하면, 본 발명의 다른 실시예에 따른 반도체 칩(200)은 반도체 칩 몸체(210), 관통 전극(220) 및 방열 패턴(240)을 포함한다. 이에 더불어, 상기 반도체 칩(200)은 방열 부재(260) 및 절연막 패턴(270)을 더 가질 수 있다.
반도체 칩 몸체(210)는 회로부(216) 및 본딩패드(도시안함)를 갖는다. 반도체 칩 몸체(210)는, 예를 들면, 직육면체 형상을 가질 수 있다. 직육면체 형상을 갖는 반도체 칩 몸체(210)는 일면(211), 상기 일면(211)에 대향하는 타면(212) 및 상기 일면(211) 및 타면(212)을 연결하는 측면(213)들을 갖는다.
상기 반도체 칩 몸체(210)의 타면(212)은 적어도 하나 이상의 가장자리로부터 중앙으로 연장되도록 그 일부 두께가 제거된 홈 패턴(215)을 갖는다. 이러한 홈 패턴(215)은 반도체 칩 몸체(210) 타면(212)의 적어도 하나 이상의 가장자리로부터 연장된 라인부(215a) 및 상기 라인부(215a)로부터 연장되어 관통 전극(220)의 외측을 둘러싸는 확장부(215b)를 가질 수 있다. 이때, 상기 홈 패턴(215)의 라인부(215a)는, 평면상으로 볼 때, 플레이트 형상을 가질 수 있고, 상기 홈 패턴(215)의 확장부(215b)는, 평면상으로 볼 때, 원 형상을 가질 수 있다.
상기 회로부(216)는 데이터를 저장하기 위한 데이터 저장부(도시안함) 및 상기 데이터 저장부에 저장된 데이터를 처리하는 데이터 처리부(도시안함)를 가질 수 있다. 상기 본딩패드는 데이터 저장부 및/또는 데이터 처리부와 전기적으로 연결될 수 있으며, 이러한 본딩패드는 외부와의 신호 입/출력 단자로 이용된다.
관통 전극(220)은 반도체 칩 몸체(210)의 일면(211)으로부터 타면(212)의 홈 패턴(215)을 관통하도록 형성된다. 이와 다르게, 상기 관통 전극(220)은 반도체 칩 몸체(210) 타면(212)의 홈 패턴(215)으로부터 일면(211)을 관통하도록 형성될 수도 있다.
상기 관통 전극(220)은 반도체 칩 몸체(210) 내부에 형성된 관통부(220a) 및 상기 관통부(220a)의 일측 단부로부터 일면(211)으로 연장된 패드부(220b)를 가질 수 있다. 이때, 상기 관통 전극(220)의 관통부(220a)는 반도체 칩 몸체(210)의 타면(212)으로부터 일부가 돌출되도록 형성될 수 있다.
한편, 상기 홈 패턴(215)의 폭(W)은 상기 관통 전극(220)의 직경(D)보다 큰 크기를 가질 수 있다.
방열 패턴(240)은 홈 패턴(215)의 라인부(215a) 내에 형성된 제1 방열 패턴(240a) 및 상기 홈 패턴(215)의 확장부(215b) 내에 형성된 제2 방열 패턴(240b)을 갖는다. 이때, 상기 제1 방열 패턴(240a)은 전도도를 갖는 제1 물질로 형성될 수 있고, 상기 제2 방열 패턴(240b)은 열전도도를 가지며 전기적 절연 특성을 갖는 제2 물질로 형성될 수 있다. 상기 제1 물질은 구리, 알루미늄 및 금 중 어느 하나를 포함할 수 있고, 상기 제2 물질은 열전달 물질층(thermal interface material)을 포함할 수 있다.
이와 같이, 상기 홈 패턴(215)의 폭(W)을 관통 전극(220)의 직경(D)보다 크게 형성하게 되면, 상기 홈 패턴(215) 내에 매립되는 방열 패턴(240)과 관통 전극(220) 간의 접촉 면적이 확장되기 때문에 반도체 칩(200)의 동작시 관통 전극(220) 부분에서 발생되는 열을 보다 효과적으로 반도체 칩(200)의 외부로 방열시킬 수 있게 된다.
또한, 본 실시예에서는 홈 패턴(215) 내에 매립되는 방열 패턴(240) 중, 상기 관통 전극(220)과 연결되는 부분은 열전도도를 가지며 절연 특성을 갖는 제2 물질로 이루어지고, 그 밖의 부분은 제2 물질에 비해 전도도가 우수한 제1 물질로 이루어지기 때문에 관통 전극(220) 부분에서 발생하는 열을 보다 신속하게 외부로 방열시킬 수 있게 된다.
이때, 상기 제1 방열 패턴(240a)은 관통 전극(220)과 이격되도록 형성되고, 상기 제2 방열 패턴(240b)은 관통 전극(220)과 접촉하도록 형성된다. 상기 제1 방열 패턴(240a)은 제2 방열 패턴(240b)을 매개로 관통 전극(220)과 연결된다.
방열 부재(260)는 반도체 칩 몸체(210)의 적어도 하나 이상의 측면(213)에 열전달 접착층(275)을 매개로 상기 방열 패턴(240)과 연결되도록 형성된다. 상기 방열 부재(260)는 반도체 칩 몸체(210)의 측면(213)들의 전 표면에 형성되어 상기 반도체 칩 몸체(210)의 측면(213)들을 감싸는 일체형으로 이루어질 수 있다. 이러한 방열 부재(260)는 도전 패턴 또는 도전 핀을 포함할 수 있다.
절연막 패턴(270)은 방열 패턴(260)과 홈 패턴(215)을 포함한 반도체 칩 몸체(210)의 타면(212) 사이에 개재된다. 상기 절연막 패턴(270)은 방열 패턴(260)과 반도체 칩 몸체(210)의 타면(212) 사이에 선택적으로 형성될 수 있다. 이와 다르게, 상기 절연막 패턴(270)은 홈 패턴(215)을 포함한 반도체 칩 몸체(210)의 타면(212) 전체에 형성될 수 있다. 이러한 절연막 패턴(270)은 홈 패턴(215) 내에 매립된 방열 패턴(240)과 반도체 칩 몸체(210)를 전기적으로 절연시킨다.
본 발명의 다른 실시예에 따른 반도체 칩은 반도체 칩 몸체의 홈 패턴 내에 제1 물질 및 제2 물질로 이루어진 제1 및 제2 방열 패턴을 갖는 방열 패턴을 형성하고, 상기 방열 패턴을 반도체 칩 몸체의 측면에 형성된 방열 부재와 연결되도록 형성한 것을 특징으로 한다. 이러한 구성은 전도도가 우수한 제1 물질로 이루어진 제1 방열 패턴이 방열 부재와 연결되도록 형성되기 때문에 일 실시예에 비해 보다 효과적인 방열 특성을 얻을 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 칩을 나타낸 단면도이다. 본 발명의 또 다른 실시예에서는 다른 실시예와 동일한 명칭에 대해 동일한 도면 번호를 부여하도록 한다.
도 7을 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 칩(200)은 반도체 칩 몸체(210), 관통 전극(220), 방열 패턴(240) 및 방열 부재(260)를 포함한다. 이에 더불어, 상기 반도체 칩(200)은 추가 절연막 패턴(272) 및 추가 방열 패턴(242)을 더 가질 수 있다.
상기 추가 절연막 패턴(272)은 절연막 패턴(270)을 포함한 반도체 칩 몸체(210)의 타면(212) 상에 상기 방열 패턴(240) 및 관통 전극(220)을 노출시키는 슬릿(274)을 갖도록 상기 반도체 칩 몸체(210)의 타면(212)을 덮도록 형성될 수 있다.
상기 추가 방열 패턴(242)은 추가 절연막 패턴(272)의 슬릿(274) 내에 매립되어 상기 방열 패턴(240)과 연결된다. 이러한 추가 방열 패턴(242)은 열전달 물질층을 포함할 수 있다.
도면으로 제시하지는 않았지만, 상기 방열 패턴(240)을 열전달 물질층으로만 형성할 경우, 상기 추가 절연막 패턴(272)의 하부에 배치된 절연막 패턴(270)은 형성하지 않아도 무방하다.
도 8은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(305)는 기판(304) 및 반도체 칩(300)을 포함한다. 이에 더불어, 상기 반도체 패키지(305)는 봉지부(385) 및 외부접속단자(390)를 더 포함할 수 있다.
반도체 칩(300)은 일 실시예, 다른 실시예 및 또 다른 실시예에 따른 반도체 칩들 중 어느 하나가 이용될 수 있다.
기판(304)은 상기 반도체 칩(300)을 지지하며, 상기 관통 전극(320)에 연결되는 접속 패드(306)를 갖는다. 이러한 기판(304)은 상면(301) 및 하면(302)을 갖는 기판 몸체(303) 및 상기 상면(301)에 형성된 접속 패드(306) 및 하면(302)에 형성된 볼랜드(308)를 갖는 회로 패턴(도시안함)을 포함한다.
상기 접속 패드(306)는 제1 위치에 배치될 수 있고, 상기 관통 전극(320)은 제1 위치와 동일한 제2 위치에 배치될 수 있다. 이 경우, 상기 접속 패드(306)와 관통 전극(320)은 전기적으로 직접 연결될 수 있다. 예를 들면, 상기 제1 위치는 기판(304)의 중앙이거나 또는 가장자리일 수 있고, 상기 제2 위치는 반도체 칩(300)의 중앙이거나 또는 가장자리일 수 있다.
이와 다르게, 상기 접속 패드(306)는 제1 위치에 배치될 수 있고, 상기 관통 전극(320)은 제1 위치와 상이한 제2 위치에 배치될 수 있다. 이 경우, 상기 기판(304)은 접속 패드(306)와 관통 전극(320)을 연결하는 재배선(316)을 더 가질 수 있다. 예를 들면, 상기 제1 위치가 기판(304)의 중앙일 경우 상기 제2 위치는 반도체 칩(300)의 가장자리일 수 있고, 상기 제1 위치가 기판(304)의 가장자리일 경우 상기 제2 위치는 반도체 칩(300)의 중앙일 수 있다.
기판(304)과 반도체 칩(300)은 이들 사이에 개재된 접착제(314)를 매개로 상호 물리적으로 부착될 수 있다. 상기 접착제(314)는, 예를 들면, 열전달 특성을 갖는 접착제가 이용될 수 있다.
봉지부(385)는 반도체 칩(300)을 포함한 기판(304)의 상면(301)을 밀봉하도록 형성된다. 이러한 봉지부(385)는, 예를 들면, EMC(epoxy molding compound)를 포함할 수 있다.
외부접속단자(390)는 기판(304) 하면(302)의 볼랜드(308)에 부착된다. 이러한 외부접속단자(390)는, 예를 들면, 솔더볼을 포함할 수 있다.
도 9는 본 발명의 일 실시예에 따른 스택 패키지를 나타낸 단면도이고, 도 10은 본 발명의 일 실시예에 따른 스택 패키지를 보다 구체적으로 나타낸 단면도이다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 스택 패키지(405)는 적어도 둘 이상이 스택된 반도체 칩(400)을 포함한다.
상기 각 반도체 칩(400)은 일면(411), 상기 일면(411)에 대향하며 적어도 하나 이상의 가장자리로부터 중앙으로 연장되도록 일부 두께가 제거된 홈 패턴(도시안함)을 갖는 타면(412) 및 상기 일면(411) 및 타면(412)을 연결하는 측면(413)들을 갖는 반도체 칩 몸체(410), 상기 반도체 칩 몸체(410)의 일면(411)으로부터 상기 타면(412)의 홈 패턴을 관통하도록 형성된 관통 전극(420) 및 상기 타면(412)의 홈 패턴 내에 매립되어 상기 관통 전극(420)과 연결되도록 형성된 방열 패턴(440)을 포함한다.
상기 각 반도체 칩(400)은 반도체 칩 몸체(410)의 적어도 하나 이상의 측면(413)에 방열 패턴(440)과 연결되도록 형성된 방열 부재(460)를 더 가질 수 있다.
상기 방열 부재(460)는 각 반도체 칩(400)의 측면(413)들에 형성되며, 상기 각각은 상호 이격되도록 배치될 수 있다. 이와 다르게, 상기 방열 부재(460)는 각 반도체 칩(400)의 측면(413)들의 전 표면에 형성되어 상기 반도체 칩(400)의 측면(413)들을 감싸는 일체형으로 이루어질 수 있다.
이러한 반도체 칩(400)들은 적어도 둘 이상이 수직적으로 스택된다. 상기 스택된 반도체 칩(400)들은 상부에 배치된 반도체 칩(400)과 하부에 배치된 반도체 칩(400) 사이에 개재된 열전달 접착제(480)를 매개로 물리적으로 부착된다. 또한, 상기 스택된 반도체 칩(400)들은 상부에 배치된 반도체 칩(400)의 관통 전극(420)과 하부에 배치된 반도체 칩(400)의 관통 전극(420) 사이에 개재된 솔더(도시안함)를 매개로 전기적으로 연결될 수 있다.
이와 다르게, 상기 스택된 반도체 칩(400)들은 상부 반도체 칩(400)과 하부 반도체 칩(400) 사이에 개재된 이방성 도전 필름(도시안함)을 매개로 전기적 및 물리적으로 연결될 수도 있다.
한편, 도 10을 참조하면, 상기 스택된 반도체 칩(400)들이 실장되며, 상기 스택된 반도체 칩(400)들 중 최하부 반도체 칩(400)의 관통 전극(420)과 접속되는 접속 패드(406)를 갖는 기판(404)을 더 포함할 수 있다. 이에 더불어, 상기 스택 패키지(405)는 추가 열전달 접착제(482) 및 추가 방열 부재(462)를 더 포함할 수 있다.
상기 기판(404)은 상면(401) 및 상기 상면(401)에 대향하는 하면(402)을 갖는 기판 몸체(403) 및 상기 기판 몸체(403)의 상면(401)에 형성된 접속 패드(406)와 하면(402)에 형성된 볼랜드(408)를 갖는 회로 패턴(도시안함)을 포함한다.
기판(404)과 최하부 반도체 칩(400)은 이들 사이에 각각 개재된 접착제(414)를 매개로 상호 물리적으로 부착될 수 있다. 상기 접착제(414)는, 예를 들면, 열전도 특성을 갖는 접착제가 이용될 수 있다.
외부접속단자(490)는 기판(404) 하면(402)의 볼랜드(408)에 부착된다. 이러한 외부접속단자(490)는, 예를 들면, 솔더볼을 포함할 수 있다.
상기 추가 열전달 접착제(482)는 스택된 반도체 칩(400)들 중 최상부 반도체 칩(400) 상에 부착되고, 상기 추가 방열 부재(462)는 추가 열전달 접착제(482) 상에 부착되어 스택된 반도체 칩(400)들의 측면에 배치된 방열 부재(460)와 연결된다.
지금까지 설명한 바와 같이, 본 실시예의 스택 패키지는 동작시 내부에서 발생하는 열을 각 반도체 칩의 관통 전극과 연결되는 방열 패턴 및 방열 부재를 매개로 수평 및/또는 수직 방향으로 분산시킬 수 있으므로 신속하게 외부로 열을 방출시킬 수 있게 된다.
이상, 전술한 본 발명의 실시예에서는 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (24)

  1. 일면, 상기 일면에 대향하며 적어도 하나 이상의 가장자리로부터 중앙으로 연장되도록 일부 두께가 제거된 홈 패턴을 갖는 타면 및 상기 일면 및 타면을 연결하는 측면들을 갖는 반도체 칩 몸체;
    상기 반도체 칩 몸체의 일면으로부터 상기 타면의 홈 패턴을 관통하도록 형성된 관통 전극; 및
    상기 타면의 홈 패턴 내에 매립되어 상기 관통 전극과 연결되도록 형성된 방열 패턴;
    을 포함하는 반도체 칩.
  2. 제 1 항에 있어서,
    상기 홈 패턴의 폭은 상기 관통 전극의 직경과 대응하는 크기를 갖는 것을 특징으로 하는 반도체 칩.
  3. 제 1 항에 있어서,
    상기 홈 패턴의 폭은 상기 관통 전극의 직경보다 큰 크기를 갖는 것을 특징으로 하는 반도체 칩.
  4. 제 1 항에 있어서,
    상기 반도체 칩 몸체의 적어도 하나 이상의 측면에 상기 방열 패턴과 연결되도록 형성된 방열 부재를 더 포함하는 것을 특징으로 하는 반도체 칩.
  5. 제 4 항에 있어서,
    상기 방열 부재는 상기 반도체 칩 몸체의 측면들에 각각 형성되며, 상기 각각은 상호 이격되도록 배치된 것을 특징으로 하는 반도체 칩.
  6. 제 4 항에 있어서,
    상기 방열 부재는 상기 반도체 칩 몸체의 측면들의 전 표면에 형성되어 상기 반도체 칩 몸체의 측면들을 감싸는 일체형으로 이루어진 것을 특징으로 하는 반도체 칩.
  7. 제 1 항에 있어서,
    상기 방열 패턴은 열전달 물질층을 포함하는 것을 특징으로 하는 반도체 칩.
  8. 제 1 항에 있어서,
    상기 홈 패턴은 상기 반도체 칩 몸체 타면의 적어도 하나 이상의 가장자리로부터 연장된 라인부 및 상기 라인부로부터 연장되어 상기 관통 전극의 외측을 둘러싸는 확장부를 갖는 것을 특징으로 하는 반도체 칩.
  9. 제 8 항에 있어서,
    상기 방열 패턴과 홈 패턴을 포함한 반도체 칩 몸체의 타면 사이에 개재된 절연막 패턴을 더 갖는 것을 특징으로 하는 반도체 칩.
  10. 제 8 항에 있어서,
    상기 방열 패턴은 상기 홈 패턴의 확장부 내에 형성된 제1 방열 패턴 및 상기 홈 패턴의 라인부 내에 형성된 제2 방열 패턴을 갖는 것을 특징으로 하는 반도체 칩.
  11. 제 10 항에 있어서,
    상기 제1 방열 패턴은 열전달 물질층을 포함하고, 상기 제2 방열 패턴은 구리, 알루미늄 및 금 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 칩.
  12. 제 9 항에 있어서,
    상기 절연막 패턴을 포함한 반도체 칩 몸체의 타면 상에 상기 방열 패턴 및 관통 전극을 노출시키는 슬릿을 갖도록 상기 반도체 칩 몸체의 타면을 덮는 추가 절연막 패턴을 더 갖는 것을 특징으로 하는 반도체 칩.
  13. 제 12 항에 있어서,
    상기 추가 절연막 패턴의 슬릿 내에 매립되어 상기 방열 패턴과 연결되는 추가 방열 패턴을 더 갖는 것을 특징으로 하는 반도체 칩.
  14. 제 13 항에 있어서,
    상기 추가 방열 패턴은 열전달 물질층을 포함하는 것을 특징으로 하는 반도체 칩.
  15. 일면, 상기 일면에 대향하며 적어도 하나 이상의 가장자리로부터 중앙으로 연장되도록 일부 두께가 제거된 홈 패턴을 갖는 타면 및 상기 일면 및 타면을 연결하는 측면들을 갖는 반도체 칩 몸체, 상기 반도체 칩 몸체의 일면으로부터 상기 타면의 홈 패턴을 관통하도록 형성된 관통 전극 및 상기 타면의 홈 패턴 내에 매립되어 상기 관통 전극과 연결되도록 형성된 방열 패턴을 갖는 반도체 칩; 및
    상기 반도체 칩이 실장되며, 상기 관통 전극에 연결되는 접속 패드를 갖는 기판;
    을 포함하는 반도체 패키지.
  16. 제 15 항에 있어서,
    상기 반도체 칩을 포함한 기판의 상면을 밀봉하도록 형성된 봉지부; 및
    상기 기판의 하면에 부착된 외부접속단자;
    를 더 갖는 것을 특징으로 하는 반도체 패키지.
  17. 수직적으로 스택된 적어도 둘 이상의 반도체 칩;을 포함하고,
    상기 각 반도체 칩은,
    일면, 상기 일면에 대향하며 적어도 하나 이상의 가장자리로부터 중앙으로 연장되도록 일부 두께가 제거된 홈 패턴을 갖는 타면 및 상기 일면 및 타면을 연결하는 측면들을 갖는 반도체 칩 몸체;
    상기 반도체 칩 몸체의 일면으로부터 상기 타면의 홈 패턴을 관통하도록 형성된 관통 전극; 및
    상기 타면의 홈 패턴 내에 매립되어 상기 관통 전극과 연결되도록 형성된 방열 패턴;을 포함하며,
    상기 스택된 반도체 칩들은 각 관통 전극들이 서로 맞닿도록 배치되어 전기적 연결이 이루어진 것을 특징으로 하는 스택 패키지.
  18. 제 17 항에 있어서,
    상기 스택된 반도체 칩들 사이에 각각 개재된 열전달 접착제를 더 포함하는 것을 특징으로 하는 스택 패키지.
  19. 제 17 항에 있어서,
    상기 스택된 반도체 칩들은 각 반도체 칩 몸체의 적어도 하나 이상의 측면에 방열 패턴과 연결되도록 형성된 방열 부재를 더 갖는 것을 특징으로 하는 스택 패키지.
  20. 제 19 항에 있어서,
    상기 방열 부재는 각 반도체 칩의 측면들에 형성되며, 상기 각각의 방열 부재는 상호 이격되도록 배치된 것을 특징으로 하는 스택 패키지.
  21. 제 19 항에 있어서,
    상기 방열 부재는 각 반도체 칩의 측면들의 전 표면에 형성되어 상기 반도체 칩의 측면들을 감싸는 일체형으로 이루어진 것을 특징으로 하는 스택 패키지.
  22. 제 17 항에 있어서,
    상기 스택된 반도체 칩들 중 최상부 반도체 칩의 일면을 덮는 추가 열전달 접착제를 더 포함하는 것을 특징으로 하는 스택 패키지.
  23. 제 22 항에 있어서,
    상기 추가 열전달 접착제 상에 배치되며, 상기 방열 부재와 연결되도록 형성된 추가 방열 부재를 더 포함하는 것을 특징으로 하는 스택 패키지.
  24. 제 17 항에 있어서,
    상기 스택된 반도체 칩들이 실장되며, 상기 스택된 반도체 칩들 중 최하부 반도체 칩의 관통 전극과 연결되는 접속 패드를 갖는 기판을 더 포함하는 것을 특징으로 하는 스택 패키지.
KR1020100054415A 2010-06-09 2010-06-09 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지 KR101212061B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100054415A KR101212061B1 (ko) 2010-06-09 2010-06-09 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지
US12/979,304 US8581385B2 (en) 2010-06-09 2010-12-27 Semiconductor chip to dissipate heat, semiconductor package including the same, and stack package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100054415A KR101212061B1 (ko) 2010-06-09 2010-06-09 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지

Publications (2)

Publication Number Publication Date
KR20110134691A KR20110134691A (ko) 2011-12-15
KR101212061B1 true KR101212061B1 (ko) 2012-12-13

Family

ID=45095576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100054415A KR101212061B1 (ko) 2010-06-09 2010-06-09 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지

Country Status (2)

Country Link
US (1) US8581385B2 (ko)
KR (1) KR101212061B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101941995B1 (ko) * 2012-07-11 2019-01-24 에스케이하이닉스 주식회사 반도체 장치 및 이를 갖는 적층 반도체 패키지
KR20140078923A (ko) * 2012-12-18 2014-06-26 에스케이하이닉스 주식회사 반도체 장치
US9123780B2 (en) * 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
KR102424402B1 (ko) 2015-08-13 2022-07-25 삼성전자주식회사 반도체 패키지 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338932A (ja) 2000-05-29 2001-12-07 Canon Inc 半導体装置及び半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166097A (en) * 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
US6611052B2 (en) * 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
FR2875672B1 (fr) * 2004-09-21 2007-05-11 3D Plus Sa Sa Dispositif electronique avec repartiteur de chaleur integre
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
KR100673380B1 (ko) 2004-12-20 2007-01-24 삼성전자주식회사 냉매로가 형성된 반도체 칩과, 그를 이용한 반도체 패키지및 반도체 패키지 냉각 시스템
JP4688526B2 (ja) * 2005-03-03 2011-05-25 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP4650948B2 (ja) * 2006-05-08 2011-03-16 株式会社東海理化電機製作所 スルーホールのはんだ付け構造
US20070262441A1 (en) * 2006-05-09 2007-11-15 Chi-Ming Chen Heat sink structure for embedded chips and method for fabricating the same
US7429792B2 (en) * 2006-06-29 2008-09-30 Hynix Semiconductor Inc. Stack package with vertically formed heat sink
KR101420817B1 (ko) * 2008-01-15 2014-07-21 삼성전자주식회사 3 차원의 직렬 및 병렬 회로들을 가지고 차례로 적층된집적회로 모듈들을 전기적으로 접속하는 반도체 집적회로장치 및 그 장치의 형성방법
US20090184414A1 (en) * 2008-01-22 2009-07-23 Chang Jun Park Wafer level chip scale package having an enhanced heat exchange efficiency with an emf shield and a method for fabricating the same
KR101069288B1 (ko) * 2009-08-10 2011-10-05 주식회사 하이닉스반도체 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338932A (ja) 2000-05-29 2001-12-07 Canon Inc 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20110304038A1 (en) 2011-12-15
US8581385B2 (en) 2013-11-12
KR20110134691A (ko) 2011-12-15

Similar Documents

Publication Publication Date Title
US10566320B2 (en) Method for fabricating electronic package
KR102605617B1 (ko) 적층 반도체 패키지
KR101078740B1 (ko) 스택 패키지 및 그의 제조방법
KR100753415B1 (ko) 스택 패키지
KR101046394B1 (ko) 스택 패키지
JP5081578B2 (ja) 樹脂封止型半導体装置
CN107507825A (zh) 半导体封装
KR20180046990A (ko) 비대칭 칩 스택들을 가지는 반도체 패키지
US10332844B2 (en) Manufacturing method of package structure
KR20140058268A (ko) 반도체 디바이스 및 그 제조 방법
KR102170197B1 (ko) 패키지 온 패키지 구조들
JP2011155203A (ja) 半導体装置
KR101212061B1 (ko) 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지
US20110272692A1 (en) Size variable type semiconductor chip and semiconductor package using the same
KR20220077762A (ko) 방열층을 포함한 반도체 패키지
KR101537390B1 (ko) 인터포저를 이용한 적층형 반도체 패키지
KR101013558B1 (ko) 인터포저 및 이를 이용한 반도체 패키지
KR101142336B1 (ko) 반도체 칩 및 이를 이용한 스택 패키지
KR102167021B1 (ko) 히트싱크를 탑재한 반도체 패키지
KR20110123505A (ko) 반도체 패키지
KR20080085441A (ko) 스택 패키지 및 그 제조방법
KR100712499B1 (ko) 열 배출 효율이 증대된 멀티 칩 패키지 및 그 제조방법
US20230422521A1 (en) Stack-type semiconductor package
KR102502239B1 (ko) 반도체 칩, 인쇄 회로 기판, 이들을 포함하는 멀티 칩 패키지 및 멀티 칩 패키지의 제조방법
US20160064301A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 8