KR20140078923A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20140078923A
KR20140078923A KR1020120148230A KR20120148230A KR20140078923A KR 20140078923 A KR20140078923 A KR 20140078923A KR 1020120148230 A KR1020120148230 A KR 1020120148230A KR 20120148230 A KR20120148230 A KR 20120148230A KR 20140078923 A KR20140078923 A KR 20140078923A
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor device
support frame
chip
stack structure
Prior art date
Application number
KR1020120148230A
Other languages
English (en)
Inventor
전선광
류성수
김창일
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120148230A priority Critical patent/KR20140078923A/ko
Priority to US13/843,786 priority patent/US9041178B2/en
Publication of KR20140078923A publication Critical patent/KR20140078923A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 기술은 반도체 장치를 포함한다. 본 기술에 포함된 반도체 장치는, 관통 전극을 통해 전기적으로 연결되도록 적층된 다수의 반도체 칩들을 포함하는 칩 스택 구조물과, 상기 칩 스택 구조물의 측면에 부착된 서포트 프레임을 포함한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 관통 전극을 이용하여 적층된 반도체 칩들을 갖는 반도체 장치에 관한 것이다.
반도체 소자에 대한 패키징 기술은 소형화 및 고용량화에 대한 요구에 따라 지속적으로 발전하고 있으며 최근에는 소형화, 고용량화 및 실장 효율성을 만족시킬 수 있는 적층 반도체 패키지(stacked semiconductor package)에 대한 다양한 기술들이 개발되고 있다. 반도체 산업에서 말하는 "적층"이란 적어도 2개 이상의 반도체 칩 또는 패키지를 수직으로 쌓아 올리는 기술로서 메모리 소자의 경우 반도체 집적 공정에서 구현 가능한 메모리 용량보다 큰 메모리 용량을 갖는 제품을 구현할 수 있고, 실장 면적 사용의 효율성을 높일 수 있다.
적층 반도체 패키지의 일 예로 관통 전극(through electrode)을 이용한 구조가 제안되었다. 관통 전극을 이용한 적층 반도체 패키지는 전기적인 연결이 관통 전극을 통해 이루어지므로 반도체 장치의 동작 속도를 향상시킬 수 있고 소형화가 가능한 장점을 갖는다.
그런데, 관통 전극을 이용하여 적층된 반도체 칩들은 물리적인 충격에 취약하여 적층된 반도체 칩들을 패키지화하는 과정에서 반도체 칩들이 파손되는 불량이 빈번히 발생되고 있다.
본 발명의 실시예들은 관통 전극을 이용하여 적층된 반도체 칩들의 파손을 방지할 수 있고 방열 특성을 향상시킬 수 있는 반도체 장치를 제공한다.
본 발명의 일 실시예에 따른 반도체 장치는, 관통 전극을 통해 전기적으로 연결되도록 적층된 다수의 반도체 칩들을 포함하는 칩 스택 구조물과, 상기 칩 스택 구조물의 측면에 부착된 서포트 프레임을 포함한다.
상기 반도체 칩들은 각각 관통 전극을 구비하며 각각의 관통 전극들이 연결되도록 적층된 제1 반도체 칩들을 포함할 수 있다. 그 외에, 상기 반도체 칩들은 상기 제1 반도체 칩들 중 최상부 제1 반도체 칩 상에 적층되며 상기 최상부 제1 반도체 칩의 관통 전극과 전기적으로 연결된 본딩 패드를 갖는 제2 반도체 칩을 더 포함할 수 있다.
상기 서포트 프레임은 열전달 물질을 포함할 수 있다. 예컨데, 상기 서포트 프레임은 알루미늄, 구리, 은, 금 및 이들의 합금 중 어느 하나를 포함할 수 있다.
상기 반도체 장치는 상기 칩 스택 구조물의 측면과 상기 서포트 프레임 사이에 형성되어 상기 칩 스택 구조물의 측면과 상기 서포트 프레임을 부착하는 접착부재를 더 포함할 수 있다. 상기 접착부재는 열전달 접착 물질을 포함할 수 있다.
상기 서포트 프레임은 평판 형태를 가지며 서로 마주하는 상기 칩 스택 구조물의 양 측면에 부착될 수 있다. 예컨데, 상기 서포트 프레임은 상기 반도체 칩의 장축 방향과 나란한 상기 칩 스택 구조물의 양 측면에 부착되거나, 상기 반도체 칩의 단축 방향과 나란한 상기 칩 스택 구조물의 양 측면에 부착될 수 있다.
한편, 상기 서포트 프레임은 상기 칩 스택 구조물의 양단부 측면을 감싸도록 평면상에서 보았을 때 'ㄷ'자 형태를 가질 수도 있고, 상기 칩 스택 구조물의 측면을 둘러싸는 사각 프레임 형태를 가질 수도 있고, 상기 칩 스택 구조물의 측면을 둘러싸고 상기 칩 스택 구조물의 상부면을 감싸는 캡 형태를 가질 수도 있다.
상기 반도체 장치는 상기 제1 반도체 칩들 중 최하부 제1 반도체 칩의 관통 전극과 전기적으로 연결된 접속 전극을 갖는 구조체를 더 포함할 수 있으며, 상기 구조체는 인쇄회로기판, 반도체 패키지 및 인터포저 중 어느 하나를 포함할 수 있다.
상기 반도체 장치는 상기 제1 반도체 칩들 중 최하부 제1 반도체 칩의 하부면상에 상기 최하부 제1 반도체 칩의 관통 전극을 노출하도록 형성된 제1 절연막과, 상기 제1 절연막 상에 형성되며 상기 최하부 제1 반도체 칩의 관통 전극과 각각 전기적으로 연결된 재배선과, 상기 재배선을 포함한 제1 절연막 상에 상기 재배선의 일부분을 노출하도록 형성된 제2 절연막을 더 포함할 수 있다. 그 외에, 상기 반도체 장치는 상기 제2 절연막에 의해 노출된 재배선 상에 장착된 외부접속단자를 더 포함할 수 있다.
본 기술에 의하면, 관통 전극을 이용하여 적층된 반도체 칩들이 서포트 프레임에 의하여 견고하게 지지되므로 반도체 칩들의 파손이 방지된다. 또한, 반도체 칩들에서 발생된 열이 서포트 프레임을 통해 외부로 신속히 배출되므로 방열 특성이 향상된다. 게다가, 서포트 프레임이 적층된 반도체 칩들 상에 얇은 두께로 형성되어 서포트 프레임 형성에 따른 사이즈 증가 이슈가 거의 발생되지 않으므로 소형화에 유리하다.
도 1은 본 발명의 제1 실시예에 따른 반도체 장치를 도시한 사시도이다.
도 2는 도 1의 Ⅰ-Ⅰ' 라인에 따른 단면도이다.
도 3은 본 발명의 제2 실시예에 따른 반도체 장치를 도시한 사시도이다.
도 4는 도 3의 Ⅱ-Ⅱ' 라인에 따른 단면도이다.
도 5는 본 발명의 제3 실시예에 따른 반도체 장치를 도시한 사시도이다.
도 6은 본 발명의 제4 실시예에 따른 반도체 장치를 도시한 사시도이다.
도 7은 본 발명의 제5 실시예에 따른 반도체 장치를 도시한 사시도이다.
도 8는 도 7의 Ⅲ-Ⅲ' 라인에 따른 단면도이다.
도 9는 본 발명의 제6 실시예에 따른 반도체 장치를 도시한 단면도이다.
도 10은 본 발명의 제7 실시예에 따른 반도체 장치를 도시한 단면도이다.
도 11은 본 발명의 제8 실시예에 따른 반도체 장치를 도시한 단면도이다.
도 12는 본 발명의 실시예들에 따른 반도체 장치를 구비한 전자 장치를 도시한 사시도이다.
도 13은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 시스템의 예를 보여주는 블럭도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하도록 한다.
도 1은 본 발명의 제1 실시예에 따른 반도체 장치를 도시한 사시도이고, 도 2는 도 1의 Ⅰ-Ⅰ' 라인에 따른 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 반도체 장치(100)는 칩 스택 구조물(110) 및 서포트 프레임(120)을 포함한다. 그 외에, 반도체 장치(100)는 접착 부재(130)를 더 포함할 수 있다.
본 실시예에서, 칩 스택 구조물(110)은 다수의 제1 반도체 칩(10)들을 포함한다.
각각의 제1 반도체 칩(10)들은 직육면체 형상을 갖는다. 직육면체 형상을 갖는 제1 반도체 칩(10)은 일면(11), 타면(12) 및 4개의 측면(13)들을 갖는다. 일면(11)은 타면(12)과 대향하고, 4개의 측면(13)들은 일면(11) 및 타면(12)을 연결한다.
각각의 제1 반도체 칩(10)들은 회로부(14), 본딩 패드(15)들 및 관통 전극(16)들을 갖는다. 회로부(14)는 데이터를 저장하기 위한 데이터 저장부 및 데이터를 처리하기 위한 데이터 처리부를 포함할 수 있으며, 칩 동작에 필요한 트랜지스터, 캐패시터 및 퓨즈 등의 반도체 소자로 구성될 수 있다. 본딩 패드(15)들은 외부와의 전기적인 연결을 위한 회로부의 전기적 접점으로서, 제1 반도체 칩(10)의 일면(11)에 형성된다. 본 실시예에서, 본딩 패드(15)들은 제1 반도체 칩(10)의 일면(11) 중심부에 제1 반도체 칩(10)의 장축 방향(FD)을 따라서 형성된다. 즉, 제1 반도체 칩(10)은 센터 패드형 구조를 갖는다. 관통 전극(16)들은 일면(11) 및 타면(12)을 관통하고, 본딩 패드(15)들과 전기적으로 연결된다. 본 실시예에서, 관통 전극(16)은 본딩 패드(15)를 관통하며 본딩 패드(15)와 직접 연결된다. 한편, 도시하지 않았지만 관통 전극(16)은 본딩 패드(15)를 관통하지 않을 수도 있으며, 이 경우 관통 전극(16)은 회로부(14)를 통하여 본딩 패드(15)와 연결될 수 있다.
다수의 제1 반도체 칩(10)들은 각각의 관통 전극(16)들이 연결되도록 수직하게 적층되어 칩 스택 구조물(110)을 구성한다. 칩 스택 구조물(110)은 적층된 제1 반도체 칩(10)들의 측면(13)들에 대응되는 4개의 측면(111)들을 갖는다.
서포트 프레임(120)은 칩 스택 구조물(110)의 측면(111) 상에 부착되어 적층된 제1 반도체 칩(10)들을 연결한다. 본 실시예에서, 서포트 프레임(120)은 얇은 평판 형태를 가지며, 제1 반도체 칩(10)들의 장축 방향(FD)과 나란한 칩 스택 구조물(110)의 양 측면(111)에 부착된다. 서포트 프레임(120)은 열전달 물질, 예컨데 알루미늄, 구리, 은, 금 및 이들의 합금 중 어느 하나를 포함할 수 있다.
접착 부재(130)는 칩 스택 구조물(110)과 서포트 프레임(120) 사이에 형성되어 칩 스택 구조물(110)과 서포트 프레임(120) 간을 부착한다. 접착 부재(130)는 열전달 접착 물질(Thermal Interface Material, TIM)을 포함할 수 있다.
본 실시예에 의하면, 적층된 반도체 칩들이 서포트 프레임에 의하여 견고하게 지지되므로, 칩 스택 구조물을 취급하는 과정에서 반도체 칩의 파손이 방지된다. 그러므로, 종래에 칩 스택 구조물 취급시 사용했던 캐리어 기판을 사용하지 않아도 되고, 캐리어 기판의 본딩(bonding) 및 디본딩(debonding) 과정에서 발생되는 반도체 칩의 파손이 원천적으로 방지된다. 또한,반도체 칩들에서 발생된 열이 열전달 물질로 이루어진 서포트 프레임을 통해 외부로 신속히 배출되므로 반도체 장치의 방열 특성이 향상된다. 게다가, 얇은 두께의 서포트 프레임이 칩 스택 구조물의 측면에 부착되므로 서포트 프레임으로 인한 반도체 장치의 사이즈 증가 이슈가 거의 발생되지 않으므로 반도체 장치의 소형화에 유리하다.
본 발명은 전술한 제1 실시예에 의해 한정되지 않으며, 다양한 형태로의 변형 가능하다. 이러한 반도체 장치들은 도 3 내지 도 9를 참조로 하는 이하의 설명을 통해 보다 명백해 질 것이다.
도 3은 본 발명의 제2 실시예에 따른 반도체 장치를 도시한 사시도이고, 도 4는 도 3의 Ⅱ-Ⅱ' 라인에 따른 단면도이다.
본 발명의 제2 실시예에 따른 반도체 장치(200)는, 앞서 도 1 및 도 2를 통해 설명된 제1 실시예와 달리, 서포트 프레임(120)의 위치가 변경된 구조를 갖는다. 즉, 서포트 프레임(120)을 제외하면 제1 실시예에 따른 반도체 장치(100)와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 3 및 도 4를 참조하면, 제2 실시예에 따른 반도체 장치(200)의 서포트 프레임(120)은 평판 형태를 가지며, 제1 반도체 칩(10)들의 단축 방향(SD)과 나란한 칩 스택 구조물(110)의 양 측면(111)에 부착된다.
도 5는 본 발명의 제 3 실시예에 따른 반도체 장치를 도시한 사시도이고, 도 6은 본 발명의 제4 실시예에 따른 반도체 장치를 도시한 사시도이다.
본 발명의 제3, 제4 실시예에 따른 반도체 장치들(300,400)은, 앞서 도 1 및 도 2를 통해 설명된 제1 실시예와 달리, 서포트 프레임(120)의 형태가 변경된 구조를 갖는다. 즉, 서포트 프레임(120)을 제외하면 제1 실시예에 따른 반도체 장치(100)와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 5를 참조하면, 서포트 프레임(120)은 칩 스택 구조물(110)의 양단부의 측면(111)을 감싸도록 'ㄷ'자 형태를 가질 수 있다. 한편, 도 6을 참조하면, 서포트 프레임(120)은 칩 스택 구조물(110)의 측면(111)을 둘러싸는 사각 프레임 형태를 가질 수도 있다.
도 5 내지 도 6에 도시된 실시예들에 따르면, 칩 스택 구조물(110)과 서포트 프레임(120)간 부착 면적이 증가되므로 서포트 프레임(120)에 의하여 칩 스택 구조물(110)의 제1 반도체 칩(10)들이 보다 견고하게 지지되고, 칩 스택 구조물(110)의 제1 반도체 칩(10)들에서 발생된 열이 서포트 프레임(120)을 통해 열이 보다 신속하게 배출되게 되어 방열 특성이 보다 향상된다.
도 7은 본 발명의 제5 실시예에 따른 반도체 장치를 도시한 사시도이고, 도 8는 도 7의 Ⅲ-Ⅲ' 라인에 따른 단면도이다.
본 발명의 제5 실시예에 따른 반도체 장치(500)는, 앞서 도 1 및 도 2를 통해 설명된 제1 실시예와 달리, 칩 스택 구조물(110)이 제2 반도체 칩(20)을 더 포함하는 구성을 갖는다. 즉, 칩 스택 구조물(110)을 제외하면 제1 실시예에 따른 반도체 장치(100)와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 7 및 도 8을 참조하면, 본 실시예에서 칩 스택 구조물(110)은 다수의 제1 반도체 칩(10)들 및 제2 반도체 칩(20)을 포함한다.
제2 반도체 칩(20)은 적층된 제1 반도체 칩(10)들 중 최상부 제1 반도체 칩(10) 상에 적층되어 다수의 제1 반도체 칩(10)들과 함께 칩 스택 구조물(110)을 구성한다.
제2 반도체 칩(20)은 직육면체 형상을 갖는다. 직육면체 형상을 갖는 제2 반도체 칩(20)은 최상부 제1 반도체 칩(10)과 마주하는 제1 면(21), 제1 면(21)과 대향하는 제2 면(22), 제1 면(21) 및 제2 면(22)을 연결하는 4개의 측면(23)들을 갖는다.
제2 반도체 칩(20)은 회로부(24) 및 본딩 패드(25)들을 갖는다. 회로부(24)는 데이터를 저장하기 위한 데이터 저장부 및 데이터를 처리하기 위한 데이터 처리부를 포함할 수 있으며, 칩 동작에 필요한 트랜지스터, 캐피시터 및 퓨즈 등의 반도체 소자로 구성될 수 있다. 본딩 패드(23)들은 제2 반도체 칩(20)의 제1 면(21)에 형성되고, 최상부 제1 반도체 칩(10)의 관통 전극(16)들과 각각 전기적으로 연결된다.
칩 스택 구조물(110)은 제1 반도체 칩(10)들의 측면(13)들 및 제2 반도체 칩(20)의 측면(23)에 대응하는 4개의 측면(111)들을 갖는다.
서포트 프레임(120)은 칩 스택 구조물(110)의 측면(111)에 부착되어 제1 반도체 칩(10)들 및 제2 반도체 칩(20)을 연결한다. 본 실시예에서, 서포트 프레임(120)은 평판 형태를 가지며, 제1, 제2 반도체 칩들(10, 20)의 장축 방향(FD)과 나란한 칩 스택 구조물(110)의 양 측면(111)에 부착된다.
도 9는 본 발명의 제6 실시예에 따른 반도체 장치를 도시한 사시도이다.
본 발명의 제6 실시예에 따른 반도체 장치(600)는, 앞서 도 7 및 도 8을 통해 설명된 제5 실시예와 달리, 서포트 프레임(120)의 형태가 변경된 구조를 갖는다. 즉, 서포트 프레임(120)을 제외하면 제5 실시예에 따른 반도체 장치(500)와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 9를 참조하면, 서포트 프레임(120)은 칩 스택 구조물(110)의 측면(111)을 둘러싸고 칩 스택 구조물(110)의 상부면을 감싸는 캡 형태를 갖는다.
도 9에 도시된 실시예에 의하면, 칩 스택 구조물(110)과 서포트 프레임(120)간 부착 면적이 더욱더 증가되므로 서포트 프레임(120)에 의하여 칩 스택 구조물(110)의 제1 반도체 칩(10)들 및 제2 반도체 칩(20)이 보다 견고하게 지지되고, 칩 스택 구조물(110)의 제1 반도체 칩(10)들 및 제2 반도체 칩(20)에서 발생된 열이 서포트 프레임(120)을 통해 열이 보다 신속하게 방출되게 되어 방열 특성이 더욱더 향상된다.
도 10은 본 발명의 제7 실시예에 따른 반도체 장치를 도시한 단면도이다.
본 발명의 제7 실시예에 따른 반도체 장치(700)는, 앞서 도 1 및 도 2를 통해 설명된 제1 실시예의 구성 외에, 구조체(30), 전도성 연결 부재(40), 접착 부재(50) 및 몰드부(60)가 추가된 구성을 갖는다. 따라서, 구조체(30), 전도성 연결 부재(40), 접착 부재(50) 및 몰드부(60)를 제외하면 제1 실시예에 따른 반도체 장치(100)와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 10을 참조하면, 칩 스택 구조물(110)의 최하부 제1 반도체 칩(10)의 관통 전극(16)이 구조체(30)의 접속 전극(31)과 전기적으로 연결되도록, 구조체(30) 상에 칩 스택 구조물(110)이 실장된다. 본 실시예에서, 구조체(30)는 인쇄회로기판(Printed Circuit Board, PCB)으로 구성된다.
전도성 연결 부재(40)는 최하부 제1 반도체 칩(10)의 관통 전극(16)과 구조체(30)의 접속 전극(31) 사이에 형성되어 최하부 제1 반도체 칩(10)의 관통 전극(16)과 구조체(30)의 접속 전극(31)을 전기적으로 연결한다. 그리고, 접착 부재(50)는 서포트 프레임(120)이 부착된 칩 스택 구조물(110)과 구조체(30) 사이에 형성되어 칩 스택 구조물(110)과 구조체(30)를 부착한다. 전도성 연결 부재(40)는 구리, 주석, 은 중 한가지 이상을 포함하는 금속으로 형성될 수 있고, 접착 부재(50)는 비전도성 필름(NCF), 비전도성 페이스트(NCP), 및 폴리머 중 어느 하나를 포함할 수 있다.
그리고, 몰드부(60)는 칩 스택 구조물(110) 및 서포트 프레임(120)을 포함한 구조체(30)의 상부면을 몰딩한다.
도 10을 통해 설명된 실시예에서는, 구조체(30)가 인쇄회로기판(PCB)인 경우를 나타내었으나, 구조체(30)는 반도체 패키지(semiconductor package) 또는 인터포저(interposer)일 수도 있다.
도 11은 본 발명의 제8 실시예에 따른 반도체 장치를 도시한 단면도이다.
본 발명의 제8 실시예에 따른 반도체 장치(800)는, 앞서 도 1 및 도 2를 통해 설명된 제1 실시예의 구성 외에, 제1,제2 절연막(70,72), 재배선(80)들 및 외부접속단자(90)들이 추가된 구성을 갖는다. 따라서, 제1,제2 절연막(70,72), 재배선(80)들 및 외부접속단자(90)들을 제외하면 제1 실시예에 따른 반도체 장치(100)와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 11을 참조하면, 제1 절연막(70)은 칩 스택 구조물(110)의 최하부 제1 반도체 칩(10)의 하부면에 최하부 제1 반도체 칩(10)의 관통 전극(16)들을 노출하도록 형성된다. 재배선(80)들은 제1 절연막(70) 상에 형성되며 최하부 제1 반도체 칩(10)의 관통 전극(16)들과 각각 전기적으로 연결된다. 제2 절연막(72)은 재배선(80)들을 포함한 제1 절연막(70) 상에 각각의 재배선(80)들의 일부분을 노출하도록 형성된다. 그리고, 외부접속단자(90)들은 제2 절연막(72)에 의해 노출된 재배선(80)들 상에는 각각 장착된다.
비록, 도 10 및 도 11을 참조로 하여 설명된 실시예들은, 도 1 및 도 2를 참조로 하여 설명된 제1 실시예의 구성 요소들을 포함하는 경우를 도시 및 설명하였으나, 본 발명은 이에 한정되지 않으며, 도 1 및 도 2를 참조로 하여 설명된 제1 실시예 대신에 도 3 내지 도 7을 참조로 하여 설명된 제2 내지 제 6 실시예들 중 어느 하나의 실시예의 구성 요소들을 포함할 수도 있다.
상술한 반도체 장치는 다양한 전자 장치에 적용될 수 있다.
도 12는 본 발명의 실시예들에 따른 반도체 장치를 구비한 전자 장치를 도시한 사시도이다.
도 12를 참조하면, 본 발명의 실시예들에 따른 반도체 장치는 휴대폰과 같은 전자 장치(1000)에 응용될 수 있다. 본 실시예들에 따른 반도체 장치는 반도체 칩 파손 예방, 방열 특성 향상 및 소형화의 장점을 가지므로, 전자 장치(1000)의 신뢰성 개선 및 경박단소화에 유리하다. 전자 장치는 도 12에 도시된 휴대폰에 한정되는 것이 아니며, 가령 모바일 전자 기기, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 포터블 멀티미디어 플레이어(PMP), 엠피쓰리(MP3) 플레이어, 캠코더, 웹 태블릿(web tablet), 무선 전화기, 네비게이션, 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant) 등 다양한 전자 기기를 포함할 수 있다.
도 13은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 시스템의 예를 보여주는 블럭도이다.
도 13을 참조하면, 전자 시스템(1300)은 제어기(1310), 입출력 장치(1320) 및 기억 장치(1330)를 포함할 수 있다. 상기 제어기(1310), 입출력 장치(1320) 및 기억 장치(1330)는 버스(1350, bus)를 통하여 결합될 수 있다. 상기 버스(1350)는 데이터들이 이동하는 통로라 할 수 있다. 예컨대, 상기 제어기(1310)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 그리고 이들과 동일한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 제어기(1310) 및 기억 장치(1330)는 본 발명에 따른 반도체 장치를 포함할 수 있다. 상기 입출력 장치(1320)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 상기 기억 장치(1330)는 데이터를 저장하는 장치이다. 상기 기억 장치(1330)는 데이터 및/또는 상기 제어기(1310)에 의해 실행되는 명령어 등을 저장할 수 있다. 상기 기억 장치(1330)는 휘발성 기억 소자 및/또는 비휘발성 기억 소자를 포함할 수 있다. 또는, 상기 기억 장치(1330)는 플래시 메모리로 형성될 수 있다. 예를 들면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 본 발명의 기술이 적용된 플래시 메모리가 장착될 수 있다. 이러한 플래시 메모리는 SSD(Solid State Drive)로 구성될 수 있다. 이 경우 전자 시스템(1300)은 대용량의 데이터를 상기 플래시 메모리 시스템에 안정적으로 저장할 수 있다. 상기 전자 시스템(1300)은 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하기 위한 인터페이스(1340)를 더 포함할 수 있다. 상기 인터페이스(1340)는 유무선 형태일 수 있다. 예컨대, 상기 인터페이스(1340)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 그리고, 도시되지 않았지만, 상기 전자 시스템(1300)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor:CIP), 그리고 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 : 칩 스택 구조물
200 : 서포트 프레임

Claims (17)

  1. 관통 전극을 통해 전기적으로 연결되도록 적층된 다수의 반도체 칩들을 포함하는 칩 스택 구조물;
    상기 칩 스택 구조물의 측면에 부착된 서포트 프레임;
    을 포함하는 반도체 장치.
  2. 제1 항에 있어서, 상기 반도체 칩들은 각각 관통 전극을 구비하며 각각의 관통 전극들이 연결되도록 적층된 제1 반도체 칩들을 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제2 항에 있어서, 상기 반도체 칩들은 상기 제1 반도체 칩들 중 최상부 제1 반도체 칩 상에 적층되며 상기 최상부 제1 반도체 칩의 관통 전극과 전기적으로 연결된 본딩 패드를 갖는 제2 반도체 칩을 더 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제1 항에 있어서, 상기 서포트 프레임은 열전달 물질을 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제4 항에 있어서, 상기 서포트 프레임은 알루미늄, 구리, 은, 금 및 이들의 합금 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제1 항에 있어서, 상기 칩 스택 구조물의 측면과 상기 서포트 프레임 사이에 형성되어 상기 칩 스택 구조물의 측면과 상기 서포트 프레임을 부착하는 접착부재를 더 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제6 항에 있어서, 상기 접착부재는 열전달 접착 물질을 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제1 항에 있어서, 상기 서포트 프레임은 평판 형태를 가지며 서로 마주하는 상기 칩 스택 구조물의 양 측면에 부착된 것을 특징으로 하는 반도체 장치.
  9. 제8 항에 있어서, 상기 서포트 프레임은 상기 반도체 칩의 장축 방향과 나란한 상기 칩 스택 구조물의 양 측면에 부착된 것을 특징으로 하는 반도체 장치.
  10. 제8 항에 있어서, 상기 서포트 프레임은 상기 반도체 칩의 단축 방향과 나란한 상기 칩 스택 구조물의 양 측면에 부착된 것을 특징으로 하는 반도체 장치.
  11. 제1 항에 있어서, 상기 서포트 프레임은 상기 칩 스택 구조물의 양단부 측면을 감싸도록 평면상에서 보았을 때 'ㄷ'자 형태를 갖는 것을 특징으로 하는 반도체 장치.
  12. 제1 항에 있어서, 상기 서포트 프레임은 상기 칩 스택 구조물의 측면을 둘러싸는 사각 프레임 형태를 갖는 것을 특징으로 하는 반도체 장치.
  13. 제1 항에 있어서, 상기 서포트 프레임은 상기 칩 스택 구조물의 측면을 둘러싸고 상기 칩 스택 구조물의 상부면을 감싸는 캡 형태를 갖는 것을 특징으로 하는 반도체 장치.
  14. 제2 항에 있어서, 상기 제1 반도체 칩들 중 최하부 제1 반도체 칩의 관통 전극과 전기적으로 연결된 접속 전극을 갖는 구조체를 더 포함하는 것을 특징으로 하는 반도체 장치.
  15. 제14 항에 있어서, 상기 구조체는 인쇄회로기판, 반도체 패키지 및 인터포저 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 장치.
  16. 제2 항에 있어서, 상기 제1 반도체 칩들 중 최하부 제1 반도체 칩의 하부면상에 상기 최하부 제1 반도체 칩의 관통 전극을 노출하도록 형성된 제1 절연막;
    상기 제1 절연막 상에 형성되며 상기 최하부 제1 반도체 칩의 관통 전극과 각각 전기적으로 연결된 재배선;및
    상기 재배선을 포함한 제1 절연막 상에 상기 재배선의 일부분을 노출하도록 형성된 제2 절연막을 더 포함하는 것을 특징으로 하는 반도체 장치.
  17. 제16 항에 있어서, 상기 제2 절연막에 의해 노출된 재배선 상에 장착된 외부접속단자를 더 포함하는 것을 특징으로 하는 반도체 장치.
KR1020120148230A 2012-12-18 2012-12-18 반도체 장치 KR20140078923A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120148230A KR20140078923A (ko) 2012-12-18 2012-12-18 반도체 장치
US13/843,786 US9041178B2 (en) 2012-12-18 2013-03-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120148230A KR20140078923A (ko) 2012-12-18 2012-12-18 반도체 장치

Publications (1)

Publication Number Publication Date
KR20140078923A true KR20140078923A (ko) 2014-06-26

Family

ID=50929987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120148230A KR20140078923A (ko) 2012-12-18 2012-12-18 반도체 장치

Country Status (2)

Country Link
US (1) US9041178B2 (ko)
KR (1) KR20140078923A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369410B2 (en) * 2006-05-03 2008-05-06 International Business Machines Corporation Apparatuses for dissipating heat from semiconductor devices
KR101212061B1 (ko) * 2010-06-09 2012-12-13 에스케이하이닉스 주식회사 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지
KR20120032254A (ko) 2010-09-28 2012-04-05 삼성전자주식회사 반도체 적층 패키지 및 이의 제조 방법
US20120098114A1 (en) * 2010-10-21 2012-04-26 Nokia Corporation Device with mold cap and method thereof
KR20130042936A (ko) * 2011-10-19 2013-04-29 에스케이하이닉스 주식회사 칩 캐리어, 이를 이용한 반도체 칩, 반도체 패키지, 및 그 제조방법들
TWI517274B (zh) * 2012-03-21 2016-01-11 矽品精密工業股份有限公司 晶圓級半導體封裝件之製法及其晶圓級封裝基板之製法

Also Published As

Publication number Publication date
US20140167280A1 (en) 2014-06-19
US9041178B2 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
KR102337876B1 (ko) 반도체 패키지 및 그 제조 방법
KR101934581B1 (ko) 반도체 패키지
KR101880173B1 (ko) 멀티 칩 패키지
US8399994B2 (en) Semiconductor chip and semiconductor package having the same
KR102307490B1 (ko) 반도체 패키지
JP2015095655A (ja) 半導体パッケージ及びその製造方法
KR101840447B1 (ko) 반도체 패키지 및 이를 갖는 적층 반도체 패키지
KR20150030023A (ko) 반도체 패키지 및 그 제조방법
KR101950976B1 (ko) 반도체 패키지
KR20150021786A (ko) 반도체 패키지
US10553567B2 (en) Chip stack packages
KR101941995B1 (ko) 반도체 장치 및 이를 갖는 적층 반도체 패키지
KR20160072420A (ko) 복수 개의 칩을 적층한 반도체 패키지
US20170200688A1 (en) Semiconductor package having a bump bonding structure
TW201347120A (zh) 半導體晶片，具有該半導體晶片之半導體包裝，以及使用該半導體包裝之疊層半導體封裝
US8829657B2 (en) Semiconductor substrate, semiconductor chip having the same, and stacked semiconductor package
US8878349B2 (en) Semiconductor chip and stacked semiconductor package having the same
US8803325B2 (en) Stacked semiconductor package
US20160086912A1 (en) Methods for semiconductor package
US20140015126A1 (en) Semiconductor package and stacked semiconductor package using the same
KR20140078923A (ko) 반도체 장치
US20200328189A1 (en) Semiconductor packages including a thermal conduction network structure
KR20130044050A (ko) 반도체 패키지 및 적층 반도체 패키지
KR20130104729A (ko) 반도체 기판, 이를 갖는 반도체 칩 및 적층 반도체 패키지
KR20140130921A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid