KR101934581B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101934581B1
KR101934581B1 KR1020120123306A KR20120123306A KR101934581B1 KR 101934581 B1 KR101934581 B1 KR 101934581B1 KR 1020120123306 A KR1020120123306 A KR 1020120123306A KR 20120123306 A KR20120123306 A KR 20120123306A KR 101934581 B1 KR101934581 B1 KR 101934581B1
Authority
KR
South Korea
Prior art keywords
memory chips
driving chip
memory
semiconductor package
bumps
Prior art date
Application number
KR1020120123306A
Other languages
English (en)
Other versions
KR20140056875A (ko
Inventor
이상은
류성수
김창일
전선광
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120123306A priority Critical patent/KR101934581B1/ko
Priority to US13/799,362 priority patent/US8803336B2/en
Publication of KR20140056875A publication Critical patent/KR20140056875A/ko
Application granted granted Critical
Publication of KR101934581B1 publication Critical patent/KR101934581B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 기술은 경박단소한 새로운 형태의 반도체 패키지를 포함한다. 본 기술에 포함된 반도체 패키지는,기판과, 제1 면에 제1 범프들을 구비하고 상기 제1 면과 대향하는 제2 면에 제1 범프 패드들을 구비하며 상기 제1 범프들을 매개로 상기 기판상에 실장된 구동 칩과, 상기 기판상에 상기 구동 칩과 수평 배치된 서포트 부재와, 각각의 일측 코너부가 상기 구동 칩 상부에 위치되도록 상기 구동 칩을 중심으로 상기 구동 칩 및 상기 서포트 부재 상에 수평 배치된 다수의 메모리 칩들을 포함하며, 상기 각각의 메모리 칩들은 상기 구동 칩과 마주하는 상기 일측 코너부의 일면에 상기 구동 칩의 상기 제1 범프 패드들과 각각 전기적으로 연결된 제2 범프를 포함한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 경박단소한 새로운 형태의 반도체 패키지에 관한 것이다.
최근 전자산업의 발전이 급속하게 이루어지고 전자제품의 경량화, 소형화 및 다기능화가 요구됨에 따라서 구동 칩과 메모리 칩을 하나의 모듈 내에 구성한 통합형 반도체 패키지가 개발되고 되고 있으며, 그 일환으로 구동 칩과 메모리 칩을 별도의 패키지로 제작하고 이들 패키지들을 수직으로 쌓아 올리거나 마더 보드 상에 수평 실장한 구조가 제안되었다.
도 1 및 도 2는 종래 기술에 따른 반도체 패키지를 도시한 단면도들로, 도 1은 구동 패키지(10)와 메모리 패키지(20)를 수직으로 쌓아 올린 구조를 도시한 단면도이고, 도 2는 구동 패키지(10)와 메모리 패키지(20)를 마더 보드(30) 상에 수평 실장한 구조를 도시한 단면도이다.
그러나, 구동 패키지(10)와 메모리 패키지(20)를 수직으로 쌓아 올린 경우에는 구동 칩(1)과 메모리 칩(2)간 신호 전달 경로가 길고 복잡하고, 구동 패키지(10)와 메모리 패키지(20)를 마더 보드(30) 상에 수평 실장한 경우에는 구동 패패키지(10) 및 메모리 패키지(20)가 차지하는 마더 보드(30)의 면적이 커서 소형화가 어려운 문제점이 있다.
한편, 메모리 패키지(20)는 반도체 집적 공정에서 구현 가능한 메모리 용량보다 2배 이상의 메모리 용량을 갖는 제품을 구현하기 위하여, 적어도 2개 이상의 메모리 칩(2)들을 스택하고, 와이어(W)를 이용하여 스택된 메모리 칩(2)들과 기판(3)을 연결하고 있다. 그리고, 와이어(W)를 형성한 후에는 패키지를 보호하기 위하여 스택된 메모리 칩(2)들을 포함한 기판(3)의 상부면을 밀봉하는 몰드부(5)를 형성하고 있다.
와이어(W)는 메모리 칩(2) 외곽과의 숏트를 방지하기 위한 공간을 마련하기 위하여 루프(loop)를 가져야 하는데, 이 와이어 루프로 인해 메모리 패키지(20)의 사이즈가 증가되어 소형화가 어렵고, 와이어 루프의 높이를 확보하기 위해서 스택되는 메모리 칩(2)들 사이에 스페이서(4)를 추가로 형성해야 하는 어려움이 있다. 그리고, 스택되는 메모리 칩(2)의 개수가 늘어날수록 메모리 칩의(2) 상부면에 형성되는 와이어 루프의 높이가 증가되어 스택 가능한 메모리 칩(2)의 개수에 한계가 있으며, 스택되는 메모리 칩(2)의 개수가 증가될수록 와이어(W)의 길이가 길어져 몰드부(5)를 형성 공정시 와이어 스위핑(wire sweeping), 와이어 손상(wire damage), 메모리 칩(2)의 외곽과 와이어(W)가 전기적으로 숏트(short)되는 문제가 빈번하게 발생되고, 와이어(W)를 고가의 금으로 형성해야 하기 때문에 패키지 제작 비용이 비싼 문제점이 있다. 한편, 메모리 칩(2)을 최대한 얇게 그라인딩(grinding)하면 스택 가능한 메모리 칩(2)의 개수를 늘릴 수 있지만 메모리 칩(2)의 두께가 얇아지면 휨, 크랙 등의 불량에 취약한 문제점이 있었다.
본 발명의 실시예들은 경박단소한 새로운 형태의 반도체 패키지를 제공한다.
본 발명의 일 실시예에 따른 반도체 패키지는, 기판과, 제1 면에 제1 범프들을 구비하고 상기 제1 면과 대향하는 제2 면에 제1 범프 패드들을 구비하며 상기 제1 범프들을 매개로 상기 기판상에 실장된 구동 칩과, 상기 기판상에 상기 구동 칩과 수평 배치된 서포트 부재와, 각각의 일측 코너부가 상기 구동 칩 상부에 위치되도록 상기 구동 칩을 중심으로 상기 구동 칩 및 상기 서포트 부재 상에 수평 배치된 다수의 메모리 칩들을 포함하며, 상기 각각의 메모리 칩들은 상기 구동 칩과 마주하는 상기 일측 코너부의 일면에 상기 구동 칩의 상기 제1 범프 패드들과 각각 전기적으로 연결된 제2 범프를 구비하는 것을 특징으로 한다.
상기 다수의 메모리 칩들은 평면상에서 보았을 때 매트릭스 형태로 배치되고, 그들의 장축이 서로 나란하도록 정렬될 수 있다. 한편, 상기 다수의 메모리 칩들은 모두 동일한 구조를 가지며, 상기 제2 범프들이 구비된 상기 각각의 일측 코너부들이 상기 구동 칩 상부에 위치되도록 상기 구동 칩을 중심부로 하여 회전 대칭을 이루도록 배치될 수도 있다.
상기 각각의 메모리 칩들의 제2 범프들은 상기 구동 칩과 마주하는 상기 각각의 메모리 칩들의 일측 코너부의 일면에 상기 각각의 메모리 칩들의 장변을 따라서 배치될 수 있다. 한편, 상기 각각의 메모리 칩들의 제2 범프들은 상기 구동 칩과 마주하는 상기 각각의 메모리 칩들의 일측 코너부의 일면에 상기 각각의 메모리 칩들의 단변을 따라서 배치될 수도 있고, 상기 각각의 메모리 칩들의 제2 범프들은 상기 구동 칩과 마주하는 상기 각각의 메모리 칩들의 일측 코너부의 일면에 상기 각각의 메모리 칩들의 장변 및 단변을 따라서 'ㄱ'자 형태로 배치될 수도 있다.
상기 반도체 패키지는 상기 구동 칩, 상기 서포트 부재 및 상기 다수의 메모리 칩들을 포함한 상기 기판의 상부면을 밀봉하는 몰드부 및 상기 기판의 하부면에 장착된 외부접속단자를 더 포함할 수 있다.
본 기술에 의하면, 메모리 칩과 구동 칩이 하나의 패키지로 제작되므로 메인 보드의 사용 면적이 감소되고 메모리 칩과 구동 칩을 별도의 패키지로 제작 및 개별적으로 실장해야 함에 따른 공정상의 번거로움이 줄게 된다. 그리고, 메모리 칩과 구동 칩간 신호 전달 길이가 감소되어 동작 속도가 향상되고, 와이어 본딩이 필요치 않으므로 와이어 본딩에 따른 문제점 즉, 패키지 사이즈 증가, 고가의 금 와이어 사용에 따른 비용 증가, 와이어 불량 문제, 스페이서 및 재배선 추가 형성에 따른 어려움이 방지된다. 게다가, 구동 칩 상부에 형성되는 메모리 칩의 개수가 증가되어 반도체 패키지의 메모리 용량이 향상되고, 구동 칩의 사이즈 축소가 가능해져 단일 웨이퍼 상에 제조 가능한 구동 칩의 개수, 즉 구동 칩의 넷 다이(net die)가 증가된다.
도 1 및 도 2는 종래 기술에 따른 반도체 패키지를 도시한 단면도들이다.
도 3은 본 발명의 제1 실시예에 따른 반도체 패키지를 도시한 평면도이다.
도 4는 도 3의 Ⅰ-Ⅰ' 라인에 따른 단면도이다.
도 5는 본 발명의 제2 실시예에 따른 반도체 패키지를 도시한 평면도이다.
도 6은 본 발명의 제3 실시예에 따른 반도체 패키지를 도시한 평면도이다.
도 7은 본 발명의 제4 실시예에 따른 반도체 패키지를 도시한 평면도이다.
도 8은 도 7의 Ⅱ-Ⅱ' 라인에 따른 단면도이다.
도 9는 본 발명의 제5 실시예에 따른 반도체 패키지를 도시한 평면도이다.
도 10은 본 발명의 제6 실시예에 따른 반도체 패키지를 도시한 평면도이다.
도 11은 본 발명의 실시예들에 따른 반도체 패키지를 구비한 전자 장치를 도시한 사시도이다.
도 12는 본 발명의 실시예들에 따른 반도체 패키지를 포함하는 전자 장치의 예를 보여주는 블럭도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하도록 한다.
도 3은 본 발명의 제1 실시예에 따른 반도체 패키지를 도시한 평면도이고, 도 4는 도 3의 Ⅰ-Ⅰ' 라인에 따른 단면도이다.
도 3 및 도 4를 참조하면, 본 발명의 제1 실시예에 따른 반도체 패키지는 기판(100), 구동 칩(200), 서포트 부재(300) 및 다수의 메모리 칩들(410,420,430,440)을 포함한다. 그 외에, 몰드부(500) 및 외부접속단자(600)를 더 포함한다.
기판(100)은 상부면(101) 및 상부면(101)과 대향하는 하부면(102)을 갖는다. 기판(100)의 상부면(101)에는 접속 패드(110)가 형성되고, 기판(100)의 하부면(102)에는 볼랜드(120)가 형성된다. 볼랜드(120)에는 솔더볼과 같은 외부접속단자(600)가 장착된다.
구동 칩(200)은 제1 면(201), 제1 면(201)과 대향하는 제2 면(202), 제1면(201) 및 제2 면(202)을 연결하는 측면(203)을 가지며, 다수의 제1 범프(210)들, 다수의 범프 패드(220)들 및 다수의 본딩 패드(230)들을 구비한다.
본딩 패드(230)들은 구동 칩(200)의 제1 면(201)에 형성되고, 제1 범프(210)들은 각각의 본딩 패드(230)들 상에 형성된다. 그리고, 범프 패드(220)들은 구동 칩(200)의 제2 면(202)에 형성되며 본딩 패드(230)들과 전기적으로 연결된다. 도시하지 않았지만, 구동 칩(200)의 제2 면(202)에 위치하는 범프 패드(220)들과 구동 칩(200)의 제1 면(201)에 위치하는 본딩 패드(230)들간의 전기적인 연결을 위하여, 구동 칩(200)은 제1 면(201) 및 제2 면(202)을 관통하고 본딩 패드(230)들과 각각 전기적으로 연결된 관통 전극들(미도시)과, 구동 칩(200)의 제2 면 (202)상에 형성되어 관통 전극들과 범프 패드(220)들을 각각 전기적으로 연결하는 재배선들(미도시)을 포함할 수 있다. 한편, 관통 전극을 사용하지 않고 재배선만으로 범프 패드(220)들과 본딩 패드(230)들을 연결할 수도 있으며, 이 경우 각각의 재배선(미도시)들의 일단부는 구동 칩(200)의 제1 면(201)에서 본딩 패드(230)와 연결되고 일단부와 대향하는 재배선의 타단부는 구동 칩(200)의 측면(203)을 거쳐 구동 칩(200)의 제2 면(202)으로 연장되어 구동 칩(200)의 제2 면(202)에서 범프 패드(220)와 연결된다.
구동 칩(200)은 제1 범프(210)들이 기판(100)의 접속 패드(110)들에 각각 연결되도록 기판(100) 상에 실장된다.
서포트 부재(300)는 메모리 칩들(410,420,430,440)을 서포트(support)하기 위한 것으로서, 기판(100) 상에 구동 칩(200)과 수평 배치된다.
다수의 메모리 칩들(410,420,430,440)은 제1,제2,제3,제4 메모리 칩(410,420,430,440)을 포함한다. 제1,제2,제3,제4 메모리 칩(410,420,430,440)은 각각의 일측 코너부가 구동 칩(200)의 상부에 위치되도록 구동 칩(200)을 중심으로 하여 구동 칩(200) 및 서포트 부재(300) 상에 수평 배치된다. 본 실시예에서, 제1,제2,제3,제4 메모리 칩(410,420,430,440)은 평면상에서 보았을 때 매트릭스(matrix) 형태로 배치되며, 그들의 장축이 서로 나란하도록 정렬되어 있다.
각각의 제1,제2,제3,제4 메모리 칩(410,420,430,440)은 구동 칩(200)과 마주하는 일측 코너부의 일면(401)에 구동 칩(200)의 범프 패드(220)들에 각각 전기적으로 연결된 제2 범프(402)들을 갖는다. 본 실시예에서, 각각의 제1,제2,제3,제4 메모리 칩(410,420,430,440)의 제2 범프(402)들은 구동 칩(200)과 마주하는 각각의 제1,제2,제3,제4 메모리 칩(410,420,430,440)의 일측 코너부의 일면(401)에 각각의 제1,제2,제3,제4 메모리 칩(410,420,430,440)의 장변(長邊, L)을 따라서 배치된다.
몰드부(500)는 구동 칩(200), 서포트 부재(300) 및 다수의 메모리 칩들(410,420,430,440)을 포함한 기판(100) 상부면(101)을 밀봉한다. 몰드부(500)는 에폭시 몰드 컴파운드(Epoxy Mold Compound, EMC)를 포함할 수 있다.
본 실시예에 의하면, 메모리 칩과 구동 칩이 하나의 패키지로 제작되므로 메인 보드의 사용 면적이 줄게 되고, 메모리 칩과 구동 칩을 별도의 패키지로 제작 및 개별적으로 실장해야 함에 따른 공정상의 번거로움이 방지된다. 그리고, 메모리 칩들과 구동 칩이 직접 연결되어 신호 전달 길이가 감소되므로 동작 속도가 향상된다. 게다가, 와이어 본딩이 필요치 않음으로 와이어 본딩에 따른 문제점 즉, 패키지 사이즈 증가, 고가의 금 와이어 사용에 따른 비용 증가, 와이어 불량 문제, 스페이서 및 재배선 추가 형성에 따른 어려움이 방지된다. 게다가, 하나의 메모리 칩이 차지하는 구동 칩의 면적이 최소화되므로 구동 칩 상부에 배치 가능한 메모리 칩의 개수가 증가되어 반도체 패키지의 메모리 용량이 향상되고, 구동 칩의 사이즈 축소가 가능해져 단일 웨이퍼 상에 제조 가능한 구동 칩의 개수, 즉 구동 칩의 넷 다이(net die)가 증가된다.
본 발명은 전술한 제1 실시예에 의해 한정되지 않으며, 다양한 형태로의 변형 가능하다. 예컨데, 제2 범프(402)의 위치가 변경될 수도 있고, 메모리 칩들(410,420,430,440)의 구조 및 배치 형태가 변경될 수도 있다. 이러한 반도체 패키지들은 도 5 내지 도 14를 참조로 설명될 이하의 실시예들을 통해 보다 명백해 질 것이다.
도 5는 본 발명의 제2 실시예에 따른 반도체 패키지를 도시한 평면도이고, 도 6은 본 발명의 제3 실시예에 따른 반도체 패키지를 도시한 평면도이다.
본 발명의 제2 및 제3 실시예에 따른 반도체 패키지는, 앞서 도 3 및 도 4를 통해 설명된 제1 실시예와 달리, 제2 범프(402)들의 위치가 변경된 구조를 갖는다. 즉, 제2 범프(402)들을 제외하면 제1 실시예에 따른 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 5에 도시된 바와 같이, 각각의 제1,제2,제3,제4 메모리 칩(410,420,430,440)의 제2 범프(402)들은 구동 칩(200)과 마주하는 각각의 제1,제2,제3,제4 메모리 칩(410,420,430,440)의 일측 코너부의 일면(401)에 각각의 메모리 칩들(410,420,430,440)의 단변(短邊, S)을 따라서 배치될 수 있다. 한편, 도 6에 도시된 바와 같이, 각각의 제1,제2,제3,제4 메모리 칩(410,420,430,440)의 제2 범프(401)들은 구동 칩(200)과 마주하는 각각의 제1,제2,제3,제4 메모리 칩(410,420,430,440)의 일측면 코너부의 일면(401)에 각각의 제1,제2,제3,제4 메모리 칩들(410,420,430,440)의 장변(L) 및 단변(S)를 따라서 'ㄱ'자 형태로 배치될 수도 있다
도 7은 본 발명의 제4 실시예에 따른 반도체 패키지를 도시한 평면도이고, 도 8은 도 7의 Ⅱ-Ⅱ' 라인에 따른 단면도이다.
본 발명의 제4 실시예에 따른 반도체 패키지는, 앞서 도 3 및 도 4를 통해 설명된 제1 실시예와 달리, 제1,제2,제3,제4 메모리 칩들(410,420,430,440)의 구조 및 배치 형태가 변경된 구조를 갖는다. 즉, 제1,제2,제3,제4 메모리 칩들(410,420,430,440)을 제외하면 제1 실시예에 따른 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 7 및 도 8을 참조하면, 본 실시예에서 제1,제2,제3,제4 메모리 칩(410,420,430,440)은 동일한 구조를 가지며, 제2 범프(402)들이 위치하는 각각의 일측 코너부들이 구동 칩(200) 상부에 위치되도록 구동 칩(200)을 중심부로 하여 회전 대칭을 이루도록 배치된다.
본 실시예에 의하면, 동일한 구조의 메모리 칩들을 이용하여 패키지 제작이 가능하므로 상이한 구조를 갖는 메모리 칩들을 제작 및 취급해야 함에 따른 어려움이 방지된다.
도 9는 본 발명의 제5 실시예에 따른 반도체 패키지를 도시한 평면도이고, 도 10은 본 발명의 제6 실시예에 따른 반도체 패키지를 도시한 평면도이다.
본 발명의 제5 및 제6 실시예에 따른 반도체 패키지는, 앞서 도 7 및 도 8을 통해 설명된 제4 실시예와 달리, 제2 범프(402)들의 위치가 변경된 구조를 갖는다. 즉, 제2 범프(402)들을 제외하면 제4 실시예에 따른 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 9에 도시된 바와 같이, 각각의 제1,제2,제3,제4 메모리 칩(410,420,430,440)의 제2 범프(401)들은 구동 칩(200)과 마주하는 각각의 제1,제2,제3,제4 메모리 칩(410,420,430,440)의 일측 코너부의 일면(401)에 각각의 제1,제2,제3,제4 메모리 칩(410,420,430,440)의 단변(S)을 따라서 배치될 수 있다. 한편, 도 10에 도시된 바와 같이, 각각의 제1,제2,제3,제4 메모리 칩(410,420,430,440)의 제2 범프(401)들은 구동 칩(200)과 마주하는 각각의 제1,제2,제3,제4 메모리 칩(410,420,430,440)의 일측 코너부의 일면(401)에 각각의 제1,제2,제3,제4 메모리 칩(410,420,430,440)의 장변(L) 및 단변(S)을 따라서 'ㄱ'자 형태로 배치될 수도 있다
상술한 본 발명의 실시예들에 따른 반도체 패키지는 다양한 전자 장치에 적용될 수 있다.
도 11은 본 발명의 실시예들에 따른 반도체 패키지를 구비한 전자 장치를 도시한 사시도이다.
도 11을 참조하면, 본 발명의 실시예들에 따른 반도체 패키지는 휴대폰과 같은 전자 장치(1000)에 응용될 수 있다. 본 실시예들에 따른 반도체 패키지는 경박단소 및 메모리 용량 증가의 장점을 가지므로, 전자 장치(1000)의 사이즈 축소 및 저장 용량 증가에 유리하다. 전자 장치는 도 11에 도시된 휴대폰에 한정되는 것이 아니며, 가령 모바일 전자 기기, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 포터블 멀티미디어 플레이어(PMP), 엠피쓰리(MP3) 플레이어, 캠코더, 웹 태블릿(web tablet), 무선 전화기, 네비게이션, 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant) 등 다양한 전자 기기를 포함할 수 있다. 또한, 전자 기기에 사용되는 SD(Secure Digital) 카드, 메모리 스틱(memory stick), MMC(Multi Media Card), CF(Compact Flash), SSC(Solide State Drive) 등에도 응용될 수 있다.
도 12는 본 발명의 실시예들에 따른 반도체 패키지를 포함하는 전자 장치의 예를 보여주는 블럭도이다.
도 12를 참조하면, 전자 시스템(1300)은 제어기(1310), 입출력 장치(1320) 및 기억 장치(1330)를 포함할 수 있다. 상기 제어기(1310), 입출력 장치(1320) 및 기억 장치(1330)는 버스(1350, bus)를 통하여 결합될 수 있다. 상기 버스(1350)는 데이터들이 이동하는 통로라 할 수 있다. 예컨대, 상기 제어기(1310)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 그리고 이들과 동일한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 제어기(1310) 및 기억 장치(1330)는 본 발명의 실시예들에 따른 반도체 패키지를 포함할 수 있다. 상기 입출력 장치(1320)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 상기 기억 장치(1330)는 데이터를 저장하는 장치이다. 상기 기억 장치(1330)는 데이터 및/또는 상기 제어기(1310)에 의해 실행되는 명령어 등을 저장할 수 있다. 상기 기억 장치(1330)는 휘발성 기억 소자 및/또는 비휘발성 기억 소자를 포함할 수 있다. 또는, 상기 기억 장치(1330)는 플래시 메모리로 형성될 수 있다. 예를 들면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 본 발명의 기술이 적용된 플래시 메모리가 장착될 수 있다. 이러한 플래시 메모리는 SSD(Solide State Drive)로 구성될 수 있다. 이 경우 전자 시스템(1300)은 대용량의 데이터를 상기 플래시 메모리 시스템에 안정적으로 저장할 수 있다. 상기 전자 시스템(1300)은 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하기 위한 인터페이스(1340)를 더 포함할 수 있다. 상기 인터페이스(1340)는 유무선 형태일 수 있다. 예컨대, 상기 인터페이스(1340)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 그리고, 도시되지 않았지만, 상기 전자 시스템(1300)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor:CIP), 그리고 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 기판
200 : 구동 칩
300 : 서포트 부재
410,420,430,440: 메모리 칩들

Claims (8)

  1. 기판;
    제1 면에 제1 범프들을 구비하고 상기 제1 면과 대향하는 제2 면에 제1 범프 패드들을 구비하며 상기 제1 범프들을 매개로 상기 기판상에 실장된 구동 칩;
    상기 기판상에 상기 구동 칩과 수평하게 배치된 서포트 부재; 및
    상기 구동 칩 및 상기 서포트 부재 상에 서로 수평하게 배치된 복수의 메모리 칩들을 포함하며,
    상기 메모리 칩들 각각의 일측 코너부는 상기 구동 칩과 중첩되고 상기 일측 코너부를 제외한 부분은 상기 구동 칩과 중첩되지 않으며,
    상기 각각의 메모리 칩들은 상기 구동 칩과 중첩되는 상기 일측 코너부의 일면에 제2 범프들을 구비하며, 상기 메모리 칩들은 상기 제2 범프들을 매개로 상기 구동 칩의 상기 제1 범프 패드들 상에 실장되는 것을 특징으로 하는 반도체 패키지.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 다수의 메모리 칩들은 평면상에서 보았을 때 매트릭스 형태로 배치된 것을 특징으로 하는 반도체 패키지.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서, 상기 다수의 메모리 칩들은 평면상에서 보았을 때 그들의 장축이 서로 나란하도록 정렬된 것을 특징으로 하는 반도체 패키지.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 다수의 메모리 칩들은 모두 동일한 구조를 가지며, 상기 제2 범프들이 구비된 상기 각각의 일측 코너부들이 상기 구동 칩과 중첩되도록 상기 구동 칩을 중심부로 하여 회전 대칭을 이루도록 배치된 것을 특징으로 하는 반도체 패키지.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 각각의 메모리 칩들의 제2 범프들은 상기 구동 칩과 마주하는 상기 각각의 메모리 칩들의 일측 코너부의 일면에 상기 각각의 메모리 칩들의 장변을 따라서 배치된 것을 특징으로 하는 반도체 패키지.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 각각의 메모리 칩들의 제2 범프들은 상기 구동 칩과 중첩되는 상기 각각의 메모리 칩들의 일측 코너부의 일면에 상기 각각의 메모리 칩들의 단변을 따라서 배치된 것을 특징으로 하는 반도체 패키지.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 각각의 메모리 칩들의 제2 범프들은 상기 구동 칩과 중첩되는 상기 각각의 메모리 칩들의 일측 코너부의 일면에 상기 각각의 메모리 칩들의 장변 및 단변을 따라서 'ㄱ'자 형태로 배치된 것을 특징으로 하는 반도체 패키지.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 구동 칩, 상기 서포트 부재 및 상기 다수의 메모리 칩들을 포함한 상기 기판의 상부면을 밀봉하는 몰드부;및
    상기 기판의 하부면에 장착된 외부접속단자를 더 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020120123306A 2012-11-02 2012-11-02 반도체 패키지 KR101934581B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120123306A KR101934581B1 (ko) 2012-11-02 2012-11-02 반도체 패키지
US13/799,362 US8803336B2 (en) 2012-11-02 2013-03-13 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120123306A KR101934581B1 (ko) 2012-11-02 2012-11-02 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20140056875A KR20140056875A (ko) 2014-05-12
KR101934581B1 true KR101934581B1 (ko) 2019-01-02

Family

ID=50621600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120123306A KR101934581B1 (ko) 2012-11-02 2012-11-02 반도체 패키지

Country Status (2)

Country Link
US (1) US8803336B2 (ko)
KR (1) KR101934581B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163877B2 (en) * 2011-11-07 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. System in package process flow
KR102144367B1 (ko) * 2013-10-22 2020-08-14 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9859199B2 (en) 2013-12-18 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor package using carbon nano material in molding compound
KR102179297B1 (ko) * 2014-07-09 2020-11-18 삼성전자주식회사 모노 패키지 내에서 인터커넥션을 가지는 반도체 장치 및 그에 따른 제조 방법
KR102296746B1 (ko) 2014-12-31 2021-09-01 삼성전자주식회사 적층형 반도체 패키지
KR102379704B1 (ko) 2015-10-30 2022-03-28 삼성전자주식회사 반도체 패키지
KR102413441B1 (ko) 2015-11-12 2022-06-28 삼성전자주식회사 반도체 패키지
KR102534732B1 (ko) 2016-06-14 2023-05-19 삼성전자 주식회사 반도체 패키지
US10524735B2 (en) 2017-03-28 2020-01-07 Apple Inc. Detecting conditions using heart rate sensors
KR20190056190A (ko) * 2017-11-16 2019-05-24 에스케이하이닉스 주식회사 열전달 플레이트를 포함하는 반도체 패키지 및 제조 방법
KR102644598B1 (ko) 2019-03-25 2024-03-07 삼성전자주식회사 반도체 패키지
DE112019007422T5 (de) * 2019-05-31 2022-02-24 Micron Technology, Inc. Speicherkomponente für ein system-on-chip-gerät

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348728B1 (en) 2000-01-28 2002-02-19 Fujitsu Limited Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer
US20080073742A1 (en) * 2006-09-26 2008-03-27 Adkisson James W Stacked image package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8837161B2 (en) 2002-07-16 2014-09-16 Nvidia Corporation Multi-configuration processor-memory substrate device
US10163877B2 (en) * 2011-11-07 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. System in package process flow

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348728B1 (en) 2000-01-28 2002-02-19 Fujitsu Limited Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer
US20080073742A1 (en) * 2006-09-26 2008-03-27 Adkisson James W Stacked image package

Also Published As

Publication number Publication date
US20140124921A1 (en) 2014-05-08
KR20140056875A (ko) 2014-05-12
US8803336B2 (en) 2014-08-12

Similar Documents

Publication Publication Date Title
KR101934581B1 (ko) 반도체 패키지
TWI732985B (zh) 包含堆疊晶片的半導體封裝
CN108022915B (zh) 具有不对称芯片堆叠结构的半导体封装
KR101950976B1 (ko) 반도체 패키지
US9941253B1 (en) Semiconductor packages including interconnectors and methods of fabricating the same
KR101880173B1 (ko) 멀티 칩 패키지
KR20150114967A (ko) 신장된 윈도우들을 갖는 멀티-다이 와이어본드 패키지들
US11322446B2 (en) System-in-packages including a bridge die
US10903131B2 (en) Semiconductor packages including bridge die spaced apart from semiconductor die
US11201140B2 (en) Semiconductor packages including stacked sub-packages with interposing bridges
CN110379798B (zh) 芯片层叠封装
TWI768119B (zh) 包含晶片堆疊的半導體封裝
KR101995891B1 (ko) 스택 패키지 및 그 제조방법
US10998294B2 (en) Semiconductor packages having stacked chip structure
CN110931469B (zh) 包括层叠的半导体晶片的层叠封装
US9966359B2 (en) Semiconductor package embedded with a plurality of chips
US11557571B2 (en) Stack packages including passive devices
US9041178B2 (en) Semiconductor device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant