KR101069288B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101069288B1
KR101069288B1 KR1020090073505A KR20090073505A KR101069288B1 KR 101069288 B1 KR101069288 B1 KR 101069288B1 KR 1020090073505 A KR1020090073505 A KR 1020090073505A KR 20090073505 A KR20090073505 A KR 20090073505A KR 101069288 B1 KR101069288 B1 KR 101069288B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
electrode
heat dissipation
semiconductor chip
dissipation member
Prior art date
Application number
KR1020090073505A
Other languages
English (en)
Other versions
KR20110016019A (ko
Inventor
양승택
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090073505A priority Critical patent/KR101069288B1/ko
Priority to US12/639,211 priority patent/US8159066B2/en
Publication of KR20110016019A publication Critical patent/KR20110016019A/ko
Application granted granted Critical
Publication of KR101069288B1 publication Critical patent/KR101069288B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

반도체 패키지가 개시되어 있다. 반도체 패키지는 제1 면, 상기 제1 면과 대향하는 제2 면 및 상기 제1 면 상에 배치된 본딩 패드를 갖는 반도체 칩, 상기 제1 및 제2 면들을 관통하며, 상기 본딩 패드와 전기적으로 연결되고, 상기 제2 면으로부터 돌출된 관통 전극 및 상기 제2 면과 마주하며 상기 관통 전극이 끼워지는 관통홀을 갖는 방열 부재를 포함한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것이다.
최근들어 방대한 데이터를 저장 및 방대한 데이터를 처리하기에 적합한 반도체 칩 및 반도체 칩을 포함하는 반도체 패키지가 개발되고 있다.
반도체 패키지에 포함된 반도체 칩의 동작 속도가 증가됨에 따라 반도체 칩으로부터는 다량의 열이 발생되고 있으며, 반도체 칩으로부터 발생된 열은 반도체 칩의 동작 속도를 감소시켜 반도체 칩의 성능을 감소시킨다.
반도체 칩에서 발생된 열을 신속하게 외부로 전달하기 위하여 반도체 패키지의 외부에는 큰 방열 부재가 배치되고 있으나 방열 부재에 의하여 반도체 패키지의 부피가 크게 증가되는 문제점을 갖는다.
한편, 최근 들어 반도체 패키지에 포함되는 반도체 칩의 두께는 수 내지 수십㎛에 불과하여 부러짐없이 약간의 절곡이 가능하지만, 탄성력에 의하여 절곡된 반도체 칩이 복원되는 특성으로 인해 절곡된 반도체 패키지의 구현이 어려운 문제점을 갖는다.
본 발명은 반도체 칩으로부터 발생된 열을 신속하게 외부로 방열하기에 적합한 반도체 패키지를 제공한다.
본 발명에 따른 반도체 패키지는 제1 면, 상기 제1 면과 대향하는 제2 면 및 상기 제1 면 상에 배치된 본딩 패드를 갖는 반도체 칩, 상기 제1 및 제2 면들을 관통하며, 상기 본딩 패드와 전기적으로 연결되고, 상기 제2 면으로부터 돌출된 관통 전극 및 상기 제2 면과 마주하며 상기 관통 전극이 끼워지는 관통홀을 갖는 방열 부재를 포함한다.
반도체 패키지의 상기 방열 부재는 금속 몸체 및 상기 금속 몸체의 표면에 피막 형태로 형성되어 상기 반도체 칩 및 상기 관통 전극을 절연하는 절연막을 포함한다.
반도체 패키지의 상기 절연막은 산화막 및 유기막 중 어느 하나를 포함한다.
반도체 패키지의 상기 금속 몸체는 알루미늄 및 구리 중 어느 하나를 포함한다.
반도체 패키지의 상기 관통 전극은 상기 본딩 패드와 대응하는 위치에 배치되어 상기 관통 전극은 상기 본딩 패드와 전기적으로 직접 연결된다.
반도체 패키지의 상기 방열 부재는 금속 입자들의 소결에 의하여 형성된 다공들을 갖는 금속 몸체 및 상기 다공들 내에 배치된 절연 물질을 포함한다.
반도체 패키지의 상기 방열 부재는 다공들이 형성된 절연 몸체 및 상기 다공들 내에 배치된 열 전달 물질을 포함한다.
반도체 패키지는 상기 방열 부재 및 상기 제2 면 사이에 개재되며 열 전달 물질 및 접착제를 갖는 열 전달 접착 부재를 더 포함한다.
반도체 패키지의 상기 반도체 칩 및 상기 방열 부재는 적어도 한 번 절곡된다.
반도체 패키지의 상기 반도체 칩은 적어도 2 개가 적층되고 상기 각 반도체 칩들의 상기 관통 전극들은 전기적으로 접속된다.
반도체 패키지는 상기 반도체 칩들이 실장되는 기판을 더 포함하며, 상기 기판은 상기 관통 전극과 전기적으로 접속되는 접속 부재를 포함한다.
반도체 패키지는 상기 반도체 칩의 상기 제1 면 상에 배치되며 상기 관통 전극을 노출하는 관통홀을 갖는 추가 방열 부재를 더 포함한다.
본 발명에 따르면, 반도체 패키지 내부에 방열 부재를 내장하여 반도체 칩으로부터 발생된 열을 신속하게 반도체 칩 외부로 전달하여 반도체 패키지의 성능을 보다 향상시킬 수 있다. 또한, 방열 부재를 절곡함으로써 구부러지거나 절곡된 반도체 패키지를 제작할 수 있는 효과를 갖는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니 며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
본 발명에 따른 반도체 패키지는 반도체 칩, 관통 전극 및 방열 부재를 포함한다. 반도체 칩은 제1 면, 상기 제1 면과 대향하는 제2 면 및 상기 제1 면 상에 배치된 본딩 패드를 갖고, 관통 전극은 상기 제1 및 제2 면들을 관통하며 상기 본딩 패드와 전기적으로 연결되고 상기 제2 면으로부터 돌출되며, 방열 부재는 상기 제2 면과 마주하며 상기 관통 전극이 끼워지는 관통홀을 포함한다.
이하, 본 발명의 다양한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 1을 참조하면, 반도체 패키지(100)는 반도체 칩(10), 관통 전극(20) 및 방열 부재(30)를 포함한다.
반도체 칩(10)은, 예를 들어, 직육면체 플레이트 형상을 갖는다. 직육면체 플레이트 형상을 갖는 반도체 칩(10)은 제1 면(1) 및 제1 면(1)과 대향하는 제2 면(2)을 갖는다.
반도체 칩(10)의 내부에는 데이터를 저장하기 위한 데이터 저장부(미도시) 및 데이터를 처리하기 위한 데이터 처리부(미도시)를 포함하는 회로부(미도시)가 배치된다.
반도체 칩(10)은 회로부와 전기적으로 연결된 본딩 패드(미도시)를 포함한다.
관통 전극(20)은 반도체 칩(10)의 제1 면(1) 및 제2 면(2)을 관통한다. 본 실시예에서, 제2 면(2)과 대응하는 관통 전극(20)의 제1 단부는 제2 면(2)으로부터 지정된 높이로 돌출될 수 있다. 본 실시예에서, 제2 면(2)으로부터 돌출된 관통 전극(20)의 제1 단부의 높이는 후술될 방열 부재(30)의 두께와 실질적으로 동일할 수 있다.
본 실시예에서, 관통 전극(20)은 배선 또는 재배선 등을 통해 반도체 칩의 본딩 패드와 전기적으로 연결되며, 관통 전극(20)으로서 사용될 수 있는 물질의 예로서는 구리 및 알루미늄 등을 들 수 있다.
방열 부재(30)는 반도체 칩(10)의 제2 면(2) 상에 배치된다. 방열 부재(30)는 반도체 칩(10)으로부터 발생된 열을 신속하게 반도체 칩(10)의 외부로 방열하거나, 반도체 칩(10)이 절곡된 상태를 유지하도록 한다.
방열 부재(30)는 관통홀(32)을 갖고, 관통홀(32)은 반도체 칩(10)의 관통 전극(20)과 대응하는 위치에 형성된다.
본 실시예에서, 방열 부재(30)는 금속 몸체(34) 및 절연막(36)을 포함한다.
금속 몸체(34)는 얇은 두께를 갖는 플레이트 형상을 갖고 금속 몸체(34)는 관통 전극(20)과 대응하는 위치에 형성된 관통홀(32)을 갖는다. 금속 몸체(34)로서 사용될 수 있는 금속의 예로서는 구리 및 알루미늄 등을 들 수 있다. 본 실시예에서, 금속 몸체(34)는, 예를 들어, 알루미늄을 포함한다.
절연막(36)은 금속 몸체(34)의 표면 및 관통홀(32)에 의하여 형성된 절연막(36)의 내측면을 덮는다. 절연막(36)은, 예를 들어, 산화막 유기막 및 증착막 중 어느 하나일 수 있다. 본 실시예에서, 금속 몸체(34)가 알루미늄을 포함할 경우, 산화막은, 예를 들어, 알루미늄을 산화시켜 형성된 아노다이징막일 수 있다.
본 실시예에서, 반도체 칩(10) 및 방열 부재(30) 사이에는 방열 부재(30) 보다 높은 열 전달률을 갖는 열 전달 물질 및 접착제를 포함하는 열 전달 접착 부재(40)가 개재될 수 있고, 열 전달 접착 부재(40)에 의하여 반도체 칩(10) 및 방열 부재(30)가 물리적으로 연결될 뿐만 아니라 열 전달 접착 부재(40)에 의하여 반도체 칩(10)에서 발생된 열이 신속하게 방열 부재(30)로 전달되어 반도체 칩(10)의 동작 특성 향상에 따른 반도체 패키지(100)의 전체적인 성능을 보다 향상시킬 수 있다.
도 2는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 본 발명의 다른 실시예에 따른 반도체 패키지는 본딩 패드를 제외하면 앞서 도 1을 통해 설명한 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 2를 참조하면, 반도체 패키지(100)는 반도체 칩(10), 관통 전극(20) 및 방열 부재(30)를 포함한다. 반도체 칩(10)은 회로부와 전기적으로 연결된 본딩 패드(4)를 포함한다.
본 실시예에서, 본딩 패드(4)는 반도체 칩(10)의 제1 면(1) 상에 배치되며, 관통 전극(20)은 본딩 패드(4)의 후면과 대응하는 위치에 배치되어 본딩 패드(4) 및 관통 전극(20)은 전기적으로 연결된다. 본 실시예에와 같이 본딩 패드(4) 및 관 통 전극(20)이 전기적으로 직접 연결될 경우, 본딩 패드(4)와 관통 전극(20)을 전기적으로 연결하기 위한 재배선을 필요로 하지 않는 효과를 갖는다.
도 3은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 도 4는 도 3의 "A" 부분 확대도이다. 본 발명의 또 다른 실시예에 따른 반도체 패키지는 방열 부재를 제외하면 앞서 도 1을 참조하여 설명한 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생락하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 3 및 도 4를 참조하면, 반도체 패키지(100)는 반도체 칩(10), 관통 전극(20) 및 방열 부재(30)를 포함한다.
방열 부재(30)는 금속 몸체(36) 및 절연 물질(34)을 포함한다. 금속 몸체(36)는 복수개가 소결된 금속 입자들을 포함하며, 복수개가 소결된 금속 입자들에 의하여 금속 몸체(36)는 다공들을 포함한다.
절연 물질(37)은 금속 몸체(36)의 다공들 내에 배치되며, 절연 물질(37)은 금속 몸체(36) 및 반도체 칩(10)을 전기적으로 절연하며, 금속 몸체(36)는 반도체 칩(10)으로부터 발생된 열을 신속하게 반도체 칩(10) 외부로 방열한다.
한편, 본 실시예에서, 소결된 금속 입자들 및 절연 물질(37)을 포함하는 방열 부재(30)는 절곡하는 도중 방열 부재(30)가 부러질 수 있기 때문에 절곡된 방열 부재(30)를 구현하기 위해서 금속 입자들을 소결할 때 절곡된 형상으로 소결하는 것이 바람직하다.
본 실시예에서, 금속 몸체(36) 내에 포함된 절연 물질(37)은 금속 입자들보다 높은 열 전도율을 갖는 열 전달 물질을 사용할 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 도 6는 도 5의 "B" 부분 확대도이다. 본 발명의 또 다른 실시예에 따른 반도체 패키지는 방열 부재를 제외하면 앞서 도 1을 참조하여 설명한 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생락하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 5 및 도 6을 참조하면, 반도체 패키지(100)는 반도체 칩(10), 관통 전극(20) 및 방열 부재(30)를 포함한다.
방열 부재(30)는 절연 몸체(38) 및 열 전달 부재(39)를 포함한다.
절연 몸체(38)는 내부에 복수개의 다공들을 형성되고, 열 전달 부재(39)는 절연 몸체(38)의 다공들 내에 배치된다. 반도체 칩(10)으로부터 발생된 열은 절연 몸체(28) 내에 채워진 열 전달 부재(39)를 통해 신속하게 반도체 칩(10)의 외부로 전달되어 반도체 패키지(100)의 전체적인 성능을 크게 향상시킬 수 있을 뿐만 아니라, 절연 몸체(38)를 절곡하여 절곡된 반도체 패키지를 제조할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 도 7에 도시된 반도체 패키지는 반도체 패키지의 개수 및 기판을 제외하면 앞서 도 1을 통해 설명된 반도체 패키지와 실질적으로 동일하다. 따라서, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동 일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 7을 참조하면, 반도체 패키지(200)는 제1 반도체 패키지(100a), 제2 반도체 패키지(100b) 및 기판(60)을 포함한다.
제1 반도체 패키지(100a)는 반도체 칩(10a), 관통 전극(20a) 및 방열 부재(20a)를 포함한다.
제2 반도체 패키지(100b)는 반도체 칩(10b), 관통 전극(20b) 및 방열 부재(20b)를 포함한다.
제1 반도체 패키지(100a)는 제2 반도체 패키지(100b) 상에 배치되며, 제1 및 제2 반도체 패키지(100a,100b)들의 관통 전극(20a,20b)들은 각각 동일한 위치에 정렬된다. 물론, 반도체 칩(10a,10b)들 및 방열 부재(20a,20b)들은 각각 교대로 배치된다.
한편, 상호 마주하게 배치된 제1 및 제2 반도체 패키지(100a,100b)들의 각 관통 전극(20a,20b)들 사이에는 솔더볼과 같은 도전볼(15)이 배치될 수 있고, 도전볼(15)에 의하여 관통 전극(20a,20b)들은 전기적으로 연결된다.
기판(60)은 기판 몸체(61), 접속 패드(62), 볼 랜드(64) 및 솔더볼(66)을 포함한다.
접속 패드(62)는 기판 몸체(61)의 상면 상에 배치되고, 볼 랜드(64)는 기판 몸체(61)의 상면과 대향하는 하면 상에 배치되며, 접속 패드(62) 및 볼 랜즈(64)는 기판 몸체(61)를 통해 전기적으로 연결된다. 솔더볼(66)은 볼 랜드(64) 상에 배치된다.
제2 반도체 패키지(100b)의 관통 전극(20b)은 접속 패드(62)와 전기적으로 접속되고, 몰딩 부재(50)는 제1 및 제2 반도체 패키지(100a,100b)들 및 기판(60) 상면을 몰딩한다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 본 발명의 또 다른 실시예에 따른 반도체 패키지는 추가 방열 부재를 제외하면 앞서 도 1을 통해 설명된 반도체 패키지와 실질적으로 동일하다. 따라서, 동일한 부분에 대한 중복된 설명은 생략하기로 하며, 동일한 부분에 대해서는 동일한 명칭 및 동일한 참조부호를 부여하기로 한다.
도 8을 참조하면, 반도체 패키지(100)는 반도체 칩(10), 관통 전극(20), 방열 부재(30) 및 추가 방열 부재(80)를 포함한다.
도 1에 도시된 반도체 패키지(100)에는 반도체 칩(10)의 제2 면(2) 상에 방열 부재(30)가 배치되어 있다. 그러나, 도 1에 도시된 반도체 패키지(100)의 반도체 칩(10)의 일측면에 방열 부재(30)가 배치될 경우, 반도체 칩(10) 및 방열 부재(30)의 상이한 열 팽창 계수에 의하여 반도체 패키지(100)에 휨이 발생될 수 있다.
본 실시예에서는 반도체 칩(10) 및 방열 부재(30) 사이의 열팽창 계수 편차에 따른 반도체 패키지(100)의 휨을 방지하기 위하여, 반도체 칩(10)의 제2 면(2)과 대향 하는 제1 면(1) 상에 추가 방열 부재(80)가 배치된다. 추가 방열 부재(80)는 방열 부재(30)와 실질적으로 동일한 구성을 갖는다.
이상에서 상세하게 설명한 바에 의하면, 반도체 패키지 내부에 방열 부재를 내장하여 반도체 칩으로부터 발생된 열을 신속하게 반도체 칩 외부로 전달하여 반도체 패키지의 성능을 보다 향상시킬 뿐만 아니라 방열 부재를 절곡함으로써 구부러지거나 절곡된 반도체 패키지를 제작할 수 있는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 4는 도 3의 "A" 부분 확대도이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 6는 도 5의 "B" 부분 확대도이다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.

Claims (11)

  1. 제1 면, 상기 제1 면과 대향하는 제2 면 및 상기 제1 면 상에 배치된 본딩 패드를 갖는 반도체 칩;
    상기 제1 및 제2 면들을 관통하며, 상기 본딩 패드와 전기적으로 연결되고, 상기 제2 면으로부터 돌출된 관통 전극; 및
    상기 제2 면과 마주하며 상기 관통 전극이 끼워지는 관통홀을 갖는 방열 부재를 포함하며,
    상기 방열 부재는, 금속 몸체; 및
    상기 금속 몸체의 표면에 피막 형태로 형성되어 상기 반도체 칩 및 상기 관통 전극을 절연하는 절연막을 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 삭제
  3. 제1항에 있어서,
    상기 절연막은 산화막 및 유기막 중 어느 하나를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 금속 몸체는 알루미늄 및 구리 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 관통 전극은 상기 본딩 패드와 대응하는 위치에 배치되어 상기 관통 전극은 상기 본딩 패드와 전기적으로 직접 연결된 것을 특징으로 하는 반도체 패키지.
  6. 제1 면, 상기 제1 면과 대향하는 제2 면 및 상기 제1 면 상에 배치된 본딩 패드를 갖는 반도체 칩;
    상기 제1 및 제2 면들을 관통하며, 상기 본딩 패드와 전기적으로 연결되고, 상기 제2 면으로부터 돌출된 관통 전극; 및
    상기 제2 면과 마주하며 상기 관통 전극이 끼워지는 관통홀을 갖는 방열 부재를 포함하며,
    상기 방열 부재는, 금속 입자들의 소결에 의하여 형성된 다공들을 갖는 금속 몸체; 및
    상기 다공들 내에 배치된 절연 물질을 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 삭제
  8. 삭제
  9. 제1 또는 제6항 중 어느 한 항에 있어서,
    상기 반도체 칩은 적어도 2 개가 적층되고 상기 각 반도체 칩들의 상기 관통 전극들은 전기적으로 접속되는 것을 특징으로 하는 반도체 패키지.
  10. 제9항에 있어서,
    상기 반도체 칩들이 실장되는 기판을 더 포함하며, 상기 기판은 상기 관통 전극과 전기적으로 접속되는 접속 부재를 포함하는 것을 특징으로 하는 반도체 패키지.
  11. 제1항 또는 제6항 중 어느 한 항에 있어서,
    상기 반도체 칩의 상기 제1 면 상에 배치되며 상기 관통 전극을 노출하는 관통홀을 갖는 추가 방열 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020090073505A 2009-08-10 2009-08-10 반도체 패키지 KR101069288B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090073505A KR101069288B1 (ko) 2009-08-10 2009-08-10 반도체 패키지
US12/639,211 US8159066B2 (en) 2009-08-10 2009-12-16 Semiconductor package having a heat dissipation member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090073505A KR101069288B1 (ko) 2009-08-10 2009-08-10 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20110016019A KR20110016019A (ko) 2011-02-17
KR101069288B1 true KR101069288B1 (ko) 2011-10-05

Family

ID=43534194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090073505A KR101069288B1 (ko) 2009-08-10 2009-08-10 반도체 패키지

Country Status (2)

Country Link
US (1) US8159066B2 (ko)
KR (1) KR101069288B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101212061B1 (ko) * 2010-06-09 2012-12-13 에스케이하이닉스 주식회사 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지
KR20130044052A (ko) * 2011-10-21 2013-05-02 에스케이하이닉스 주식회사 적층 반도체 패키지
US9123780B2 (en) * 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
KR102341755B1 (ko) 2014-11-10 2021-12-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9439326B1 (en) * 2015-05-28 2016-09-06 Hana Micron, Inc. Electronic components

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842910B1 (ko) 2006-06-29 2008-07-02 주식회사 하이닉스반도체 스택 패키지

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3697926B2 (ja) 1999-03-05 2005-09-21 セイコーエプソン株式会社 半導体装置の製造方法
US6278181B1 (en) * 1999-06-28 2001-08-21 Advanced Micro Devices, Inc. Stacked multi-chip modules using C4 interconnect technology having improved thermal management
KR200197028Y1 (ko) 2000-03-10 2000-09-15 주식회사헬리코리아 헬리콥터 연선기의 유압호스 분리장치
US6486549B1 (en) * 2001-11-10 2002-11-26 Bridge Semiconductor Corporation Semiconductor module with encapsulant base
TWI239629B (en) * 2003-03-17 2005-09-11 Seiko Epson Corp Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
JP3646719B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US20070262441A1 (en) * 2006-05-09 2007-11-15 Chi-Ming Chen Heat sink structure for embedded chips and method for fabricating the same
US7902643B2 (en) * 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
KR101038313B1 (ko) 2008-01-30 2011-06-01 주식회사 하이닉스반도체 스택 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842910B1 (ko) 2006-06-29 2008-07-02 주식회사 하이닉스반도체 스택 패키지

Also Published As

Publication number Publication date
US8159066B2 (en) 2012-04-17
US20110031613A1 (en) 2011-02-10
KR20110016019A (ko) 2011-02-17

Similar Documents

Publication Publication Date Title
JP5042668B2 (ja) 積層パッケージ
KR102204808B1 (ko) 쓰루-몰드 냉각 채널을 가진 반도체 디바이스 어셈블리
JP5330184B2 (ja) 電子部品装置
JP5081578B2 (ja) 樹脂封止型半導体装置
US7361986B2 (en) Heat stud for stacked chip package
US20140029201A1 (en) Power package module and manufacturing method thereof
JP5898919B2 (ja) 半導体装置
KR20110085481A (ko) 적층 반도체 패키지
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2006073651A (ja) 半導体装置
US7786571B2 (en) Heat-conductive package structure
KR20150005199A (ko) 반도체 칩 및 이를 갖는 적층형 반도체 패키지
TW201537719A (zh) 堆疊型半導體封裝
KR101069288B1 (ko) 반도체 패키지
JP2013077691A (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JPWO2009011419A1 (ja) 電子部品実装装置及びその製造方法
CN113035786A (zh) 半导体结构及其制造方法
US20200312734A1 (en) Semiconductor package with an internal heat sink and method for manufacturing the same
JP2007281201A (ja) 半導体装置
TWI284401B (en) Chip embedded packaging structure
CN209949522U (zh) 电路板、电路板组件以及电子装置
TWI791648B (zh) 封裝結構
KR102016019B1 (ko) 고열전도성 반도체 패키지
JP2009129960A (ja) 半導体装置およびその製造方法
KR20070030034A (ko) 적층 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180822

Year of fee payment: 8