KR101069499B1 - 반도체 디바이스 및 그 제조 방법 - Google Patents

반도체 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR101069499B1
KR101069499B1 KR1020090094325A KR20090094325A KR101069499B1 KR 101069499 B1 KR101069499 B1 KR 101069499B1 KR 1020090094325 A KR1020090094325 A KR 1020090094325A KR 20090094325 A KR20090094325 A KR 20090094325A KR 101069499 B1 KR101069499 B1 KR 101069499B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
heat
heat dissipation
dissipation member
forming
Prior art date
Application number
KR1020090094325A
Other languages
English (en)
Other versions
KR20110037066A (ko
Inventor
백종식
박인배
이동희
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020090094325A priority Critical patent/KR101069499B1/ko
Publication of KR20110037066A publication Critical patent/KR20110037066A/ko
Application granted granted Critical
Publication of KR101069499B1 publication Critical patent/KR101069499B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명에서는 스택된 반도체 다이의 열을 용이하게 방열할 수 있는 반도체 디바이스 및 그 제조 방법이 개시된다.
일 예로, 하면에 랜드가 형성되고, 상면에 도전성 패턴이 형성된 서브스트레이트와, 상기 서브스트레이트의 상부에 형성되어, 상기 도전성 패턴과 전기적으로 연결되고, 상면 또는 하면 중에서 선택된 적어도 어느 하나에 열전도층이 형성된 적어도 하나의 반도체 다이와, 상기 반도체 다이의 적어도 일측에 접하면서 형성된 방열 부재와, 상기 서브스트레이트의 상부에 형성되며, 내부에 상기 반도체 다이 및 방열 부재를 감싸면서 형성된 인캡슐런트를 포함하는 반도체 디바이스가 개시된다.
반도체, 디바이스, 방열, 히트 싱크

Description

반도체 디바이스 및 그 제조 방법{Semiconductor Device And Fabricating Method Thereof}
본 발명은 반도체 디바이스 및 그 제조 방법에 관한 것이다.
요즘의 반도체 디바이스는 고용량, 고성능이 요구되고 있기 때문에, 하나의 반도체 디바이스를 구성함에 있어서, 다수의 반도체 다이가 스택되는 경우가 점차 늘고 있다. 그리고 반도체 다이가 스택됨에 따라, 반도체 디바이스의 크기가 커지고, 신호 배선을 형성하기 어려운 문제점들이 발생하기 때문에, 이에 대한 연구가 이루어지고 있다. 또한, 많은 수의 반도체 다이가 스택되는 경우, 반도체 다이의 방열 또한 중요한 이슈가 되고 있다. 반도체 다이의 방열이 원활하게 이루어지지 않으면, 전자 이동도가 낮아지는 등의 현상이 발생하기 때문에, 결국 반도체 디바이스의 성능이 열화되는 문제점으로 직결된다.
본 발명은 스택된 반도체 다이의 열을 용이하게 방열할 수 있는 반도체 디바이스 및 그 제조 방법을 제공한다.
본 발명에 따른 반도체 디바이스는 하면에 랜드가 형성되고, 상면에 도전성 패턴이 형성된 서브스트레이트; 상기 서브스트레이트의 상부에 형성되어, 상기 도전성 패턴과 전기적으로 연결되고, 상면 또는 하면 중에서 선택된 적어도 어느 하나에 열전도층이 형성된 적어도 하나의 반도체 다이; 상기 반도체 다이의 적어도 일측에 접하면서 형성된 방열 부재; 및 상기 서브스트레이트의 상부에 형성되며, 내부에 상기 반도체 다이 및 방열 부재를 감싸면서 형성된 인캡슐런트를 포함할 수 있다.
여기서, 상기 반도체 다이는 도전성 범프를 통해 상기 도전성 패턴과 전기적으로 연결될 수 있다.
그리고 상기 반도체 다이는 일면에 형성된 본드 패드와, 상기 본드 패드로부터 상기 반도체 다이를 관통하는 관통 전극을 포함할 수 있다.
또한, 상기 반도체 다이의 열전도층은 패턴되어 상기 본드 패드 및 관통 전극과 이격되어 형성될 수 있다.
또한, 상기 반도체 다이의 열전도층은 열전도성 필름 또는 금속 도금으로 형 성될 수 있다.
또한, 상기 반도체 다이는 복수개로 스택되고, 상기 반도체 다이의 사이에는 열절연층이 형성될 수 있다.
또한, 상기 열절연층은 패턴되어 상기 반도체 다이의 본드 패드 및 관통 전극과 이격되어 형성될 수 있다.
또한, 상기 방열 부재는 금속 재질의 플레이트인 히트 싱크로 형성될 수 있다.
또한, 상기 반도체 다이와 방열 부재의 사이에는 상기 반도체 다이의 열을 상기 방열 부재에 전달하는 열전도 부재가 더 형성될 수 있다.
또한, 상기 열전도 부재는 써멀 그리스로 형성될 수 있다.
또한, 상기 반도체 다이는 상기 방열 부재와 접하는 부분의 상면 또는 하면 중에서 적어도 어느 하나로부터 내부로 경사지게 형성된 경사면을 구비할 수 있다.
또한, 상기 방열 부재는 스택된 상기 반도체 다이들을 감싸는 코팅층으로 형성될 수 있다.
또한, 상기 방열 부재는 실버 페이스트 또는 탄소 스프레이로 형성될 수 있다.
더불어, 본 발명에 따른 반도체 디바이스의 제조 방법은 복수의 반도체 다이의 상면 또는 하면 중에서 선택된 적어도 어느 하나에 열전도층을 형성하는 열전도층 형성 단계; 서브스트레이트의 상부에 상기 반도체 다이를 스택하는 반도체 다이 스택 단계; 상기 반도체 다이의 적어도 일측에 접하도록 방열 부재를 형성하는 방열 부재 형성 단계; 및 상기 반도체 다이 및 방열 부재를 감싸도록 인캡슐런트를 형성하는 인캡슐레이션 단계를 포함할 수 있다.
여기서, 상기 열전도층 형성 단계는 상기 반도체 다이에 열전도성 필름을 부착하거나, 금속 도금을 통해 이루어지는 것일 수 있다.
또한, 상기 열전도층 형성 단계는 상기 열전도층을 상기 반도체 다이의 본드 패드 또는 관통 전극과 이격되도록 패턴하여 형성하는 것일 수 있다.
또한, 상기 반도체 다이 스택 단계와 동시에 또는 그 이전에는 상기 반도체 다이의 스택되는 경계에 대응하여 열절연층을 형성하는 열절연층 형성 단계가 더 이루어질 수 있다.
또한, 상기 열절연층 형성 단계는 상기 열절연층을 상기 반도체 다이의 본드 패드 또는 관통 전극과 이격되도록 패턴하여 형성하는 것일 수 있다.
또한, 상기 방열 부재 형성 단계는 상기 방열 부재를 금속 플레이트 형상의 히트 싱크로 형성하거나, 상기 반도체 다이를 외부에서 감싸는 열전도성 재질로 이루어진 외부 코팅층으로 형성하는 것일 수 있다.
또한, 상기 방열 부재 형성 단계와 동시에 또는 그 이후에는 상기 반도체 다이와 방열 부재의 사이에 열전도 부재를 형성하는 열전도 부재 형성 단계가 더 이루어질 수 있다.
본 발명에 의한 반도체 디바이스 및 그 제조 방법은 반도체 다이의 상면 또는 하면에 적어도 하나의 열전도층을 구비하고, 열전도층에 방열 부재 또는 이와 함께 열전도 부재를 구비하여, 스택된 반도체 다이의 열이 방열 부재를 통해 외부로 용이하게 방열되도록 할 수 있다.
본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 도면을 참조하여 상세하게 설명하면 다음과 같다.
이하에서는 본 발명의 일 실시예에 따른 반도체 디바이스의 구성을 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스를 도시한 단면도이다. 도 2는 본 발명의 일 실시예에 따른 반도체 디바이스에 사용되는 반도체 다이의 저면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 서브스트레이트(110), 반도체 다이(120), 열절연층(130), 방열 부재(140), 인캡슐런트(160)를 포함한다. 또한, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 열전도 부재(150) 및 솔더볼(170)을 더 포함할 수도 있다.
상기 서브스트레이트(110)는 본 발명의 일 실시예에 따른 반도체 디바이스(100)가 구비되기 위한 기본을 제공한다. 상기 서브스트레이트(110)는 수평 방향으로 대략 평평한 형태로 구비됨이 일반적이다. 상기 서브스트레이트(110)는 상부가 상기 반도체 다이(120)와 연결되고, 하부는 상기 솔더볼(170) 또는 PCB(Printed Circuit Board, 미도시) 등과 연결되어, 상호간을 연결시킨다.
상기 서브스트레이트(110)는 절연층을 기본으로 하여, 하면으로 노출된 다수의 랜드(111)와, 상면으로 노출된 다수의 도전성 패턴(112)과, 상기 서브스트레이트(110)를 관통하여 상기 랜드(111)와 도전성 패턴(112)을 전기적으로 연결하는 도전성 비아(113), 상기 랜드(111)가 노출되는 영역을 제외한 나머지 영역을 감싸는 솔더 마스크(114)를 포함하여 이루어질 수 있다.
상기 반도체 다이(120)는 상기 서브스트레이트(110)의 상부에 형성된다. 상기 반도체 다이(120)는 상기 서브스트레이트(110)의 대략 중앙 상부에 위치한다. 상기 반도체 다이(120)는 하부에 형성된 도전성 범프(120a)를 이용하여 상기 서브스트레이트(110)의 도전성 패턴(112)과 전기적으로 연결될 수 있다.
상기 반도체 다이(120)는 일면에 형성된 제 1 열전도층(121), 반대면에 형성된 제 2 열전도층(122), 상기 제 1 열전도층(121)의 패턴 사이에 형성된 본드 패드(123), 상기 본드 패드(123)로부터 상기 반도체 다이(120)를 관통하는 관통 전극(124)을 포함할 수 있다.
상기 제 1 열전도층(121)은 상기 반도체 다이(120)의 일면, 예를 들어 상면 에 형성된다. 상기 제 1 열전도층(121)은 일체로 형성되며, 상기 반도체 다이(120)의 열을 흡수하여 상기 방열 부재(140)를 통해 방열되도록 한다. 이를 위해, 상기 제 1 열전도층(121)은 열 전도도가 우수한 재질로 형성된다. 상기 제 1 열전도층(121)은 열전도성 필름으로 구비되어, 상기 반도체 다이(120)의 상면에 부착될 수 있다. 또한, 상기 제 1 열전도층(121)은 구리 등의 금속으로 구비되어, 상기 반도체 다이(120)의 상면에 도금되어 형성될 수도 있다.
또한, 상기 제 1 열전도층(121)은 상기 본드 패드(123)가 쇼트되는 것을 방지하기 위해, 상기 본드 패드(123)와 전기적으로 절연 상태를 유지한다. 이를 위해, 상기 제 1 열전도층(121)은 패턴되며, 상기 본드 패드(123)는 상기 패턴의 사이에 상기 제 1 열전도층(121)과 이격되어 위치할 수 있다.
또한, 상기 반도체 다이(120)의 상면은 일단이 경사면을 이루도록 형성될 수 있다. 상기 경사면은 이후 상기 열전도 부재(150)가 형성되기 위한 공간을 확보하고, 상기 제 1 열전도층(121)과 열전도 부재(150)가 접하는 면적을 증가시킬 수 있다. 따라서, 상기 제 1 열전도층(121)의 열이 상기 열전도 부재(150)를 통해 상기 방열 부재(140)에 용이하게 전달될 수 있다.
상기 제 2 열전도층(122)은 상기 반도체 다이의 반대면, 예를 들어 하면에 형성된다. 상기 제 2 열전도층(122)은 역시 일체로 형성되며, 상기 반도체 다이(120)의 열을 상기 방열 부재(140)에 전달한다. 상기 제 2 열전도층(122)도 상기 제 1 열전도층(121)과 마찬가지로, 열전도성 필름이나, 구리 등의 금속 도금으로 형성될 수 있다.
상기 제 2 열전도층(122)은 상기 반도체 다이(120)의 관통 전극(124)과 전기적으로 절연 상태를 유지한다. 또한, 상기 제 2 열전도층(122)은 상기 관통 전극(124)에 연결되는 도전성 범프(120a)와도 전기적인 절연 상태를 유지한다. 이를 위해, 상기 제 2 열전도층(122)은 패턴되며, 상기 도전성 범프(120a)는 상기 패턴의 사이에 상기 제 2 열전도층(122)과 이격되어 위치할 수 있다.
상기 본드 패드(123)는 상기 반도체 다이(120)의 일면, 예를 들어 상면에 형성된다. 도시의 편의를 위해, 상기 본드 패드(123)는 상기 반도체 다이(120)의 상면으로 돌출된 것으로 도시되어 있으나, 실제로는 상기 반도체 다이(120)의 내부로 형성될 수도 있다.
상기 관통 전극(124)은 상기 본드 패드(123)로부터 상기 반도체 다이(120)를 관통하여 형성된다. 상기 관통 전극(124)은 상기 본드 패드(123)의 전기적 신호를 상기 반도체 다이(120)의 하면까지 전달하는 TSV(Through Silicon Via) 구조를 형성할 수 있다. 또한, 별도로 도시하지는 않았지만, 상기 본드 패드(123)들이 쇼트되는 것을 방지하기 위해, 상기 관통 전극(124)이 상기 반도체 다이(120)와 접하는 영역에는 별도의 절연층이 더 형성되어 있다. 또한, 상기 관통 전극(124)의 하부에는 상기 도전성 범프(120a) 등과의 결합력을 높이기 위해 솔더 등의 층이 더 형성될 수도 있다. 또한, 상기 반도체 다이(120) 중에서 가장 상부에 위치한 것은 상기 관통 전극(124)을 구비하는 상기 TSV 구조가 아닌 통상의 형태로 이루어질 수 있으며, 다만 플립(flip)된 형태로 그 하부의 반도체 다이(120)에 스택되는 것도 가능하다.
상기 열절연층(130)은 상기 반도체 다이(120)의 스택된 사이에 형성된다. 상기 열절연층(130)은 스택된 상기 반도체 다이(120)의 사이에서 접착제의 역할을 할 수 있고, 상기 반도체 다이(120)의 상호간에 열이 전달되는 것을 방지한다. 이를 위해, 상기 단열성이 높은 재질로 형성될 수 있다. 상기 열절연층(130)에 의해 차단된 열은 상술한 상기 반도체 다이의 열전도층(121, 122)을 통해 상기 방열 부재(140)로 전달된다.
상기 열절연층(130)은 상기 반도체 다이(120)의 열을 용이하게 차단하기 위해, 상기 반도체 다이(120)의 상면 또는 하면에 전면적으로 형성되는 것이 바람직하다.
다만, 상기 반도체 다이(120)는 스택된 상하간에 전기적으로 연결되어야 하기 때문에, 상기 열절연층(130)은 패턴되어 상기 반도체 다이(120)의 본드 패드(123)가 형성되는 영역과, 상기 관통 전극(124)에 연결되는 도전성 범프(120a)가 형성되는 영역을 노출시킨다. 따라서, 상기 열절연층(130)은 상기 반도체 다이(120)의 열이 상하간에 전달되는 것은 방지하고, 상기 반도체 다이(120)가 전기적으로 연결될 수 있도록 한다.
상기 방열 부재(140)는 상기 반도체 다이(120)의 적어도 일측에 접하도록 형성된다. 특히, 상기 방열 부재(140)는 상기 반도체 다이(120)의 제 1 열전도층(121) 및 제 2 열전도층(122)과 접하면서 형성된다.
또한, 상기 방열 부재(140)는 상기 서브스트레이트(110)의 상부에 수직하게 형성되어, 상기 반도체 다이(120)의 반대면 외부를 향하는 일정 면적을 갖는다. 즉, 상기 방열 부재(140)는 금속 재질의 플레이트로 형성된 히트 싱크(heat sink)의 형태로 구비될 수 있다.
상기 방열 부재(140)는 상기 제 1 열전도층(121) 및 제 2 열전도층(122)으로부터 상기 반도체 다이(120)의 열을 흡수한다. 그리고 상기 방열 부재(140)는 흡수한 상기 반도체 다이(120)의 열을 외부로 방열한다. 따라서, 상기 반도체 다이(120)가 다수개로 스택되더라도, 상기 반도체 다이(120)의 열은 상기 방열 부재(140)를 통해 용이하게 방열될 수 있다.
상기 열전도 부재(150)는 상기 반도체 다이(120)와 방열 부재(140)의 사이에 형성된다. 또한, 상기 열전도 부재(150)는 상기 반도체 다이(120)와 방열 부재(140) 사이의 갭(gap)을 메우도록 충진된다.
상기 반도체 다이(120)와 방열 부재(140)는 구조들간의 물리적인 결합으로 상호간에 접하기 때문에, 사이에 갭이 형성될 수 있다. 또한, 이러한 갭은 상기 반도체 다이(120)의 열이 상기 방열 부재(140)에 전달되는 데 방해가 된다.
상기 열전도 부재(150)는 열전도성이 우수한 써멀 그리스(thermal greese)로 형성될 수 있다. 따라서, 상기 열전도 부재(150)는 상기 제 1 열전도층(121) 및 제 2 열전도층(122)를 통해 전달된 반도체 다이(120)의 열을 상기 방열 부재(140)에 용이하게 전달한다. 또한, 상기 열전도 부재(150)는 상기 반도체 다이(120)와 방열 부재(140)의 갭에 의해 발생될 수 있는 기구적인 불안정을 함께 제거할 수 있다.
상기 인캡슐런트(160)는 상기 서브스트레이트(110)의 상부에 형성된다. 상기 인캡슐런트(160)는 상기 반도체 다이(120), 열절연층(130), 방열 부재(140), 열전도 부재(150) 등의 구성을 감싸면서 형성될 수 있다. 다만, 경우에 따라, 상기 방열 부재(140)는 용이한 방열을 위해 상기 인캡슐런트(160)의 외부로 노출될 수도 있다. 상기 인탭슐런트(160)는 내부의 소자들을 외부의 충격으로부터 보호할 수 있으며, 통상의 에폭시 수자, 실리콘 수지 또는 그 등가물을 이용하여 형성될 수 있다.
상기 솔더볼(170)은 상기 서브스트레이트(110)의 하부에 형성된다. 상기 솔더볼(170)은 통상적으로 볼 형상으로 형성되어, 상기 서브스트레이트(110)의 랜드(111)와 전기적으로 연결된다. 상기 솔더볼(170)은 솔더 재질로 형성되어, 상기 반도체 다이(120)로 전기적 신호가 입출력되도록 할 수 있다. 또한, 상기 솔더볼(170)은 구비되어 BGA(Ball Grid Array) 구조를 형성하며, 다만 LGA(Land Grid Array) 등의 구조에서는 상기 솔더볼(170)이 구비되지 않을 수 있다.
상기와 같이 하여, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 반도체 다이(120)의 상면 또는 하면에 적어도 하나의 열전도층(121, 122)을 구비하고, 열전도층(121, 122)에 방열 부재(140) 및 열전도 부재(150)를 접하도록 형성하여, 반도체 다이(120)의 열이 방열 부재(140)를 통해 외부로 용이하게 방열되도록 할 수 있다.
이하에서는 본 발명의 다른 실시예에 따른 반도체 디바이스의 구성을 설명하도록 한다.
도 3은 본 발명의 다른 실시예에 따른 반도체 디바이스의 단면도이다. 앞선 실시예와 동일한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였으며, 이하에서는 차이점을 중심으로 설명하기로 한다.
도 3에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 서브스트레이트(110), 반도체 다이(120), 열절연층(130), 방열 부재(240), 인캡슐런트(160)를 포함한다. 또한, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 솔더볼(170)을 더 포함할 수도 있다.
상기 방열 부재(240)는 스택된 상기 반도체 다이(120)의 표면을 감싸도록 형성된다. 또한, 상기 방열 부재(240)는 상기 반도체 다이(120)의 제 1 열전도층(121) 및 제 2 열전도층(122)과 접하면서 형성된다.
상기 방열 부재(240)는 상기 반도체 다이(120)의 표면을 따라 형성될 수 있 다. 또한, 상기 방열 부재(240)는 앞선 실시예에 비해 상기 반도체 다이(120)와의 접촉 면적을 증가시켜 상기 반도체 다이(120)의 열을 보다 용이하게 흡수할 수 있다. 이를 위해, 상기 방열 부재(240)는 실버 페이스트 또는 탄소 스프레이의 방법으로 도포되어 스택된 상기 반도체 다이(120)의 표면에 형성될 수 있다.
또한, 이 경우, 상기 방열 부재(240)와 상기 반도체 다이(120)의 사이에 갭이 발생하지 않으므로, 반도체 다이(120)의 열전달이 우수하고, 기계적으로 안정한 구조를 형성할 수 있다. 또한, 상기 방열 부재(240)는 별도의 열전도 부재없이도 상기 반도체 사이(120)를 감쌀 수 있다. 또한, 상기 방열 부재(240)의 표면적이 증가되었기 때문에, 상기 방열 부재(240)의 열이 외부로 용이하게 방출될 수 있다.
상기와 같이 하여, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 반도체 다이(120)의 표면을 따라 형성된 방열 부재(240)를 형성하여, 방열 부재(240)의 표면적을 증가시킴으로써, 반도체 다이(120)의 열을 용이하게 흡수하고 방열할 수 있다.
이하에서는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법에 대해 설명하도록 한다.
도 4는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다. 도 5a 내지 도 5g는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 도면이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스(100)의 제조 방법은 열전도층 형성 단계(S1), 열절연층 형성 단계(S2), 반도체 다이 스택 단계(S3), 방열 부재 형성 단계(S4), 인캡슐레이션 단계(S6)를 포함한다. 또한, 상기 방열 부재 형성 단계(S4)와 인캡슐레이션 단계(S6)의 사이에는 열전도 부재 형성 단계(S5)가 더 이루어질 수 있고, 인캡슐레이션 단계(S6)의 이후에는 솔더볼 형성 단계(S7)가 더 이루어질 수도 있다. 이하에서는 도 4의 각 단계들을 도 5a 내지 도 5g를 함께 참조하여 설명하도록 한다.
도 4 및 도 5a를 참조하면, 상기 열전도층 형성 단계(S1)는 반도체 다이(120)의 상면 또는 하면 중 적어도 어느 하나에 열전도층(121, 122)을 형성하는 단계이다. 상기 열전도층(121, 122)은 상기 반도체 다이(120)의 적어도 일면에 전면적으로 형성되고, 다만 상기 반도체 다이(120)의 본드 패드(123) 및 관통 전극(124)이 형성될 영역에는 형성되지 않도록 패턴된다. 또한, 상기 열전도층(121, 122)은 이후 도전성 범프(120a)가 형성될 영역에도 역시 형성되지 않도록 패턴된다. 상기 열전도층(121, 122)은 상기 반도체 다이(120)의 적어도 일면에 열전도성 필름의 형태로 구비되어, 부착될 수도 있다. 또한, 상기 열전도층(121, 122)은 상기 반도체 다이(120)의 적어도 일면에 구리 등의 금속을 도금하여 형성될 수 있다. 이 때, 도금 시에는 상기 본드 패드(123), 관통 전극(124), 도전성 범프(120a)에 대응되는 영역에 마스크를 형성한 상태에서 무전해 도금 등의 방법을 이용할 수 있다.
도 4 및 도 5b를 참조하면, 상기 열절연층 형성 단계(S2)는 상기 반도체 다이(120)의 스택된 경계에 열절연층(130)을 형성하는 단계이다. 또한, 상기 열절연층 형성 단계(S2)는 별도의 단계로 도시되어 있으나, 상기 반도체 다이 스택 단계(S3)와 동시에 이루어질 수도 있다. 상기 열절연층(130)은 스택된 상기 반도체 다이(120)의 경계 영역에 단열성이 높은 물질을 구비하여 형성될 수 있다. 상기 열절연층(130)은 상기 도전성 범프(120a)의 사이에 대응하여 형성된다.
도 4 및 도 5c를 참조하면, 상기 반도체 다이 스택 단계(S3)는 복수개의 상기 반도체 다이(120)를 서브스트레이트(110)의 상부에 차례로 스택하는 단계이다. 그리고 상기 반도체 다이(120)는 일면에 본드 패드(123)가 형성되고, 반대면에 관통 전극(124)이 노출되어 있기 때문에, 도전성 범프(120a)를 통해 스택된 상호간 및 서브스트레이트(110)와 전기적으로 연결된다. 또한, 상기 열절연층(130)은 스택된 상기 반도체 다이(120)의 사이의 경계 중에서 상기 도전성 범프(120a)가 형성된 영역 이외에 형성되어, 상기 반도체 다이(120)가 접착되도록 하고, 상호간에 열이 이동하는 것을 방지한다. 또한, 가장 하부에 형성된 반도체 다이(120)는 상기 서브스트레이트(110)와의 사이에 통상의 언더필(underfill) 공정이 이루어질 수도 있다.
도 4 및 도 5d를 참조하면, 상기 방열 부재 형성 단계(S4)는 스택된 상기 반 도체 다이(120)의 적어도 일측에 접하도록 방열 부재(140)를 형성하는 단계이다. 상기 방열 부재(140)는 히트 싱크(heat sink)로 구비되어, 상기 반도체 다이(120)의 스택된 측면과 접하면서 상기 서브스트레이트(110)의 상면에 수직하게 형성될 수 있다. 이 경우, 상기 방열 부재(140)는 상기 반도체 다이(120)의 열절연층(121, 122)과 접하도록 형성된다.
도 4 및 도 5e를 참조하면, 상기 열전도 부재 형성 단계(S5)는 상기 반도체 다이(120)와 방열 부재(140)의 사이에 열전도 부재(150)를 형성하는 단계이다. 또한, 상기 열전도 부재 형성 단계(S5)는 별도의 단계로 도시되어 있으나, 상기 방열 부재 형성 단계(S4)와 동시에 이루어질 수도 있다. 상기 열전도 부재(150)는 통상의 써멀 그리스(thermal greese)로 형성되어, 상기 반도체 다이(120)와 방열 부재(140) 사이의 갭을 메우도록 형성된다.
도 4 및 도 5f를 참조하면, 상기 인캡슐레이션 단계(S6)는 내부에 상기 반도체 다이(120), 열절연층(130), 방열 부재(140), 열전도 부재(150)를 감싸도록 인캡슐런트(160)를 형성하는 단계이다. 다만, 경우에 따라, 상기 방열 부재(140)의 방열 능력을 향상시키기 위해, 상기 인캡슐런트(160)의 외부로 상기 방열 부재(140)가 노출되도록 할 수도 있다. 또한, 상기 인캡슐런트는 통상의 에폭시 수지, 실리콘 수지 또는 그 등가물을 이용하여 형성될 수 있다.
도 4 및 도 5g를 참조하면, 상기 솔더볼 형성 단계(S7)는 상기 서브스트레이트(110)의 하부에 솔더볼(170)을 형성하는 단계이다. 상기 솔더볼(170)은 통상의 솔더 재질로 형성되어, 상기 서브스트레이트(110)의 랜드(111)에 결합된다.
이하에서는 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법에 대해 설명하도록 한다.
도 6은 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다.
도 7a 내지 도 7c는 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 열전도층 형성 단계(S1), 열절연층 형성 단계(S2), 반도체 다이 스택 단계(S3), 방열 부재 형성 단계(S4), 인캡슐레이션 단계(S5)를 포함한다. 또한, 상기 인캡슐레이션 단계(S6)의 이후에는 솔더볼 형성 단계(S6)가 더 이루어질 수도 있다. 이하에서는 도 6의 각 단계들을 도 7a 내지 도 7c를 함께 참조하여 설명하도록 한다.
상기 열전도층 형성 단계(S1) 내지 반도체 다이 스택 단계(S3)는 상술한 본 발명의 일 실시예에 따른 반도체 디바이스(100)의 제조 방법에서의 각 단계와 동일하다. 따라서, 상기 단계들에 대한 상세한 설명은 생략하도록 한다.
도 6 및 도 7a를 참조하면, 상기 방열 부재 형성 단계(S4)는 스택된 상기 반도체 다이(120)의 표면에 방열 부재(240)를 형성하는 단계이다. 상기 방열 부재(240)는 반도체 다이(120), 열절연층(130)를 감싸면서 형성된다. 상기 방열 부재(240)는 상기 반도체 다이(120)의 외주면을 통해, 상기 반도체 다이(120)의 열전도층(121, 122)과 접하도록 형성된다. 상기 방열 부재(240)는 스택된 상기 반도체 다이(120)의 표면에 실버 페이스트 또는 탄소 스프레이 등의 방법으로 도포하여 형성될 수 있다.
도 6 및 도 7b를 참조하면, 상기 인캡슐레이션 단계(S5)는 내부에 상기 반도체 다이(120), 열절연층(130), 방열 부재(140), 열전도 부재(150)를 감싸도록 인캡슐런트(160)를 형성하는 단계이다. 상기 인캡슐런트는 통상의 에폭시 수지, 실리콘 수지 또는 그 등가물을 이용하여 형성될 수 있다.
도 6 및 도 7c를 참조하면, 상기 솔더볼 형성 단계(S6)는 상기 서브스트레이트(110)의 하부에 솔더볼(170)을 형성하는 단계이다. 상기 솔더볼(170)은 통상의 솔더 재질로 형성되어, 상기 서브스트레이트(110)의 랜드(111)에 결합된다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 디바이스에 사용되는 반도체 다이의 저면도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 디바이스의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다.
도 5a 내지 도 5g는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다.
도 7a 내지 도 7c는 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 200; 반도체 디바이스 110; 서브스트레이트
120; 반도체 다이 121; 제 1 열전도층
122; 제 2 열전도층 123; 본드 패드
124; 관통 전극 130; 열절연층
140, 240; 방열 부재 150; 열전도 부재
160; 인캡슐런트 170; 솔더볼

Claims (20)

  1. 하면에 랜드가 형성되고, 상면에 도전성 패턴이 형성된 서브스트레이트;
    상기 서브스트레이트의 상부에 형성되어, 상기 도전성 패턴과 전기적으로 연결되고, 상면 또는 하면 중에서 선택된 적어도 어느 하나에 열전도층이 형성된 적어도 하나의 반도체 다이;
    상기 반도체 다이의 적어도 일측에 접하면서 형성된 방열 부재; 및
    상기 서브스트레이트의 상부에 형성되며, 내부에 상기 반도체 다이 및 방열 부재를 감싸면서 형성된 인캡슐런트를 포함하고,
    상기 반도체 다이는 상기 방열 부재와 접하는 부분의 상면 또는 하면 중에서 적어도 어느 하나로부터 내부로 경사지게 형성된 경사면을 구비하고,
    상기 반도체 다이와 방열 부재의 사이에는 상기 반도체 다이의 열을 상기 방열 부재에 전달하는 열전도 부재가 더 형성되는 반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 반도체 다이는 도전성 범프를 통해 상기 도전성 패턴과 전기적으로 연결된 것을 특징으로 하는 반도체 디바이스.
  3. 제 1 항에 있어서,
    상기 반도체 다이는 일면에 형성된 본드 패드와, 상기 본드 패드로부터 상기 반도체 다이를 관통하는 관통 전극을 포함하는 것을 특징으로 하는 반도체 디바이스.
  4. 제 3 항에 있어서,
    상기 반도체 다이의 열전도층은 패턴되어 상기 본드 패드 및 관통 전극과 이격되어 형성된 것을 특징으로 하는 반도체 디바이스.
  5. 제 1 항에 있어서,
    상기 반도체 다이의 열전도층은 열전도성 필름 또는 금속 도금으로 형성된 것을 특징으로 하는 반도체 디바이스.
  6. 제 1 항에 있어서,
    상기 반도체 다이는 복수개로 스택되고, 상기 반도체 다이의 사이에는 열절연층이 형성된 것을 특징으로 하는 반도체 디바이스.
  7. 제 6 항에 있어서,
    상기 열절연층은 패턴되어 상기 반도체 다이의 본드 패드 및 관통 전극과 이격되어 형성된 것을 특징으로 하는 반도체 디바이스.
  8. 제 1 항에 있어서,
    상기 방열 부재는 금속 재질의 플레이트인 히트 싱크로 형성된 것을 특징으로 하는 반도체 디바이스.
  9. 삭제
  10. 제 1 항에 있어서,
    상기 열전도 부재는 써멀 그리스로 형성된 것을 특징으로 하는 반도체 디바이스.
  11. 삭제
  12. 제 1 항에 있어서,
    상기 방열 부재는 스택된 상기 반도체 다이들을 감싸는 코팅층으로 형성된 것을 특징으로 하는 반도체 디바이스.
  13. 제 1 항에 있어서,
    상기 방열 부재는 실버 페이스트 또는 탄소 스프레이로 형성된 것을 특징으로 하는 반도체 디바이스.
  14. 일측에 경사면이 형성된 복수의 반도체 다이의 상면 또는 하면 중에서 선택된 적어도 어느 하나에 열전도층을 형성하는 열전도층 형성 단계;
    서브스트레이트의 상부에 상기 반도체 다이를 스택하는 반도체 다이 스택 단계;
    상기 반도체 다이의 적어도 일측에 접하도록 방열 부재를 형성하는 방열 부재 형성 단계;
    상기 반도체 다이와 방열 부재의 사이에 열전도 부재를 형성하는 열전도 부재 형성 단계; 및
    상기 반도체 다이 및 방열 부재를 감싸도록 인캡슐런트를 형성하는 인캡슐레이션 단계를 포함하는 반도체 디바이스의 제조 방법.
  15. 제 14 항에 있어서,
    상기 열전도층 형성 단계는 상기 반도체 다이에 열전도성 필름을 부착하거나, 금속 도금을 통해 이루어지는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  16. 제 14 항에 있어서,
    상기 열전도층 형성 단계는 상기 열전도층을 상기 반도체 다이의 본드 패드 또는 관통 전극과 이격되도록 패턴하여 형성하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  17. 제 14 항에 있어서,
    상기 반도체 다이 스택 단계와 동시에 또는 그 이전에는 상기 반도체 다이의 스택되는 경계에 대응하여 열절연층을 형성하는 열절연층 형성 단계가 더 이루어지는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  18. 제 17 항에 있어서,
    상기 열절연층 형성 단계는 상기 열절연층을 상기 반도체 다이의 본드 패드 또는 관통 전극과 이격되도록 패턴하여 형성하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  19. 제 14 항에 있어서,
    상기 방열 부재 형성 단계는 상기 방열 부재를 금속 플레이트 형상의 히트 싱크로 형성하거나, 상기 반도체 다이를 외부에서 감싸는 열전도성 재질로 이루어진 외부 코팅층으로 형성하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  20. 삭제
KR1020090094325A 2009-10-05 2009-10-05 반도체 디바이스 및 그 제조 방법 KR101069499B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090094325A KR101069499B1 (ko) 2009-10-05 2009-10-05 반도체 디바이스 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090094325A KR101069499B1 (ko) 2009-10-05 2009-10-05 반도체 디바이스 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110037066A KR20110037066A (ko) 2011-04-13
KR101069499B1 true KR101069499B1 (ko) 2011-09-30

Family

ID=44044600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090094325A KR101069499B1 (ko) 2009-10-05 2009-10-05 반도체 디바이스 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101069499B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014185665A1 (ko) * 2013-05-14 2014-11-20 (주)실리콘화일 방열 특성이 개선된 반도체 장치
US9324683B2 (en) 2013-08-13 2016-04-26 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US10998294B2 (en) 2019-02-01 2021-05-04 SK Hynix Inc. Semiconductor packages having stacked chip structure
US11114362B2 (en) 2019-07-03 2021-09-07 SK Hynix Inc. Stacked semiconductor package having heat dissipation structure
US11309228B2 (en) 2019-10-08 2022-04-19 Samsung Electronics Co., Ltd. Packaged semiconductor devices having enhanced thermal transport and methods of manufacturing the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153520B2 (en) 2011-11-14 2015-10-06 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US8816494B2 (en) * 2012-07-12 2014-08-26 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
US10199356B2 (en) * 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
US10096576B1 (en) 2017-06-13 2018-10-09 Micron Technology, Inc. Semiconductor device assemblies with annular interposers
US10090282B1 (en) 2017-06-13 2018-10-02 Micron Technology, Inc. Semiconductor device assemblies with lids including circuit elements
KR20220112922A (ko) * 2021-02-05 2022-08-12 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191487B1 (en) * 1998-04-23 2001-02-20 Minco Technology Labs, Inc. Semiconductor and flip chip packages and method having a back-side connection
JP2006236999A (ja) 2005-02-22 2006-09-07 Lg Electronics Inc 有機ｅｌ素子及びその製造方法
KR20080001589A (ko) * 2006-06-29 2008-01-03 주식회사 하이닉스반도체 스택 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191487B1 (en) * 1998-04-23 2001-02-20 Minco Technology Labs, Inc. Semiconductor and flip chip packages and method having a back-side connection
JP2006236999A (ja) 2005-02-22 2006-09-07 Lg Electronics Inc 有機ｅｌ素子及びその製造方法
KR20080001589A (ko) * 2006-06-29 2008-01-03 주식회사 하이닉스반도체 스택 패키지

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014185665A1 (ko) * 2013-05-14 2014-11-20 (주)실리콘화일 방열 특성이 개선된 반도체 장치
US9613881B2 (en) 2013-05-14 2017-04-04 SK Hynix Inc. Semiconductor device having improved heat-dissipation characteristics
US9324683B2 (en) 2013-08-13 2016-04-26 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US10998294B2 (en) 2019-02-01 2021-05-04 SK Hynix Inc. Semiconductor packages having stacked chip structure
US11114362B2 (en) 2019-07-03 2021-09-07 SK Hynix Inc. Stacked semiconductor package having heat dissipation structure
TWI816919B (zh) * 2019-07-03 2023-10-01 南韓商愛思開海力士有限公司 具有散熱結構的堆疊式半導體封裝件
US11309228B2 (en) 2019-10-08 2022-04-19 Samsung Electronics Co., Ltd. Packaged semiconductor devices having enhanced thermal transport and methods of manufacturing the same

Also Published As

Publication number Publication date
KR20110037066A (ko) 2011-04-13

Similar Documents

Publication Publication Date Title
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
US9831282B2 (en) Electronic device package and fabricating method thereof
US10566320B2 (en) Method for fabricating electronic package
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
JP5081578B2 (ja) 樹脂封止型半導体装置
US20110304045A1 (en) Thermally enhanced electronic package and method of manufacturing the same
US20080315396A1 (en) Mold compound circuit structure for enhanced electrical and thermal performance
TW202006923A (zh) 半導體封裝及其製造方法
TW201537719A (zh) 堆疊型半導體封裝
US9666506B2 (en) Heat spreader with wiring substrate for reduced thickness
TW201415587A (zh) 半導體裝置的熱能管理結構及其製造方法
US11581234B2 (en) Semiconductor package with improved heat dissipation
US20170117251A1 (en) Fan-out 3D IC Integration Structure without Substrate and Method of Making the Same
US20170358557A1 (en) Package-on-package structure and manufacturing method thereof
US11881459B2 (en) Electronic package and fabrication method thereof
KR20030096461A (ko) 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
CN112242363A (zh) 电子封装件
US11482507B2 (en) Semiconductor package having molding member and heat dissipation member
US11417581B2 (en) Package structure
KR101101435B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2010287859A (ja) 貫通電極を有する半導体チップ及びそれを用いた半導体装置
KR20210027567A (ko) 반도체 패키지
CN111883505A (zh) 电子封装件及其承载基板与制法
TWI790054B (zh) 天線整合式封裝結構

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150922

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160908

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170912

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 8