KR20080001589A - 스택 패키지 - Google Patents

스택 패키지 Download PDF

Info

Publication number
KR20080001589A
KR20080001589A KR1020060132019A KR20060132019A KR20080001589A KR 20080001589 A KR20080001589 A KR 20080001589A KR 1020060132019 A KR1020060132019 A KR 1020060132019A KR 20060132019 A KR20060132019 A KR 20060132019A KR 20080001589 A KR20080001589 A KR 20080001589A
Authority
KR
South Korea
Prior art keywords
base substrate
stack package
semiconductor chips
semiconductor chip
stacked
Prior art date
Application number
KR1020060132019A
Other languages
English (en)
Other versions
KR100842910B1 (ko
Inventor
이하나
양승택
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/679,268 priority Critical patent/US7429792B2/en
Priority to JP2007061029A priority patent/JP5042668B2/ja
Publication of KR20080001589A publication Critical patent/KR20080001589A/ko
Application granted granted Critical
Publication of KR100842910B1 publication Critical patent/KR100842910B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

스택 패키지는, 상면의 접속패드가 구비되고 하면에 볼랜드가 구비된 베이스 기판; 상기 베이스 기판 상에 스페이서를 개재해서 스택되며 상기 접속패드에 대응하는 부분에 전기적 연결용 관통 홀이 구비된 적어도 둘 이상의 반도체칩; 상기 스택된 반도체칩들과 베이스 기판간을 전기적으로 연결시키는 전기적 연결 부재; 상기 스택된 반도체칩들의 양측면 각각과 접촉하면서 상기 베이스 기판 상에 수직하게 세워져 설치된 한 쌍의 히트싱크; 및 상기 베이스 기판 하면의 볼랜드에 부착된 외부 접속 단자;를 포함한다.

Description

스택 패키지{Stack package}
도 1은 본 발명의 실시예에 따른 스택 패키지를 도시한 단면도.
도 2는 본 발명의 실시예에 따른 스택 패키지의 분해 단면도.
도 3은 본 발명의 다른 실시예에 따른 스택 패키지의 분해 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100,300 : 스택 패키지 100a : 패키지 유닛
110,310 : 베이스 기판 112 : 접속패드
114,314 : 볼랜드 120,320 : 반도체칩
130,330 : 스페이서 140,340 : 열전달막
150 : 관통 홀 160 : 전기적 접속 부재
170,370 : 히트싱크 172,372 : 삽입홈
174,374 : 브렌치 180,380 : 외부 접속 단자
390 : 패턴 테이프 392,394 : 범프랜드
396 : 범프
본 발명은 스택 패키지에 관한 것으로, 보다 상세하게는, 스택된 모든 반도체칩들에서 발생되는 열을 동일하게 외부로 방출시킬 수 있도록 한 스택 패키지에 관한 것이다.
반도체 패키징 기술은 전자기기의 소형화 및 다기능화의 요구를 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속시켰으며, 다기능화에 대한 요구는 다양한 기능을 갖는 칩들을 하나의 패키지에 내장시키는 스택 패키지에 대한 기술 개발을 가속시켰다.
한편, 전자기기의 소형화 및 다기능화를 만족시키는 반도체 패키지는, 상기 전자기기에 실장되어 동작될 때, 반도체칩에서 많은 열이 발생되며, 이렇게 발생된 열은 패키지의 외부로 신속하게 빠져나가야만 한다. 이것은 반도체칩에서 발생된 열이 패키지의 외부로 신속하게 빠져나가지 못할 경우, 반도체칩의 처리속도가 감소될 뿐만 아니라 빠져 나가지 못한 열로 인해 패키지의 내부 온도가 계속 상승하여 반도체칩에 심각한 손상이 유발될 수 있기 때문이다.
이에, 상기 반도체 패키지는 반도체칩에서 발생된 열을 외부로 신속하게 배출시키기 위해 열방출 수단, 즉, 히트싱크(heat sink)를 반도체칩의 상부면 또는 반도체 패키지의 상부면에 부착시키고 있다.
그러나, 반도체 패키지의 상부면에 히트싱크가 부착되면, 반도체 패키지의 전체 두께가 두꺼워져 제품의 상품 가치가 낮아진다.
또한, 스택 패키지의 경우, 히트싱트가 최상부에 배치된 반도체칩의 상부면 에 부착되므로, 최상부에 배치된 반도체칩에서 발생되는 열만 외부로 신속하게 방출시킬 수 있을 뿐, 나머지 반도체칩들에서 발생되는 열은 동일하게 외부로 방출시키는 못한다. 예를들어, 히트싱크가 장착된 스택 패키지의 경우, 히트싱크가 부착된 최상부 반도체칩에서부터 최하부에 위치한 반도체칩으로 갈수록 열 방출 효율이 저하된다. 이로 인해, 최하부에 위치한 반도체칩에서 발생된 열은 거의 외부로 방출되지 못하기 때문에, 스택 패키지의 경우, 최하부에 위치한 반도체칩이 손상되거나, 반도체 패키지의 전체적인 성능이 저하될 수 있다.
따라서, 본 발명은 히트싱크의 부착으로 인한 두께 증가를 방지함과 아울러 스택되는 반도체칩들 각각에서 발생되는 열을 동일하게 외부로 방출시킬 수 있도록 한 스택 패키지를 제공한다.
일 실시예에 있어서, 스택 패키지는, 상면의 접속패드가 구비되고 하면에 볼랜드가 구비된 베이스 기판; 상기 베이스 기판 상에 스페이서를 개재해서 스택되며 상기 접속패드에 대응하는 부분에 전기적 연결용 관통 홀이 구비된 적어도 둘 이상의 반도체칩; 상기 스택된 반도체칩들과 베이스 기판간을 전기적으로 연결시키는 전기적 연결 부재; 상기 스택된 반도체칩들의 양측면 각각과 접촉하면서 상기 베이스 기판 상에 수직하게 세워져 설치된 한 쌍의 히트싱크; 및 상기 베이스 기판 하면의 볼랜드에 부착된 외부 접속 단자;를 포함한다.
상기 관통 홀은 반도체칩의 양측 가장자리에 구비된다.
상기 스페이서는 상기 반도체칩 보다 작은 크기를 갖는다.
상기 스택 패키지는, 상기 히트싱크와 콘택되도록 상기 반도체칩의 일면 전체에 도포된 열전달막을 더 포함하며, 상기 열전달막은 상기 반도체칩의 후면에 도포된다.
상기 반도체칩은 관통 홀 표면 또는 관통 홀 주위에 배선이 형성되도록 상면에 패드 재배열이 이루어진 것이다.
상기 전기적 연결 부재는 구리 핀이며, 상기 구리 핀은 상기 스택된 반도체칩들의 관통 홀들 내에 삽입됨과 아울러 상기 베이스 기판의 접속패드와 콘택되고, 이에 따라, 상기 구리 핀은 상기 스택된 반도체칩들의 관통 홀 내에 삽입되어 상기 스택된 반도체칩들과 전기적으로 연결됨과 아울러 상기 베이스 기판의 접속패드와 전기적으로 연결되고, 그리고, 상기 스택된 반도체칩들과 베이스 기판간을 전기적으로 연결시킨다.
상기 히트싱크는 상기 스택된 반도체칩들과 접촉하는 일측면에 각 반도체칩이 삽입되는 삽입홈들을 구비하며, 또한, 상기 일측면과 대향하는 타측면에 다수의 브렌치를 구비한다.
상기 외부 접속 단자는 솔더볼이다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은 반도체 패키지에 반도체칩에서 발생되는 열을 방출시키기 위한 수 단으로서 히트싱크를 설치하되, 상기 히트싱크를 베이스 기판 상에 수직하게 설치되면서 스택된 반도체칩들의 측면과 접촉하도록 설치한다.
이 경우, 상기 히트싱크는 베이스 기판 상에 수직하게 설치되므로 패키지의 두께 증가를 유발하지 않는다. 또한, 상기 히트싱크는 최상부에 스택된 반도체칩에 국한됨이 없이 스택된 모든 반도체칩들과 접촉하기 때문에 상기 반도체칩들 각각에서 발생되는 열을 동일하게 방출시킬 수 있다.
따라서, 본 발명은 박형이면서도 열방출 특성이 우수한 스택 패키지를 제공할 수 있으므로, 제품의 상품 가치를 높일 수 있고, 나아가서, 소형이면서도 열적 특성이 우수한 전자기기를 구현할 수 있다.
자세하게, 도 1은 본 발명의 실시예에 따른 스택 패키지를 도시한 단면도이고, 도 2는 본 발명의 실시예에 따른 스택 패키지의 분해 단면도로서, 이들을 설명하면 다음과 같다.
도 1 및 도 2를 참조하면, 본 발명의 스택 패키지(100)는 베이스 기판(110)과, 상기 베이스 기판(110) 상에 스택된 적어도 둘 이상의 반도체칩(130)과, 상기 스택된 반도체칩들(120)과 베이스 기판(110)간을 전기적으로 연결시키는 전기적 연결 부재(160)와, 상기 스택된 반도체칩들(120)의 양측면과 접촉하도록 설치된 한 쌍의 히트싱크(170), 그리고, 상기 베이스 기판(110)의 하면에 부착된 외부 접속 단자(180)를 포함한다.
상기 베이스 기판(110)은, 상면에는 다수의 접속패드(112)가 구비되며, 하면에는 다수의 볼랜드(114)가 구비되고, 내부에는 상기 접속패드(112)와 볼랜드(114) 간을 연결하는 회로패턴(도시안됨)이 구비된다. 상기 접속패드(112)는 상기 베이스 기판(110) 상면의 양측 가장자리에 배열되도록 구비된다.
상기 반도체칩들(120)은 상기 베이스 기판(110)의 상면 상에 간격 유지용 스페이서(130)의 개재하에 적어도 둘 이상, 예컨데, 3개가 스택된다. 상기 스택된 반도체칩들(120)은 베이스 기판(110)의 접속패드(112)와 대응하는 양측 가장자리 부분들 각각에 전기적 연결용 관통 홀(150)을 구비한다. 여기서, 본 발명에 따른 스택된 반도체칩들(120)은 각각 상기 관통 홀(150)의 표면 또는 관통 홀(150)의 주위에 배선(도시안됨)이 형성되도록 상면에 패드 재배열이 이루어진 것으로 이해될 수 있다.
상기 스페이서(130)는 반도체칩(120) 보다 작은 크기로 구비된다. 바람직하게, 상기 스페이서(130)는 관통 홀들(150) 사이에 배치되는 크기를 갖도록 구비된다. 스택된 각 반도체칩(120)의 일면, 즉, 본딩패드(도시안됨)가 형성된 상면과 대향하는 하면에는 상기 반도체칩(120)을 보호함과 아울러 반도체칩(120)의 동작중에 필연적으로 발생되는 열을 신속하게 히트싱크(170)로 전달하기 위한 열전달막(Thermal Conductive Layer; 140)이 도포된다. 상기 열전달막(140)은 열 전도율이 우수한 고분자 수지를 소정 두께로 도포하여 형성된다.
상기 전기적 연결 부재(160)는 구리로 이루어진 구리 핀으로서, 스택된 반도체칩들(120)의 관통 홀들(150) 내에 삽입됨과 아울러 상기 베이스 기판(110)의 접속패드(112)와 콘택된다. 이에 따라, 상기 구리 핀으로 이루어진 전기적 연결 부재(160)는 스택된 반도체칩들(120)과 전기적으로 연결됨은 물론 상기 베이스 기 판(110)의 접속패드(112)와 전기적으로 연결되며, 그리고, 상기 스택된 반도체칩들(120)과 베이스 기판(110)간을 전기적으로 연결시킨다.
상기 히트싱크(170)는 스택된 반도체칩들(120)의 양측면 각각에 상기 스택된 반도체칩들(120)의 양측면들 각각과 접촉하면서 베이스 기판(110) 상에 수직하게 세워지게 한 쌍이 설치된다. 이때, 상기 히트싱크(170)는 스택된 반도체칩들(120)과 접촉하는 일측면에 상기 열전달막(140)을 포함한 반도체칩(120)의 측면이 삽입되는 삽입홈(172)을 구비하며, 또한, 상기 일측면과 대향하는 타측면에 열방출 능력을 높이기 위해 다수의 브렌치(174)가 설치된다. 상기 삽입홈(172)은 히트싱크(170)가 전기적 접속 부재(160)와 접촉하지 않는 범위에서 상기 전기적 접속 부재(160)와 최대한 인접한 지점까지 열전달막(140)을 포함한 반도체칩(120)의 측면과 접촉하도록 하는 깊이를 갖도록 구비된다.
이와 같은 히트싱크(170)는 그의 삽입홈들(172) 내에 상기 열전달막(140)을 포함한 반도체칩(120)이 삽입되는 것에 의해 상기 열전달막(140)을 포함한 반도체칩(120)과 접촉하게 되며, 그래서, 모든 반도체칩들(120)과 접촉함으로써 반도체칩들(120) 모두에 대해서 발생되는 열들을 동일하게 외부로 방출시킬 수 있다.
상기 외부 접속 단자(180)는 외부 회로에의 실장 수단으로서, 바람직하게, 솔더볼이며, 이러한 외부 접속 단자(180)는 상기 베이스 기판(110) 하면의 볼랜드(114)에 각각 부착된다.
전술한 바와 같은 본 발명의 실시예에 따른 스택 패키지는 베이스 기판 상에 수직하게 세워지면서 스택된 반도체칩들의 측면과 접촉하도록 설치된 히트싱크를 갖는다. 따라서, 본 발명의 스택 패키지는 상기 히트싱크의 설치로 인해 전체 두께가 증가되지는 않으며, 특히, 스택된 반도체칩들 모두와 접촉하는 구조이므로, 반도체칩들에서 발생되는 열을 동일하게 히트싱크를 통해 패키지의 외부로 방출시킬 수 있다.
그러므로, 본 발명의 스택 패키지는 박형화를 이룸은 물론 우수한 열 방출 특성을 갖게 되며, 그래서, 우수한 열적 특성을 갖는 소형 및 다기능의 전자기기 제품의 구현이 가능해지도록 할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 스택 패키지를 도시한 단면도이다.
도시된 바와 같이, 이 실시예에 따른 스택 패키지(300)는 베이스 기판(310)과, 상기 베이스 기판(310) 상에 스택된 적어도 둘 이상의 패키지 유닛(300a)과, 상기 스택된 패키지 유닛들(300a)의 양측면과 접촉하도록 설치된 한 쌍의 히트싱크(370), 그리고, 상기 베이스 기판(310)의 하면에 부착된 외부 접속 단자(380)를 포함한다.
상기 패키지 유닛(300a)은 패턴 테이프(390)와 그의 상,하면 각각에 범프(396)를 매개로 하여 플립 칩 본딩된 반도체칩들(330)을 포함한다. 상기 반도체칩(320)은 그의 상면에 본딩패드(332)를 구비하며, 하면에 열전도성이 우수한 고분자 수지로 이루어진 열전달막(340)이 도포된다. 상기 패턴 테이프(390)는 상면 및 하면 각각에 제1 및 제2 범프랜드(392, 394)를 구비하며, 내부에 상기 제1범프랜드(392)와 제2범프랜드(394)간을 전기적으로 연결시키는 회로배선을 구비한다. 상기 범프(396)는 반도체칩(320)의 본딩패드(332)와 패턴 테이프(390)의 제1 및 제2 범프랜드(392, 394)간을 전기적 및 물리적으로 연결시킨다.
상기 히트싱크(370)는 스택된 패키지 유닛(300a)의 양측면들과 각각 접촉하도록 한 쌍이 설치된다. 이러한 히트싱크(370)는 베이스 기판(310) 상에 수직하게 세워져 설치되며, 스택된 패키지 유닛들(300a) 각각에서의 반도체칩들(320) 모두와 접촉하도록 설치된다. 앞서와 마찬가지로, 상기 히트싱크(370)는 반도체칩들(320)과 접촉하는 일측면에 열전달막(340)을 포함하여 반도체칩(320)이 삽입되는 삽입홈들(372)을 구비하며, 상기 일측면과 대향하는 타측면에 열방출 능력이 향상시키기 위한 다수의 브렌치(374)를 구비한다.
한편, 도시하지는 않았으나, 패턴 테이프(390)에는 제1범프랜드 또는 제2범프랜드와 연결된 본드핑거(도시안됨)를 더 구비하며, 이러한 본드핑거는 금속와이어(도시안됨)에 의해 베이스 기판(310)의 접속패드(도시안됨)와 전기적으로 연결된다.
상기 외부 접속 단자(380)는 바람직하게 솔더볼이며, 이러한 외부 접속 단자(380)는 상기 베이스 기판(310) 하면의 볼랜드(314)에 각각 부착된다.
상기한 본 발명의 다른 실시예에 있어서, 각 패키지 유닛(300a)에서의 반도체칩(320)에는 전기적 연결을 위한 관통 홀이 필요치 않으며, 따라서, 패드 재배열 또한 이루어지지 않아도 좋다. 아울러, 패턴 테이프 및 금속와이어가 반도체칩과 베이스 기판간 전기적 연결 부재로서 기능하므로, 구리 핀과 같은 부재는 필요치 않다.
전술한 바와 같은 본 발명의 다른 실시예에 따른 스택 패키지 또한 히트싱크 가 스택된 반도체칩들의 양측면과 접촉하도록 베이스 기판 상에 수직하게 세워져 설치되기 때문에 상기 히트싱크의 설치로 인한 전체 두께의 증가는 유발되지 않으며, 그리고, 모든 반도체칩들에서의 열방출을 동일하게 할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 히트싱크를 베이스 기판 상에 수직하게 세워지면서 스택된 반도체칩들의 측면과 접촉하도록 설치한다. 따라서, 본 발명의 스택 패키지는 히트싱크의 설치로 인해 전체 두께가 증가되지는 않으며, 특히, 스택된 반도체칩들 모두와 접촉되도록 함으로써 반도체칩들에서 발생되는 열을 동일하게 히트싱크를 통해 패키지의 외부로 방출시킬 수 있다.
그러므로, 본 발명의 스택 패키지는 박형화를 이룸은 물론 우수한 열 방출 특성을 갖도록 할 수 있으며, 그래서, 우수한 열적 특성을 갖는 소형 및 다기능의 전자기기 제품의 구현이 가능해지도록 할 수 있다.

Claims (12)

  1. 상면의 접속패드가 구비되고, 하면에 볼랜드가 구비된 베이스 기판;
    상기 베이스 기판 상에 스페이서를 개재해서 스택되며, 상기 접속패드에 대응하는 부분에 전기적 연결용 관통 홀이 구비된 적어도 둘 이상의 반도체칩;
    상기 스택된 반도체칩들과 베이스 기판간을 전기적으로 연결시키는 전기적 연결 부재;
    상기 스택된 반도체칩들의 양측면 각각과 접촉하면서 상기 베이스 기판 상에 수직하게 세워져 설치된 한 쌍의 히트싱크; 및
    상기 베이스 기판 하면의 볼랜드에 부착된 외부 접속 단자;
    를 포함하는 것을 특징으로 하는 스택 패키지.
  2. 제 1 항에 있어서, 상기 관통 홀은 반도체칩의 양측 가장자리에 구비된 것을 특징으로 하는 스택 패키지.
  3. 제 1 항에 있어서, 상기 스페이서는 상기 반도체칩 보다 작은 크기를 갖는 것을 특징으로 하는 스택 패키지.
  4. 제 1 항에 있어서, 상기 히트싱크와 콘택되도록 상기 반도체칩의 일면 전체에 도포된 열전달막을 더 포함하는 것을 특징으로 하는 스택 패키지.
  5. 제 4 항에 있어서, 상기 열전달막은 상기 반도체칩의 후면에 도포된 것을 특징으로 하는 스택 패키지.
  6. 제 1 항에 있어서, 상기 반도체칩은 관통 홀 표면 또는 관통 홀 주위에 배선이 형성되도록 상면에 패드 재배열이 이루어진 것을 특징으로 하는 스택 패키지.
  7. 제 1 항에 있어서, 상기 전기적 연결 부재는 구리 핀 인 것을 특징으로 하는 스택 패키지.
  8. 제 7 항에 있어서, 상기 구리 핀은 상기 스택된 반도체칩들의 관통 홀들 내에 삽입됨과 아울러 상기 베이스 기판의 접속패드와 콘택된 것을 특징으로 하는 스택 패키지.
  9. 제 8 항에 있어서, 상기 구리 핀은 상기 스택된 반도체칩들의 관통 홀 내에 삽입되어 상기 스택된 반도체칩들과 전기적으로 연결됨과 아울러 상기 베이스 기판의 접속패드와 전기적으로 연결되고, 그리고, 상기 스택된 반도체칩들과 베이스 기판간을 전기적으로 연결시키는 것을 특징으로 하는 스택 패키지.
  10. 제 1 항에 있어서, 상기 히트싱크는 상기 스택된 반도체칩들과 접촉하는 일 측면에 각 반도체칩이 삽입되는 삽입홈들이 구비된 것을 특징으로 하는 스택 패키지.
  11. 제 10 항에 있어서, 상기 히트싱크는 상기 일측면과 대향하는 타측면에 다수의 브렌치가 구비된 것을 특징으로 하는 스택 패키지.
  12. 제 1 항에 있어서, 상기 외부 접속 단자는 솔더볼 인 것을 특징으로 하는 스택 패키지.
KR1020060132019A 2006-06-29 2006-12-21 스택 패키지 KR100842910B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/679,268 US7429792B2 (en) 2006-06-29 2007-02-27 Stack package with vertically formed heat sink
JP2007061029A JP5042668B2 (ja) 2006-06-29 2007-03-09 積層パッケージ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060059815 2006-06-29
KR20060059815 2006-06-29

Publications (2)

Publication Number Publication Date
KR20080001589A true KR20080001589A (ko) 2008-01-03
KR100842910B1 KR100842910B1 (ko) 2008-07-02

Family

ID=39011574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060132019A KR100842910B1 (ko) 2006-06-29 2006-12-21 스택 패키지

Country Status (2)

Country Link
KR (1) KR100842910B1 (ko)
CN (1) CN100517699C (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795073B2 (en) 2008-02-01 2010-09-14 Hynix Semiconductor Inc. Method for manufacturing stack package using through-electrodes
KR101013556B1 (ko) * 2008-02-01 2011-02-14 주식회사 하이닉스반도체 스택 패키지의 제조방법
KR101046252B1 (ko) * 2009-09-25 2011-07-04 앰코 테크놀로지 코리아 주식회사 Ｔｓｖ를 이용한 적층 칩 패키지
KR101069499B1 (ko) * 2009-10-05 2011-09-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8253256B2 (en) 2009-08-10 2012-08-28 Hynix Semiconductor Inc. Stacked semiconductor package
US10607914B2 (en) 2018-03-05 2020-03-31 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2421037A4 (en) * 2009-04-14 2012-09-26 Fujikura Ltd ELECTRONIC DEVICE MOUNTING STRUCTURE AND ELECTRONIC DEVICE MOUNTING METHOD
KR101111921B1 (ko) 2009-05-12 2012-03-14 주식회사 하이닉스반도체 반도체 패키지
KR101069288B1 (ko) 2009-08-10 2011-10-05 주식회사 하이닉스반도체 반도체 패키지
US8492911B2 (en) * 2010-07-20 2013-07-23 Lsi Corporation Stacked interconnect heat sink
CN102522380B (zh) 2011-12-21 2014-12-03 华为技术有限公司 一种PoP封装结构
US8816494B2 (en) * 2012-07-12 2014-08-26 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
TW201533882A (zh) * 2014-02-21 2015-09-01 Chipmos Technologies Inc 覆晶堆疊封裝
KR102307490B1 (ko) * 2014-10-27 2021-10-05 삼성전자주식회사 반도체 패키지
CN108962849B (zh) * 2016-08-22 2020-10-16 山东汉旗科技有限公司 一种集成电路封装的方法
CN106449563B (zh) * 2016-11-29 2018-11-13 卡姆丹克太阳能（江苏）有限公司 一种具有鳍形结构的晶圆封装
CN106449443B (zh) * 2016-11-29 2019-01-01 海安浩驰科技有限公司 一种具有鳍形结构的晶圆封装方法
KR102435517B1 (ko) * 2018-04-12 2022-08-22 에스케이하이닉스 주식회사 칩 스택 패키지
JP7059091B2 (ja) * 2018-04-24 2022-04-25 モレックス エルエルシー 電子部品
CN109449130A (zh) * 2018-10-16 2019-03-08 深圳市安德斯诺科技有限公司 一种新型封装结构及方法
CN110459511A (zh) * 2019-07-08 2019-11-15 南通沃特光电科技有限公司 一种半导体器件叠置封装结构及其封装方法
CN111128977A (zh) * 2019-12-25 2020-05-08 华进半导体封装先导技术研发中心有限公司 一种多层芯片的封装结构和封装方法
CN111785698B (zh) * 2020-07-13 2021-11-02 江苏友润微电子有限公司 一种集成电路封装工艺
CN115719736A (zh) * 2022-11-30 2023-02-28 无锡芯光互连技术研究院有限公司 一种芯片堆叠结构及其制作方法
CN117133760A (zh) * 2023-10-23 2023-11-28 北京宏动科技股份有限公司 一种PoP封装器件及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271639B1 (ko) * 1997-12-23 2000-11-15 김영환 적층형 반도체패키지 및 그 제조방법 및 그 적층방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795073B2 (en) 2008-02-01 2010-09-14 Hynix Semiconductor Inc. Method for manufacturing stack package using through-electrodes
KR101013556B1 (ko) * 2008-02-01 2011-02-14 주식회사 하이닉스반도체 스택 패키지의 제조방법
US8253256B2 (en) 2009-08-10 2012-08-28 Hynix Semiconductor Inc. Stacked semiconductor package
KR101046252B1 (ko) * 2009-09-25 2011-07-04 앰코 테크놀로지 코리아 주식회사 Ｔｓｖ를 이용한 적층 칩 패키지
KR101069499B1 (ko) * 2009-10-05 2011-09-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10607914B2 (en) 2018-03-05 2020-03-31 Samsung Electronics Co., Ltd. Semiconductor package
US10886192B2 (en) 2018-03-05 2021-01-05 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
KR100842910B1 (ko) 2008-07-02
CN101097906A (zh) 2008-01-02
CN100517699C (zh) 2009-07-22

Similar Documents

Publication Publication Date Title
KR100842910B1 (ko) 스택 패키지
JP5042668B2 (ja) 積層パッケージ
US7656015B2 (en) Packaging substrate having heat-dissipating structure
US6201300B1 (en) Printed circuit board with thermal conductive structure
US8269326B2 (en) Semiconductor device assemblies
US7473993B2 (en) Semiconductor stack package and memory module with improved heat dissipation
TWI551198B (zh) 具散熱功能之印刷電路板結構
US20080179737A1 (en) Semiconductor device
JP2010503189A (ja) 電子装置
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
KR20050064144A (ko) 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈
KR20160056378A (ko) 반도체 패키지 및 그 제조방법
JP2004071670A (ja) Ｉｃパッケージ、接続構造、および電子機器
US10804205B1 (en) Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same
KR20150125814A (ko) 반도체 패키지 장치
KR20180116733A (ko) 반도체 패키지
US6032355A (en) Method of forming thermal conductive structure on printed circuit board
US7723843B2 (en) Multi-package module and electronic device using the same
KR20120005185A (ko) 스택 패키지
US8031484B2 (en) IC packages with internal heat dissipation structures
US7310224B2 (en) Electronic apparatus with thermal module
KR100598652B1 (ko) 반도체장치
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
US7190056B2 (en) Thermally enhanced component interposer: finger and net structures
KR20120031817A (ko) 반도체 칩 내장 기판 및 이를 포함하는 적층 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 7

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 11