JP5042668B2 - 積層パッケージ - Google Patents

積層パッケージ Download PDF

Info

Publication number
JP5042668B2
JP5042668B2 JP2007061029A JP2007061029A JP5042668B2 JP 5042668 B2 JP5042668 B2 JP 5042668B2 JP 2007061029 A JP2007061029 A JP 2007061029A JP 2007061029 A JP2007061029 A JP 2007061029A JP 5042668 B2 JP5042668 B2 JP 5042668B2
Authority
JP
Japan
Prior art keywords
stacked
semiconductor chip
base substrate
package according
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007061029A
Other languages
English (en)
Other versions
JP2008010825A (ja
Inventor
荷 娜 李
▲勝▼ 宅 ▲染▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060132019A external-priority patent/KR100842910B1/ko
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2008010825A publication Critical patent/JP2008010825A/ja
Application granted granted Critical
Publication of JP5042668B2 publication Critical patent/JP5042668B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は積層パッケージに関し、より詳しくは、積層された全ての半導体チップで発生する熱を一様に外部に放出するようにした積層パッケージに関する。
半導体パッケージング技術は電子機器の小型化および多機能化の要求を満足させるために持続的に発展している。たとえば、小型化に対する要求はチップの大きさに迫る大きさのパッケージに対する技術開発を加速させてきたほか、多機能化に対する要求は多様な機能を有するチップを１つのパッケージに内蔵させる積層パッケージに対する技術開発を加速させてきた。
一方、電子機器の小型化および多機能化を満足させる半導体パッケージは、前記電子機器に実装され動作する際、半導体チップから多量の熱が発生し、このように発生した熱はパッケージの外部に速やかに放出されなければならない。これは、半導体チップで発生した熱がパッケージの外部に速やかに放出されない場合、半導体チップの処理速度が減少されるのはもちろん、放出されなかった熱のためパッケージの内部温度が徐々に上昇して半導体チップに深刻な損傷が誘発されるおそれがあるからである。
結果として、前記半導体パッケージには、半導体チップで発生された熱を外部に速やかに放出するために、熱放出手段、すなわち、ヒートシンク(heat sink)が半導体チップの上部面または半導体パッケージの上部面に装着されている。
しかしながら、半導体パッケージの上部面にヒートシンクが装着されると、半導体パッケージの全体厚さが厚くなり製品の商品価値が低くなる。
また、積層パッケージの場合、ヒートシンクが最上部に配置された半導体チップの上部面に装着されるので、最上部に配置された半導体チップから発生する熱だけ外部に速やかに放出できるだけで、残りの半導体チップで発生される熱を一様に外部に放出させることができない。たとえば、ヒートシンクが装着された積層パッケージの場合、ヒートシンクが装着された最上部半導体チップから最下部に位置した半導体チップに行けば行くほど熱放出効率が低下する。このため、最下部に位置した半導体チップで発生した熱は殆ど外部に放出できないため、積層パッケージの場合、最下部に位置した半導体チップが損傷されるか、半導体パッケージの全体的な性能が低下するおそれがある。
本発明の目的は、ヒートシンクの装着による厚さ増加を防止するとともに、積層される半導体チップ各々から発生される熱を一様に外部に放出させるようにした積層パッケージを提供することである。
一実施形態において、積層パッケージは、上面に接続パッドが具備され下面にボールランドが具備されたベース基板と、前記ベース基板上にスペーサを介在して積層され前記接続パッドに対応する部分に電気的接続用貫通孔が具備された少なくとも２つの半導体チップと、前記積層された半導体チップとベース基板との間を電気的に接続する電気的接続部材と、前記積層された半導体チップの両側面各々と接触しながら前記ベース基板上に垂直に立てて設置された一対のヒートシンクと、前記ベース基板下面のボールランドに取着された外部接続端子と、を含む。
前記接続パッドは前記ベース基板上面の両側縁に配列されるように具備される。
前記スペーサは前記半導体チップよりも小さな大きさを有する。
前記積層パッケージは、前記ヒートシンクと接触するように前記半導体チップの一面全体に塗布された熱伝達膜(heat conduction layer)をさらに含み、前記熱伝達膜は前記半導体チップの後面に塗布される。
前記電気的接続部材は銅ピンであり、前記銅ピンは前記積層された半導体チップの貫通孔内に挿入されるとともに前記ベース基板の接続パッドと接触し、これによって、前記銅ピンは前記積層された半導体チップの貫通孔内に挿入され前記積層された半導体チップと電気的に接続されるとともに前記ベース基板の接続パッドと電気的に接続され、前記積層された半導体チップとベース基板との間を電気的に接続する。
前記ヒートシンクには前記積層された半導体チップと接続する一側面に各半導体チップが挿入する挿入溝が具備され、かつ、前記一側面と対向する他側面に多数の分岐部が具備される。
前記外部接続端子ははんだボールである。
本発明によれば、ヒートシンクをベース基板上に垂直に立てた状態で、積層された半導体チップの側面と接触されるように設置するので、本発明の積層パッケージはヒートシンクの設置によって全体厚さが増加されることはなく、特に、積層された半導体チップ全てと接触するようにすることによって半導体チップから発生する熱を一様にヒートシンクを通じてパッケージの外部に放出させることができる。
したがって、本発明の積層パッケージは薄型化を成すのはもちろん、優れた熱放出特性を有するようにすることができ、よって、優れた熱的特性を有する小型および多機能の電子機器製品の実現が可能になるようにできる。
本発明は、半導体パッケージに半導体チップから発生する熱を放出させるための手段としてヒートシンクを設置し、前記ヒートシンクをベース基板上に垂直に立てた状態で、積層された半導体チップの側面と接触するように設置する。
この場合、前記ヒートシンクはベース基板上に垂直に立てて設置されるので、パッケージの厚さの増加を誘発しない。また、前記ヒートシンクは最上部に積層された半導体チップだけでなく、積層された全ての半導体チップと接触するので、前記半導体チップ各々から発生する熱を一様に放出することができる。
その結果、本発明は薄型でありながら熱放出特性に優れた積層パッケージが提供できるので、製品の商品価値を高められ、さらに、小型でありながら熱的特性に優れた電子機器が実現できる。
以下では添付された図面を参照して本発明の好ましい実施形態を詳細に説明する。
図１は本発明の実施形態に従う積層パッケージを図示した断面図であり、図２は本発明の実施形態に従う積層パッケージの分解断面図である。
図示されたとおり、本発明の積層パッケージ１００は、ベース基板１１０と、前記ベース基板１１０上に積層された少なくとも２つの半導体チップ１２０と、前記積層された半導体チップ１２０とベース基板１１０との間を電気的に接続する電気的接続部材１６０と、前記積層された半導体チップ１２０の両側面と接触するように設置された一対のヒートシンク１７０と、前記ベース基板１１０の下面に取着された外部接続端子１８０とを含む。
前記ベース基板１１０は、上面には多数の接続パッド１１２が具備され、下面には多数のボールランド１１４が具備され、内部には前記接続パッド１１２とボールランド１１４との間を接続する回路パターン(図示せず)が具備される。前記接続パッド１１２は前記ベース基板１１０上面の両側縁に配列されるように具備される。
前記半導体チップ１２０は、前記ベース基板１１０の上面上に間隔維持用スペーサ１３０の介在下に少なくとも２つ、たとえば３つが積層される。前記積層された半導体チップ１２０はベース基板１１０の接続パッド１１２と対応する両側縁部分各々に電気的接続用貫通孔１５０を具備する。ここで、本発明に従う積層された半導体チップ１２０は各々前記貫通孔１５０の表面または貫通孔１５０の周囲に配線(図示せず)が形成されるように上面にパッド再配列が実施されたものであると理解できる。
前記スペーサ１３０は、半導体チップ１２０よりも小さな大きさを有する。好ましくは、前記スペーサ１３０は貫通孔１５０間に配置される大きさを有する。積層された各半導体チップ１２０の一面、即ち、ボンディングパッド(図示せず)が形成された上面と対向する下面とには、前記半導体チップを保護するとともに半導体チップ１２０の動作中に必然的に発生する熱を速やかにヒートシンク１７０に伝達するための熱伝達膜１４０が塗布される。前記熱伝達膜１４０は、熱伝導率の優れた高分子樹脂を所定厚さに塗布し形成される。
前記電気的接続部材１６０は銅で成された銅ピンであり、積層された半導体チップ１２０の貫通孔１５０内に挿入されるとともに前記ベース基板１１０の接続パッド１１２と接触する。これによって、前記銅ピンからなる電気的接続部材１６０は積層された半導体チップ１２０と電気的に接続されるのはもちろん、前記ベース基板１１０の接続パッド１１２と電気的に接続され、前記積層された半導体チップ１２０とベース基板１１０との間を電気的に接続する。
前記ヒートシンク１７０は、積層された半導体チップ１２０の両側面各々に前記積層された半導体チップ１２０の両側面各々と接触しながらベース基板１１０上に垂直に立てるように一対が設置される。この際、前記ヒートシンク１７０は、積層された半導体チップ１２０と接触する一側面に前記熱伝達膜１４０を含んだ半導体チップ１２０の側面が挿入される挿入溝１７２を具備し、前記一側面と対向する他側面に、熱放出能力を高めるために、多数の分岐部１７４が設置される。前記挿入溝１７２は、ヒートシンク１７０が電気的接続部材１６０と接触しない範囲内で前記電気的接続部材１６０とできるだけ隣接した位置まで熱伝達膜１４０を含んだ半導体チップ１２０の側面と接触するようにする深さを有するように設けられる。このようなヒートシンク１７０は、その挿入溝１７２内に前記熱伝達膜１４０を含んだ半導体チップ１２０が挿入されることによって前記熱伝達膜１４０を含んだ半導体チップ１２０と接触することになり、したがって、全ての半導体チップ１２０と接触することによって半導体チップ１２０全てに対して発生される熱を一様に外部に放出することができる。
前記外部接続端子１８０は外部回路への実装手段として機能し、好ましくは、はんだボールであり、このような外部接続端子１８０は前記ベース基板１１０下面のボールランド１１４に各々取着される。
前述したような本発明の実施形態に従う積層パッケージは、ベース基板上に垂直に立てた状態で、積層された半導体チップの側面と接触するように設置されたヒートシンクを有する。したがって、本発明の積層パッケージは前記ヒートシンクの設置のために全体厚さが増加することはなく、特に、積層された半導体チップ全てと接触する構造であるので、半導体チップから発生する熱を一様にヒートシンクを通じてパッケージの外部に放出することができる。
したがって、本発明の積層パッケージは薄型化を成すことはもちろん、優れた熱放出特性を有し、これによって、優れた熱的特性を有する小型および多機能の電子機器製品の実現が可能であるようにできる。
図３は本発明の他の実施形態に従う積層パッケージを図示した断面図である。図示されたとおり、この実施形態に従う積層パッケージ３００は、ベース基板３１０と、前記ベース基板３１０上にスペーサ３３０の介在下に積層された少なくとも２つのパッケージユニット３００ａと、前記積層されたパッケージユニット３００ａの両側面と接触するように設置された一対のヒートシンク３７０と、前記ベース基板３１０の下面に取着された外部接続端子３８０とを含む。
前記パッケージユニット３００ａは、パターンテープ３９０と、その上下面各々にバンプ３９６を媒介にしてフリップチップボンディングされた半導体チップ３２０とを含む。前記半導体チップ３２０は、その上面にボンディングパッド３２２を具備し、下面に熱伝導性の優れた高分子樹脂からなる熱伝達膜３４０が塗布される。前記パターンテープ３９０は、上面および下面各々に第１および第２バンプランド３９２，３９４を具備し、内部に前記第１バンプランド３９２と第２バンプランド３９４との間を電気的に接続する回路配線を具備する。前記バンプ３９６は、半導体チップ３２０のボンディングパッド３２２とパターンテープ３９０の第１および第２バンプランド３９２，３９４とを電気的および物理的に接続する。
前記ヒートシンク３７０は、積層されたパッケージユニット３００ａの両側面と各々接触されるように一対が設置される。このようなヒートシンク３７０はベース基板３１０上に垂直に立てて設置され、積層されたパッケージユニット３００ａ各々での半導体チップ３２０全てと接触するように設置される。先と同じように、前記ヒートシンク３７０は、半導体チップ３２０と接触する一側面に熱伝達膜３４０を含み、半導体チップ３２０が挿入される挿入溝３７２を具備し、前記一側面と対向する他側面に、熱放出能力を向上させるための多数の分岐部３７４を具備する。
一方、図示してはいないが、パターンテープ３９０には第１バンプランドまたは第２バンプランドと接続されたボンドフィンガ(図示せず)をさらに具備し、このようなボンドフィンガは金属ワイヤ(図示せず)によりベース基板３１０の接続パッド(図示せず)と電気的に接続される。
前記外部接続端子３８０は、好ましくははんだボールであり、このような外部接続端子３８０は前記ベース基板３１０下面のボールランド３１４に各々取着される。
前記した本発明の他の実施形態において、各パッケージユニット３００ａでの半導体チップ３２０には電気的接続のための貫通孔を必要とせず、これによって、パッド再配列も実施しなくても良い。さらに、パターンテープおよび金属ワイヤが半導体チップおよびベース基板間の電気的接続部材として機能するので、銅ピンのような部材は必要ない。
前述したような本発明の他の実施形態に従う積層パッケージもまたヒートシンクが積層された半導体チップの両側面と接触するようにベース基板上に垂直に立てて設置されるので前記ヒートシンクの設置による全体厚さの増加は誘発されず、全ての半導体チップでの熱放出を一様にできる。
したがって、本発明は積層パッケージの薄型化を成すことはもちろん、熱的特性を向上できるので、優れた熱的特性を有する電子機器が実現できる。
以上、ここでは本発明を特定の実施形態に関連して図示し説明したが、本発明はそれに限定されることはなく、特許請求の範囲に開示されたような本発明の精神と分野とを逸脱しない範囲で本発明が様々に改造および変更できるということを当業者は容易に理解するであろう。
本発明の実施形態に従う積層パッケージを図示した断面図である。 本発明の実施形態に従う積層パッケージの分解断面図である。 本発明の他の実施形態に従う積層パッケージの分解断面図である。
符号の説明
１００，３００ 積層パッケージ
３００ａ パッケージユニット
１１０，３１０ ベース基板
１１２ 接続パッド
１１４，３１４ ボールランド
１２０，３２０ 半導体チップ
１３０，３３０ スペーサ
１４０，３４０ 熱伝達膜
１５０ 貫通孔
１６０ 電気的接続部材
１７０，３７０ ヒートシンク
１７２，３７２ 挿入溝
１７４，３７４ 分岐部
１８０，３８０ 外部接続端子
３９０ パターンテープ
３９２，３９４ バンプランド
３９６ バンプ

Claims (10)

  1. 上面に接続パッドが具備され、下面にボールランドが具備されたベース基板と、
    前記ベース基板上にスペーサを介在して積層され、前記接続パッドに対応する部分に電気的接続用貫通孔が具備された少なくとも２つの半導体チップと、
    前記電気的接続用貫通孔に挿入され、前記積層された半導体チップとベース基板との間を電気的に接続する電気的接続部材と、
    前記積層された半導体チップの両側面各々と接触しながら前記ベース基板上に垂直に立てて設置された一対のヒートシンクと、
    前記ベース基板下面のボールランドに取着された外部接続端子と、を含み、
    前記ヒートシンクが、前記積層された半導体チップと接触する一側面に各前記半導体チップが挿入される挿入溝を有することを特徴とする積層パッケージ。
  2. 前記接続パッドは前記ベース基板上面の両側面縁に配列されるように具備されることを特徴とする請求項１に記載の積層パッケージ。
  3. 前記スペーサは前記半導体チップよりも小さな大きさを有することを特徴とする請求項１又は請求項２に記載の積層パッケージ。
  4. 前記ヒートシンクと接触するように前記半導体チップの一面全体に塗布された熱伝達膜をさらに含むことを特徴とする請求項１乃至請求項３の何れか１項に記載の積層パッケージ。
  5. 前記熱伝達膜は前記半導体チップの後面に塗布されることを特徴とする請求項４に記載の積層パッケージ。
  6. 前記電気的接続部材は銅ピンであることを特徴とする請求項１乃至請求項５の何れか１項に記載の積層パッケージ。
  7. 前記銅ピンは、前記積層された半導体チップの前記電気的接続用貫通孔内に挿入されるとともに前記ベース基板の接続パッドと接触することを特徴とする請求項６に記載の積層パッケージ。
  8. 前記銅ピンは、前記積層された半導体チップの前記電気的接続用貫通孔内に挿入され前記積層された半導体チップと電気的に接続されるとともに前記ベース基板の接続パッドと電気的に接続され、前記積層された半導体チップとベース基板との間を電気的に接続することを特徴とする請求項６又は請求項７に記載の積層パッケージ。
  9. 前記ヒートシンクには、前記一側面と対向する他側面に、多数の分岐部が具備されることを特徴とする請求項１乃至請求項８の何れか１項に記載の積層パッケージ。
  10. 前記外部接続端子ははんだボールであることを特徴とする請求項１乃至請求項９の何れか１項に記載の積層パッケージ。
JP2007061029A 2006-06-29 2007-03-09 積層パッケージ Expired - Fee Related JP5042668B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2006-0059815 2006-06-29
KR20060059815 2006-06-29
KR1020060132019A KR100842910B1 (ko) 2006-06-29 2006-12-21 스택 패키지
KR10-2006-0132019 2006-12-21

Publications (2)

Publication Number Publication Date
JP2008010825A JP2008010825A (ja) 2008-01-17
JP5042668B2 true JP5042668B2 (ja) 2012-10-03

Family

ID=38875753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007061029A Expired - Fee Related JP5042668B2 (ja) 2006-06-29 2007-03-09 積層パッケージ

Country Status (2)

Country Link
US (1) US7429792B2 (ja)
JP (1) JP5042668B2 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697553B1 (ko) * 2005-12-19 2007-03-21 삼성전자주식회사 멀티 스택 패키지 및 이의 제조 방법
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
US8299590B2 (en) * 2008-03-05 2012-10-30 Xilinx, Inc. Semiconductor assembly having reduced thermal spreading resistance and methods of making same
US8021907B2 (en) * 2008-06-09 2011-09-20 Stats Chippac, Ltd. Method and apparatus for thermally enhanced semiconductor package
US7842607B2 (en) * 2008-07-15 2010-11-30 Stats Chippac, Ltd. Semiconductor device and method of providing a thermal dissipation path through RDL and conductive via
US8154116B2 (en) * 2008-11-03 2012-04-10 HeadwayTechnologies, Inc. Layered chip package with heat sink
JP5219908B2 (ja) * 2009-04-14 2013-06-26 株式会社ジャパンディスプレイイースト タッチパネル装置
JP5826029B2 (ja) * 2009-04-14 2015-12-02 株式会社フジクラ 電子デバイス実装方法
KR101078740B1 (ko) * 2009-12-31 2011-11-02 주식회사 하이닉스반도체 스택 패키지 및 그의 제조방법
US8564947B2 (en) * 2010-02-12 2013-10-22 Electronics And Telecommunications Research Institute Heat exhaustion structure for heat dissipating device
KR101212061B1 (ko) * 2010-06-09 2012-12-13 에스케이하이닉스 주식회사 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지
JP2013529850A (ja) * 2010-07-05 2013-07-22 モサイド・テクノロジーズ・インコーポレーテッド 熱フレームを有するマルチチップパッケージおよび組立て方法
US8299608B2 (en) 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US8077460B1 (en) 2010-07-19 2011-12-13 Toyota Motor Engineering & Manufacturing North America, Inc. Heat exchanger fluid distribution manifolds and power electronics modules incorporating the same
US9096784B2 (en) 2010-07-23 2015-08-04 International Business Machines Corporation Method and system for allignment of graphite nanofibers for enhanced thermal interface material performance
US8199505B2 (en) 2010-09-13 2012-06-12 Toyota Motor Engineering & Manufacturing Norh America, Inc. Jet impingement heat exchanger apparatuses and power electronics modules
US8659896B2 (en) 2010-09-13 2014-02-25 Toyota Motor Engineering & Manufacturing North America, Inc. Cooling apparatuses and power electronics modules
US8427832B2 (en) 2011-01-05 2013-04-23 Toyota Motor Engineering & Manufacturing North America, Inc. Cold plate assemblies and power electronics modules
US8391008B2 (en) 2011-02-17 2013-03-05 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics modules and power electronics module assemblies
US8482919B2 (en) 2011-04-11 2013-07-09 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics card assemblies, power electronics modules, and power electronics devices
US9257359B2 (en) 2011-07-22 2016-02-09 International Business Machines Corporation System and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3D chip stacks
US8796822B2 (en) 2011-10-07 2014-08-05 Freescale Semiconductor, Inc. Stacked semiconductor devices
US9076664B2 (en) * 2011-10-07 2015-07-07 Freescale Semiconductor, Inc. Stacked semiconductor die with continuous conductive vias
JP5973456B2 (ja) * 2011-10-20 2016-08-23 パナソニック株式会社 半導体装置
CN103999215B (zh) 2011-12-16 2017-06-13 英特尔公司 用于微电子管芯、含有微电子管芯的微电子组件、微电子系统的封装，以及降低微电子封装中的管芯应力的方法
US9337123B2 (en) 2012-07-11 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal structure for integrated circuit package
US20140063744A1 (en) * 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
US10269676B2 (en) * 2012-10-04 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced package-on-package (PoP)
US8643173B1 (en) 2013-01-04 2014-02-04 Toyota Motor Engineering & Manufacturing North America, Inc. Cooling apparatuses and power electronics modules with single-phase and two-phase surface enhancement features
US9245813B2 (en) * 2013-01-30 2016-01-26 International Business Machines Corporation Horizontally aligned graphite nanofibers in etched silicon wafer troughs for enhanced thermal performance
US9090004B2 (en) 2013-02-06 2015-07-28 International Business Machines Corporation Composites comprised of aligned carbon fibers in chain-aligned polymer binder
JP6277598B2 (ja) * 2013-04-30 2018-02-14 富士通株式会社 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法
US9082744B2 (en) 2013-07-08 2015-07-14 International Business Machines Corporation Method for aligning carbon nanotubes containing magnetic nanoparticles in a thermosetting polymer using a magnetic field
US9131631B2 (en) 2013-08-08 2015-09-08 Toyota Motor Engineering & Manufacturing North America, Inc. Jet impingement cooling apparatuses having enhanced heat transfer assemblies
US9070657B2 (en) * 2013-10-08 2015-06-30 Freescale Semiconductor, Inc. Heat conductive substrate for integrated circuit package
US9082757B2 (en) 2013-10-31 2015-07-14 Freescale Semiconductor, Inc. Stacked semiconductor devices
US9349670B2 (en) * 2014-08-04 2016-05-24 Micron Technology, Inc. Semiconductor die assemblies with heat sink and associated systems and methods
US10002653B2 (en) 2014-10-28 2018-06-19 Nxp Usa, Inc. Die stack address bus having a programmable width
KR20160056609A (ko) * 2014-11-12 2016-05-20 주식회사 트레이스 3차원 호버링 디지타이저
US10620737B2 (en) * 2014-12-08 2020-04-14 Tactual Labs Co. Differential transmission for reduction of cross-talk in projective capacitive touch sensors
CN105551973A (zh) * 2015-12-09 2016-05-04 华天科技（西安）有限公司 一种添加散热片的封装件及其制造方法
CN108807312B (zh) * 2016-08-22 2020-07-14 林锦国 一种散热装置
CN106206492B (zh) * 2016-08-22 2018-06-22 深圳市创锐微电子科技有限公司 一种散热式多芯片集成电路封装
CN106057755B (zh) * 2016-08-22 2018-08-07 许恩明 一种用于多芯片封装的散热机构
US20200357746A1 (en) * 2017-11-21 2020-11-12 Ultramemory Inc. Semiconductor module
US10410999B2 (en) * 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
KR102086364B1 (ko) * 2018-03-05 2020-03-09 삼성전자주식회사 반도체 패키지
US11410961B2 (en) * 2020-03-17 2022-08-09 Micron Technology, Inc. Methods and apparatus for temperature modification in bonding stacked microelectronic components and related substrates and assemblies
US11189575B1 (en) * 2020-05-14 2021-11-30 Qualcomm Incorporated Specialized surface mount device for symmetric heat distribution in package
CN111834306A (zh) * 2020-06-11 2020-10-27 华为技术有限公司 半导体装置和包括该半导体装置的电子设备
US11769752B2 (en) * 2020-07-24 2023-09-26 Micron Technology, Inc. Stacked semiconductor die assemblies with substrate heat sinks and associated systems and methods

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818107A (en) * 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
KR100271639B1 (ko) 1997-12-23 2000-11-15 김영환 적층형 반도체패키지 및 그 제조방법 및 그 적층방법
JP4381533B2 (ja) * 1999-12-14 2009-12-09 株式会社ケミトロニクス 冷却器付半導体集積回路装置及びその製造方法
US6444576B1 (en) * 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
JP4086068B2 (ja) * 2004-12-27 2008-05-14 日本電気株式会社 半導体装置
US7369410B2 (en) * 2006-05-03 2008-05-06 International Business Machines Corporation Apparatuses for dissipating heat from semiconductor devices

Also Published As

Publication number Publication date
US7429792B2 (en) 2008-09-30
JP2008010825A (ja) 2008-01-17
US20080001283A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
JP5042668B2 (ja) 積層パッケージ
KR100842910B1 (ko) 스택 패키지
US7656015B2 (en) Packaging substrate having heat-dissipating structure
US9515057B2 (en) Semiconductor package and method of manufacturing the semiconductor package
US7473993B2 (en) Semiconductor stack package and memory module with improved heat dissipation
US11171128B2 (en) Semiconductor package
KR20220140688A (ko) 반도체 패키지
KR20160056378A (ko) 반도체 패키지 및 그 제조방법
JP2011101044A (ja) スタックパッケージ及びその製造方法
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
KR20050064144A (ko) 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈
US9271388B2 (en) Interposer and package on package structure
US20120205815A1 (en) Semiconductor package
KR20160121764A (ko) 방열막을 구비한 반도체 패키지 및 그 제조방법
TWI685929B (zh) 具改良均熱板之薄型晶片封裝
CN110718528A (zh) 半导体封装件
KR20120005185A (ko) 스택 패키지
KR101069288B1 (ko) 반도체 패키지
US7884465B2 (en) Semiconductor package with passive elements embedded within a semiconductor chip
KR100866137B1 (ko) 스택 패키지
JP2006324646A (ja) モジュール基板
KR101089647B1 (ko) 단층 패키지 기판 및 그 제조방법
JP4657262B2 (ja) 半導体装置
KR20120031817A (ko) 반도체 칩 내장 기판 및 이를 포함하는 적층 반도체 패키지
KR20060081900A (ko) 엠시엠 비지에이 패키지의 설계 방법 및 엠시엠 비지에이패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20120227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120416

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120711

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees