JP6277598B2 - 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法 - Google Patents

冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法 Download PDF

Info

Publication number
JP6277598B2
JP6277598B2 JP2013094932A JP2013094932A JP6277598B2 JP 6277598 B2 JP6277598 B2 JP 6277598B2 JP 2013094932 A JP2013094932 A JP 2013094932A JP 2013094932 A JP2013094932 A JP 2013094932A JP 6277598 B2 JP6277598 B2 JP 6277598B2
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
single crystal
cooling module
crystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013094932A
Other languages
English (en)
Other versions
JP2014216589A (ja
Inventor
塩賀 健司
健司 塩賀
水野 義博
義博 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013094932A priority Critical patent/JP6277598B2/ja
Publication of JP2014216589A publication Critical patent/JP2014216589A/ja
Application granted granted Critical
Publication of JP6277598B2 publication Critical patent/JP6277598B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

本発明は、冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法に関するものであり、例えば、コンピュータ等の電子機器装置に搭載される積層半導体集積回路装置の冷却技術に関する。
コンピュータを始めとする電子機器装置に搭載する半導体集積回路(LSI)素子の冷却方式はLSI素子のはんだ接合部と反対側の面を放熱面とし、これにヒートスプレッダーやヒートシンクを熱的に接触させファン送風によりLSI素子の温度を低下させている。
また、電子機器の小型化やLSIシステムの高集積化および高性能化に対応するため、TSV(Through Silicon Via)形成技術を用いてLSI素子を3次元に積層する手法が提案されている。
図14は、積層半導体集積回路装置の断面図の説明図である。TSV71及びランド72/はんだバンプ73/ランド74を介して三次元積層されたLSIチップ70はBGA(Ball Grid Array)端子82を有するパッケージ基板80上に搭載される。最上層のLSIチップ70の裏面は放熱フィン86を備えたヒートシンク85に当接される。なお、パッケージ基板はBGA端子82を介して配線基板84に搭載される。なお、符号81,83はランドである。
積層されたLSIチップを冷却する場合、上述のようにヒートシンクを用いた冷却方式では、最上部のLSI素子から冷却が行なわれるため、積層下部のLSIチップは排熱することができなくなる問題がある。
そこで、MEMS技術を活用したSiエッチングによりLSIチップの内部に形成されたTSVの間にマイクロ流路を形成し、流路内に冷媒を流通することにより積層LSIチップの排熱を行なう手法が提案されている(例えば、非特許文献1参照)。
図15は、従来のマイクロチャネルを備えた積層半導体集積回路装置の細部断面図である。ランド94/はんだバンプ95/はんだバンプ97/ランド96を介して三次元積層されたLSIチップ90の内部に形成されたTSV93の間にマイクロチャネル92が形成されている。このマイクロチャネル92に冷媒を循環させてLSIチップ90冷却する。なお、図における符号91は素子形成領域を表す。
また、三次元に積層されたLSIチップの間に、マイクロ流路とTSVを形成したシリコン材を挿入して積層LSIチップの排熱を行なう手法も提案されている(例えば、特許文献1参照)。
特表2009−512215号公報
山地康弘,安達達也,森藤忠洋,佐藤知稔,高橋健司,"3次元積層モジュールにおける熱設計", 電子情報通信学会技術研究報告(CPM, 電子部品・材料, 101(516), p.45−52, 2001−12−13
しかしながら、特許文献1に示すシリコン材に形成した微細な流路による排熱方法では、このマイクロ流路内に水などの冷媒を流すため、LSIチップのはんだバンプやTSV、配線層と電気的絶縁を行なう必要がある。また、マイクロ流路内壁の絶縁化や流路形成を行なうために、シリコン同士の接合工程が必要になることから、マイクロ流路の製造プロセスが複雑になり製造コストが増加するという問題がある。
また、LSIチップを三次元に積層する時に、高速信号伝送の実現やLSI素子の反りを抑制するために、LSIチップの厚さは薄く且つTSVの間隔は狭くなることが予測されている。このような状況のなかで、冷媒が流れるマイクロ流路は必然的に小さくなり、マイクロ流路内の圧力損失が大きくなることから、冷媒を流すことが困難になるという課題がある。
したがって、半導体チップ内にマイクロ流路を形成することなく、三次元積層半導体集積回路装置の排熱を効率良く行うことを目的とする。
開示する一観点からは、冷媒を流すチャネルを有する単結晶シリコンを用いた本体部と、前記本体部の側面から突出して前記本体部と一体に形成された単結晶シリコンを用いた複数本の熱伝導性ロッドとを有し、前記複数本の熱伝導性ロッドは、冷却対象となる半導体集積回路チップ側に設けられた凹部の少なくとも側面の一部と当接する形状であり、第1の方向において前記半導体集積回路チップに設けられた導電性接合部材の配列ピッチと同じピッチで配列しているとともに、前記第1の方向とは直交する第2の方向においては、前記半導体集積回路チップの積層ピッチと同じピッチで配列しており、前記複数本の熱伝導性ロッドを設けた側の本体部の側面が前記半導体集積回路チップの側端面との当接面となることを特徴とする冷却モジュールが提供される。
また、開示する別の観点からは、表裏を貫通する導電性貫通ビアを備えた複数枚の半導体集積回路チップと、前記複数枚の半導体集積回路チップ間を積層方向において電気的に接続する導電性接合部材と、前記積層した半導体集積回路チップの少なくとも1辺に当接する冷却モジュールとを有し、前記冷却モジュールは、冷媒を流すチャネル構造を有する単結晶シリコンを用いた本体部と、前記本体部から突出して前記本体部と一体に形成された単結晶シリコンを用いた複数本の熱伝導性ロッドとを備え、前記熱伝導性ロッドは、互いに隣接する前記導電性接合部材の間に挿入されるとともに、前記半導体集積回路チップの一方に設けられた凹部と熱的に接触していることを特徴とする積層半導体集積回路装置が提供される。
また、開示するさらに別の観点からは、第1の単結晶シリコン基板に冷媒の流通通路の一部となる少なくとも1本の第1の凹部を形成する工程と、第2の単結晶シリコン基板に冷媒の流通通路の一部となり且つ前記第1の凹部と同じ幅で同じ本数の第2の凹部を形成する工程と、前記第2の単結晶シリコン基板の前記第2の凹部を形成した面と反対側の面をエッチングすることによって冷却対象となる半導体集積回路チップ側に設けられた凹部の少なくとも側面の一部と当接する形状の複数本の熱伝導性ロッドを二次元マトリクス状に形成する工程と、前記第1の単結晶シリコン基板と前記第2の単結晶シリコン基板を、前記第1の凹部と前記第2の凹部とを位置合わせして冷媒の流通方向に垂直な断面が密閉した形状のチャネルを形成するように貼り合せる工程とを備えたことを特徴とする冷却モジュールの製造方法が提供される。
開示の冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法によれば、半導体チップ内にマイクロ流路を形成することなく、三次元積層半導体集積回路装置の排熱を効率良く行うことが可能になる。
本発明の実施の形態の冷却モジュールを搭載した積層半導体集積回路装置の要部断面図である。 本発明の実施の形態の冷却モジュールを搭載した積層半導体集積回路装置の構成説明図である。 本発明の前提となる参考例1の冷却モジュールの製造工程の途中までの説明図である。 本発明の前提となる参考例1の冷却モジュールの製造工程の図3以降の途中までの説明図である。 本発明の前提となる参考例1の冷却モジュールの製造工程の図4以降の途中までの説明図である。 本発明の前提となる参考例1の冷却モジュールの製造工程の図5以降の説明図である。 本発明の前提となる参考例1の冷却モジュールの作用効果の説明図である。 本発明の前提となる参考例2の積層半導体集積回路装置の要部断面図である。 本発明の前提となる参考例2の積層半導体集積回路装置の構成説明図である。 本発明の前提となる参考例2の積層半導体集積回路装置の細部断面図である。 本発明の実施例の積層半導体集積回路装置の細部断面図である。 本発明の実施例の積層半導体集積回路装置の構成説明図である。 本発明の参考例3の積層半導体集積回路装置の構成説明図である。 従来の積層半導体集積回路装置の断面図である。 従来のマイクロチャネルを備えた積層半導体集積回路装置の細部断面図である。
ここで、図1及び図2を参照して、本発明の実施の形態の冷却モジュールを搭載した積層半導体集積回路装置を説明する。図1は本発明の実施の形態の冷却モジュールを搭載した積層半導体集積回路装置の要部断面図である。図2は本発明の実施の形態の冷却モジュールを搭載した積層半導体集積回路装置の構成説明図であり、図2(a)は上面図であり、図2(b)は図2(a)における一点鎖線の矩形で囲んだ領域の細部平面図である。
冷却モジュールは冷媒を流通するチャネル22を有する本体部20と、本体部20から突出して本体部20と一体に形成された複数本の熱伝導性ロッド23とを有する。この複数本の熱伝導性ロッド23は、第1の方向において冷却対象となる半導体集積回路チップ10に設けられた導電性接合部材12の配列ピッチと同じピッチで配列している。また、第1の方向とは直交する第2の方向においては、冷却対象となる半導体集積回路チップ10の積層ピッチと同じピッチで配列している。なお、実際には、熱伝導性ロッド23は、冷却対象となる半導体集積回路チップ側に設けられた凹部の少なくとも側面の一部と当接する形状である。
なお、必須ではないが、本体部20に設けられたチャネル22は、本体部20の構成材料により形成された隔壁21により複数本のチャネル22に分割することが望ましく、それによって冷媒との接触面積が増大するので、冷媒と本体部20との間の熱交換を効率的に行うことができる。
また、本体部20及び熱伝導性ロッド23は、典型的には単結晶シリコンから形成するものであり、半導体集積回路チップ10と同じ熱膨張係数になるので、半導体集積回路チップ10の積層時のシリコンの反りに対応できる。また、単結晶シリコンを用いることによって通常のシリコンテクノロジーを用いて微細な熱伝導性ロッド23等を精度良く形成することができる。
また、熱伝導性ロッド23の表面に金属膜を形成しても良く、それによって、熱接触性が向上するので熱交換をスムーズに行うことができる。また、熱伝導性ロッド23が突出している部分の本体部20の壁厚は、冷媒が流通するチャネル22の幅以上の厚さにすることが望ましく、それによって、熱伝導性ロッド23を強固に支持することができる。
積層半導体集積回路装置としては、表裏を貫通する導電性貫通ビア11を備えた複数枚の半導体集積回路チップ10を導電性接合部材12を介して積層し、冷却モジュールを半導体集積回路チップ10に当接させる。この時、熱伝導性ロッド23が導電性接合部材12の間に挿入されるとともに、半導体集積回路チップ10の一方に熱的に接触するように当接させる。半導体集積回路チップ10で発生した熱は、熱伝導性ロッド23によって本体部20へ移動し、本体部20に設けたチャネル22を流れる冷媒との熱交換によって取り出されることになる。なお、半導体集積回路チップ10と熱伝導性ロッド23との接触部に、熱伝導グリースなどの接触熱抵抗を低減させる材料を設けても良い。
また、半導体集積回路チップ10の熱伝導性ロッド23と熱的に接触している部分に凹部を設けているので、熱伝導性ロッド23の挿入用ガイドになるとともに、接触面積が増すので熱交換効率が高まる。
また、熱伝導性ロッド23は薄く或いはより細く形成しても良く、それによって、弾性が増し可撓性が高くなるので、U字状に屈曲して隣接する導電性接合部材12に当接させて熱交換効率を高めることができる。
また、冷却モジュールは、半導体集積回路チップ10の少なくとも一辺に当接していれば良いが、半導体集積回路チップをバランス良く放熱するためには、図2(a)に示すように互いに対向する2辺に当接するようにすることが望ましい。
このような、冷却モジュールを製造するためには、第1の単結晶シリコン基板に冷媒の流通通路の一部となる少なくとも1本の第1の凹部を形成する。一方、第2の単結晶シリコン基板に冷媒の流通通路の一部となり且つ前記第1の凹部と同じ幅で同じ本数の第2の凹部を形成する。次いで、第2の単結晶シリコン基板の第2の凹部を形成した面と反対側の面に複数本の熱伝導性ロッド23を第2の単結晶シリコン基板をエッチングすることにより冷却対象となる半導体集積回路チップ側に設けられた凹部の少なくとも側面の一部と当接する形状の二次元マトリクス状に形成する。次いで、第1の単結晶シリコン基板と第2の単結晶シリコン基板を、第1の凹部と第2の凹部とを位置合わせして冷媒の流通方向に垂直な断面が密閉した形状、典型的には矩形状のチャネル22を形成するように貼り合せれば良い。
このような冷媒を流すチャネル22を備えた冷却モジュールを半導体集積回路チップ10の外周部に配置しているので、従来のTSV間の微細なマイクロチャネルに比較して、冷媒の圧力損失を小さくすることができる。また、放熱フィンを備えたヒートシンク或いはヒートスプレッダー等は用いても良いが、基本的には必要でないので、積層半導体集積回路装置の全体構成が簡素化される。
次に、図3乃至図7を参照して、まず、本発明の前提となる参考例1の冷却モジュールを説明するが、まず、図3乃至図6を参照して、本発明の前提となる参考例1の冷却モジュールの製造工程を説明する。まず、図3(a)に示すように、厚さが500μmのSi基板31に幅が300μmのストライプ状開口部を有するレジストパターン32を形成する。なお、この時、最終的に底壁及び天井壁となる両側のレジストパターン32の幅は100μmとし、隔壁となる中央のレジストパターン32の幅は150μmとする。
次いで、図3(b)に示すように、レジストパターン32をマスクとしてドライエッチングを行うことによって、深さが200μmの冷媒流路用凹部33を形成する。次いで、図4(c)に示すように、レジストパターン32を除去することによって、隔壁34、底壁35、天井壁36及び厚さ300μmの側壁37を備えた第1部材が得られる。
次いで、図4(d)に示すように、厚さが800μmのSi基板41に幅が300μmのストライプ状開口部を有するレジストパターン42を形成する。なお、このレジストパターン42の各パターン幅はレジストパターン32の各パターン幅と同じである。次いで、図5(e)に示すように、レジストパターン42をマスクとしてドライエッチングを行うことによって、深さが100μmの冷媒流路用凹部43を形成する。
次いで、図5(f)に示すように、レジストパターン42を除去したのち、隔壁44、底壁45及び天井壁46が形成されたSi基板41を反転させて、冷媒流路用凹部43を形成した面と反対側の面に二次元マトリクス状のレジストパターン47を形成する。このレジストパターン47のサイズは、20μm×20μmで、冷媒流路用凹部43の延在方向に沿ったピッチは適用対象となるLSIチップに設けたはんだパンプのピッチに合わせる。また、冷媒流路用凹部43の延在方向と直交する方向のピッチは適用対象となるLSIチップの積層ピッチに合わせる。
次いで、図6(g)に示すように、レジストパターン47をマスクとしてドライエッチングを行うことによって350μmの深さまで掘り下げることによって、長さが350μmの冷却ロッド49が形成される。この時、冷却ロッド49を支える側壁48の厚さは350μmになる。
次いで、図6(h)に示すように、レジストパターン47を除去したのち、この第2部材と図4(c)に示した第1部材を冷媒流路用凹部33と冷媒流路用凹部43とを位置合せて常温接合を行なうことで冷却モジュールが完成する。この冷却モジュールの本体部50の側壁53の厚さは250μmとなり、側壁54の厚さは300μmとなる、また、冷媒流路56の断面サイズは高さが300μmで幅が300μmとなる。冷媒流通用の流路を形成でき、これにより、熱伝導性ロッドと冷媒流通流路が一体となった冷却モジュールが完成する。
図7は、本発明の前提となる参考例1の冷却モジュールの作用効果の説明図であり、参考のために従来のマイクロチャネルを形成した比較例1及び比較例2も示している。比較例1はマイクロチャネルの断面サイズを50μm×50μmとし、比較例2はマイクロチャネルの断面サイズを高さ100μm、幅50μmとしている。また、シミュレーションに際しては、LSIチップのサイズを20mm×20mm、はんだバンプのピッチを80μmとし、チップ発熱を150Wにしている。なお、冷媒として純水を用いる。
図から明らかなように、本発明の前提となる参考例1の冷却モジュールの圧力損失は、200ml/分の冷媒流量で約200kPa程度となる。一方、比較例1の場合には、100ml/分の冷媒流量で約3000kPa程度となり、また、比較例2の場合には、200ml/分の冷媒流量で約1800kPa程度となり、本発明の前提となる参考例1の方が圧倒的に圧力損失が小さくなっている。
このように、本発明の前提となる参考例1においては、Siチップ内にマイクロチャネルを設けるのではなく、Siチップの外部に断面積が大きな冷媒流路を備えた冷却モジュールを形成しているので、冷却を容易に行うことが可能になる。また、Siチップにマイクロチャネルを形成する必要がないので、製造工程が煩雑化することがない。
次に、図8乃至図10を参照して、本発明の前提となる参考例2の積層半導体集積回路装置を説明する。図8は本発明の前提となる参考例2の積層半導体集積回路装置の要部断面図である。図9は本発明の前提となる参考例2の積層半導体集積回路装置の構成説明図であり、図9(a)は上面図であり、図9(b)は図9(a)における一点鎖線の矩形で囲んだ領域の細部平面図である。また、図10は本発明の前提となる参考例2の積層半導体集積回路装置の細部断面図であり、図9(b)におけるA−A′を結ぶ一点鎖線に沿った断面図を示している。この積層半導体集積回路装置は、上記の参考例1の冷却モジュールを3次元LSIチップ積層体に適用したものである。図9(a)に示すように、LSIチップ60の互いに対向する2辺に当接するように一対の冷却モジュールを設ける。
図8は、一方の側での当接状態を概略的に示したもので、3次元LSIチップ積層体は、内部にTSV62を形成したLSIチップ60をはんだバンプ63を介して積層されている。最下層のLSIチップ60ははんだバンプ68によって実装基板67に搭載されている。冷却モジュールの本体部50から延びる冷却ロッド49は、各LSIチップ60の素子形成領域61が設けられた面とは反対側の面に当接するように挿入される。
図9(a)に示すように、一方の冷却モジュールの冷媒流路56に図において上向きの流れの冷媒を供給すると、他方の冷却モジュールの冷媒流路56に図において下向きの流れの冷媒を供給する。なお、冷媒の循環機構の図示は省略する。
図9(b)或いは図10に示すように、冷却ロッド49は直径Dが20μmで配列ピッチWが100μm(間隔wは80μm)のはんだバンプ63の間にLSIチップ60の背面に当接するように挿入される。LSIチップ60で発生した熱は冷却ロッド49により本体部50まで運ばれ、本体部50において幅Lが300μmの冷媒流路56を流れる冷媒と熱交換されて冷媒により排熱される。なお、LSIチップ60の間隔dは50μmであり、この時、図8に示すように、冷媒流路56を隔壁55で2本に分割しているので、同じ断面積でも冷媒との接触面積が増すため、熱交換効率が高まる。なお、図10における符号64及び65は、それぞれランド及び保護膜である。
このように、本発明の前提となる参考例2においては、3次元LSIチップ積層構造に上記の参考例1の冷却モジュールを外付けしているので、LSIチップ内にマイクロチャネルを設けることなく、LSIチップを効率的に冷却することができる。また、マイクロチャネルを形成する必要がないので、LSIの微細化或いは高集積化に対する対応が容易になる。
以上を前提として、次に、図11を参照して本発明の実施例の積層半導体集積回路装置を説明するが、この実施例の積層半導体集積回路装置は、上記の参考例2の積層半導体集積回路装置に冷却ロッドを収容する凹部を設けたものである。それに伴って、上記の参考例1の冷却モジュールを作製する際に、複数本の冷却ロッドを積層半導体集積回路装置に設けられた凹部の少なくとも側面の一部と当接する形状に形成したものである。したがって、基本的構成は上記の参考例2の積層半導体集積回路装置と同じであるので、特徴点のみ説明する。
図11は、本発明の実施例の積層半導体集積回路装置の細部断面図であり、図11(a)は冷却ロッド挿入前の細部断面図であり、図11(b)は冷却ロッド挿入後の細部断面図である。図11(a)に示すように、LSIチップ60の素子形成領域61とした面と反対側の面、即ち、背面に冷却ロッドのガイド溝を兼ねるロッド収容凹部66を設ける。
図11(b)に示すように、はんだバンプ63間に挿入された冷却ロッド49はロッド収容凹部66に収容される。この時、冷却ロッド49とLSIチップ60とはロッド収容凹部66において冷却ロッド49の側面とも当接するので、熱伝導効率が向上する。
次に、図12を参照して本発明の実施例の積層半導体集積回路装置を説明するが、この実施例の積層半導体集積回路装置は、上記の実施例の積層半導体集積回路装置の冷却ロッドの表面にCu被覆層を設けたものである。したがって、基本的構成は上記の実施例の積層半導体集積回路装置と同じであるので、特徴点のみ説明する。
図12は本発明の実施例の積層半導体集積回路装置の構成説明図であり、図12(a)は上面図であり、図12(b)は図12(a)における一点鎖線の矩形で囲んだ領域の細部平面図である。図12(b)に示すようには冷却ロッド57の断面形状を50μm×30μmとし、その表面に厚さが1μmのCu被覆層58を蒸着したものである。
本発明の実施例においては、冷却ロッド57の表面にCu被覆層58を設けているので、熱接触性が向上し、熱伝導を効率的に行うことができる。但し、この場合には、はんだバンプ63と接触しないように挿入して短絡を防止する必要がある。
次に、参考のために図13を参照して本発明の参考例3の積層半導体集積回路装置を説明するが、この参考例3の積層半導体集積回路装置は、上記の参考例2の積層半導体集積回路装置の冷却ロッドを扁平にして弾性を高めたものである。したがって、基本的構成は上記の参考例2の積層半導体集積回路装置と同じであるので、特徴点のみ説明する。
図13は本発明の参考例3の積層半導体集積回路装置の構成説明図であり、図13(a)は上面図であり、図13(b)は図13(a)における一点鎖線の矩形で囲んだ領域の細部平面図である。図13(b)に示すようには冷却ロッド59の断面形状を10μm×20μmとして弾性を高め、冷却ロッド59をはんだバンプ63の整列方向に対して斜めから挿入して先端部を曲げてU字状に屈曲させたものである。
本発明の参考例3においては、冷却ロッド59を扁平状にして可撓性を高めて先端部をU字状にしてはんだバンプ63に接触するようにしているので、はんだバンプ63を介しても放熱を行うことが可能になる。
ここで、実施例1及び実施例2を含む本発明の実施の形態に関して、以下の付記を付す。
(付記1)冷媒を流すチャネルを有する単結晶シリコンを用いた本体部と、前記本体部の側面から突出して前記本体部と一体に形成された単結晶シリコンを用いた複数本の熱伝導性ロッドとを有し、前記複数本の熱伝導性ロッドは、冷却対象となる半導体集積回路チップ側に設けられた凹部の少なくとも側面の一部と当接する形状であり、第1の方向において前記半導体集積回路チップに設けられた導電性接合部材の配列ピッチと同じピッチで配列しているとともに、前記第1の方向とは直交する第2の方向においては、前記半導体集積回路チップの積層ピッチと同じピッチで配列しており、前記複数本の熱伝導性ロッドを設けた側の本体部の側面が前記半導体集積回路チップの側端面との当接面となることを特徴とする冷却モジュール。
(付記2)前記本体部に設けられたチャネル構造が、前記本体部の構成材料により形成された隔壁により複数本のチャネルに分割されていることを特徴とする付記1に記載の冷却モジュール。
(付記)前記熱伝導性ロッドの表面に金属膜が形成されていることを特徴とする付記1または付記2に記載の冷却モジュール。
(付記)前記熱伝導性ロッドが突出している部分の前記本体部の壁厚が、前記冷媒が流通するチャネルの幅以上の厚さであることを特徴とする付記1乃至付記のいずれか1に記載の冷却モジュール。
(付記)表裏を貫通する導電性貫通ビアを備えた複数枚の半導体集積回路チップと、前記複数枚の半導体集積回路チップ間を積層方向において電気的に接続する導電性接合部材と、前記積層した半導体集積回路チップの少なくとも1辺に当接する冷却モジュールとを有し、前記冷却モジュールは、冷媒を流すチャネル構造を有する単結晶シリコンを用いた本体部と、前記本体部から突出して前記本体部と一体に形成された単結晶シリコンを用いた複数本の熱伝導性ロッドとを備え、前記熱伝導性ロッドは、互いに隣接する前記導電性接合部材の間に挿入されるとともに、前記半導体集積回路チップの一方に設けられた凹部と熱的に接触していることを特徴とする積層半導体集積回路装置。
(付記)前記積層された半導体集積回路チップの互いに対向する2辺に当接するように一対の前記冷却モジュールが配置されていることを特徴とする付記に記載の積層半導体集積回路装置。
(付記)第1の単結晶シリコン基板に冷媒の流通通路の一部となる少なくとも1本の第1の凹部を形成する工程と、第2の単結晶シリコン基板に冷媒の流通通路の一部となり且つ前記第1の凹部と同じ幅で同じ本数の第2の凹部を形成する工程と、前記第2の単結晶シリコン基板の前記第2の凹部を形成した面と反対側の面をエッチングすることによって冷却対象となる半導体集積回路チップ側に設けられた凹部の少なくとも側面の一部と当接する形状の複数本の熱伝導性ロッドを二次元マトリクス状に形成する工程と、前記第1の単結晶シリコン基板と前記第2の単結晶シリコン基板を、前記第1の凹部と前記第2の凹部とを位置合わせして冷媒の流通方向に垂直な断面が密閉されたチャネルを形成するように貼り合せる工程とを備えたことを特徴とする冷却モジュールの製造方法。
10 半導体集積回路チップ
11 導電性貫通ビア
12 導電性接合部材
13 実装基板
14 はんだバンプ
20 本体部
21 隔壁
22 チャネル
23 熱伝導性ロッド
31,41 Si基板
32,42,47 レジストパターン
33,43 冷媒流路用凹部
34,44 隔壁
35,45 底壁
36,46 天井壁
37,48 側壁
49 冷却ロッド
50 本体部
51 底壁
52 天井壁
53,54 側壁
55 隔壁
56 冷媒流路
57 冷却ロッド
58 Cu被覆層
59 冷却ロッド
60 LSIチップ
61 素子形成領域
62 TSV
63 はんだバンプ
64 ランド
65 保護膜
66 ロッド収容凹部
67 実装基板
68 はんだバンプ
70 LSIチップ
71 TSV
72,74 ランド
73 はんだバンプ
80 パッケージ基板
81 ランド
82 BGA端子
83 ランド
84 配線基板
85 ヒートシンク
86 放熱フィン
90 LSIチップ
91 素子形成領域
92 マイクロチャネル
93 TSV
94,96 ランド
95,97 はんだバンプ

Claims (3)

  1. 冷媒を流すチャネルを有する単結晶シリコンを用いた本体部と、
    前記本体部の側面から突出して前記本体部と一体に形成された単結晶シリコンを用いた複数本の熱伝導性ロッドと
    を有し、
    前記複数本の熱伝導性ロッドは、冷却対象となる半導体集積回路チップ側に設けられた凹部の少なくとも側面の一部と当接する形状であり、第1の方向において前記半導体集積回路チップに設けられた導電性接合部材の配列ピッチと同じピッチで配列しているとともに、前記第1の方向とは直交する第2の方向においては、前記半導体集積回路チップの積層ピッチと同じピッチで配列しており、
    前記複数本の熱伝導性ロッドを設けた側の本体部の側面が前記半導体集積回路チップの側端面との当接面となることを特徴とする冷却モジュール。
  2. 表裏を貫通する導電性貫通ビアを備えた複数枚の半導体集積回路チップと、
    前記複数枚の半導体集積回路チップ間を積層方向において電気的に接続する導電性接合部材と、
    前記積層した半導体集積回路チップの少なくとも1辺に当接する冷却モジュールと
    を有し、
    前記冷却モジュールは、
    冷媒を流すチャネル構造を有する単結晶シリコンを用いた本体部と、
    前記本体部から突出して前記本体部と一体に形成された単結晶シリコンを用いた複数本の熱伝導性ロッドと
    を備え、
    前記熱伝導性ロッドは、互いに隣接する前記導電性接合部材の間に挿入されるとともに、前記半導体集積回路チップの一方に設けられた凹部と熱的に接触していることを特徴とする積層半導体集積回路装置。
  3. 第1の単結晶シリコン基板に冷媒の流通通路の一部となる少なくとも1本の第1の凹部を形成する工程と、
    第2の単結晶シリコン基板に冷媒の流通通路の一部となり且つ前記第1の凹部と同じ幅で同じ本数の第2の凹部を形成する工程と、
    前記第2の単結晶シリコン基板の前記第2の凹部を形成した面と反対側の面をエッチングすることによって冷却対象となる半導体集積回路チップ側に設けられた凹部の少なくとも側面の一部と当接する形状の複数本の熱伝導性ロッドを二次元マトリクス状に形成する工程と、
    前記第1の単結晶シリコン基板と前記第2の単結晶シリコン基板を、前記第1の凹部と前記第2の凹部とを位置合わせして冷媒の流通方向に垂直な断面が密閉した形状のチャネルを形成するように貼り合せる工程と
    を備えたことを特徴とする冷却モジュールの製造方法。
JP2013094932A 2013-04-30 2013-04-30 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法 Expired - Fee Related JP6277598B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013094932A JP6277598B2 (ja) 2013-04-30 2013-04-30 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013094932A JP6277598B2 (ja) 2013-04-30 2013-04-30 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2014216589A JP2014216589A (ja) 2014-11-17
JP6277598B2 true JP6277598B2 (ja) 2018-02-14

Family

ID=51942043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013094932A Expired - Fee Related JP6277598B2 (ja) 2013-04-30 2013-04-30 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP6277598B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7159620B2 (ja) * 2018-05-30 2022-10-25 富士電機株式会社 半導体装置、冷却モジュール、電力変換装置及び電動車両
CN110739230A (zh) * 2019-09-24 2020-01-31 杭州臻镭微波技术有限公司 一种针对射频芯片热集中点的三维堆叠散热模组制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0368163A (ja) * 1989-06-28 1991-03-25 Hitachi Ltd 半導体装置
JPH06252300A (ja) * 1992-12-28 1994-09-09 Hitachi Ltd 冷却装置を備えた集積回路チップ及びその製造方法
JP3673094B2 (ja) * 1997-10-01 2005-07-20 株式会社東芝 マルチチップ半導体装置
JP4381533B2 (ja) * 1999-12-14 2009-12-09 株式会社ケミトロニクス 冷却器付半導体集積回路装置及びその製造方法
JP4483123B2 (ja) * 2001-05-07 2010-06-16 ソニー株式会社 3次元半導体チップ及びその製造方法
US6988535B2 (en) * 2002-11-01 2006-01-24 Cooligy, Inc. Channeled flat plate fin heat exchange system, device and method
US7429792B2 (en) * 2006-06-29 2008-09-30 Hynix Semiconductor Inc. Stack package with vertically formed heat sink
US7928590B2 (en) * 2006-08-15 2011-04-19 Qimonda Ag Integrated circuit package with a heat dissipation device
US8110415B2 (en) * 2008-04-03 2012-02-07 International Business Machines Corporation Silicon based microchannel cooling and electrical package
US8154116B2 (en) * 2008-11-03 2012-04-10 HeadwayTechnologies, Inc. Layered chip package with heat sink
CN102311493B (zh) * 2010-07-02 2014-06-04 中国科学院上海生命科学研究院 一种抑制端粒酶活性的肽及其制备方法和应用
US8587111B2 (en) * 2010-07-05 2013-11-19 Mosaid Technologies Incorporated Multi-chip package with thermal frame and method of assembling
EP2693475A4 (en) * 2011-03-31 2014-10-01 Fujitsu Ltd SEMICONDUCTOR DEVICE MOUNTED IN THREE DIMENSIONS AND METHOD FOR MANUFACTURING THE SAME

Also Published As

Publication number Publication date
JP2014216589A (ja) 2014-11-17

Similar Documents

Publication Publication Date Title
US11201102B2 (en) Module lid with embedded two-phase cooling and insulating layer
JP6886904B2 (ja) ループ型ヒートパイプ、ループ型ヒートパイプの製造方法、電子機器
JP3815239B2 (ja) 半導体素子の実装構造及びプリント配線基板
JP6861725B2 (ja) 電子デバイス用の多相熱放散デバイス
WO2014185088A1 (ja) 半導体装置とその製造方法、及び電子機器
JP2008060172A (ja) 半導体装置
WO2010050087A1 (ja) 積層型半導体装置及びその製造方法
JP6083516B2 (ja) マイクロチャネル熱交換装置及び電子機器
TW201605005A (zh) 使用矽之晶片級熱消散技術
JP5740903B2 (ja) 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
CN215299234U (zh) 芯片封装组件
JP4997954B2 (ja) 回路基板、その製造方法及び半導体装置
US9312202B2 (en) Method of forming a semiconductor substrate including a cooling channel
JP2008277654A (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP6277598B2 (ja) 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法
WO2023272637A1 (zh) 一种封装散热盖、芯片封装结构及电子设备
JP5891707B2 (ja) 半導体装置とその製造方法
JP6788202B2 (ja) 電子装置、電子装置の製造方法及び電子機器
JP2010251427A (ja) 半導体モジュール
JP5018555B2 (ja) 冷却モジュール及び複合実装基板
JP2015018993A (ja) 電子装置
JP5929059B2 (ja) 半導体装置及びその製造方法
JP2014120516A (ja) 半導体装置
JP2009117489A (ja) 半導体素子パッケージ及び実装基板
US20230207422A1 (en) Heat spreader for a semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180101

R150 Certificate of patent or registration of utility model

Ref document number: 6277598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees