JP5891707B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP5891707B2 JP5891707B2 JP2011236985A JP2011236985A JP5891707B2 JP 5891707 B2 JP5891707 B2 JP 5891707B2 JP 2011236985 A JP2011236985 A JP 2011236985A JP 2011236985 A JP2011236985 A JP 2011236985A JP 5891707 B2 JP5891707 B2 JP 5891707B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- interposer
- semiconductor device
- recess
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本実施形態では、三次元的に積層された半導体チップをインターポーザで冷却するタイプの半導体装置について説明する。
本実施形態では、以下のように樹脂により第1の基板21と第2の基板31との接合強度を高める。
第1実施形態では、第1の基板21と第2の基板31としてシリコン基板を使用したが、本実施形態ではシリコン基板に代えて石英基板を使用する。
複数の前記半導体チップのいずれかの間に設けられ、一方の主面同士が互いに接合された第1の基板と第2の基板とを備えたインターポーザとを有し、
前記第1の基板の前記一方の主面に形成された第1の溝と、前記第2の基板の前記一方の主面に形成された第2の溝の少なくとも一方の表面によって、冷媒が流れる流路が画定されたことを特徴とする半導体装置。
複数の前記第1の孔の各々に埋め込まれた複数の第1の導体と、
複数の前記第2の孔の各々に埋め込まれた複数の第2の導体と、
複数の前記第1の導体と複数の前記第2の導体の各々とを接続する複数のはんだバンプとを更に備え、
複数の前記第1の導体と複数の前記第2の導体が、複数の前記半導体チップのいずれかの間において、該半導体チップのいずれか一つと電気的に接続されたことを特徴とする付記1に記載の半導体装置。
隣接する前記はんだバンプの間隔が、隣接する前記接続端子の間隔よりも広いことを特徴とする付記2又は付記3に記載の半導体装置。
前記第2の基板の他方の主面に形成された第2の多層配線層とを更に有し、
複数の前記半導体チップのいずれか一と前記第1の導体とが前記第1の多層配線に接続され、かつ、複数の前記半導体チップのいずれか一つと前記第2の導体とが前記第2の多層配線に接続されたことを特徴とする付記2乃至付記6のいずれかに記載の半導体装置。
第2の基板の一方の主面に複数の第2の溝を形成する工程と、
前記第1の基板の前記一方の主面と、前記第2の基板の前記一方の主面とを接合することにより、複数の前記第1の溝と複数の前記第2の溝の少なくとも一方の表面によって冷媒が流れる複数の流路が画定されたインターポーザを形成する工程と、
複数の半導体チップのうちの一つと前記インターポーザとを接続する工程と、
を有することを特徴とする半導体装置の製造方法。
前記第2の基板に複数の第2の孔を形成する工程と、
複数の前記第1の孔の各々に複数の第1の導体を埋め込む工程と、
複数の前記第2の孔の各々に複数の第2の導体を埋め込む工程と、
前記第1の基板の前記一方の主面側に露出する前記第1の導体の表面と、前記第2の基板の前記一方の主面側に露出する前記第2の導体の表面とにはんだバンプを形成する工程と、
複数の前記半導体チップのいずれか一つに、複数の前記第1の導体と複数の前記第2の導体を電気的に接続する工程とを有し、
前記第1の基板の前記一方の主面と、前記第2の基板の前記他方の主面とを接合する工程は、加熱により前記はんだバンプを溶融し、該はんだバンプを介して前記第1の基板と前記第2の基板とを接続することにより行われることを特徴とする付記8に記載の半導体装置の製造方法。
前記第1の基板の前記一方の主面と、前記第2の基板の前記他方の主面とを接合する工程において、前記流路の外側における前記第1の基板と前記第2の基板との隙間を前記樹脂で充填することを特徴とする付記9に記載の半導体装置の製造方法。
Claims (5)
- 積層された複数の半導体チップと、
複数の前記半導体チップのいずれかの間に設けられ、一方の主面同士が互いに接合された第1の基板と第2の基板とを備えたインターポーザとを有し、
前記インターポーザは、前記第1の基板に設けられた第1の溝と前記第2の基板に設けられた第2の溝との少なくとも一方の表面によって画定される冷媒の流路を備え、
前記第1の基板には複数の第1の孔とそれらの第1の孔の各々に個別に連絡する複数の第1の凹部とが形成され、かつ、前記第2の基板には複数の第2の孔とそれらの第2の孔の各々に個別に連絡する複数の第2の凹部とが形成され、
複数の前記第1の孔の各々に埋め込まれて前記インターポーザの一方の面側の半導体チップに電気的に接続する複数の第1の導体と、
複数の前記第2の孔の各々に埋め込まれて前記インターポーザの他方の面側の半導体チップに電気的に接続する複数の第2の導体と、
前記第1の凹部と前記第2の凹部とを組み合わせて形成された空間内に配置され、複数の前記第1の導体と複数の前記第2の導体の各々の間を電気的に接続する複数のはんだバンプと、
前記空間内に配置されて前記第1の基板と前記第2の基板とを接合する樹脂とを備える
ことを特徴とする半導体装置。 - 複数の前記半導体チップの各々の主面に複数の接続端子が設けられ、
隣接する前記はんだバンプの間隔が、隣接する前記接続端子の間隔よりも広いことを特徴とする請求項1に記載の半導体装置。 - 隣接する前記はんだバンプの間において、前記第1の溝と前記第2の溝の各々が複数形成されたことを特徴とする請求項1又は請求項2に記載の半導体装置。
- 隣接する2つの前記空間の間に、前記流路が複数設けられていることを特徴とする請求項1又は2に記載の半導体装置。
- 第1の基板の一方の主面に、複数の第1の溝と、前記第1の溝間に配置された第1の凹部と、前記第1の凹部の底面に連絡する第1の孔とを形成する工程と、
第2の基板の一方の主面に、複数の第2の溝と、前記第2の溝間に配置された第2の凹部と、前記第2の凹部の底面に連絡する第2の孔とを形成する工程と、
前記第1の孔に第1の導体を埋め込み、前記第2の孔に第2の導体を埋め込む工程と、
前記第1の導体及び前記第2の導体の上に夫々はんだバンプを形成する工程と、
前記第1の凹部及び前記第2の凹部の少なくとも一方の凹部内に樹脂を充填する工程と、
前記第1の基板の前記一方の主面と前記第2の基板の前記一方の主面とを接合し、複数の前記第1の溝と複数の前記第2の溝の少なくとも一方の表面によって冷媒が流れる複数の流路が画定されたインターポーザを形成する工程と、
複数の半導体チップのうちの一つと前記インターポーザとを接続する工程とを有し、
前記インターポーザを形成する工程では、前記第1の基板側の前記はんだバンプと前記第2の基板側のはんだバンプとを相互に接続するとともに、前記樹脂により前記第1の基板と前記第2の基板とを接合することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011236985A JP5891707B2 (ja) | 2011-10-28 | 2011-10-28 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011236985A JP5891707B2 (ja) | 2011-10-28 | 2011-10-28 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013098212A JP2013098212A (ja) | 2013-05-20 |
JP5891707B2 true JP5891707B2 (ja) | 2016-03-23 |
Family
ID=48619897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011236985A Expired - Fee Related JP5891707B2 (ja) | 2011-10-28 | 2011-10-28 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5891707B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11145637B2 (en) | 2019-03-26 | 2021-10-12 | Samsung Electronics Co., Ltd. | Semiconductor package including a substrate having two silicon layers formed on each other |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6263866B2 (ja) * | 2013-06-11 | 2018-01-24 | 富士通株式会社 | 半導体装置 |
US9524917B2 (en) | 2014-04-23 | 2016-12-20 | Optiz, Inc. | Chip level heat dissipation using silicon |
CN111081655B (zh) * | 2019-12-19 | 2021-10-22 | 青岛歌尔智能传感器有限公司 | 电子封装结构及其制作方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6453440A (en) * | 1987-08-25 | 1989-03-01 | Hitachi Ltd | Three-dimensional semiconductor integrated circuit device |
FR2786656B1 (fr) * | 1998-11-27 | 2001-01-26 | Alstom Technology | Composant electronique de puissance comportant des moyens de refroidissement |
JP5009085B2 (ja) * | 2007-08-09 | 2012-08-22 | 新光電気工業株式会社 | 半導体装置 |
US8110415B2 (en) * | 2008-04-03 | 2012-02-07 | International Business Machines Corporation | Silicon based microchannel cooling and electrical package |
US7990711B1 (en) * | 2010-02-24 | 2011-08-02 | International Business Machines Corporation | Double-face heat removal of vertically integrated chip-stacks utilizing combined symmetric silicon carrier fluid cavity and micro-channel cold plate |
-
2011
- 2011-10-28 JP JP2011236985A patent/JP5891707B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11145637B2 (en) | 2019-03-26 | 2021-10-12 | Samsung Electronics Co., Ltd. | Semiconductor package including a substrate having two silicon layers formed on each other |
US11721679B2 (en) | 2019-03-26 | 2023-08-08 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP2013098212A (ja) | 2013-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI650846B (zh) | 內建散熱座之散熱增益型面朝面半導體組體及製作方法 | |
KR101884971B1 (ko) | 더미 다이들을 갖는 팬-아웃 적층 시스템 인 패키지(sip) 및 그 제조 방법 | |
JP5635247B2 (ja) | マルチチップモジュール | |
TWI479971B (zh) | 佈線板,其製造方法及具有佈線板之半導體裝置 | |
US9591742B2 (en) | Interposer and semiconductor device including the same | |
WO2010050087A1 (ja) | 積層型半導体装置及びその製造方法 | |
JP2013537365A (ja) | ポリマー充填剤溝を有する半導体チップデバイス | |
JP5154611B2 (ja) | 電子素子内蔵型印刷回路基板 | |
JP2013077598A (ja) | 熱伝導部材、熱伝導部材の製造方法及び熱伝導部材を用いた接合構造 | |
US8957516B2 (en) | Low cost and high performance flip chip package | |
US11315902B2 (en) | High bandwidth multichip module | |
JP5740903B2 (ja) | 電子装置、半導体装置、サーマルインターポーザ及びその製造方法 | |
JP5891707B2 (ja) | 半導体装置とその製造方法 | |
TW201533882A (zh) | 覆晶堆疊封裝 | |
TW201517224A (zh) | 半導體裝置以及其製備方法 | |
JP2008251671A (ja) | 放熱基板およびその製造方法および電子部品モジュール | |
TW201222775A (en) | Method of making a multi-chip module having a reduced thickness and related devices | |
TWI441294B (zh) | 半導體裝置及其製造方法 | |
JP5609085B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR101095055B1 (ko) | 반도체 소자의 제조 방법 | |
JP2001250902A (ja) | 半導体パッケージ及びその製造方法 | |
JP2014170793A (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
TWI614855B (zh) | 具有電磁屏蔽及散熱特性之半導體組體及製作方法 | |
TWI590397B (zh) | 具有散熱座且整合雙增層電路之散熱增益型半導體組體及製作方法 | |
TWI416689B (zh) | And a method for manufacturing a laminated semiconductor device and a multilayer semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5891707 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |