TW201517224A - 半導體裝置以及其製備方法 - Google Patents

半導體裝置以及其製備方法 Download PDF

Info

Publication number
TW201517224A
TW201517224A TW103136663A TW103136663A TW201517224A TW 201517224 A TW201517224 A TW 201517224A TW 103136663 A TW103136663 A TW 103136663A TW 103136663 A TW103136663 A TW 103136663A TW 201517224 A TW201517224 A TW 201517224A
Authority
TW
Taiwan
Prior art keywords
interposer
wafer
heat sink
recess
build
Prior art date
Application number
TW103136663A
Other languages
English (en)
Inventor
Charles W C Lin
Chia-Chung Wang
Original Assignee
Bridge Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/449,201 external-priority patent/US20150115433A1/en
Application filed by Bridge Semiconductor Corp filed Critical Bridge Semiconductor Corp
Publication of TW201517224A publication Critical patent/TW201517224A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明係有關於一種半導體裝置之製備方法，該半導體裝置係具有一嵌埋於該散熱座中之晶片，且該晶片係電性連接至一複合基板。根據一較佳實施態樣，該方法之特徵係在於使用黏著劑將一晶片-中介層組件貼附於一散熱座上，該晶片係插入該散熱座之凹穴中。該散熱座係提供散熱功能，且該中介層係提供該晶片一熱膨脹係數(CTE)相符合之介面以及第一層級的扇出(fan-out)路由。

Description

半導體裝置以及其製備方法
本發明係關於一種半導體裝置，尤指一種具有嵌埋於散熱座之晶片且電性連接至一複合基板之半導體裝置，以及其製備方法。
融合移動性、通訊以及計算技術之電子裝置，挑戰了半導體封裝產業中之熱學、電學、外型、以及可靠性。儘管於文獻中已提出多種嵌埋半導體晶片於電路板或於模塑料中之方法，然而仍有許多性能相關缺陷。舉例而言，由美國專利號第8,742,589、8,735,222、8,679,963、及8,453,323所揭露之裝置中，由於嵌埋之晶片所產生的熱能無法藉由熱絕緣材料(如層壓板或模塑料)而適當的排出，因此導致性能降低的問題。
此外，該些裝置係利用微孔作為嵌埋晶片之電性連接，由於晶片(例如，矽之熱膨脹係數約為2.6×10-6K-1)以及增層膜層(例如，環氧層壓板之熱膨脹係數約為15×10-6K-1)之間的熱膨脹係數不匹配，而於內連接方面存在著高度壓力問題。當晶片中之電路密度上升時，該晶片所產生的熱能亦會上升，從而於操作週期中會產生大幅度溫度變 化的問題，而此處的熱不匹配可能使得晶片具有高度的內部壓力，最終導致晶片的破裂、分層、以及裝置故障。
於上述所製備組體結構中，另一明顯的缺陷係其嵌埋之晶片可能於封裝或層壓過程中位移，而由於晶片位移導致微孔金屬化不完全，如美國專利號第8,501,544及7,935,893中所描述，其係進一步降低了電性連接品質，因而降低了所製備組體的可靠度以及良率。
基於上述之理由，以及於下文中所述之其他理由，目前亟需發展一種新的裝置，以及於不使用於I/O接墊之微孔內連接嵌埋晶片下，改善晶片級的可靠性，並限制使用模塑料以及層壓板，以避免晶片過熱的現象造成裝置電性表現方面的嚴重問題。
本發明係有鑑於以上的情形而發展，本發明之主要目的在於提供一種半導體裝置，其中一晶片係藉由複數個凸塊與一低熱膨脹係數(CTE)之中介層相互連接，以解決熱膨脹係數不匹配、以及晶片與內連接線路之間的位置辨識問題，從而可提高半導體裝置之產率以及其可信度。
本發明之另一目的係在於提供一半導體裝置，其晶片係封裝於一散熱座中，以有效的散出該晶片所產生的熱能，從而可提升該裝置之信號完整性以及其電性表現。
根據前文所述之目的，本發明係提出一種具有 晶片、散熱座、以及一複合基板之半導體裝置，該複合基板係包括一無機中介層以及一樹脂增層電路。包覆該晶片之該散熱座，係提供該晶片一散熱途徑，藉由凸塊與該晶片內連接之該熱膨脹係數補償(CTE-compensated)無機中介層，係提供該晶片第一層級的扇出路由，藉此可避免該晶片內部壓力以及由熱膨脹係數不匹配而導致之連接墊的斷線。相鄰於該散熱座以及該中介層之該樹脂增層電路，係提供第二層級的扇出路由，且具有一圖案化陣列之端子接墊，以匹配另一層級之組體線路板。
本發明提供了一種半導體裝置之製備方法，其步驟包括：提供一晶片；提供一無機中介層，該無機中介層係包括複數個貫穿孔、一第一表面、一第二表面，其係相反於該第一表面、複數個第一接觸墊，其係於該第一表面上、以及複數個第二接觸墊，其係於該第二表面上，其中，該貫穿孔係電性連接該第一接觸墊以及該第二接觸墊；藉由複數個凸塊將該晶片電性連接至該無機中介層之該第一接觸墊上，以提供一晶片-中介層組件；提供一散熱座，該散熱座具有一凹穴；使用一黏著劑將該晶片-中介層組件貼附於該散熱座上，且該晶片係插入該凹穴中，該無機中介層係側向延伸超過該凹穴；接著形成一增層電路於該散熱座以及該無機中介層之該第二表面上，其中，該增層電路係藉由該增層電路之複數個導電盲孔以電性連接至該無機中介層之該第二接觸墊。
除非另有具體說明、或該些步驟間使用「接著」 之用語、或該些步驟係必須於一特定的順序進行，上述步驟之順序並無受限於上文之排序，且可根據所需之設計而變化或重新排序。
另一方面，本發明係提供一半導體設備，其包括一晶片、一黏著劑、一散熱座、以及一包括一無機中介層以及一增層電路之複合基板，其中，(i)該晶片係藉由複數個凸塊以電性連接該晶片至該無機中介層之第一表面上之第一接觸墊，且該晶片係位於該散熱座之凹穴中；(ii)該無機中介層係側向延伸超過該凹穴，且該無機中介層之該第一表面係貼附於該散熱座之一平坦表面上，該平坦表面係相鄰於該凹穴開口且由該凹穴開口側向延伸；(iii)該黏著劑係接觸該晶片與該散熱座、以及該無機中介層與該散熱座，且介於該晶片與該散熱座之間、以及介於該無機中介層以及該散熱座之間；以及(iv)該增層電路係設置於該散熱座以及該中介層之一第二表面上，並藉由該增層電路之一導電盲孔電性連接至該無機中介層之該第二表面上之該第二接觸墊，其中，該第二表面係相反於該第一表面。
根據本發明之半導體裝置之製備方法具有多種優點，舉例而言，於貼附於該散熱座之前先形成該晶片-中介層組件，可確保該晶片穩固的連接至該中介層上，而可避免微孔製程中固有的斷線問題(disconnection)。通過晶片-中介層組件而將該晶片插入至該凹穴中特別具有優勢，該凹穴之形狀或深度、或者用於接合該晶片所需之該黏著層的量，不須精密調控於特定參數。此外，形成該複合基 板之兩步驟係有益於沉積增層電路時，該中介層可保護該嵌埋晶片。
在下文中，將提供實施例以詳細說明本發明之實施態樣。本發明之其他優點以及功效將藉由本發明所揭露之內容而更為顯著。
110、120、130、140‧‧‧半導體裝置
111‧‧‧第一表面
11‧‧‧中介層面板
112‧‧‧第一接觸墊
11’‧‧‧中介層
113‧‧‧第二表面
13‧‧‧晶片
114‧‧‧第二接觸墊
131‧‧‧主動面
116‧‧‧貫穿孔
133‧‧‧非主動面
191‧‧‧第一黏著劑
132‧‧‧I/O接墊
193‧‧‧第二黏著劑
15‧‧‧凸塊
10‧‧‧晶片-中介層組件
16‧‧‧填充膠
213、253‧‧‧配置導件
194‧‧‧黏著劑
211‧‧‧凹穴
212‧‧‧平坦表面
25‧‧‧金屬層
20‧‧‧散熱座
21‧‧‧金屬板
23‧‧‧介電層
311‧‧‧平衡層
31‧‧‧第一金屬層
31’‧‧‧第一被覆層
313、314‧‧‧第一盲孔
32‧‧‧第二金屬層
315‧‧‧第一導線
322‧‧‧第二絕緣層
312‧‧‧絕緣層
323‧‧‧第二盲孔
317、318‧‧‧第一導電盲孔
32’‧‧‧第二被覆層
325‧‧‧第二導線
30‧‧‧增層電路
327‧‧‧第二導電盲孔
參考隨附圖式，本發明可藉由下述較佳實施例之詳細敘述更加清楚明瞭。
圖1及2係分別為本發明實施例1之中介層面板之剖面圖及俯視圖。
圖3係根據本發明實施例1之於其上設置有凸塊之晶片之剖面圖。
圖4及5係分別為根據本發明實施例1，由圖3所示之晶片電性連接至圖1及2所示之中介層面板之面板規模組體之剖面圖及俯視圖。
圖6及7係分別為根據本發明實施例1，如圖4及圖5所示之面板規模組體之切割狀態之剖面圖及俯視圖。
圖8及9係分別為根據本發明實施例1，對應至圖6及7所示之切割單元之晶片-中介層組件之剖面圖及俯視圖。
圖10及11係分別為根據本發明實施例1之散熱座之剖面圖及底視圖。
圖12及13係分別為根據本發明實施例1中，將黏著劑分散至如圖10及11所示之散熱座上之剖面圖及底視圖。
圖14及15係分別為根據本發明實施例1中，將圖8及 9所示之晶片-中介層組件貼附於圖12及13所示之散熱座上之剖面圖及底視圖。
圖16及17係分別為根據本發明實施例1中，提供另一黏著劑於圖14及圖15所示之結構之剖面圖及底視圖。
圖18及19係分別為根據本發明實施例1中，將圖16及17所示之結構中多餘的黏著劑移除之剖視圖及底視圖。
圖20係根據本發明實施例1中，將層疊的層設置於圖18所示之結構上之剖面圖。
圖21係根據本發明實施例1中，設置盲孔於圖20所示之結構中之剖面圖。
圖22係根據本發明實施例1中，設置導線於圖21所示之結構中之剖面圖。
圖23係根據本發明實施例1中，將層疊的層設置於圖22所示之結構上之剖面圖。
圖24係根據本發明實施例1中，設置盲孔於圖23所示之結構中之剖面圖。
圖25係根據本發明實施例1中，設置導線於圖24所示之結構上，以完成半導體裝置之剖面圖。
圖26係根據本發明實施例2之散熱座之剖面圖。
圖27係根據本發明實施例2中，將黏著劑分散於如圖26所示之散熱座中之剖面圖。
圖28係根據本發明實施例2中，將圖8所示之晶片-中介層組件貼附於圖27所示之散熱座上之剖視圖。
圖29係根據本發明實施例2中，將另一黏著劑設置於 圖28所示之結構上之剖視圖。
圖30係根據本發明實施例2中，將圖29所示之結構中剩餘之黏著劑移除之剖面圖。
圖31係根據本發明實施例2中，將層疊的層設置於圖30所示之結構上之剖面圖。
圖32係根據本發明實施例2中，設置盲孔於圖31所示之結構中之剖面圖。
圖33係根據本發明實施例2中，設置導線於圖32所示之結構上，以完成半導體裝置之剖面圖。
圖34係根據本發明實施例3中一層疊基板之剖面圖。
圖35係根據本發明實施例3中，於圖34所示之結構形成配置導件之剖面圖。
圖36係根據本發明實施例3中一具有開口之層疊基板之剖面圖。
圖37係根據本發明實施例3中，於圖36所示之結構形成配置導件之剖面圖。
圖38係根據本發明實施例3中，設置一凹穴於圖35所示之層疊結構以完成散熱座之剖面圖。
圖39係根據本發明實施例3中，將晶片-中介層組件貼附於圖38所示之散熱座上之剖面圖。
圖40係根據本發明實施例3中，設置一層疊的層於圖39所示之結構上之剖面圖。
圖41係根據本發明實施例3中，設置盲孔於圖40所示之結構中之剖面圖。
圖42係根據本發明實施例3中，設置導線於圖41所示之結構上以完成半導體裝置之剖面圖。
圖43係根據本發明實施例4中，具有配置導件於金屬板上之結構剖面圖。
圖44係根據本發明實施例4中，設置基底層於圖43所示之金屬板上以完成散熱座之剖面圖。
圖45係根據本發明實施例4中，將晶片-中介層組件貼附於圖44所示之散熱座上之剖面圖。
圖46係根據本發明實施例4中，設置層疊的層於圖45所示之結構上之剖面圖。
圖47係根據本發明實施例4中，設置盲孔於圖46所示之結構中之剖面圖。
圖48係根據本發明實施例4中，設置導線於圖47所示之結構上以完成半導體裝置之剖面圖。
在下文中，將提供實施例以詳細說明本發明之實施態樣。本發明之其他優點以及功效將藉由本發明所揭露之內容而更為顯著。應當注意的是，該些隨附圖式為簡化之圖式，圖式中所示之組件數量、形狀、以及尺寸可根據實際條件而進行修改，且元件的配置可能更為複雜。本發明中也可進行其他方面之實踐或應用，且不背離本發明所定義之精神與範疇之條件下，可進行各種變化以及調整。
[實施例1]
圖1-25係本發明一較佳實施例之一半導體裝 置之製備方法示意圖，其中，該半導體裝置係包括晶片、散熱座、以及包括無機中介層以及樹脂增層電路之複合基板。
如圖25所示，該半導體裝置110係包括一無機中介層11’、晶片13、一散熱座20、以及一樹脂增層電路30。該無機中介層11’以及該晶片13係使用第一黏著劑191以及第二黏著劑193貼附於該散熱座20上，其中該晶片13係嵌埋於該散熱座20之凹穴211中。該增層電路30係由下方覆蓋該無機中介層11’以及該散熱座20，且藉由第一導電盲孔317而電性連接至該無機中介層11’之第二接觸墊114。
圖1、3、4、6、及8係根據本發明一實施態樣中，製備一晶片-中介層組件之剖面示意圖，以及圖2、5、7、及9係分別為圖1、4、6、及8之上視圖。
圖1及2係分別為一中介層面板11之剖面圖及俯視圖，其係包括一第一表面111、一第二表面113，其係相反於該第一表面111、第一接觸墊112，係於該第一表面111上、第二接觸墊114，係於該第二表面113上、以及貫穿孔116，其係電性連接該第一接觸墊112以及該第二接觸墊114。該中介層面板11係由高彈力係數之無機材料所構成，例如矽、玻璃、陶瓷、或石墨，且包括一圖案化之線路，係由該第一接觸墊112之細微間距扇出至該第二接觸墊114之粗間距。
圖3係設置有凸塊15之晶片13之剖面示意 圖。該晶片13包括一主動面131、一非主動面133，其係相反於該主動面131、以及一I/O接墊132於該主動面131上。該凸塊15係設置於該晶片13之該I/O接墊132上，且可為錫球、金柱、或銅柱。
圖4及5係分別為一面板規模組體之剖面圖以及上視圖，其中晶片13係電性連接至該中介層面板11上。可使用凸塊15並藉由熱壓縮法、回流焊接、或熱超音波接合法，將晶片13電性連接至該中介層面板11之第一接觸墊112。或者，該凸塊15可先行沉積至該中介層面板11之該第一接觸墊112上，且接著藉由該凸塊15將晶片13電性連接至該中介層面板11上。此外，可進一步提供填充膠16以填充該中介層面板11以及該晶片13之間之縫隙。
圖6及7係分別為將該面板規模組體切割為獨立單塊之剖面圖以及上視圖。該面板規模組體係沿著切割線L以切割成單一之該晶片-中介層組件10。
圖8及9係分別為該單一之晶片-中介層組件10之剖面圖以及上視圖。在此圖式中，該晶片-中介層組件10係包括兩個晶片13，其係電性連接至經切割之中介層11’上。中介層11’之第二接觸墊114之尺寸以及接墊間距，係設置為大於該晶片I/O接墊132之尺寸以及接墊間距，該中介層11’可提供一該晶片13第一層級的扇出路由，以確保下一層級之增層電路連接有高產率。此外，該中介層11’於連接至下一層級之結構之前，亦先行提供了相鄰晶片13之間的電性連接。
圖10及11係分別為具有一凹穴211之散熱座20之剖面圖以及底視圖。該散熱座20可藉由於一金屬板21中形成一凹穴211而製備，該金屬板21之厚度可為0.1mm至10mm，且可包括銅、鋁、不鏽鋼、或其合金。在此實施例中，該金屬板21係一厚度為2mm之銅層。每一凹穴211可具有不同的尺寸以及凹穴深度。該凹穴深度之範圍可為0.05mm至1.0mm。在此圖式中，該凹穴211係0.26mm(以容納具有0.05mm凸塊之0.2mm之晶片)。
圖12及13係分別為第一黏著劑191分散於凹穴211中之散熱座20之剖面圖以及底視圖。該第一黏著劑191通常為一熱傳導黏著劑，且分散於該凹穴211之底部。
圖14及15係使用該第一黏著劑191將該晶片-中介層組件10貼附於該散熱座20上之結構剖面圖以及底視圖。該晶片13係插入該凹穴211中，且該中介層11’係超過該凹穴211並與該散熱座20之外圍邊緣保持距離。
圖16及17係分別為以第二黏著劑193填充該中介層11’以及該散熱座20之間之空隙，並延伸進入該凹穴211中之結構剖面圖以及底視圖。該第二黏著劑193通常為一電絕緣性填充物，且分散進入該中介層11’以及該散熱座20之間的空隙，以及於該凹穴211中剩餘的空間。因此，該第一黏著劑191係提供了該晶片13以及該散熱座20之間之機械性連結以及熱連接，以及，該第二黏著劑193係提供該晶片13與該散熱座20之間、以及該中介層11’與該散熱座20之間的機械性連結。
圖18及19係移除自該中介層11’以及該散熱座20之間流出之多餘黏著劑之結構剖面圖以及底視圖。或者，可省略移除多餘黏著劑之步驟，且其多餘之黏著劑係成為後續該增層電路之一部份。
圖20係從向下方向層疊/塗佈一平衡層311、一第一絕緣層312、以及一第一金屬層31於該中介層11’以及該散熱座20上之結構剖面圖。該平衡層311係從向下方向接觸該散熱座20，且由該散熱座20朝向下方向延伸，並側向覆蓋、圍繞、且同型披覆於該中介層11’之側壁，以及自該中介層11’側向延伸至該結構之外圍邊緣。該第一絕緣層312係於向下方向接觸且覆蓋該中介層11’之該第二表面113以及該平衡層311，且由該中介層11’之該第二表面113以及該平衡層311側向延伸。該第一金屬層31係由下方接觸且覆蓋該第一絕緣層312。在此圖式中，該平衡層311具有0.2mm之厚度，其係接近該中介層11’之厚度；以及，該第一絕緣層312通常具有50微米之厚度。該平衡層311以及該第一絕緣層312可由環氧樹脂、玻璃-環氧樹脂、聚醯亞胺等所構成。於本實施例中，該第一金屬層係一厚度為25微米之銅層。
圖21係具有第一盲孔313之結構剖面示意圖。該第一盲孔313係延伸穿過該第一金屬層31以及該第一絕緣層312，且對齊於該中介層11’之該第二接觸墊114。該第一盲孔313可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻及微影技術，且通常具有50微米之直徑。可 使用脈衝雷射提高雷射鑽孔效能，或者，可使用金屬光罩以及掃描式雷射光束。舉例來說，可先蝕刻銅板以製造一金屬窗口後再照射雷射。
參照圖22，第一導線315係形成於該第一絕緣層312上，其係藉由沉積一第一被覆層31’於該第一金屬層31上以及沉積進入該第一盲孔313中，接著圖案化該第一金屬層31以及其上之該第一被覆層31’。或者，於前述之製程中，當未將第一金屬層31層疊於該第一絕緣層312上時，可直接金屬化該第一絕緣層312以形成該第一導線315。該第一導線315係由該第一絕緣層312朝向下方向延伸，於該第一絕緣層312上側向延伸，並於向上方向延伸進入該第一盲孔313以形成第一導電盲孔317，該第一導電盲孔317係直接接觸該中介層11’之該第二接觸墊114。因此，該第一導線315可提供X或Y方向兩者之水平信號路由，以及藉由該第一盲孔313提供垂直信號路由，並作為該中介層11’之電性連接。
第一被覆層31'可利用各種技術以沉積單層或多層結構，其方法包括電鍍、無電電鍍、蒸鍍、濺鍍及其組合。舉例來說，首先將該結構浸入活化劑溶液中，使第一絕緣層312與無電鍍銅產生觸媒反應，接著以無電電鍍方式被覆一薄銅層作為晶種層，然後以電鍍方式將所需厚度之第二銅層形成於晶種層上。或者，於晶種層上沉積電鍍銅層前，該晶種層可藉由濺鍍方式形成如鈦/銅之晶種層薄膜。一旦達到所需之厚度，即可使用各種技術圖案化被 覆層，以形成第一導線315，其包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其與定義出第一導線315之蝕刻光罩(圖未示)之組合。
為了便於說明，第一金屬層31及其上之第一被覆層31'係以單一層表示，由於銅為同質被覆，金屬層間之界線(均以虛線繪示)可能不易察覺甚至無法察覺，然而第一被覆層31'及第一絕緣層312之間之界線則清楚可見。
圖23係將一第二絕緣層322以及一第二金屬層32層壓/塗佈於該第一絕緣層312以及該第一導線315上之結構剖面示意圖。該第二絕緣層322係介於該第一絕緣層312/該第一導線315與該第二金屬層32之間，且可由環氧樹脂、玻璃-環氧樹脂、聚醯亞胺等所構成，且通常具有50微米之厚度。於本實施例中，該第二金屬層32係一厚度為25微米之銅層。較佳地，該第一絕緣層312以及該第二絕緣層322係由相同的材料所構成。
圖24係具有第二盲孔323以顯露該第一導線315之選定部位之結構剖面示意圖。該第二盲孔323係延伸穿過該第二金屬層32以及該第二絕緣層322。如同該第一盲孔313，該第二盲孔323可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻及微影技術，且通常具有50微米之直徑。較佳地，該第一盲孔313以及該第二盲孔323具有相同的尺寸。
參照圖25，藉由沉積一第二被覆層32’於該第二金屬層32上以及沉積進入該第二盲孔323，接著圖案 化該第二金屬層32以及形成於其上之該第二被覆層32’，將第二導線325形成於該第二絕緣層322上。或者，當於先前製程中未將第二金屬層32層疊於該第二絕緣層322上時，可直接金屬化該第二絕緣層322以形成該第二導線325。該第二導線325係自該第二絕緣層322朝向下方向延伸，於該第二絕緣層322上側向延伸，且於向上方向延伸進入該第二盲孔323以形成與該第一導線315電性接觸之第二導電盲孔327。較佳地，該第一導線315以及該第二導線325係由相同的材料而構成且具有相同之厚度。
因此，如圖25所示，所完成之半導體裝置110係包括一無機中介層11’、晶片13、一散熱座20、以及一樹脂增層電路30。在此圖式中，該增層電路30係包括一平衡層311、一第一絕緣層312、第一導線315、一第二絕緣層322、以及第二導線325。該晶片13係藉由覆晶製程而電性連接至一預製之中介層11’上，以製備一晶片-中介層組件10。使用第一及第二黏著劑191、193將該晶片-中介層組件10貼附於該散熱座20上，其中該晶片13係坐落於該凹穴211中，且該中介層11’係側向延伸超過該凹穴211。該第一黏著劑191係提供該晶片13與該散熱座20之間之機械性連接以及熱傳導，且該第二黏著劑193係提供該晶片與該散熱座20之間、以及該中介層11’以及該散熱座20之間之機械性連接。該增層電路30係電性連接至該中介層11’，其係藉由該第一導電盲孔317與該中介層11’之該第二接觸墊114直接接觸，且其間不具有焊料。因此，該 晶片13之互連路由(routing interconnection)係由包含該無機中介層11’以及該樹脂增層電路30之複合基板所提供，且該晶片13以及該複合基板之該無機中介層11’之間的熱膨脹係數匹配介面，可改善其裝置的可靠性。
[實施例2]
圖26-33係根據本發明之另一實施態樣中，製備具有設置於該凹穴上之配置導件，以作為中介層之配置導件，以及與該散熱座接觸之額外的導電盲孔之另一半導體裝置之製備方法剖面示意圖。
為了簡要說明之目的，於實施例1中之任何敘述可合併至此處之相同應用部分，且不再重複相同敘述。
圖26係一具有圍繞於該凹穴211之開口之配置導件213之散熱座20之剖面圖。該配置導件213可藉由移除該金屬板21之選定部分或藉由圖案化沉積一金屬或塑膠材料於該金屬板21上而形成。通常可藉由被覆、蝕刻、或機械性鑽孔以形成該配置導件213。因此，該配置導件213係自相鄰於該凹穴開口之該散熱座20之該平坦表面212朝向下方向延伸，且其厚度可為5至200微米。在此實施例中，厚度為50微米之該配置導件213係側向延伸至該散熱座20之外圍邊緣，且其內圍邊緣係與於後續設置之中介層之四個側面相符。
圖27係一第一黏著劑191分散於其凹穴211中之散熱座20剖面圖。該第一黏著劑191通常為一熱傳導黏著劑，且分散於該凹穴211底部。
圖28係使用該第一黏著劑191將該晶片-中介層組件10貼附於該散熱座20上之剖面示意圖。該中介層11’以及該晶片13係貼附於該散熱座20上，該晶片13係插入該凹穴211中，且該配置導件213係側向對齊且靠近該中介層11’之外圍邊緣。該配置導件213係提供了該中介層準確的配置位置。該配置導件213係於向下方向延伸超過該中介層11’之該第一表面111，且位於該中介層11’上方，並於側向方向側向對齊該中介層11’之四個側表面。當該配置導件213係於側向方向靠近於該中介層11’之四個側表面，且與該中介層11’之四個側表面相符合時，防止因黏著劑固化而導致之該晶片-中介層組件10之任何不必要位移。較佳地，該中介層11’與該配置導件213之間之間隙為約5至50微米。該中介層11’之貼附亦可不使用配置導件213。雖然因該凹穴的尺寸及深度難以控制，無法精確地提供該晶片-中介層組件10之配置位置，然由於該中介層11’之大接觸墊尺寸及大間距，故不至於使後續於該中介層11’上形成增層電路之製程中導致微孔連接錯誤。
圖29係該第二黏著劑193填充於該中介層11’以及散熱座20之間空隙，且更延伸進入該凹穴211之結構剖面圖。該第二黏著劑193係通常係一電性絕緣之填充膠，且分散至該中介層11’與該散熱座20間之間隙，以及該凹穴211中之剩餘空間。
圖30係移除溢流至該配置導件213上之多餘 黏著劑之剖面圖。或者，可省略移除多餘黏著劑之步驟，該些多餘之黏著劑係成為後續設置之該增層電路之一部份。
圖31係一平衡層311、一第一絕緣層312、以及一第一金屬層31層疊/塗佈於該中介層11’以及該散熱座20上之結構剖面圖。該平衡層311接觸該散熱座20，且自該散熱座20朝向下方向延伸，並側向覆蓋及同型披覆於該中介層11’之側壁，更自該中介層11’側向延伸至該結構之外圍邊緣。該第一絕緣層312接觸並提供該第一金屬層31與該中介層11’之間、以及該第一金屬層31與該平衡層311之間之機械性連接。
圖32係具有第一盲孔313、314之結構剖面圖。該第一盲孔313係延伸穿過該第一金屬層31以及該第一絕緣層312，並對齊於該中介層11’之該第二接觸墊114。此外，額外的第一盲孔314係延伸穿過該第一金屬層31、該第一絕緣層312、以及該平衡層311，且對齊於該散熱座20之選定部分。
參照圖33，第一導線315係形成於該第一絕緣層312上，其係藉由沉積一第一被覆層31’於該第一金屬層31上以及沉積進入該第一盲孔313、314中，接著圖案化該第一金屬層31以及其上之該第一被覆層31’而製備。該第一導線315係自該第一絕緣層312朝向下方向延伸，於該第一絕緣層312上側向延伸，且於向上方向延伸進入該第一盲孔313、314中以形成該第一導電盲孔317、318，該第 一導電盲孔317、318係直接接觸該中介層11’之該第二接觸墊114以及該散熱座20之選定部分。因此，該第一導線315可提供該中介層11’之信號路由以及該散熱座20之接地連接。
據此，如圖33所示，所完成之半導體裝置120係包括依無機中介層11’、晶片13、散熱座20、以及樹脂增層電路30。在此圖式中，該增層電路30包括一平衡層311、一第一絕緣層312、以及第一導線315。該晶片13係藉由覆晶製程而電性連接至一預製之中介層11’上，以製備一晶片-中介層組件10。使用第一及第二黏著劑191、193將該晶片-中介層組件10貼附於該散熱座20上，其中該晶片13係坐落於該凹穴211中，且該中介層11’係側向延伸超過該凹穴211。該第一黏著劑191係提供該晶片13與該散熱座20之間之機械性連接以及熱傳導，且該第二黏著劑193係提供該晶片13與該散熱座20之間、以及該中介層11’以及該散熱座20之間之機械性連接。該散熱座20之配置導件213係於向下方向延伸超過該中介層11’之該第一表面111，且靠近該中介層11’之外圍邊緣以提供該中介層11’精確的設置位置。該增層電路30係藉由該第一導電盲孔317、318電性連接至該中介層11’與該散熱座20，該第一導電盲孔317、318與該中介層11’之該第二接觸墊114以及該散熱座20之選定部位直接接觸。
[實施例3]
圖34-42係根據本發明之又一實施態樣中，製 備具有層疊基板作為散熱座之又一半導體裝置之製備方法剖面示意圖。
為了簡要說明之目的，於上述實施例中之任何敘述可合併至此處之相同應用部分，且不再重複相同敘述。
圖34及35係根據本發明，於一層疊基板之介電層上形成一配置導件之剖面示意圖。
圖34係包括一金屬板21、一介電層23、以及一金屬層25之層疊基板之剖面圖。該介電層23係設置於該金屬板21以及該金屬層25之間。該介電層23通常係由環氧樹脂、玻璃環氧樹脂、聚醯亞胺等而製備，且具有50微米之厚度。該金屬層25通常為銅，但亦可使用銅合金或其他材料(如鋁、不鏽鋼、或其合金)。該金屬層25之厚度可為5至200微米。在此實施例中，該金屬層25係一厚度為50微米之銅板。
圖35係該配置導件253形成於該介電層23上之結構剖面圖。該配置導件253可藉由光刻法或濕式蝕刻移除該金屬層25之選定部位而形成。於此實施例中，該配置導件253包括一矩形陣列之複數個金屬凸柱，係與後續設置之中介層之四個側表面相符合。然而，該配置導件之圖形並不受限於此，且可為各種圖形，以避免後續設置之中介層不必要的位移。舉例而言，該配置導件253可包括一連續或不連續之條板，且與後續設置之中介層之四個側面、兩個對角相符合。
圖36及37係另一種於一層疊基板之介電層上 形成一配置導件之方法剖面示意圖。
圖36係具有一組開口251之層疊基板剖面圖。如上所述，該層疊基板包括一金屬板21、一介電層23、以及一金屬層25，且該開口251係藉由移除該金屬層25之選定部分而形成。
圖37係將配置導件253形成於該介電層23上之剖面圖。該配置導件253可藉由分散或印刷一光敏性塑料(如環氧、聚醯亞胺)於或非光敏性材料於該開口251之中，接著移除整體金屬層25所形成。在此，該配置導件253包括複數個樹脂凸柱並具有一圖形，以避免後續設置之中介層不必要的位移。
圖38係具有一凹穴211之該散熱座20。該凹穴211係延伸穿過該介電層23且更延伸進入該金屬板21。
圖39係使用一黏著劑194將一晶片-中介層組件10貼附於該散熱座20上之剖面示意圖。於此圖中，除了其係以單一晶片13覆晶裝設於該中介層11’上以外，該晶片-中介層組件10係與圖5所示相似。該晶片13係位於該凹穴211中，且該中介層11’係位於該凹穴之上，且其第一表面111係貼附於該介電層23上。該晶片13係藉由分散該黏著劑194於該凹穴211之底部，接著插入該晶片-中介層組件10之晶片13於該凹穴211中，以裝設於該散熱座20上。該黏著劑194(通常為熱傳導黏著劑，而非電性絕緣黏著劑)係於該凹穴211中，且經該晶片13壓縮，朝上流至該晶片13以及該凹穴211側壁間之間隙，且溢流至該介電 層23之平坦表面上。因此，該黏著劑194係圍繞該嵌埋之該晶片13，且擠出之部分亦作為貼附該中介層11’之黏著劑。該配置導件253係自該介電層23延伸，且於向上方向延伸超過該中介層11’之該第一表面111，且靠近該中介層11’之外圍邊緣，以提供該中介層11’精確的配置位置。
圖40係平衡層311、第一絕緣層312、以及第一金屬層31層疊/塗佈於該中介層11’及該散熱座20上之結構剖面圖。該平衡層311係接觸且覆蓋該散熱座20之介電層23以及該中介層11’側壁。該第一絕緣層312接觸且提供該第一金屬層31與該中介層11’之間、以及該第一金屬層31與該平衡層311之間之機械性連接。
圖41係提供具有第一盲孔313之結構剖面圖。該第一盲孔313係延伸穿過該第一金屬層31以及該第一絕緣層312，且對齊該中介層11’之第二接觸墊114。
參照圖42，該第一導線315係形成於該第一絕緣層312上，其係藉由沉積一第一被覆層31’於該第一金屬層31上以及沉積進入該第一盲孔313中，接著圖案化該第一金屬層31以及其上之該第一被覆層31’而製備。該第一導線315係自該第一絕緣層312朝向上方向延伸，於該第一絕緣層312上側向延伸，且於向下方向延伸進入該第一盲孔313中以形成該第一導電盲孔317，該第一導電盲孔317係直接接觸該中介層11’之該第二接觸墊114。因此，該第一導線315可提供該中介層11’之信號路由。
據此，如圖42所示，所完成之半導體裝置130 係包括一無機中介層11’、一晶片13、一散熱座20、以及一樹脂增層電路30。該晶片13係藉由覆晶製程而電性連接至一預製之中介層11’上，以製備一晶片-中介層組件10。該散熱座20包括一凹穴211，該凹穴211係延伸穿過該介電層23，且延伸進入該金屬板21。該晶片-中介層組件10係使用黏著劑194而貼附於該散熱座20上，其中該晶片13係坐落於該凹穴211中，且該中介層11’係側向延伸超過該凹穴211。該黏著劑194係圍繞該嵌埋之晶片13，且其擠出之部分係接觸且介於該中介層11’之該第一表面與該介電層23之間，以作為貼覆中介層11’之黏著劑。該散熱座20之配置導件253係自該介電層23朝向上方向延伸，且延伸超過該中介層11’之該第一表面111，且靠近該中介層11’之外圍邊緣，以提供該中介層精確的設置位置。該增層電路30係藉由與該中介層11’之該第二接觸墊114直接接觸之該第一導電盲孔317而電性連接至該中介層11’。
[實施例4]
圖43-48係根據本發明之另一實施態樣中，製備於散熱座之凹穴中具有一配置導件之半導體裝置之方法示意圖。
為了簡要說明之目的，於實施例1中之任何敘述可合併至此處之相同應用部分，且不再重複相同敘述。
圖43係於金屬板21上形成配置導件213之結構剖面圖。於本實施例中，該金屬板21係厚度為1mm之銅層。該配置導件213可藉由移除該金屬板21之選定部分 或藉由圖案化沉積一金屬或塑膠材料於該金屬板21上而形成。在此實施例中，該配置導件213係包括一矩形陣列之複數個金屬凸柱，係與後續設置之中介層之四個側表面相符合。然而，該配置導件之圖形並不受限於此，且可為各種圖形，以避免後續設置之中介層不必要的位移。
圖44係包括該配置導件213插入該基底層22之一通孔221之散熱座20之剖面圖。該基底層22係層壓於該金屬板21上，其中該配置導件213係對齊且插入該基底層22之通孔221。該基底層22可由環氧、雙馬來醯亞胺-三嗪(BT)、聚醯亞胺等樹脂，或樹脂/玻璃複合物所構成。在此圖式中，該基底層22之厚度為0.21mm，以符合0.15mm之晶片以及0.05mm之凸塊。因此，一凹穴211可由於該金屬板21上之該基底層22之該通孔221而定義，且該配置導件213係位於該凹穴211之底部。
圖45係使用黏著劑194將一晶片-中介層組件10貼附於該散熱座20上之結構剖面圖。該中介層11’以及該晶片13係貼附於該散熱座20上，且該晶片13係插入該凹穴211中，且該配導件213係側向對齊該晶片13之外圍邊緣。該黏著劑194係圍繞嵌埋之該晶片13，且其擠出之部分係接觸且介於該中介層11’及該基底層22之間。該配置導件213係自該凹穴211之底部朝向上方向延伸，且延伸超過該晶片13之非主動面133，並靠近該晶片13之外圍邊緣，以提供該晶片-中介層組件10精確的設置位置。
圖46係平衡層311、第一絕緣層312以及第一 金屬層31層疊/塗佈於該中介層11’以及該散熱座20上之結構剖面圖。該平衡層311接觸且覆蓋該散熱座20之該基底層22以及該中介層11’之側壁。該第一絕緣層312接觸且提供該第一金屬層31與該中介層11’之間、以及該第一金屬層31與該平衡層311之間之機械性連接。
圖47係提供一第一盲孔313之結構剖面圖。該第一盲孔313係延伸穿過該第一金屬層31以及該第一絕緣層312，且對齊於該中介層11’之該第二接觸墊114。
參照圖48，第一導線315係藉由沉積一第一被覆層31’於該第一金屬層31上以及沉積進入該第一盲孔313中，接著圖案化該第一金屬層31以及形成於其上之該第一被覆層31’，而形成於該第一絕緣層312。該第一導線315係自該第一絕緣層312朝向上方向延伸，且於該第一絕緣層312上側向延伸，並於向下方向延伸進入該第一盲孔313以形成第一導電盲孔317，該第一導電盲孔317係與該中介層11’之該第二接觸墊114直接接觸。
據此，如圖48所示，所完成之半導體裝置140係包括一有機中介層11’、一晶片13、一散熱座20、以及一樹脂增層電路30。該晶片13係藉由覆晶製程而電性連接至一預製之中介層11’上，以製備一晶片-中介層組件10。使用一黏著劑194將該晶片-中介層組件10貼附於該散熱座20上，其中該晶片13係坐落於該凹穴211中，且該配置導件213係側向對齊並靠近該晶片13之外圍邊緣。該黏著劑194係接觸且提供該中介層11’與該散熱座20之間，以及 該散熱座20與該晶片13之間之機械性連接。該增層電路30係經由該第一導電盲孔317而電性連接至該中介層11’並提供其扇出之路由/內連接路徑。
上述之組體僅為說明範例，本發明尚可透過其他多種實施例實現。此外，上述實施例可基於設計及可靠度之考量，彼此混合搭配使用或與其他實施例混合搭配使用。該晶片可與其他晶片共享或不共享凹穴。舉例而言，單一凹穴可容納單一晶片，而散熱座可包括複數個陣列排列之凹穴，以容納多個晶片。或者，複數個晶片可被設置在單一個凹穴中，因此，一晶片與其他晶片可共享或不共享中介層，例如，一晶片可電性連接至一中介層，或者，多個晶片可連接至一中介層上。舉例而言，可將四個2x2矩陣小晶片附著至中介層上，且該中介層可包含額外的接觸墊，以接收及分配額外的晶片墊。此外，該增層電路可包括額外的導線以容納中介層額外的接觸墊。
如上述之實施例，一獨特的半導體裝置可展現優異的散熱性能以及可靠度，該半導體裝置係包括一晶片、一散熱座、一黏著劑、以及包括一無機中介層以及一增層電路之由兩步驟製備之複合基板。
該晶片可為已封裝或未封裝晶片。此外，該半導體元件可為裸晶片或晶圓級封裝晶片(wafer level packaged die)等。
該散熱座可延伸置該裝置之外圍邊緣以提供該晶片、該無機中介層、以及該增層電路之機械性支撐。 於一較佳實施例中，該散熱座係包括一金屬板，以提供嵌埋之晶片必要之散熱路徑。該金屬板之厚度可為0.1mm至10mm。該金屬板之材料之選擇應考慮到其散熱特性，並可包括銅、鋁、不鏽鋼、或其合金。該散熱座可為單層或多層結構，並包括延伸進入該金屬板之一凹穴，或者由位於金屬板上之一基底層之通孔而定義。舉例而言，該散熱座可為具有定義於其中之一凹穴之金屬板，以及自該凹穴開口側向延伸之一平坦表面。或者，該散熱座可為一層疊之基板，其包括一金屬板以及一介電層，並具有一延伸穿過該介電層並沿伸進入該金屬板之凹穴。此外，該散熱座可包括一金屬板以及一具有通孔之基底層，且其凹穴係由該金屬板上之基底層之通孔所定義。因此，由晶片所產生的熱能可經由凹穴底部之金屬板所提供之熱接觸表面而散失。具有凹穴定義於金屬板中之散熱座，該凹穴之金屬側壁亦可作為凹穴金屬底部以外之額外散熱接觸表面。
此外，該散熱座可更包括一配置導件於該凹穴上或於該凹穴中以提供該中介層之設置貼附。當散熱座中該配置導件係於該凹穴之上時，該配置導件係自相鄰於凹穴之該散熱座之平坦表面朝該第二垂直方向延伸，並延伸超過該中介層之該第一表面(為了方便描述，該中介層之該第一表面所面朝之方向係定義為第一垂直方向，而該中介層之該第二表面所面朝之方向係定義為第二垂直方向)。另一方面，當散熱座中該配置導件係於該凹穴中時，該配置導件係自該凹穴底部之金屬板平坦表面朝該第二垂直方向 延伸，並於第二垂直方向延伸超過該覆晶之非主動面。因此，該配置導件係側向對齊並靠近該中介層或該晶片之外圍邊緣，以提供該中介層準確的配置位置。
該配置導件可由金屬、光敏性塑膠材料、或非光敏性材料所構成。舉例來說，該配置導件可包含銅、鋁、鎳、鐵、錫或其合金。該配置導件亦可包括環氧樹脂或聚醯亞胺或由環氧樹脂或聚醯亞胺構成。此外，該配置導件可具有避免該中介層或該晶片不必要位移之形狀。例如，該配置導件可包括一連續或不連續之條板或一陣列之突柱，或者，該配置導件可側向延伸至該散熱座之外圍邊緣，且具有與該中介層或該晶片之外圍邊緣相符合之內緣邊緣。具體而言，該配置導件可側向對齊該中介層或該晶片之四個側表面，以定義一與該中介層或該晶片形狀相同或相似之區域，以避免該中介層或該晶片之側向位移。舉例而言，該配置導件可沿著該中介層或該晶片之四個側面、兩個對角、或四個角落對齊，並與其相符合，且該中介層與該配置導件之間、或該晶片與該配置導件之間之間隙係較佳為約5至50微米之範圍內。因此，位於該中介層或該晶片上之該配置導件可提供該晶片-中介層組件準確的配置位置。此外，該配置導件係較佳具有5至200微米之高度。
於該散熱座之該凹穴中，其開口可具有較底部大之直徑或尺寸，並具有一0.05mm至1.0mm之深度。舉例而言，該凹穴可為平底錐形(cut-off conical)或金字塔型，自該凹穴之底部朝其開口於第二垂直方向延伸時，其半徑 或尺寸隨之增加。或者，該凹穴可為均一直徑之圓柱形。該凹穴之開口或其底部也可為圓形、正方形、或矩形。
該黏著劑可被分散至該凹穴之底部，且當插入晶片於該凹穴中時，部分之黏著劑被擠出該凹穴。據此，該黏著劑可接觸並圍繞於該散熱座之凹穴中之該嵌埋晶片，且其被擠出之部分黏著劑可接觸並介於該中介層之該第一表面以及該散熱座之該平坦表面之間，該平坦表面係自該凹穴開口側向延伸。或者，一熱傳導黏著劑可分散至該凹穴底部，且當插入該晶片於該凹穴中時存在於該凹穴中。一第二黏著劑(通常為電絕緣性填充物)可分散且填充於該凹穴中之剩餘空間，並延伸至該中介層之該第一表面以及該散熱座之平坦表面間之空間，該散熱座之該平坦表面係自該凹穴開口側向延伸。據此，該第一黏著劑提供了該晶片與該散熱座之間的機械性連接以及導熱連接，而該第二黏著劑係提供該中介層與該散熱座之間之機械性連接。
該無機中介層係側向延伸超過該凹穴，且可貼覆至該散熱座之平坦表面，該散熱座之該平坦表面係相鄰該凹穴開口，且該無機中介層之第一表面面朝該散熱座。該無機中介層可由矽、玻璃、陶瓷、或石墨等材料所構成，且具有50至500微米之厚度，並可包含一導線圖案，由該第一接觸墊之細微間距扇出至該第二接觸墊之粗間距。據此，該中介層可提供該晶片之第一層級之扇出路由/內連接。此外，該無機中介層通常由高彈性模數之材料所構成，並具有與該晶片相符之線性熱膨脹係數(CTE)(例如，氮化鋁 之熱膨脹係數約為5.3×10-6K-1，硼矽玻璃之熱膨脹係數約為3.3×10-6K-1)，因此可大幅補償或降低由於膨脹係數不匹配所導致晶片內的壓力以及其電性內連接的斷線。
該增層電路係沉積相鄰於該中介層之第二表面以及該散熱座，且可提供第二層級的扇出路由/內連接。此外，該增層電路可更藉由額外的導電盲孔電性連接至該散熱座之該金屬表面，以提供接地。該增層電路包括一平衡層、一絕緣層、以及一或多個導線。該平衡層係沉積於該散熱座上，且側向覆蓋該中介層之側壁。該絕緣層係沉積於該中介層之第二表面以及該平衡層上。該導線係於該絕緣層上側向延伸，並於該絕緣層中延伸穿過一或多個盲孔，以形成一或多個導電盲孔，其直接接觸該中介層之該第二接觸墊以及選擇性地接觸該散熱座。據此，該導線可直接與該第二接觸墊接觸以提供該中介層之信號路由，從而，該中介層以及該增層電路之間之電性連接可不具焊料。
若有需要，該增層電路可更包括額外的絕緣層、額外的盲孔、以及額外的導線。該增層電路最外層之導線可具有一圖案化陣列之端子接墊，以提供另一層級之組體或另一如半導體晶片、塑膠封裝結構、或另一半導體組體之電子裝置之電性連接。因此，可使用如金或錫球等多種連接介質(如該增層電路之端子接墊)，使得下一層級之組體或另一電子裝置可電性連接至嵌埋之晶片。
於本文中，「覆蓋」一詞意指於垂直及/或側面方向上不完全以及完全覆蓋。例如，在中介層之凹穴面朝 向上方向之狀態下，該金屬板係於向上方向覆蓋該晶片，不論是否有另一元件(如：黏著劑)位於該金屬板以及該晶片之間。
「對齊」一詞意指元件間之相對位置，不論元件之間是否彼此保持距離或鄰接，或一元件插入且延伸進入另一元件中。例如，當假想之水平線貫穿該配置導件及中介層時，配置導件係側向對齊於該中介層，不論配置導件與中介層之間是否具有其他被假想線貫穿之元件，且不論是否具有另一貫穿中介層但不貫穿配置導件、或另一貫穿配置導件但不貫穿中介層之假想水平線。同樣地，第一盲孔係對齊該中介層之該第二接觸墊。
「靠近」一詞意指元件間之間隙的寬度不超過最大可接受範圍。如本領域習知通識，當配置導件以及中介層間之間隙不夠窄時，由於中介層於間隙中之橫向位移而導致中介層之位置誤差可能會超過可接受之最大誤差限制，一旦中介層之位置誤差超過最大極限時，則不可能使用雷射光束對準接觸墊，而導致中介層以及增層電路間的電性連接錯誤。因此，根據中介層之尺寸大小，於本領域之技術人員可經由試誤法以確認中介層與配置導件間之間隙的最大可接受範圍，從而確保接觸墊對準中介層之預定位置。由此，「配置導件靠近中介層之外圍邊緣」、及「配置導件靠近晶片之外圍邊緣」之用語係指中介層之外圍邊緣與配置導件間、或與晶片之間隙係窄到足以防止中介層之位置誤差超過可接受之最大誤差限制。
「設置」、「層疊」、「附著」、及「貼附」一語包含接觸與非接觸單一或多個支撐元件。例如，中介層係設置於散熱座上，不論中介層係實際接觸散熱座、或與散熱座以一黏著劑相隔。
「電性連接」一詞意指直接或間接電性連接。例如，第一導線提供了端子接墊和中介層之第二接墊間之電性連接，其不論第一導線是否鄰接端子接墊、或經由額外的導線電性連接至第二導線。
「第一垂直方向」及「第二垂直方向」並非取決於裝置之定向，凡熟悉此項技藝之人士即可輕易瞭解其實際所指之方向。例如，該中介層之第一表面係面朝第一垂直方向，且中介層之第二表面係面朝第二垂直方向，此與裝置是否倒置無關。同樣地，定位件係於一側向平面「側向」對準散熱座，此與線路板是否倒置、旋轉或傾斜無關。因此，該第一及第二垂直方向係彼此相反且垂直於側面方向，且側向對準之元件係在垂直於第一與第二垂直方向之側向平面相交。再者，當中介層之第二表面係面朝向上方向時，第一垂直方向為向下方向，且第二垂直方向為向上方向；當中介層之第二表面係面朝向下方向時，第一垂直方向為向上方向，第二垂直方向為向下方向。
本發明之半導體裝置具有多項優點。舉例而言，藉由如熱壓或回流焊接等習知之覆晶接合方法將晶片電性連接至中介層上，可避免習知方法中使用黏著載體作為暫時性的接合時，固有的配置位置準確度的問題。該中 介層一般係由高彈性模數之無機材料所構成，以提供嵌埋晶片之第一層級的扇出路由/內連接，而樹脂增層電路係提供第二層級的扇出路由/內連接。當增層電路係形成於具有大尺寸以及間距空間之中介層上時，相較於一般將增層電路形成於晶片之I/O墊上，且不具有扇出路由的形式時，其產路可大幅的提升。該配置導件可提供中介層精確的配置位置，因此，用於容納嵌埋之晶片之凹穴之形狀以及深度不須精確的被控制。散熱座可提供嵌埋晶片之散熱、電磁屏蔽、以及防潮，並提供晶片、中介層、以及增層電路之機械性的支撐。中介層以及增層電路之間為直接電性連接，而不具焊料，係有利於高I/O值以及高性能之應用。由此方法所製備之裝置可靠度高、價格平實且極適合量產。
本案之製作方法具有高度適用性，且係以獨特、進步之方式結合運用各種成熟之電性連結及機械性連結技術。此外，本案之製作方法不需昂貴工具即可實施。因此，相較於傳統封裝技術，此製作方法可大幅提升產量、良率、效能與成本效益。
在此所述之實施例係為例示之用，其中該些實施例可能會簡化或省略本技術領域已熟知之元件或步驟，以免模糊本發明之特點。同樣地，為使圖式清晰，圖式亦可能省略重覆或非必要之元件及元件符號。
110‧‧‧半導體裝置
311‧‧‧平衡層
11’‧‧‧中介層
312‧‧‧第一絕緣層
13‧‧‧晶片
315‧‧‧第一導線
114‧‧‧第二接觸墊
317‧‧‧第一導電盲孔
191‧‧‧第一黏著劑
32’‧‧‧第二被覆層
193‧‧‧第二黏著劑
322‧‧‧第二絕緣層
20‧‧‧散熱座
323‧‧‧第二盲孔
211‧‧‧凹穴
325‧‧‧第二導線
30‧‧‧增層電路
327‧‧‧第二導電盲孔

Claims (9)

  1. 一種半導體裝置之製備方法，其步驟包括：提供一晶片；提供一無機中介層，該無機中介層係包括複數個貫穿孔、一第一表面、一第二表面，其係相反於該第一表面、複數個第一接觸墊，其係於該第一表面上、以及複數個第二接觸墊，其係於該第二表面上，其中，該些貫穿孔係電性連接該些第一接觸墊以及該些第二接觸墊；藉由複數個凸塊將該晶片電性連接至該無機中介層之該些第一接觸墊上，以提供一晶片-中介層組件；提供一散熱座，該散熱座具有一凹穴；使用一黏著劑將該晶片-中介層組件貼附於該散熱座上，且該晶片係插入該凹穴中，該無機中介層係側向延伸超過該凹穴；接著形成一增層電路於該散熱座以及該無機中介層之該第二表面上，其中，該增層電路係藉由該增層電路之複數個導電盲孔以電性連接至該無機中介層之該些第二接觸墊。
  2. 如申請專利範圍第1項所述之方法，其中，將該晶片電性連接至該中介層之該些第一接觸墊上之步驟係於一面板規模上進行，並係於將該晶片-中介層組件貼附於該散熱座之步驟前執行單一化步驟，以分離複數個單一晶片-中介層組件。
  3. 如申請專利範圍第1項所述之方法，其中，該散熱座更包括一於該凹穴上之配置導件，且該晶片-中介層組件係 貼附於該散熱座，該配置導件係側向對齊該無機中介層之外圍邊緣且靠近該無機中介層之外圍邊緣。
  4. 如申請專利範圍第3項所述之方法，其中，提供該散熱座之步驟係包括：提供一金屬板；形成該凹穴於該金屬板中；以及藉由移除該金屬板之一選定部分、或藉由圖案化沉積一金屬或一塑膠材料於該金屬板上，形成該配置導件於圍繞該凹穴之一開口。
  5. 如申請專利範圍第3項所述之方法，其中，提供該散熱座之步驟係包括：提供一層疊基板，其係包括一介電層以及一金屬板；藉由移除於該介電層上之一金屬板之一選定部分、或者藉由圖案化沉積一金屬或一塑膠材料於該介電層上，以形成該配置導件於該介電層上；以及形成該凹穴，該凹穴係延伸穿過該介電層，且選擇性地延伸進入該金屬板。
  6. 如申請專利範圍第1項所述之方法，其中，該散熱座更包括一於該凹穴中之配置導件，且該晶片-中介層組件係貼附於該散熱座上，該配置導件係側向對齊該晶片之外圍邊緣並靠近該晶片之外圍邊緣。
  7. 如申請專利範圍第6項所述之方法，其中，提供該散熱座之步驟係包括：提供一金屬板； 藉由移除該金屬板之一選定部分、或藉由圖案化沉積一金屬或一塑膠材料於該金屬板上，以形成該配置導件於該金屬板之一表面；以及提供一基底層於該金屬板上，且該配置導件係位於該基底層之一通孔中。
  8. 如申請專利範圍第1項所述之方法，其中，形成該增層電路之步驟係包括：藉由該增層電路之額外的導電盲孔以電性連接該散熱座至該增層電路。
  9. 一種半導體裝置，其係由包括以下步驟之方法而製備：提供一晶片；提供一無機中介層，該無機中介層係包括複數個貫穿孔、一第一表面、一第二表面，其係相反於該第一表面、複數個第一接觸墊，其係於該第一表面上、以及複數個第二接觸墊，其係於該第二表面上，其中，該些貫穿孔係電性連接該些第一接觸墊以及該些第二接觸墊；藉由複數個凸塊將該晶片電性連接至該無機中介層之該些第一接觸墊上，以提供一晶片-中介層組件；提供一散熱座，該散熱座具有一凹穴；使用一黏著劑將該晶片-中介層組件貼附於該散熱座上，且該晶片係插入該凹穴中，該無機中介層係側向延伸超過該凹穴；接著 形成一增層電路於該散熱座以及該無機中介層之該第二表面上，其中，該增層電路係藉由該增層電路之複數個導電盲孔以電性連接至該無機中介層之該些第二接觸墊。
TW103136663A 2013-10-25 2014-10-23 半導體裝置以及其製備方法 TW201517224A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361895506P 2013-10-25 2013-10-25
US14/449,201 US20150115433A1 (en) 2013-10-25 2014-08-01 Semiconducor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
TW201517224A true TW201517224A (zh) 2015-05-01

Family

ID=53348176

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103136663A TW201517224A (zh) 2013-10-25 2014-10-23 半導體裝置以及其製備方法

Country Status (2)

Country Link
CN (1) CN104701187A (zh)
TW (1) TW201517224A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206488A (zh) * 2015-05-27 2016-12-07 钰桥半导体股份有限公司 内建散热座的散热增益型面朝面半导体组体及制作方法
TWI614855B (zh) * 2016-11-25 2018-02-11 鈺橋半導體股份有限公司 具有電磁屏蔽及散熱特性之半導體組體及製作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9460980B2 (en) * 2015-02-18 2016-10-04 Qualcomm Incorporated Systems, apparatus, and methods for heat dissipation
US9570372B1 (en) * 2016-03-24 2017-02-14 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
CN108109974B (zh) * 2016-11-25 2019-09-24 钰桥半导体股份有限公司 具有电磁屏蔽及散热特性的半导体组件及制作方法
CN109698170B (zh) * 2017-10-24 2021-03-12 长鑫存储技术有限公司 一种半导体封装结构及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0110285A3 (en) * 1982-11-27 1985-11-21 Prutec Limited Interconnection of integrated circuits
JP3269815B2 (ja) * 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206488A (zh) * 2015-05-27 2016-12-07 钰桥半导体股份有限公司 内建散热座的散热增益型面朝面半导体组体及制作方法
CN106206488B (zh) * 2015-05-27 2019-05-31 钰桥半导体股份有限公司 内建散热座的散热增益型面朝面半导体组体及制作方法
TWI614855B (zh) * 2016-11-25 2018-02-11 鈺橋半導體股份有限公司 具有電磁屏蔽及散熱特性之半導體組體及製作方法

Also Published As

Publication number Publication date
CN104701187A (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
TWI529879B (zh) 中介層上設有面對面晶片之半導體元件及其製作方法
TWI593076B (zh) 具有堆疊式封裝能力之半導體封裝件及其製作方法
TWI521669B (zh) 具有堆疊式封裝能力之半導體封裝件及其製作方法
TWI594346B (zh) 半導體組體及其製作方法
TWI650846B (zh) 內建散熱座之散熱增益型面朝面半導體組體及製作方法
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
TWI517322B (zh) 半導體元件及其製作方法
US9041211B2 (en) Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip
US9147587B2 (en) Interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
US8263871B2 (en) Mount board and semiconductor module
TWI487043B (zh) 製造具有內建定位件之複合線路板之方法
TW201517224A (zh) 半導體裝置以及其製備方法
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
TW201626531A (zh) 中介層嵌置於加強層中之線路板及其製作方法
TW201637160A (zh) 設有加強層及整合雙路由電路之半導體組體及製作方法
TW201626532A (zh) 整合中介層及雙佈線結構之線路板及其製作方法
US10978417B2 (en) Wiring structure and method for manufacturing the same
TWI590397B (zh) 具有散熱座且整合雙增層電路之散熱增益型半導體組體及製作方法
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
US20140183752A1 (en) Semiconductor assembly with built-in stopper, semiconductor device and build-up circuitry and method of making the same