TWI594346B - 半導體組體及其製作方法 - Google Patents

半導體組體及其製作方法 Download PDF

Info

Publication number
TWI594346B
TWI594346B TW103140003A TW103140003A TWI594346B TW I594346 B TWI594346 B TW I594346B TW 103140003 A TW103140003 A TW 103140003A TW 103140003 A TW103140003 A TW 103140003A TW I594346 B TWI594346 B TW I594346B
Authority
TW
Taiwan
Prior art keywords
interposer
substrate carrier
build
contact pads
circuit
Prior art date
Application number
TW103140003A
Other languages
English (en)
Other versions
TW201523754A (zh
Inventor
文強 林
王家忠
Original Assignee
鈺橋半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈺橋半導體股份有限公司 filed Critical 鈺橋半導體股份有限公司
Publication of TW201523754A publication Critical patent/TW201523754A/zh
Application granted granted Critical
Publication of TWI594346B publication Critical patent/TWI594346B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15793—Material with a principal constituent of the material being a solid not provided for in groups H01L2924/157 - H01L2924/15791, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Description

半導體組體及其製作方法
本發明是關於一種半導體組體及其製作方法，尤指一種將半導體元件設置於基底載體之貫穿開口中且電性連接至中介層之半導體組體及其製作方法。
為了整合行動、通訊以及運算功能，半導體封裝產業面臨極大的散熱、電性以及可靠度挑戰。儘管在文獻中已報導許多嵌埋半導體晶片於電路板中之技術，但該些技術仍然存在許多製造與性能不足的問題。舉例來說，美國專利案號No.6,555,906、6,586,822、6,734,534、6,825,063、7,405,103、7,768,119、以及7,829,987中所揭露之半導體組體，其係將半導體晶片設置於芯層開口中，並於晶片I/O墊上形成微盲孔以電性連接至增層電路。然而，隨著晶片製造技術的進步，晶片之I/O墊數目持續地增加，造成I/O墊之間隔(間距)減小。因此，使用微盲孔之技術會因為微盲孔彼此非常靠近，而導致相鄰微盲孔短路。
上述組體會造成另一嚴重之缺點是在晶片插入時，會造成嵌埋晶片之位移。如美國專利案號No.7,880,296、8,058,718、以及8,035,127中描述之晶片位移會造成不完全之微盲孔金屬化，其劣化電性連接之品 質，因此降低組體之可靠度及生產良率。
為了上述理由及以下所述之其他理由，目前亟需發展一種用於互連晶片之新裝置與方法，以將晶片設置於芯層板之穿孔中，並避免於I/O墊上形成微盲孔，以改善晶片之可靠度以及製造良率。
本發明之主要目的係提供一種半導體組體，其中晶片或3D堆疊晶片藉由複數個凸塊與中介層組裝，以形成晶片-中介層堆疊次組體，避免於晶片I/O墊上直接使用雷射或光顯像製程，藉以改善半導體組體之生產良率及可靠度。
本發明之另一目的係提供一種半導體組體，其中中介層係對於接置其上之晶片提供扇出路由。因為晶片係電性連接至中介層之一側，並且藉由該中介層扇出，因此增層電路可連接至中介層具有較大接觸墊間距之另一側，藉以解決晶片I/O墊間彼此過於靠近之問題，以改善半導體組體之生產良率及可靠度。
本發明之再一目的係提供一種半導體組體，其中基底載體係作為晶片-中介層堆疊次組體貼附用之平台，並使晶片插入基底載體之貫穿開口中，且中介層靠在基底載體上並位於貫穿開口外，以於設置增層電路前，對插入於貫穿開口中之晶片提供充分的機械性支撐力。
依據上述及其他目的，本發明提出一半導體組體，其包括半導體元件、中介層、黏著劑、基底載體、以及增層電路。中介層係藉由複數凸塊互連至半導體元件，提供半導體元件之初級扇出路由，以避免因為過小I/O墊間距所可能導致的未連接接觸墊之問題。基底載體係作為中介層 貼附其上之平台，其中基底載體係具有貫穿開口，且中介層係藉由黏著劑貼附至基底載體，並使半導體元件置放於貫穿開口中，且自貫穿開口顯露半導體元件。增層電路係鄰接基底載體及中介層，並電性連接至中介層，以提供半導體元件之第二級扇出路由，並且具有與下一級組體電路板匹配之終端墊圖案陣列。半導體組體可選擇性地進一步包括蓋板或額外之增層電路，其中蓋板或額外之增層電路係位於顯露之半導體元件上。
在本發明之一實施態樣中，本發明提供一種半導體組體之製作方法，其包括以下步驟：提供一半導體元件；提供一中介層，其包含一第一表面、與該第一表面相反之一第二表面、該第一表面上之複數個第一接觸墊、該第二表面上之複數個第二接觸墊、以及電性耦接該些第一接觸墊與該些第二接觸墊之複數個貫孔；藉由複數個凸塊電性耦接該半導體元件至該中介層之該些第二接觸墊，以形成一晶片-中介層堆疊次組體；提供一基底載體，其具有一第一表面、相反之一第二表面、以及延伸穿過該基底載體之該第一表面與該第二表面間之一貫穿開口；使用一黏著劑貼附該晶片-中介層堆疊次組體至該基底載體，並使該半導體元件插入該貫穿開口中，且該中介層側向延伸於該貫穿開口外；於該晶片-中介層堆疊次組體貼附至該基底載體後，於該中介層之該第一表面上以及該基底載體之該第一表面上形成一第一增層電路，其中該第一增層電路係藉由該第一增層電路之複數個第一導電盲孔電性耦接至該中介層之該些第一接觸墊；以及選擇性地貼附一蓋板於該半導體元件上及該基底載體之該第二表面上，或是形成一第二增層電路於該半導體元件上及該基底載體之該第二表面上。
除非特別描述或必須依序發生之步驟，上述步驟之順序並無 限制於以上所列，且可根據所需設計而變化或重新安排。
在本發明之另一實施態樣中，本發明提供一種半導體組體，其包括：一半導體元件、一中介層、一基底載體、一第一增層電路、以及選擇性的一蓋板或一第二增層電路，其中(i)該中介層具有一第一表面、與該第一表面相反之一第二表面、該第一表面上之複數個第一接觸墊，該第二表面上之複數個第二接觸墊、以及電性耦接該些第一接觸墊與該些第二接觸墊之複數個貫孔；(ii)該半導體元件係藉由複數個凸塊電性耦接至該中介層之該些第二接觸墊，以形成一晶片-中介層堆疊次組體；(iii)該基底載體具有一第一表面、相反之一第二表面、以及延伸穿過該基底載體之該第一表面與該第二表面間之一貫穿開口；(iv)該晶片-中介層堆疊次組體係藉由一黏著劑貼附至該基底載體，並且該半導體元件係插入該貫穿開口中，且該中介層係側向延伸於該貫穿開口外；(v)該第一增層電路係形成在該中介層之該第一表面上，以及該基底載體之該第一表面上，其中該第一增層電路係藉由該第一增層電路之複數個第一導電盲孔電性耦接至該中介層之該些第一接觸墊；以及(vi)選擇性的蓋板係貼附至該半導體元件及該基底載體之該第二表面上，或是選擇性的第二增層電路係形成於該半導體元件上及該基底載體之該第二表面上。
本發明之半導體組體製作方法具有許多優點。舉例來說，先形成晶片-中介層堆疊次組體後，再貼附至基底載體，其可確保電性連接半導體元件，因此可避免於微盲孔製程中會遭遇的未連接接觸墊之問題。藉由晶片-中介層堆疊次組體將半導體元件插入貫穿開口中是特別具有優勢的，其原因在於，在製程中無須嚴格控制貫穿開口之形狀。此外，以兩步 驟形成連線於半導體元件之互連基板是具有益處的，其原因在於，中介層可提供初級扇出路由，而增層電路則提供上組體與下組體間的進一步扇出路由及水平互連。
本發明之上述及其他特徵與優點可藉由下述較佳實施例之詳細敘述更加清楚明瞭。
10‧‧‧晶片-中介層堆疊次組體
100‧‧‧半導體組體
11‧‧‧中介層面板
11’‧‧‧中介層
111‧‧‧第一表面
112‧‧‧第一接觸墊
113‧‧‧第二表面
114‧‧‧第二接觸墊
116‧‧‧貫孔
117‧‧‧被動元件
13‧‧‧半導體元件
131‧‧‧主動面
132‧‧‧I/O墊
133‧‧‧非主動面
15‧‧‧凸塊
16‧‧‧底部填充材料
191‧‧‧黏著劑
200‧‧‧半導體組體
193‧‧‧填充材料
20‧‧‧基底載體
205‧‧‧貫穿開口
21‧‧‧金屬板
201‧‧‧第一表面
203‧‧‧第二表面
217‧‧‧定位件
23‧‧‧介電層
24‧‧‧導電層
247‧‧‧定位件
25‧‧‧金屬層
251‧‧‧開口
257‧‧‧定位件
300‧‧‧半導體組體
301‧‧‧增層電路
302‧‧‧第一增層電路
303‧‧‧第二增層電路
31‧‧‧金屬板
31’‧‧‧披覆層
311‧‧‧平衡層
312‧‧‧絕緣層
313‧‧‧盲孔
315‧‧‧導線
317‧‧‧導電盲孔
32‧‧‧第一金屬板
32’‧‧‧第一披覆層
321‧‧‧平衡層
322‧‧‧第一絕緣層
323、324‧‧‧第一盲孔
325‧‧‧第一導線
327、328‧‧‧第一導電盲孔
33‧‧‧第二金屬板
33’‧‧‧第二披覆層
332‧‧‧第二絕緣層
333、334‧‧‧第二盲孔
335‧‧‧金屬罩層
337、338‧‧‧第二導電盲孔
34‧‧‧第三金屬板
34’‧‧‧第三披覆層
342‧‧‧第三絕緣層
343‧‧‧第三盲孔
345‧‧‧第三導線
347‧‧‧第三導電盲孔
400‧‧‧半導體組體
41‧‧‧蓋板
參考隨附圖式，本發明可藉由下述較佳實施例之詳細敘述更加清楚明瞭，其中：圖1及2分別為本發明之第一實施態樣中，中介層面板之剖視及頂部立體視圖；圖3為本發明之第一實施態樣中，將凸塊設置於晶片上之剖視圖；圖4及5分別為本發明之第一實施態樣中，圖3晶片電性耦接至圖1及2中介層面板之面板組體剖視及頂部立體視圖；圖6及7分別為本發明之第一實施態樣中，圖4及5之面板組體切割後之剖視及頂部立體視圖；圖8及9分別為本發明之第一實施態樣中，對應於圖6及7切離單元之晶片-中介層堆疊次組體的剖視及頂部立體視圖；圖10及11分別為本發明之第一實施態樣中，基底載體之剖視及底部立體視圖；圖12及13分別為本發明之第一實施態樣中，將圖8及9之晶片-中介層堆疊次組體貼附至圖10及11基底載體之剖視及底部立體視圖；圖14及15分別為本發明之第一實施態樣中，將平衡層、絕緣層、以及 金屬板設置於圖12及13結構上之剖視及底部立體視圖；圖16為本發明之第一實施態樣中，於圖14之結構形成盲孔後之剖視圖；圖17為本發明之第一實施態樣中，於圖16之結構形成導線，以製作完成半導體組體之剖視圖；圖18為本發明之第二實施態樣中，基底載體之剖視圖；圖19為本發明之第二實施態樣中，圖8晶片-中介層堆疊次組體貼附至圖18基底載體之剖視圖；圖20為本發明之第二實施態樣中，平衡層、絕緣層、以及金屬板設置於圖19結構之剖視圖；圖21為本發明之第二實施態樣中，於圖20之結構形成盲孔後之剖視圖；圖22為本發明之第二實施態樣中，於圖21之結構形成導線後之剖視圖；圖23為本發明之第二實施態樣中，於圖22之結構形成蓋板，以製作完成半導體組體之剖視圖；圖24為本發明之第三實施態樣中，基底載體之剖視圖；圖25為本發明之第三實施態樣中，晶片-中介層堆疊次組體貼附至圖24基底載體之剖視圖；圖26為本發明之第三實施態樣中，圖25之結構具有填充材料之剖視圖；圖27為本發明之第三實施態樣中，平衡層、絕緣層、以及金屬板設置於圖26結構上之剖視圖；圖28為本發明之第三實施態樣中，於圖27之結構形成盲孔後之剖視圖；圖29為本發明之第三實施態樣中，於圖28之結構形成導線後之剖視圖；圖30為本發明之第三實施態樣中，絕緣層以及金屬板設置於圖29結構 之剖視圖；圖31為本發明之第三實施態樣中，於圖30之結構形成盲孔後之剖視圖；圖32為本發明之第一實施態樣中，於圖31之結構形成導線，以製作完成半導體組體之剖視圖；圖33為本發明之第四實施態樣中，層壓基板之剖視圖；圖34及35分別為本發明之第四實施態樣中，圖33之層壓基板形成定位件之剖視及底部立體視圖；圖36為本發明之第四實施態樣中，具有開口之層壓基板剖視圖；圖37為本發明之第四實施態樣中，圖36之層壓基板形成定位件之剖視圖；圖38為本發明之第四實施態樣中，於圖34之層壓基板形成貫穿開口，以製作完成基底載體之剖視圖；圖39為本發明之第四實施態樣中，晶片-中介層堆疊次組體貼附至圖38基底載體之剖視圖；圖40為本發明之第四實施態樣中，圖39之結構具有填充材料之剖視圖；圖41為本發明之第四實施態樣中，平衡層、絕緣層、以及金屬板設置於圖40結構之剖視圖；圖42為本發明之第四實施態樣中，於圖41之結構形成盲孔後之剖視圖；以及圖43為本發明之第四實施態樣中，於圖42之結構形成導線，以製作完成半導體組體之剖視圖。
在下文中，將提供實施例以詳細說明本發明之實施態樣。本發明之優點以及功效將藉由本發明所揭露之內容而更為顯著。在此說明所附之圖式係簡化過且做為例示用。圖式中所示之元件數量、形狀及尺寸可依據實際情況而進行修改，且元件的配置可能更為複雜。本發明中也可進行其他方面之實踐或應用，且不偏離本發明所定義之精神及範疇之條件下，可進行各種變化以及調整。
[實施例1]
圖1-17為本發明一實施態樣中，一種半導體組體之製作方法圖，其包括一中介層、複數個半導體元件、一基底載體、以及一增層電路。
如圖17所示，半導體組體100包括中介層11’、半導體元件13、基底載體20、以及增層電路301。使用黏著劑191將中介層11’及半導體元件13貼附至基底載體20，並使半導體元件13置放於基底載體20之貫穿開口205中。增層電路301由下方覆蓋中介層11’及基底載體20，並且藉由第一導電盲孔317電性耦接至中介層11’之第一接觸墊112。
圖1、3、4、6、8為本發明一實施態樣之晶片-中介層堆疊次組體製程剖視圖，圖2、5、7、9分別為對應圖1、4、6、8之頂部立體視圖。
圖1及2分別為中介層面板11之剖視及頂部立體視圖，其包括第一表面111、與第一表面111相反之第二表面113、第一表面111上之第一接觸墊112、第二表面113上之第二接觸墊114、以及電性耦接第一接觸墊112與第二接觸墊114之貫孔116。中介層面板11可為矽中介層、玻璃中介層、陶瓷中介層、石墨中介層、或樹脂中介層，其包含導線圖案，且該導線圖案係由第二接觸墊114之較細微間距扇出至第一接觸墊112之較粗間距。
圖3為凸塊15設置於半導體元件13上之剖視圖。於此實施態樣中，該半導體元件13係為晶片，其包括主動面131、與主動面131相反之非主動面133、以及位於主動面131上之I/O墊132。凸塊15係設置於半導體元件13之I/O墊132上，並且該凸塊可為錫凸柱、金凸柱、或銅凸柱。
圖4及5分別為面板組體(panel-scale assembly)之剖視圖及頂部立體視圖，其係將複數個半導體元件13電性耦接至中介層面板11。藉由熱壓、迴焊、或熱超音波接合技術，可將半導體元件13經由凸塊15電性耦接至中介層面板11之第二接觸墊114。或者，可先沉積凸塊15於中介層面板11之第二接觸墊114上，然後半導體元件13再藉由凸塊15電性耦接至中介層面板11。此外，可選擇性地進一步提供底部填充材料16，以填充中介層面板11與半導體元件13間之間隙。
圖6及7分別為面板組體切割成個別單件之剖視圖及頂部立體視圖。面板組體沿著切割線“L”被單離成個別的晶片-中介層堆疊次組體(chip-on-interposer subassembly)10。
圖8及9分別為個別的晶片-中介層堆疊次組體10之剖視圖及頂部立體視圖。在此圖中，晶片-中介層堆疊次組體10包括兩個半導體元件13，其係電性耦接至切割後之中介層11’上。由於中介層11’之第一接觸墊112之尺寸及墊間之間隔設計為比晶片之I/O墊132大，故中介層11’能提供半導體元件13之初級扇出路由，以確保下一級增層電路互連具有較高之生產良率。此外，於互連至下一級互連結構前，中介層11’也提供相鄰半導體元件13間之主要電性連接。
圖10及11分別為基底載體20之剖視圖及底部立體視圖，其具 有第一表面201、相反之第二表面203、以及貫穿開口205，該貫穿開口205係朝垂直方向延伸穿過基底載體20之第一表面201與第二表面203之間。可藉由於金屬板21中形成貫穿開口205以提供基底載體20。金屬板21之厚度可於0.1毫米至10毫米之範圍內，並且可由銅、鋁、不銹鋼、或其合金所製成。基底載體20亦可為非金屬材料製成。在此實施態樣中，金屬板21係為厚度0.15毫米之銅板，其接近於0.1毫米晶片及0.05毫米導電凸塊之總合厚度。貫穿開口205可藉由機械鑽孔、或蝕刻技術形成，並且每一貫穿開口205可以具有不同之尺寸。在此實施態樣中，每一貫穿開口205具有與隨後設置之半導體元件幾乎相同之尺寸，或是具有比隨後設置之半導體元件稍大之尺寸。
圖12及13分別為晶片-中介層堆疊次組體10藉由黏著劑191貼附至基底載體20之剖視圖及底部立體視圖，其中黏著劑191係設置於基底載體20之第一表面201以及中介層11’之第二表面113間，並且接觸基底載體20之第一表面201以及中介層11’之第二表面113。半導體元件13係插入貫穿開口205中，並且中介層11’位於貫穿開口205外，同時中介層11’與基底載體20之外圍邊緣保持距離。
圖14及15分別為平衡層311、絕緣層312、以及金屬板31由下方層壓/塗佈於中介層11’及基底載體20上之剖視圖及底部立體視圖。平衡層311係接觸基底載體20，且自基底載體20朝向下方向延伸，並且側向覆蓋、圍繞及共形塗佈中介層11’之側壁，同時自中介層11’側向延伸至該結構之外圍邊緣。絕緣層312係接觸中介層11’之第一表面111及平衡層311，且朝向下方向覆蓋及側向延伸於中介層11’之第一表面111及平衡層311上。金屬板31係接觸絕緣層312，且由下方覆蓋絕緣層312。在此實施態樣中，平衡層311 具有0.2毫米之厚度，其接近中介層11’之厚度，並且絕緣層312通常具有50微米之厚度。平衡層311及絕緣層312可為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成。在此實施態樣中，金屬板31係為具有25微米厚度之銅層。
圖16為形成盲孔313後之剖視圖。盲孔313延伸穿過金屬板31及絕緣層312，並且對準中介層11’之第一接觸墊112。盲孔313可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。可使用脈衝雷射提高雷射鑽孔效能。或者，可使用金屬光罩以及雷射光束。舉例來說，可先蝕刻銅板以製造一金屬窗口後再照射雷射光束。
參照圖17，藉由沉積披覆層31’於金屬板31上及盲孔313中，然後圖案化金屬板31以及其上之披覆層31’，以形成位於絕緣層312上之導線315。或者，當前述製程中未有金屬板31層壓於絕緣層312上時，絕緣層312可直接金屬化以形成導線315。導線315自中介層11’之第一接觸墊112朝向下方向延伸，同時側向延伸於絕緣層312上，並且延伸進入並填滿盲孔313，以形成直接接觸中介層11’之第一接觸墊112的導電盲孔317。因此，導線315可提供X及Y方向的水平信號路由以及穿過盲孔313的垂直路由，以作為中介層11’的信號連接。
披覆層31’可藉由各種技術形成單層或多層，其包括電鍍、無電電鍍、蒸鍍、濺鍍、及其組合。舉例來說，首先藉由將該結構浸入活化劑溶液中，使絕緣層312與無電鍍銅產生觸媒反應，接著以無電電鍍方式被覆一薄銅層做為晶種層，然後以電鍍方式將所需厚度之第二銅層形成於晶種層上。或者，於晶種層上沉積電鍍銅層前，該晶種層可藉由濺鍍方式 形成如鈦/銅之晶種層薄膜。一旦達到所需之厚度，即可使用各種技術圖案化被覆層以形成導線315，其包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合，並使用蝕刻光罩(圖未示)，以定義出導線315。
為了便於圖示，金屬板31以及披覆層31’係以單一層表示。由於銅為同質披覆，金屬層間之界線(以虛線表示)可能不易察覺甚至無法察覺。
據此，如圖17所示，完成之半導體組體100係包括中介層11’、半導體元件13、基底載體20、以及增層電路301。在此圖中，增層電路301包括平衡層311、絕緣層312、以及導線315。藉由覆晶製程，將半導體元件13電性耦接至預製之中介層11’，以形成晶片-中介層堆疊次組體10。使用黏著劑191，將晶片-中介層堆疊次組體10貼附至基底載體20，並使半導體元件13置放於貫穿開口205中。在此，貫穿開口205中之半導體元件13於向上方向顯露，而中介層11’則側向延伸於貫穿開口205外。增層電路301係藉由導電盲孔317電性耦接至中介層11’，其中導電盲孔317係直接接觸中介層11’之第一接觸墊112，因此中介層11’與增層電路301間的電性連接無須用到焊接材料。
[實施例2]
圖18-23為本發明另一實施態樣之另一半導體組體製作方法圖，其中該半導體組體具有用於中介層貼附步驟之定位件，以及用於半導體元件散熱之蓋板。
為了簡要說明之目的，上述實施例1中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
圖18為基底載體20之剖視圖，其具有定位件217以及貫穿開口205。可藉由移除金屬板21之選定部分，或是藉由於金屬板21之第一表面201沉積金屬材料或塑膠材料之圖案，以形成定位件217。定位件217通常係藉由電鍍、蝕刻、或機械切割而製成。據此，定位件217自基底載體20中之平坦表面212朝向下方向延伸，並且可具有5至200微米之厚度。在此實施態樣中，厚度50微米之定位件217係側向延伸至基底載體20之外圍邊緣，並且具有與隨後設置的中介層四側邊相符之內周圍邊緣。
圖19為圖8晶片-中介層堆疊次組體10藉由黏著劑191貼附至基底載體20之剖視圖。中介層11’及半導體元件13係貼附至基底載體20，且半導體元件13係插入貫穿開口205中，而定位件217則側向對準且靠近中介層11’之外圍邊緣。定位件217可控制中介層置放之準確度。定位件217朝向下方向延伸超過中介層11’之第二表面113，並且位於中介層11’之四側表面外，同時側向對準中介層11’之四側表面。由於定位件217側向靠近且符合中介層11’四側表面，故其可避免晶片-中介層堆疊次組體10於黏著劑固化時發生任何不必要的位移。中介層11’與定位件217間之間隙較佳係於約5至50微米之範圍內。中介層之貼附步驟亦可不使用定位件217。雖然無法藉由貫穿開口205來控制晶片-中介層堆疊次組體10置放之準確度，但是因為中介層11’具有較大之接觸墊尺寸及間距，因此並不會造成隨後於中介層11’上形成增層電路時，微盲孔的連接失敗。
圖20為平衡層311、絕緣層312、以及金屬板31由下方層壓/塗佈於中介層11’及基底載體20上之剖視圖。平衡層311係接觸基底載體20，且自基底載體20朝向下方向延伸，並且側向覆蓋、圍繞及共形塗佈中介層 11’之側壁，並自中介層11’側向延伸至該結構之外圍邊緣。絕緣層312係接觸金屬板31、中介層11’、以及平衡層311，並且提供金屬板31與中介層11’間以及金屬板31與平衡層311間之堅固機械性接合。
圖21為形成盲孔313後之剖視圖。盲孔313係延伸穿過金屬板31及絕緣層312，並且對準中介層11’之第一接觸墊112。
圖22為形成導線315後之剖視圖，其係藉由沉積披覆層31’於金屬板31上及盲孔313中，然後圖案化金屬板31以及其上之披覆層31’而形成。導線315自中介層11’之第一接觸墊112朝向下方向延伸，且側向延伸於絕緣層312上，並且延伸進入且填滿盲孔313，以形成導電盲孔317，其係直接接觸中介層11’之第一接觸墊112，藉以提供中介層11’之信號路由。
參照圖23，填充材料193塗佈於貫穿開口205之剩餘空間中，且蓋板41貼附至半導體元件13及基底載體20。填充材料193圍繞半導體元件13，並且於向上方向與半導體元件13及基底載體20實質上共平面。然後蓋板41藉由黏著劑195設置於半導體元件13之非主動面133及基底載體20之第二表面203上。蓋板41可為銅、鋁、不銹鋼、或其合金所製成之金屬板，並且可作為散熱座。在此態樣中，黏著劑195通常係為導熱黏著劑。或者，對於非散熱增益之態樣，蓋板41可為透明材料或色彩改變材料所製成，其係用於光元件例如發光二極體或影像感測器。在此實施態樣中，蓋板41係為厚度1毫米之銅板，以作為散熱座。
據此，如圖23所示，完成之半導體組體200係包括中介層11’、半導體元件13、基底載體20、增層電路301、以及蓋板41。藉由覆晶製程，將半導體元件13電性耦接至預製之中介層11’，以形成晶片-中介層堆疊 次組體10。使用黏著劑191，將晶片-中介層堆疊次組體10貼附至基底載體20，並使半導體元件13置放於貫穿開口205中，且中介層11’側向延伸於貫穿開口205外。蓋板41覆蓋半導體元件13及基底載體20，且半導體元件13及基底載體20熱導通至蓋板41。基底載體20之定位件217朝向下方向延伸超過中介層11’之第二表面113，且靠近中介層11’之外圍邊緣，以控制中介層11’置放之準確度。增層電路301藉由導電盲孔317電性耦接至中介層11’，其中導電盲孔317係直接接觸中介層11’之第一接觸墊112。
[實施例3]
圖24-32為本發明再一實施態樣之再一半導體組體製作方法圖，該半導體組體係包括額外之增層電路，其熱性導通至半導體元件以及電性耦接至基底載體。
為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
圖24為基底載體20之剖視圖，其具有貫穿開口205以及定位件247。在此圖中，基底載體20係具有導電層24，其係位於貫穿開口205之側壁上以及介電層23之相反兩表面上，且其厚度係為0.5毫米。可藉由圖案沉積將定位件247形成於下方之導電層24上，其中圖案沉積之方式包括電鍍、無電電鍍、蒸鍍、濺鍍及其組合，並同時使用微影技術。在此實施態樣中，定位件247係側向延伸至基底載體20之外圍邊緣，且其內周圍邊緣係與隨後設置之中介層四側邊相符。
圖25為晶片-中介層堆疊次組體10藉由黏著劑191貼附至基底載體20之剖視圖。在此，晶片-中介層堆疊次組體10與圖8所示結構類似， 惟差異處在於，此圖中之中介層11’上僅設有單個覆晶式半導體元件13，且半導體元件13係為3D堆疊式晶片。中介層11’及半導體元件13貼附至基底載體20，且半導體元件13係插入貫穿開口205中，而定位件247則側向對準且靠近中介層11’之外圍邊緣。黏著劑191接觸中介層11’之第二表面113以及基底載體20之下方導電層24，並且設置於中介層11’之第二表面113以及基底載體20之下方導電層24間，藉以提供中介層11’及基底載體20間之機械性接合。定位件247朝向下方向延伸超過中介層11’之第二表面113，並且靠近中介層11’外圍邊緣，以控制中介層11’置放之準確度。
圖26為填充材料193塗佈於貫穿開口205剩餘空間中之剖視圖。填充材料193圍繞半導體元件13，並且於向上方向與半導體元件13及基底載體20實質上共平面。
圖27為平衡層321、第一絕緣層322、以及第一金屬板32由下方層壓/塗佈於中介層11’及基底載體20上，以及第二絕緣層332及第二金屬板33由上方層壓/塗佈於半導體元件13及基底載體20上之剖視圖。平衡層321係接觸基底載體20之定位件247，且自基底載體20之定位件247朝向下方向延伸，以及側向覆蓋、圍繞及共形塗佈中介層11’之側壁，同時自中介層11’側向延伸至該結構之外圍邊緣。第一絕緣層322係側向延伸於中介層11’之第一表面111上以及平衡層321上，且接觸第一金屬板32、中介層11’、以及平衡層321，並且提供第一金屬板32與中介層11’間、以及第一金屬板32與平衡層321間之堅固機械性接合。第二絕緣層332側向延伸於半導體元件13及基底載體20之上方導電層24上，且接觸第二金屬板33、基底載體20、以及半導體元件13，並且提供第二金屬板33與基底載體20間、以及之第二金屬板 33與半導體元件13間之堅固機械性接合。在此實施態樣中，第一絕緣層322及第二絕緣層332通常具有50微米之厚度。平衡層321、第一絕緣層322、以及第二絕緣層332可為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成。此外，此實施態樣之第一金屬板32及第二金屬板33分別為厚度25微米之銅層。
圖28為形成第一盲孔323、324以及第二盲孔333、334後之剖視圖。第一盲孔323係延伸穿過第一金屬板32及第一絕緣層322，並且對準中介層11’之第一接觸墊112。額外之第一盲孔324係延伸穿過第一金屬板32、第一絕緣層322、以及平衡層321，並且對準基底載體20之定位件247。第二盲孔333係延伸穿過第二金屬板33及第二絕緣層332，並且對準半導體元件13之選定部分。額外之第二盲孔334係延伸穿過第二金屬板33、第二絕緣層332，並且對準基底載體20之上方導電層24。第一及第二盲孔323、324、333、334可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。
參照圖29，藉由沉積第一披覆層32’於第一金屬板32上及第一盲孔323中，然後圖案化第一金屬板32以及其上之第一披覆層32’，以形成於第一絕緣層322上之第一導線325。第一導線325自中介層11’之第一接觸墊112(或定位件247)朝向下方向延伸，且側向延伸於第一絕緣層322上，並且延伸進入且填滿第一盲孔323、324中，以形成第一導電盲孔327、328，其係直接接觸中介層11’之第一接觸墊112以及基底載體20之定位件247，藉以提供中介層11’之信號路由以及接地連接。
圖29亦揭示金屬罩層335，其係熱性連接半導體元件13以及 電性連接基底載體20。金屬罩層335係藉由沉積第二披覆層33’於第二金屬板33上及第二盲孔333、334中，以形成與半導體元件13熱性接觸之第二導電盲孔337，以及與基底載體20之上方導電層24電性接觸之第二導電盲孔338，其係分別作為散熱用以及作為接地連接用。金屬罩層335自半導體元件13之非主動面133或基底載體20之上方導電層24朝向上方向延伸，且側向延伸於第二絕緣層332上，以填滿第二盲孔333、334，俾可藉由第二導電盲孔337、338熱性導通至半導體元件13，以及電性連接至基底載體20。
圖30為第三絕緣層342及第三金屬板34由下方層壓/塗佈於第一絕緣層322及第一導線325上之剖視圖。第三絕緣層342係夾置於第一絕緣層322/第一導線325以及第三金屬板34間。第三絕緣層342可為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成，並且通常具有50微米之厚度。第三金屬板34通常為厚度25微米之銅層。
圖31為形成第三盲孔343後之剖視圖，其係顯露第一導線325之選定部分。第三盲孔343係延伸穿過第三金屬板34及第三絕緣層342，並且對準第一導線325之選定部分。與第一及第二盲孔323、324、333、334類似，第三盲孔343可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。
參照圖32，藉由沉積第三披覆層34’於第三金屬板34上及第三盲孔343中，然後圖案化第三金屬板34以及其上之第三披覆層34’，以將第三導線345形成於第三絕緣層342上。第三導線345自第一導線325朝向下方向延伸，且側向延伸於第三絕緣層342上，並且延伸進入且填滿第三盲孔343中，以形成第三導電盲孔347，其係直接接觸第一導線325。
據此，如圖32所示，完成之半導體組體300係包括中介層11’、半導體元件13、基底載體20、第一增層電路302、以及第二增層電路303。在此圖中，第一增層電路302包括平衡層321、第一絕緣層322、第一導線325、第三絕緣層342、以及第三導線345；第二增層電路303包括第二絕緣層332及金屬罩層335。藉由覆晶製程，將半導體元件13電性耦接至預製之中介層11’，以形成晶片-中介層堆疊次組體10。使用黏著劑191，將晶片-中介層堆疊次組體10貼附基底載體20，並使半導體元件13置放貫穿開口205中，且中介層11’側向延伸貫穿開口205外。基底載體20之定位件247朝向下方向延伸超過中介層11’之第二表面113，且靠近中介層11’之外圍邊緣，以控制中介層11’置放之準確度。第一增層電路302藉由第一導電盲孔327電性耦接至中介層11’，以作為信號路由。此外，第一增層電路302亦藉由額外之第一導電盲孔328電性耦接至基底載體20。因此，藉由導電層24以及定位件247(其中定位件247係電性接觸導電層24以及第一增層電路302)，貫穿開口205之金屬側壁可電性連接至第一增層電路302以作為接地連接，藉以提供半導體元件13之水平方向電磁干擾屏蔽。第二增層電路303係藉由第二導電盲孔337、338熱性導通至半導體元件13以及電性耦接至基底載體20。因此，第二增層電路303之金屬罩層335可藉由第二導電盲孔337，以散逸半導體元件13之熱，且可藉由第二導電盲孔338、導電層24、以及與導電層24及第一增層電路302電性接觸之定位件247，以電性連接至第一增層電路302作為接地連接，藉以提供半導體元件13之垂直方向電磁干擾屏蔽。
[實施例4]
圖33-43為本發明又一實施態樣之又一半導體組體製作方法 圖，其中基底載體係為層壓基板所製成。
為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆可合併於此處，且無須再重複相同敘述。
圖33及34為本發明一實施態樣之定位件製程剖視圖，其係形成於介電層上。
圖33為層壓基板之剖視圖，其包括介電層23及金屬層25。介電層23通常係為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成，並且在此實施態樣中，其係具有0.5毫米之厚度。金屬層25通常為銅所製成，但亦可使用銅合金或其他材料(例如鋁、不銹鋼、或其合金)。金屬層25厚度可於5至200微米之範圍內。在此實施態樣中，金屬層25係為具有50微米厚度之銅板。
圖34及35分別為於介電層23上形成定位件257之剖視圖及底部立體視圖。可藉由使用微影技術及濕蝕刻，以移除金屬層25之選定部分，進而形成定位件257。如圖35所示，定位件257係由複數個金屬凸柱組成，且排列成與隨後設置之中介層四側邊相符的矩形邊框陣列。然而，定位件之圖案不限於此，其可具有防止隨後設置之中介層發生不必要位移之其他各種圖案。舉例來說，定位件257可由一連續或不連續之凸條所組成，並與隨後設置之中介層四側邊、兩對角、或四角相符。
圖36及37係為於介電層上形成定位件之另一製程剖視圖。
圖36為具有一組開口251之層壓基板剖視圖。該層壓基板包括上述之介電層23以及金屬層25，並且藉由移除金屬層25之選定部分以形成開口251。
圖37為於介電層23上形成定位件257之剖視圖。定位件257可藉由將光敏性塑膠材料(例如環氧樹脂、聚醯亞胺等)或非光敏性材料塗佈或印刷於開口251中，接著移除整體金屬層25而形成。據此，定位件257係由複數個樹脂凸柱組成，且具有防止隨後設置之中介層發生不必要位移之圖案。
圖38為於基底載體20中形成貫穿開口205之剖視圖。貫穿開口205可藉由機械鑽孔形成，且朝垂直方向延伸穿過介電層23之第一表面201及第二表面203間。
圖39為晶片-中介層堆疊次組體10藉由黏著劑191貼附至基底載體20之剖視圖。在此，晶片-中介層堆疊次組體10與圖8所示結構類似，惟差異處在於，此圖中之中介層11’上僅設有單個覆晶式半導體元件13，且半導體元件13係為3D堆疊式晶片，此外，此實施態樣之中介層11’進一步包括嵌埋其中之被動元件117，其係電性耦接至第一接觸墊112。半導體元件13係置放於貫穿開口205中，而中介層11’位於貫穿開口205外，同時中介層11’之第二表面113係貼附於介電層23上。黏著劑191接觸中介層11’之第二表面113以及基底載體20之第一表面201，且設置於中介層11’之第二表面113以及基底載體20之第一表面201間。定位件257自介電層23朝向下方向延伸，且延伸超過中介層11’之第二表面113，並且靠近中介層11’之外圍邊緣，以控制中介層11’置放之準確度。
圖40為填充材料193塗佈於貫穿開口205剩餘空間中之剖視圖。填充材料193圍繞半導體元件13，並且於向上方向與半導體元件13及基底載體20實質上共平面。
圖41為平衡層321、第一絕緣層322、以及第一金屬板32由下方層壓/塗佈於中介層11’及基底載體20上，以及第二絕緣層332及第二金屬板33由上方層壓/塗佈於半導體元件13以及基底載體20上之剖視圖。平衡層321係接觸及覆蓋基底載體20之介電層23以及中介層11’之側壁。第一絕緣層322係側向延伸於中介層11’及平衡層321上，且接觸第一金屬板32、中介層11’、及平衡層321，並且提供第一金屬板32與中介層11’間、以及第一金屬板32與平衡層321間之堅固機械性接合。第二絕緣層332係側向延伸於半導體元件13及基底載體20之第二表面203上，且接觸第二金屬板33、半導體元件13、以及基底載體20，並且提供第二金屬板33與半導體元件13間、以及第二金屬板33與基底載體20間之堅固機械性接合。
圖42為形成第一及第二盲孔323、333後之剖視圖。第一盲孔323係延伸穿過第一金屬板32及第一絕緣層322，並且對準中介層11’之第一接觸墊112。第二盲孔333係延伸穿過第二金屬板33及第二絕緣層332，並且對準半導體元件13之選定部分。
參照圖43，藉由沉積第一披覆層32’於第一金屬板32上及第一盲孔323中，然後圖案化第一金屬板32以及其上之第一披覆層32’，以形成位於第一絕緣層322上之第一導線325。第一導線325自中介層11’之第一接觸墊112朝向下方向延伸，且側向延伸於第一絕緣層322上，並且延伸進入並填滿第一盲孔323中，以形成直接接觸中介層11’之第一接觸墊112的第一導電盲孔327，藉以提供中介層11’之信號路由。
圖43亦揭示熱性連接半導體元件13之金屬罩層335，其係藉由沉積第二披覆層33’於第二金屬板33上及第二盲孔333中，以形成與半導體 元件13熱性接觸之第二導電盲孔337，其係作為散熱用。金屬罩層335自半導體元件13朝向上方向延伸，且側向延伸於第二絕緣層332上，以填滿第二盲孔333，俾可藉由第二導電盲孔337熱性導通至半導體元件13。
據此，如圖43所示，完成之半導體組體400係包括中介層11’、半導體元件13、基底載體20、第一增層電路302、以及第二增層電路303。在此圖中，第一增層電路302包括平衡層321、第一絕緣層322、以及第一導線325；第二增層電路303包括第二絕緣層332及金屬罩層335。藉由覆晶製程，將半導體元件13電性耦接至預製之中介層11’，以形成晶片-中介層堆疊次組體10。基底載體20係包括貫穿開口205，其係延伸穿過介電層23。使用黏著劑191，將晶片-中介層堆疊次組體10貼附至基底載體20，並使半導體元件13置放於貫穿開口205中，同時中介層11’側向延伸於貫穿開口205外。基底載體20之定位件257自介電層23朝向下方向延伸超過中介層11’之第二表面113，並且側向對準且靠近中介層11’之外圍邊緣，以控制中介層11’置放之準確度。第一增層電路302係藉由第一導電盲孔327電性耦接至中介層11’，以提供扇出路由/互連。第二增層電路303係藉由第二導電盲孔337熱性導通至半導體元件13，以作為散熱用。
上述之組體僅為說明範例，本發明尚可透過其他多種實施例實現。此外，上述實施例可基於設計及可靠度之考量，彼此混合搭配使用或與其他實施例混合搭配使用。一半導體元件可獨自使用一貫穿開口，或與其他半導體元件共用一貫穿開口。舉例來說，一貫穿開口可容納單一半導體元件，且基底載體可包括排列成陣列形狀之複數貫穿開口以容納複數半導體元件。或者，單一貫穿開口內能放置數個半導體元件。同樣地，一 半導體元件可獨自使用一中介層，或與其他半導體元件共用一中介層。舉例來說，單一半導體元件可電性耦接至一中介層。或者，數個半導體元件可耦接至同一中介層。舉例來說，可將四枚排列成2x2陣列之小型半導體元件耦接至一中介層，並且該中介層可包括額外的接觸墊，以接收額外元件墊，並提供額外元件墊之路由。增層電路亦可包括額外的導線，以連接該中介層之額外的接觸墊。
如上述實施態樣所示，本發明建構出一種半導體組體，其可展現較佳可靠度，且包括半導體元件、中介層、基底載體、第一增層電路、以及選擇性形成之蓋板或第二增層電路。
半導體元件係藉由凸塊電性耦接至中介層，以形成晶片-中介層堆疊次組體。半導體元件可為已封裝或未封裝之晶片。舉例來說，半導體元件可為裸晶，或是晶圓級封裝晶片等。或者，半導體元件可為3D堆疊晶片。隨後晶片-中介層堆疊次組體藉由黏著劑貼附至基底載體，其中該黏著劑可先塗佈於基底載體之第一表面上，然後當半導體元件插入基底載體之貫穿開口時，黏著劑接觸中介層之第二表面。據此，黏著劑可提供中介層及基底載體間之機械性接合。此外，填充材料可選擇性地進一步填充貫穿開口中半導體元件與基底載體間之間隙。
基底載體可延伸至半導體組體之外圍邊緣，以作為晶片-中介層堆疊次組體貼附用之平台。基底載體之厚度較佳係為0.1毫米至1毫米，並且具有貫穿開口，其中該貫穿開口於基底載體第一表面處之尺寸較佳與基底載體第二表面處之尺寸相同。基底載體可為金屬材料製成，例如銅、鋁、不銹鋼、或其合金，但不限於此。因此，金屬基底載體可提供半導體 元件之側向電磁屏蔽，其中貫穿開口之金屬側壁圍繞該半導體元件。或者，基底載體可為非金屬材料製成，例如各種不同的無機或有機絕緣材料，其包括陶瓷、氧化鋁(Al2O3)、氮化鋁(AlN)、氮化矽(SiN)、矽(Si)、玻璃、層壓環氧樹脂、聚醯亞胺包銅層板(polyimide copper-clad laminate)、或其他介電材料。非金屬基底載體可選擇性地沉積導電層(例如銅層)於貫穿開口之側壁上，以及其第一表面及第二表面上。據此，基底載體之貫穿開口可具有金屬側壁，以提供貫穿開口中半導體元件之側向電磁屏蔽。為了提供有效的側向電磁屏蔽，基底載體之金屬側壁較佳係完全覆蓋半導體元件之側表面，且電性連接至第一增層電路以作為接地連接，進而將側向電磁干擾降至最低。
此外，基底載體可包括位於其第一表面上且自第一表面凸出之定位件，以作為中介層貼附用。在一較佳實施態樣中，定位件自基底載體之平坦表面朝第一垂直方向延伸，且延伸超過中介層之第二表面。為了方便描述，中介層之第一表面所面對的方向定義為第一垂直方向，中介層之第二表面所面對的方向定義為第二垂直方向。因此，藉由定位件側向對準與靠近中介層之外圍邊緣，可控制中介層置放之準確度。
具有定位件之基底載體，其中定位件係位於貫穿開口之開口端周圍，可由下列步驟製成：於金屬板中形成貫穿開口；以及藉由移除金屬板之選定部分，或是藉由於金屬板上沉積金屬或塑膠材料之圖案，以於貫穿開口之開口端周圍形成定位件。具有定位件之基底載體亦可由下列步驟製成：藉由移除位於介電層上之金屬層選定部分，或是藉由於介電層上沉積金屬或塑膠材料之圖案，以於介電層上形成定位件；以及形成延伸穿過介 電層之貫穿開口，並使定位件係位於貫穿開口之開口端周圍。同樣地，具有導電層之非金屬基底載體(其中導電層係位於貫穿開口之側壁上，以及其第一表面及第二表面上)可藉由上述之圖案沉積或圖案移除製程，形成定位件於導電層上。
定位件可為金屬、光敏性塑膠材料或非光敏性材料所製成。舉例來說，定位件可實質上由銅、鋁、鎳、鐵、錫或其合金組成。定位件亦可包括環氧樹脂或聚醯亞胺，或是由環氧樹脂或聚醯亞胺組成。此外，定位件可具有防止中介層發生不必要位移之各種圖案。舉例來說，定位件可包括一連續或不連續之凸條、或是凸柱陣列。或者，定位件可側向延伸至基底載體之外圍邊緣，且其內周圍邊緣與中介層之外圍邊緣相符。具體來說，定位件可側向對準中介層之四側邊，以定義出與中介層形狀相同或相似之區域，並且避免中介層之側向位移。舉例來說，定位件可對準並符合中介層之四側邊、兩對角、或四角，並且定位件與中介層間之間隙較佳於5至50微米之範圍內。因此，位在中介層外之定位件可控制晶片-中介層堆疊次組體置放之準確度。此外，設置於貫穿開口周圍之定位件較佳具有位於5至200微米範圍內之高度。
中介層係側向延伸於貫穿開口外，並且可貼附至基底載體，其中該中介層之第二表面貼附至基底載體之平坦表面，該平坦表面係鄰接貫穿開口之第一開口端，且自貫穿開口之第一開口端側向延伸。為了方便描述，位於基底載體第一表面的貫穿開口之開口端定義為第一開口端，位於基底載體第二表面的貫穿開口之另一開口端定義為第二開口端。中介層之材料可為矽、玻璃、陶瓷、石墨或樹脂材料，其具有50至500微米之厚度， 中介層可包含導線圖案，且該導線圖案係由第二接觸墊之較細微間距扇出至第一接觸墊之較粗間距。據此，中介層能提供半導體元件之第一級扇出路由/互連。此外，因為中介層通常係由高彈性係數材料製成，且該高彈性係數材料具有與半導體元件近似之熱膨脹係數(例如，每攝氏3至10ppm)，因此，可大幅降低或補償熱膨脹係數不匹配所導致之晶片及其電性互連處之內部應力。中介層可進一步包括一或複數嵌埋其中之被動元件，且其係電性連接至中介層之第一接觸墊。
第一增層電路朝第一垂直方向覆蓋且接觸中介層之第一表面及基底載體之第一表面，並且可提供第二扇出路由/互連。此外，第一增層電路可進一步藉由額外導電盲孔電性耦接至基底載體之金屬表面，以作為接地連接用。第一增層電路係包括平衡層、第一絕緣層、以及一或複數第一導線。平衡層係側向覆蓋中介層之側壁，且第一絕緣層形成於中介層之第一表面及平衡層上。第一導線側向延伸於第一絕緣層上，並且延伸穿過第一絕緣層中之第一盲孔，以形成與中介層之第一接觸墊直接接觸之第一導電盲孔，並且其可選擇性地與基底載體直接接觸。據此，第一導線可直接接觸第一接觸墊，以提供中介層之信號路由，因此中介層與第一增層電路間之電性連接無須使用焊接材料。假如需要更多的信號路由，第一增層電路可進一步包括額外之絕緣層、額外之盲孔、以及額外之導線。第一增層電路之最外側導線可容置導電接點，例如焊球，以與下一級組體或另一電子元件(如半導體晶片、塑膠封裝件、或另一半導體元件)電性傳輸及機械性連接。
半導體組體可選擇性地包括蓋板或第二增層電路，以於第二 垂直方向覆蓋顯露之半導體元件以及基底載體。依據本發明之一實施態樣，使用黏著劑將蓋板貼附至半導體元件及基底載體之第二表面上，其中該黏著劑係接觸半導體元件及蓋板。蓋板可為導熱板例如金屬板，且較佳係藉由導熱黏著劑以貼附至半導體元件及基底載體上，其中該導熱黏著劑設置於半導體元件與蓋板間、以及基底載體與蓋板間。因此，蓋板可作為散熱座，以有效地散逸半導體元件所產生之熱。此外，由金屬材料製成之蓋板亦可做為屏蔽蓋，以提供半導體元件之垂直方向電磁干擾屏蔽。或者，蓋板可為透明材料(例如玻璃)或色彩改變材料製成，俾可用於光元件例如發光二極體或影像感測器。依據本發明之另一實施態樣，第二增層電路形成於半導體元件及基底載體之第二表面上，且接觸半導體元件及基底載體之第二表面，並且熱性導通至半導體元件以作為散熱用，或/且電性耦接至基底載體之金屬表面以作為接地用。第二增層電路可包括第二絕緣層及金屬罩層。第二絕緣層設置於半導體元件及基底載體之第二表面上。金屬罩層側向延伸於第二絕緣層上，且較佳係為側向延伸至該組體外圍邊緣之連續金屬層。此外，金屬罩層延伸穿過第二絕緣層中之第二盲孔，以形成第二導電盲孔，其中第二導電盲孔可直接接觸半導體元件，以提供熱性連接，或是直接接觸基底載體之金屬表面，以提供接地連接。據此，對於第二導電盲孔直接接觸半導體元件之態樣，第二導電盲孔可作為散熱管，以散逸半導體元件所產生之熱至第二增層電路之金屬罩層。對於第二導電盲孔直接接觸基底載體之態樣，可藉由第二導電盲孔以及電性連接第一增層電路之基底載體，使金屬罩層電性連接至第一增層電路，以作為接地連接用，俾可提供有效的垂直方向電磁干擾屏蔽。為了提供有效的垂直方向電磁干 擾屏蔽，金屬罩層之周界較佳係至少側向延伸至與半導體元件外圍邊緣一致。舉例來說，金屬罩層可側向延伸至與半導體元件之外圍邊緣於側向共平面，或側向朝外延伸超過半導體元件之外圍邊緣，甚至側向延伸至組體之外圍邊緣。據此，自第二垂直方向完全覆蓋半導體元件之金屬罩層，其可將垂直方向之電磁干擾降至最低。
「覆蓋」一詞意指於垂直及/或側面方向上不完全以及完全覆蓋。例如，在中介層之第一表面朝向下方向之狀態下，基底載體於向上方向覆蓋中介層，不論另一元件例如黏著劑是否位於基底載體及中介層間。
「對準」一詞意指元件間之相對位置，不論元件之間是否彼此保持距離或鄰接，或一元件插入且延伸進入另一元件中。例如，當假想之水平線與定位件及中介層相交時，定位件側向對準於中介層，不論定位件與中介層之間是否具有其他與假想之水平線相交之元件，且不論是否具有另一與中介層相交但不與定位件相交、或與定位件相交但不與中介層相交之假想水平線。同樣地，例如第一盲孔對準中介層之第一接觸墊。
「靠近」一詞意指元件間之間隙的寬度不超過最大可接受範圍。如本領域習知通識，當中介層以及定位件間之間隙不夠窄時，由於中介層於間隙中之側向位移而導致之位置誤差可能會超過可接受之最大誤差限制。在某些情況下，一旦中介層之位置誤差超過最大極限時，則不可能使用雷射光束對準中介層之預定位置，而導致中介層以及增層電路間之電性連接失敗。根據中介層之接觸墊的尺寸，於本領域之技術人員可經由試誤法以確認中介層以及定位件間之間隙的最大可接受範圍，以確保導電盲孔與中介層之接觸墊對準。由此，「定位件靠近中介層之外圍邊緣」之用語 係指中介層之外圍邊緣與定位件間之間隙係窄到足以防止中介層之位置誤差超過可接受之最大誤差限制。
「電性連接」、以及「電性耦接」之詞意指直接或間接電性連接。例如，第一導線直接接觸並且電性連接至中介層之第一接觸墊，以及第三導線與中介層之第一接觸墊保持距離，並且藉由第一導線電性連接至中介層之第一接觸墊。
「第一垂直方向」及「第二垂直方向」並非取決於組體之定向，凡熟悉此項技藝之人士即可輕易瞭解其實際所指之方向。例如，中介層之第一表面係面朝第一垂直方向，且中介層之第二表面係面朝第二垂直方向，此與組體是否倒置無關。同樣地，定位件係沿一側向平面「側向」對準中介層，此與組體是否倒置、旋轉或傾斜無關。因此，該第一及第二垂直方向係彼此相反且垂直於側面方向，且側向對準之元件係與垂直於第一與第二垂直方向之側向平面相交。再者，在中介層之第一表面朝上之位置，第一垂直方向係為向上方向，第二垂直方向係為向下方向；在中介層之第一表面朝下之位置，第一垂直方向係為向下方向，第二垂直方向係為向上方向。
本發明之半導體組體具有許多優點。舉例來說，藉由習知之覆晶接合製程例如熱壓或迴焊，將半導體元件電性耦接至中介層，其可避免使用黏著載體作為暫時接合時，會遭遇位置準確度問題。中介層提供半導體元件之第一級扇出路由/互連，而增層電路則提供第二級扇出路由/互連。由於增層電路形成於具有較大接觸墊尺寸及間距之中介層上，與傳統之增層電路直接形成在晶片之I/O墊上，並且不具扇出路由之技術相比，前 者具有較後者大幅改善之生產良率。基底載體可提供將中介層貼附至其上之平台，並使半導體元件置放於基底載體之貫穿開口中。定位件可控制中介層置放之準確度。因此，容置半導體元件之貫穿開口，其形狀在製程中不再是需要嚴格控制之重要參數。中介層以及增層電路係直接電性連接，且無須使用焊料，因此有利於展現高I/O值以及高性能。增層電路可提供具有簡單電路圖案之信號路由，或具有複雜電路圖案之可撓性多層信號路由。藉由此方法製備成的半導體組體係為可靠度高、價格低廉、且非常適合大量製造生產。
本案之製作方法具有高度適用性，且係以獨特、進步之方式結合運用各種成熟之電性及機械性連接技術。此外，本案之製作方法不需昂貴工具即可實施。因此，相較於傳統技術，此製作方法可大幅提升產量、良率、效能與成本效益。
在此所述之實施例係為例示之用，其中該些實施例可能會簡化或省略本技術領域已熟知之元件或步驟，以免模糊本發明之特點。同樣地，為使圖式清晰，圖式亦可能省略重覆或非必要之元件及元件符號。
11’‧‧‧中介層
111‧‧‧第一表面
112‧‧‧第一接觸墊
113‧‧‧第二表面
117‧‧‧被動元件
13‧‧‧半導體元件
191‧‧‧黏著劑
193‧‧‧填充材料
20‧‧‧基底載體
205‧‧‧貫穿開口
23‧‧‧介電層
257‧‧‧定位件
302‧‧‧第一增層電路
303‧‧‧第二增層電路
32‧‧‧第一金屬板
32’‧‧‧第一披覆層
321‧‧‧平衡層
322‧‧‧第一絕緣層
323‧‧‧第一盲孔
325‧‧‧第一導線
327‧‧‧第一導電盲孔
33‧‧‧第二金屬板
33’‧‧‧第二披覆層
332‧‧‧第二絕緣層
333‧‧‧第二盲孔
335‧‧‧金屬罩層
337‧‧‧第二導電盲孔
400‧‧‧半導體組體

Claims (13)

  1. 一種半導體組體之製作方法，包含以下步驟：提供一半導體元件；提供一中介層，其包含一第一表面、與該第一表面相反之一第二表面、該第一表面上之複數個第一接觸墊、該第二表面上之複數個第二接觸墊、以及電性耦接該些第一接觸墊與該些第二接觸墊之複數個貫孔；藉由複數個凸塊電性耦接該半導體元件至該中介層之該些第二接觸墊，以形成一晶片-中介層堆疊次組體；提供一基底載體，其具有一第一表面、相反之一第二表面、一定位件、以及延伸穿過該基底載體之該第一表面與該第二表面間之一貫穿開口，其中該定位件係位於該基底載體之該第一表面上且自該第一表面凸出；使用一黏著劑貼附該晶片-中介層堆疊次組體至該基底載體，並使該半導體元件插入該貫穿開口中，且該中介層側向延伸於該貫穿開口外，其中該晶片-中介層堆疊次組體係藉由該定位件側向對準與靠近該中介層之外圍邊緣並延伸超過該中介層之該第二表面，以貼附至該基底載體；以及於該晶片-中介層堆疊次組體貼附至該基底載體後，於該中介層之該第一表面上以及該基底載體之該第一表面上形成一第一增層電路，其中該第一增層電路係藉由該第一增層電路之複數個第一導電盲孔電性耦接至該中介層之該些第一接觸墊。
  2. 如申請專利範圍第1項所述之方法，其中該電性耦接該半導體元件至該中介層之該些第二接觸墊的步驟係以面板規模進行，並且於該貼附該晶片-中介層堆疊次組體至該基底載體之步驟前執行一單片化步驟，以分離個別的 晶片-中介層堆疊次組體。
  3. 如申請專利範圍第1項所述之方法，其中該中介層之該些第一接觸墊之尺寸及間距係大於該些第二接觸墊之尺寸及間距，以對該半導體元件提供扇出路由。
  4. 如申請專利範圍第1項所述之方法，更包含下述步驟：貼附一蓋板於該半導體元件上及該基底載體之該第二表面上。
  5. 如申請專利範圍第1項所述之方法，更包含下述步驟：形成一第二增層電路於該半導體元件上及該基底載體之該第二表面上，其中該第二增層電路係藉由該第二增層電路之複數個第二導電盲孔，以熱性導通至該半導體元件或電性耦接至該基底載體。
  6. 如申請專利範圍第1項所述之方法，其中該第一增層電路包含複數個額外之第一導電盲孔，以電性耦接至該基底載體。
  7. 一種半導體組體，其係藉由下述步驟製成：提供一半導體元件；提供一中介層，其包含一第一表面、與該第一表面相反之一第二表面、該第一表面上之複數個第一接觸墊、該第二表面上之複數個第二接觸墊、以及電性耦接該些第一接觸墊與該些第二接觸墊之複數個貫孔；藉由複數個凸塊電性耦接該半導體元件至該中介層之該些第二接觸墊，以形成一晶片-中介層堆疊次組體；提供一基底載體，其具有一第一表面、相反之一第二表面、一定位件、以及延伸穿過該基底載體之該第一表面與該第二表面間之一貫穿開口，其中該定位件係位於該基底載體之該第一表面上且自該第一表面凸出； 使用一黏著劑貼附該晶片-中介層堆疊次組體至該基底載體，並使該半導體元件插入該貫穿開口中，且該中介層側向延伸於該貫穿開口外，其中該晶片-中介層堆疊次組體係藉由該定位件側向對準與靠近該中介層之外圍邊緣並延伸超過該中介層之該第二表面，以貼附至該基底載體；以及於該晶片-中介層堆疊次組體貼附至該基底載體後，於該中介層之該第一表面上以及該基底載體之該第一表面上形成一第一增層電路，其中該第一增層電路係藉由該第一增層電路之複數個第一導電盲孔電性耦接至該中介層之該些第一接觸墊。
  8. 如申請專利範圍第1項所述之半導體組體，其中該中介層之該些第一接觸墊之尺寸及間距係大於該些第二接觸墊之尺寸及間距，以對該半導體元件提供扇出路由。
  9. 一種半導體組體，其包含：一半導體元件；一中介層，其具有一第一表面、與該第一表面相反之一第二表面、該第一表面上之複數個第一接觸墊，該第二表面上之複數個第二接觸墊、以及電性耦接該些第一接觸墊與該些第二接觸墊之複數個貫孔；一基底載體，其具有一第一表面、相反之一第二表面、一定位件、以及延伸穿過該基底載體之該第一表面與該第二表面間之一貫穿開口，其中該定位件係位於該基底載體之該第一表面上且自該第一表面凸出；以及一第一增層電路，其係形成於該中介層之該第一表面上及該基底載體之該第一表面上，其中該第一增層電路係藉由該第一增層電路之複數個第一導電盲孔電性耦接至該中介層之該些第一接觸墊， 其中該半導體元件係藉由複數個凸塊電性耦接至該中介層之該些第二接觸墊，以形成一晶片-中介層堆疊次組體；該晶片-中介層堆疊次組體係藉由一黏著劑貼附至該基底載體，並且該半導體元件係插入該貫穿開口中，且該中介層係側向延伸於該貫穿開口外；且該定位件側向對準與靠近該中介層之外圍邊緣，並延伸超過該中介層之該第二表面。
  10. 如申請專利範圍第9項所述之半導體組體，更包含一蓋板，其係貼附至該半導體元件及該基底載體之該第二表面。
  11. 如申請專利範圍第9項所述之半導體組體，更包含一第二增層電路，其係形成於該半導體元件上及該基底載體之該第二表面上，其中該第二增層電路係藉由該第二增層電路之複數個第二導電盲孔，以熱性導通至該半導體元件或電性耦接至該基底載體。
  12. 如申請專利範圍第9項所述之半導體組體，其中該第一增層電路包含複數個額外之第一導電盲孔，以電性耦接至該基底載體。
  13. 如申請專利範圍第9項所述之半導體組體，其中該中介層之該些第一接觸墊之尺寸及間距係大於該些第二接觸墊之尺寸及間距，以對該半導體元件提供扇出路由。
TW103140003A 2013-11-20 2014-11-19 半導體組體及其製作方法 TWI594346B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361906596P 2013-11-20 2013-11-20

Publications (2)

Publication Number Publication Date
TW201523754A TW201523754A (zh) 2015-06-16
TWI594346B true TWI594346B (zh) 2017-08-01

Family

ID=53172467

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103140003A TWI594346B (zh) 2013-11-20 2014-11-19 半導體組體及其製作方法

Country Status (3)

Country Link
US (1) US9299651B2 (zh)
CN (1) CN104810320B (zh)
TW (1) TWI594346B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810981B (zh) * 2022-06-21 2023-08-01 力成科技股份有限公司 影像感測裝置的扇出型封裝結構及其製作方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318411B2 (en) 2013-11-13 2016-04-19 Brodge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9209154B2 (en) * 2013-12-04 2015-12-08 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9209141B2 (en) * 2014-02-26 2015-12-08 International Business Machines Corporation Shielded package assemblies with integrated capacitor
US10453785B2 (en) 2014-08-07 2019-10-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming double-sided fan-out wafer level package
US9337135B2 (en) * 2014-10-08 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Pop joint through interposer
US10109588B2 (en) * 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
US10321575B2 (en) 2015-09-01 2019-06-11 Qualcomm Incorporated Integrated circuit (IC) module comprising an integrated circuit (IC) package and an interposer with embedded passive components
JP6618549B2 (ja) * 2015-12-03 2019-12-11 三菱電機株式会社 半導体装置
US10211071B2 (en) * 2016-01-29 2019-02-19 Nxp B.V. IC packaging method and a packaged IC device
US9570372B1 (en) * 2016-03-24 2017-02-14 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
CN107424974A (zh) * 2016-05-24 2017-12-01 胡迪群 具有埋入式噪声屏蔽墙的封装基板
US10446508B2 (en) * 2016-09-01 2019-10-15 Mediatek Inc. Semiconductor package integrated with memory die
CN207781947U (zh) * 2017-03-10 2018-08-28 唐虞企业股份有限公司 连接器
KR101942748B1 (ko) * 2018-01-31 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR102626315B1 (ko) * 2018-11-13 2024-01-17 삼성전자주식회사 반도체 패키지
US10998285B2 (en) * 2019-01-25 2021-05-04 Omnivision Technologies, Inc. Code pattern for representing tracing number of chip
KR20210096497A (ko) 2020-01-28 2021-08-05 삼성전자주식회사 방열 구조체를 포함한 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US7550847B2 (en) * 2003-04-22 2009-06-23 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
US7635611B2 (en) * 2003-02-12 2009-12-22 Micron Technology, Inc. Semiconductor substrate for build-up packages
US20110244636A1 (en) * 2010-04-02 2011-10-06 Denso Corporation Manufacturing method of semiconductor chip-embedded wiring substrate

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
TWI237883B (en) 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
TWI366896B (en) 2006-11-30 2012-06-21 Carrier structure embedded with chip and method for fabricating thereof
TWI322495B (en) 2006-12-20 2010-03-21 Phoenix Prec Technology Corp Carrier structure embedded with a chip and method for manufacturing the same
TWI351743B (en) 2007-03-09 2011-11-01 Unimicron Technology Corp Chip carrier structure having semiconductor chip e
TWI341577B (en) 2007-03-27 2011-05-01 Unimicron Technology Corp Semiconductor chip embedding structure
CN101459152B (zh) * 2007-12-11 2012-05-23 钰桥半导体股份有限公司 具金属接点导孔的堆栈式半导体封装结构
TWI368304B (en) 2007-12-28 2012-07-11 Unimicron Technology Corp Package substrate having embedded semiconductor element and fabrication method thereof
US8350377B2 (en) * 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
JP5514560B2 (ja) * 2010-01-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
CN102820267A (zh) * 2011-06-10 2012-12-12 钰桥半导体股份有限公司 插销式半导体封装堆栈结构
CN102738094B (zh) * 2012-05-25 2015-04-29 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造及其制造方法
US20140048951A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Semiconductor assembly with dual connecting channels between interposer and coreless substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US7635611B2 (en) * 2003-02-12 2009-12-22 Micron Technology, Inc. Semiconductor substrate for build-up packages
US7550847B2 (en) * 2003-04-22 2009-06-23 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
US7655500B2 (en) * 2003-04-22 2010-02-02 Micron Technology Packaged microelectronic devices and methods for packaging microelectronic devices
US20110244636A1 (en) * 2010-04-02 2011-10-06 Denso Corporation Manufacturing method of semiconductor chip-embedded wiring substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810981B (zh) * 2022-06-21 2023-08-01 力成科技股份有限公司 影像感測裝置的扇出型封裝結構及其製作方法

Also Published As

Publication number Publication date
TW201523754A (zh) 2015-06-16
US20150137338A1 (en) 2015-05-21
US9299651B2 (en) 2016-03-29
CN104810320B (zh) 2017-11-17
CN104810320A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
TWI594346B (zh) 半導體組體及其製作方法
TWI521669B (zh) 具有堆疊式封裝能力之半導體封裝件及其製作方法
TWI593076B (zh) 具有堆疊式封裝能力之半導體封裝件及其製作方法
TWI529879B (zh) 中介層上設有面對面晶片之半導體元件及其製作方法
TWI650846B (zh) 內建散熱座之散熱增益型面朝面半導體組體及製作方法
TWI517322B (zh) 半導體元件及其製作方法
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
TWI493674B (zh) 具有內建定位件、中介層、以及增層電路之複合線路板
TWI487043B (zh) 製造具有內建定位件之複合線路板之方法
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
TW201517224A (zh) 半導體裝置以及其製備方法
TW201626532A (zh) 整合中介層及雙佈線結構之線路板及其製作方法
TW201415600A (zh) 具有內嵌元件、內建定位件、及電磁屏障之線路板
TWI590397B (zh) 具有散熱座且整合雙增層電路之散熱增益型半導體組體及製作方法
TWI517312B (zh) 具有屏蔽蓋及屏蔽狹槽作爲內嵌元件之電磁屏障之線路板
TW201407744A (zh) 具有內建定位件、半導體元件、以及增層電路之半導體組體，及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees