TWI487043B - 製造具有內建定位件之複合線路板之方法 - Google Patents

製造具有內建定位件之複合線路板之方法 Download PDF

Info

Publication number
TWI487043B
TWI487043B TW102128621A TW102128621A TWI487043B TW I487043 B TWI487043 B TW I487043B TW 102128621 A TW102128621 A TW 102128621A TW 102128621 A TW102128621 A TW 102128621A TW I487043 B TWI487043 B TW I487043B
Authority
TW
Taiwan
Prior art keywords
interposer
layer
positioning member
vertical direction
dielectric layer
Prior art date
Application number
TW102128621A
Other languages
English (en)
Other versions
TW201407701A (zh
Inventor
林文強
王家忠
Original Assignee
鈺橋半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈺橋半導體股份有限公司 filed Critical 鈺橋半導體股份有限公司
Publication of TW201407701A publication Critical patent/TW201407701A/zh
Application granted granted Critical
Publication of TWI487043B publication Critical patent/TWI487043B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

製造具有內建定位件之複合線路板之方法
本發明係關於一種製造複合線路板之方法，尤指一種製造具有內建定位件及中介層之複合線路板之方法。
傳統的覆晶封裝包括翻轉之半導體晶片，且透過焊錫凸塊之陣列連接到層壓基板上，一般層壓基板上之配位接觸墊(matching contact pads)之間距較背接觸墊(backside contact pads)精細，從而使該層壓基板可容納高I/O值之晶片，且可使封裝之組體容易附著於下一層組體之印刷電路板。為了滿足更精細的功能以及更高的性能要求，現代的半導體晶片係使用低K值之介電材料作為中間層材料。當低K值之介電材料為多孔性材料、易碎、且對介面應力非常敏感時，傳統的覆晶封裝會面臨由於低K值晶片以及層壓基板間之熱膨脹係數不匹配，導致各種可靠度問題以及良率的問題。因此，需要透過具有穿孔的中介層作為緩衝，該具有穿孔之中介層之熱膨脹係數與該低K值晶片之熱膨脹係數相似，以解決良率以及可靠度之問題。
多種具有通孔之中介層，如矽、玻璃、或熱膨脹率與矽相似之陶瓷皆適合此一用途。具有穿孔之中介層可使用焊錫凸塊附著至層壓基板上，或可嵌埋於該增層電路中以形成複合線路板，進而更加提升整體電性性能。然而，當複合線路板為非對稱結構、以及中介層之熱膨脹係數與增層電路不同時，複合線路板很容易發生彎曲的現象，導致中介層無法設置低K值半導體晶片的情形。此外，當中介層需於形成內部連接之高度精準之導電盲孔前被設置於電路上時，若放置中介層的精準度不確實，或中介層下之晶片黏著劑於其固化時會「再流動」，則不可能使雷射光束對準接觸墊，因此，可能導致產率或可靠度的劣化。
本發明係有鑑於上述情形而發展，其目的在於提供一種複合線路板，其中一中介層係固定於一增層電路上，以用於一連線晶片以及增層電路，且可避免中介層之變形以及彎曲的現象，且透過導電盲孔，可穩固地維持中介層以及增層電路間之電性連接。
於一較佳實施例中，本發明提供了一種製造複合線路板之方法，該複合線路板包括中介層、定位件、加強層、以及增層結構。該製造複合線路板之方法可包括：在一介電層上形成一定位件；利用該定位件作為一配置導件，在該介電層上設置一中介層，該中介層包括於其相反的兩個表面上之一第一接觸墊以及一第二接觸墊，其中，該第一接觸墊面朝一第一垂直方向且附著至該介電層，該 第二接觸墊面朝與該第一垂直方向相反之一第二垂直方向，且該定位件於垂直該第一垂直方向以及該第二垂直方向之側面方向上靠近該中介層之外圍邊緣，並側向對準該中介層之外圍邊緣，且於該中介層之外圍邊緣外側向延伸；將一加強層附著至該介電層，此步驟包括使該中介層及該定位件對準於該加強層之一通孔中；以及形成一增層電路，其於該第一垂直方向覆蓋該定位件、該中介層及該加強層，且該增層電路包括一第一導電盲孔，其直接接觸該中介層之該第一接觸墊，以提供該中介層及該增層電路間之電性連接。
在另一較佳實施例中，本發明提供另一種製造複合線路板之方法，包括：在一介電層上形成一定位件；利用該定位件作為一配置導件，在該介電層上設置一中介層，該中介層包括於其相反的兩個表面上之一第一接觸墊以及一第二接觸墊，其中，該第一接觸墊面朝一第一垂直方向且附著至該介電層，該第二接觸墊面朝與該第一垂直方向相反之一第二垂直方向，且該定位件於垂直該第一垂直方向以及第二垂直方向之側面方向上靠近該中介層之外圍邊緣，並側向對準該中介層之外圍邊緣，且於該中介層之外圍邊緣外側向延伸；提供一保護膜，其於該第二垂直方向覆蓋該中介層、該定位件及該介電層；形成一增層電路，其於該第一垂直方向覆蓋該定位件、該中介層及該保護膜，且該增層電路包括一第一導電盲孔，其直接接觸該中介層之該第一接觸墊，以提供該中介層及該增層電路間 之電性連接；移除該保護膜；以及將一加強層附著至該介電層，此步驟包括使該中介層及該定位件對準於該加強層之一通孔中。
在該介電層上形成該定位件之步驟可包括：提供一層壓基板，其包括一金屬層及該介電層；然後移除該金屬層之一選定部分，以形成該定位件。或者，在該介電層上形成該定位件之步驟可包括：提供一層壓基板，其包括一金屬層及該介電層；然後移除該金屬層之一選定部分，以形成一凹陷部分；然後將一塑膠材料沉積進入該凹陷部分；然後移除該金屬層之一剩餘部分。據此，該定位件可由金屬、光敏性塑膠材料、或非光敏性材料製備而成。舉例來說，該定位件基本上可由銅、鋁、鎳、鐵、錫、或其合金所製備，該中介層亦可由環氧樹脂或聚醯亞胺所製備。
根據本發明之製造複合線路板之方法，可更包括：在該介電層上形成一配置導件。據此，將該加強層附著至該介電層之步驟可包括：利用該配置導件，其係靠近該加強層之外圍邊緣，並側向對準該加強層之外圍邊緣，且於該加強層之外圍邊緣外側向延伸，使該中介層及該定位件對準於該加強層之該通孔中。
在該介電層上形成該定位件及該配置導件之步驟可包括：提供一層壓基板，其包括一金屬層及該介電層；然後移除該金屬層之一選定部分，以形成該定位件及該配置導件。或者，在該介電層上形成該定位件及該配置 導件之步驟可包括：提供一層壓基板，其包括一金屬層及該介電層；然後移除該金屬層之一選定部分，以形成一凹陷部分；然後將一塑膠材料沉積進入該凹陷部分以作為該定位件及該配置導件；然後移除該金屬層之一剩餘部分。據此，如同該定位件，用於該加強層之該配置導件可由金屬、光敏性塑膠材料、或非光敏性材料製備而成，例如銅、鋁、鎳、鐵、錫、合金、環氧樹脂或聚醯亞胺。
該層壓基板可選擇性地更包括一支撐板，且該介電層可設置於該金屬層與該支撐板之間。根據本發明之製造複合線路板之方法，其可選擇性地更包括：在設置該中介層及附著該加強層之後，移除該支撐板或薄化該支撐板。
該中介層於該第一表面上包括一或多個第一接觸墊、及選擇性地包括一或多個導熱墊、以及於該第二表面上包括一或多個第二接觸墊，可利用黏著劑附著至該介電層，其中該黏著劑係接觸該中介層及該介電層並位於兩者之間。相同地，該加強層可利用黏著劑而附著至該介電層，其中該黏著劑係接觸該加強層及該介電層並位於兩者之間。在任何情況下，該定位件及該配置導件係於該第二垂直方向自該介電層延伸，且該黏著劑可接觸該定位件及該配置導件，並於該第一垂直方向與該定位件及該配置導件共平面，且於該第二垂直方向低於該定位件及該配置導件。因此，可固定該中介層及該加強層而於該定位件及該配置導件所定義出之預定位置機械性連結至該增層電 路，該定位件及該配置導件自該增層電路之該第一絕緣層朝該第二垂直方向延伸，且分別延伸超過該中介層之該第一表面及該加強層之該附著表面。當該黏著劑於該第二垂直方向低於該定位件及該配置導件時，該定位件及該配置導件可在固化該黏著劑時，抑制該中介層及該加強層不必要之移動，其中該黏著劑接觸該中介層之該第一表面及該增層電路並位於兩者之間，且該黏著劑位於該加強層及該增層電路之間。
該增層電路可包括一第一絕緣層、一或多個第一盲孔及一或多個第一導線。舉例而言，該第一絕緣層於該第一垂直方向覆蓋該中介層、該定位件及該加強層，以及可延伸至該複合線路板之外圍邊緣，且該第一導線自該第一絕緣層朝該第一垂直方向延伸。因此，形成之增層電路可包括：提供一第一絕緣層，其包括該介電層並於該第一垂直方向覆蓋該定位件、該中介層及該加強層/保護膜；然後形成一或多個第一盲孔，其延伸穿過該第一絕緣層並對準該中介層之該一或多個第一接觸墊，且選擇性地包括一或多個額外的第一盲孔，其延伸穿過該第一絕緣層並對準該中介層或/及該中介層之導熱墊；然後形成一或多個第一導線，其自該第一絕緣層朝該第一垂直方向延伸，並於該第一絕緣層上側向延伸，以及朝該第二垂直方向延伸穿過該第一盲孔與選擇性地穿過額外的第一盲孔，以形成該一或多個第一導電盲孔，其直接接觸該中介層之該第一接觸墊；以及選擇性地形成該一或多個額外的第一導電盲 孔，其直接接觸該加強層或/及該中介層之導熱墊。據此，該第一導線可直接接觸該第一接觸墊以提供該中介層之訊號路由，進而使該中介層及該增層電路間之電性連接可不含焊料。此外，該第一導線可直接接觸該中介層之導熱墊以提供該中介層之散熱路徑。該第一導線亦可直接接觸該加強層，用以接地或電性連接沉積於其上之如薄膜電阻或電容之被動元件。
若需要額外之訊號路由，該增層電路可更包括額外的絕緣層、額外的盲孔、以及額外的導線。舉例來說，該增層電路可更包括一第二絕緣層、一或多個第二盲孔、以及一或多個第二導線。該第二絕緣層可於該第一垂直方向自該第一絕緣層及該第一導線延伸，並可延伸至該複合線路板之外圍邊緣，且該第二導線係於該第一垂直方向自該第二絕緣層延伸。因此，形成之增層電路可更包括：在該第一絕緣層和該第一導線上提供一第二絕緣層，該第二絕緣層係於該第一垂直方向自該第一絕緣層延伸；然後形成一或多個第二盲孔，其延伸穿過該第二絕緣層並對準該第一導線；然後形成一或多個第二導線，其於該第一垂直方向自該第二絕緣層延伸，於該第二絕緣層上側向延伸，且於該第二垂直方向延伸穿過該第二盲孔以形成一或多個第二導電盲孔，其直接接觸該第一導線，進而電性連接該第一導線至該第二導線。該第一盲孔及該第二盲孔可具有相同的大小，且該第一絕緣層、該第一導線、該第二絕緣層、以及該第二導線可具有平坦的延伸表面，其面朝該第 一垂直方向。
該增層電路之最外層導線可分別包括一或多個內連接墊，以提供下一層組體或另一電子設備(如半導體晶片、塑膠封裝、或另一半導體組體)之電性連接。該內連接墊可包括面朝該第一垂直方向顯露之接觸面。因此，下一層組體或另一電子設備可使用各種連接媒介以電性連接至該內建中介層，該連接媒介係包括打線或焊料凸塊以作為電性連接點。因此，該些電性接點(即該中介層之第二電性接墊以及該增層結構之內連接墊)可彼此電性連接，且位於線路板上面朝相反垂直方向的相反表面上，如此一來，該線路板便可使用作為三維半導體組體。此外，該增層電路可包括一散熱架(thermal paddle)，其自該增層電路之絕緣層延伸，並透過導電盲孔熱連接至該中介層之散熱墊，進而提升熱性能。舉例而言，該散熱架可自該第一絕緣層朝該第一垂直方向延伸，並可透過該第一導電盲孔熱連接至該中介層之散熱墊。
該絕緣層可經由各種技術沉積而成並延伸至該線路板之外圍邊緣，其包括膜壓合、輥輪塗佈、旋轉塗佈及噴塗沉積法。盲孔可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻及微影技術。形成導線可經由沉積一批覆層，其於第一垂直方向覆蓋該絕緣層並延伸穿過盲孔至該接觸墊，且選擇性至該加強層；然後利用蝕刻光罩移除該被覆層的選定部分以定義該導線。該被覆層可藉由各種技術沉積形成單層或多層結構，其包括電鍍、無電電鍍、蒸 鍍、濺鍍及其組合。該些被覆層可藉由各種技術圖案化，以定義出該些導線，其包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合。
藉由上述方法，本發明可提供一複合線路板，其包括：一中介層，包括於其相反的兩個表面上之一第一接觸墊以及一第二接觸墊，其中，該第一接觸墊面朝一第一垂直方向，且該第二接觸墊面朝與該第一垂直方向相反之一第二垂直方向；一定位件係作為該中介層之配置導件，其靠近該中介層之外圍邊緣，且於垂直該第一垂直方向以及第二垂直方向之側面方向上側向對準該中介層之外圍邊緣，並於該中介層之外圍邊緣外側向延伸；一加強層，其包括一通孔，且該中介層及該定位件延伸至該通孔中；以及一增層電路，其於該第一垂直方向覆蓋該定位件、該中介層、以及該加強層，且包括一第一絕緣層、一第一盲孔、以及一第一導線，其中，於該第一絕緣層中之該第一盲孔係對準於該中介層之該第一接觸墊，而該第一導線係於該第一垂直方向自該第一絕緣層延伸，且於該第二垂直方向延伸穿過該第一盲孔，並直接與該第一接觸墊接觸。該線路板可選擇性地更包括一配置導件，其靠近該加強層之外圍邊緣，且於垂直該第一垂直方向以及該第二垂直方向之側面上側向對準該加強層之外圍邊緣，並於該加強層之外圍邊緣外側向延伸。
該定位件以及該配置導件可分別具有圖案，以避免該中介層以及該加強層之不必要移動。舉例來說，該 定位件以及該配置導件可包括一連續或不連續之條板或突柱陣列，該定位件以及該配置導件可同時形成且具有相同或不同的圖案。具體來說，該定位件可側向對準該中介層之四個側表面，以避免該中介層之橫向位移。舉例來說，該定位件可沿著中介層之四個側面、兩個對角、或四個角對齊，且該中介層以及該定位件間之間隙較佳約於0.001至1毫米的範圍之內，該中介層可藉由該定位件與該通孔之內壁保持距離。此外，該定位件亦可靠近並側向對準該通孔之內側壁以停止該加強層之橫向位移。同理，該配置導件可側向對準於該加強層之四個外側表面，以避免該加強層之橫向位移。舉例來說，該配置導件可沿著該加強層之四個外側面、兩個外對角、或四個外角對齊，且該加強層之外圍邊緣與該配置導件間之間隙較佳約於0.001至1毫米的範圍之內，此外，該定位件以及該配置導件之厚度範圍較佳為10至200微米。
該加強層可延伸至該線路板之外圍邊緣，並提供機械性支撐以防止該中介層之變形及彎曲。此外，該加強層亦可提供該增層電路接地/電源之平台及作為散熱座。該加強層可為單層結構或多層結構(例如線路板、或多層陶瓷版、或基板與導電層之層壓板)。該加強層可由陶瓷、金屬、或其他多種無機材料所製成，如氧化鋁(Al2 O3 )、氮化鋁(AlN)、氮化矽(SiN)、矽(Si)、玻璃、銅(Cu)、鋁(Al)、不鏽鋼等。該加強層也可由如層疊之環氧化物、聚醯亞胺或銅箔層壓板之有機材料所製成。
該中介層可位於通孔中、或延伸於該通孔中及該通孔外之由定位件所定義之預定位置。在任一情況下，該中介層以及該定位件係延伸進入該通孔，且該定位件靠近該中介層之外圍邊緣，且於側面方向上側向對準該中介層之外圍邊緣，並於該中介層之外圍邊緣外側向延伸，以避免該中介層之不必要移動。此外，該中介層可更包括一或多個連接元件(如穿孔)以電性連接面朝第一垂直方向之該第一接觸墊以及面朝第二垂直方向且顯露於通孔之該第二接觸墊。舉例來說，該中介層可為矽、玻璃、或陶瓷中介層。
該組體可為一級或二級之單一晶片或多晶片之裝置。舉例來說，該組體可為包括單一晶片或多晶片之一級封裝結構。或者，該組體可為包含單一封裝體或多個封裝體之二級封裝結構，且各個封裝體可包括單一晶片或多個晶片。
除非特別描述或在步驟間使用的「然後」一詞或必須依序發生之步驟，上述步驟之順序並無限制於以上所列且可根據所需設計而變化或重新安排。
本發明具有多項優點。其中，該加強層可提供電源/接地之平台、散熱座以及該中介層以及該增層電路之穩定的機械支撐。該定位件可準確地確認該中介層之放置位置，以避免該因該中介層的橫向位移導致該中介層以及該增層電路間之電性連接錯誤，進而大幅度的改善了產品良率。該中介層以及該增層電路間之電性連接不含焊料， 因此有利於展現高I/O值以及高性能。該方法製成之該線路板可靠度高、價格低廉、且非常適合大量製造生產。
本發明之上述及其他特徵與優點將於下文中藉由各種較佳實施例進一步加以說明。
11‧‧‧金屬層
111‧‧‧凹穴
113‧‧‧定位件
131‧‧‧黏著劑
101、102、103‧‧‧複合線路板
110‧‧‧三維組體
115‧‧‧配置導件
20‧‧‧增層電路
21‧‧‧介電層
211‧‧‧第一絕緣層
213‧‧‧第一盲孔
23‧‧‧支撐板
23’‧‧‧被覆層
241‧‧‧第一導線
243‧‧‧第一導電盲孔
246‧‧‧散熱架
261‧‧‧第二絕緣層
263‧‧‧第二盲孔
281‧‧‧第二導線
283‧‧‧第二導電盲孔
284‧‧‧內連接墊
291‧‧‧防焊層材料
293‧‧‧開口
31‧‧‧中介層
311‧‧‧第一表面
313‧‧‧第二表面
312‧‧‧第一接觸墊
314‧‧‧第二接觸墊
316‧‧‧散熱墊
41‧‧‧加強層
411‧‧‧通孔
51,53‧‧‧晶片
55‧‧‧LED晶片
61,63‧‧‧焊料凸塊
71‧‧‧保護膜
81‧‧‧螢光材料
參考隨附圖式，本發明可藉由下述較佳實施例之詳細敘述更加清楚明瞭，其中：圖1及圖2係本發明一實施例之於介電層上形成一定位件之方法剖視圖。
圖2A係圖2之俯視圖。
圖1’及圖2’係本發明一實施例之於介電層上形成一定位件之另一方法剖視圖。
圖2A’係圖2’之俯視圖。
圖2B-2E為本發明中，定位件之各種參考形式之俯視圖。
圖3及圖3A各自為本發明之一實施例中，將中介層設置於其上之結構剖視圖以及俯視圖。
圖4及圖4A各自為本發明之一實施例中，將加強層設置於其上之結構剖視圖以及俯視圖。
圖5-9為根據本發明一實施例之複合線路板之製備方法剖視圖，其係包括一中介層、一定位件、一加強層、以及一電性連接至中介層之增層電路。
圖10為本發明一實施例中之三維組體剖視圖，其係包括貼附於複合電路板兩側之半導體元件。
圖11及圖11A各自為本發明之另一實施例之複合線路 板結構剖視圖以及俯視圖，其係包括一中介層、一定位件、一配置導件、一加強層、以及一電性連接至中介層之增層電路。
圖12-16為本發明之再一實施態樣之用於LED模組之複合線路板之製備方法剖視圖。
圖16A係圖16之俯視圖。
圖16B係圖16之仰視圖。
圖17為本發明之另一實施例之LED模組結構剖視圖，其係包括一複合線路板、LED晶片、以及一螢光材料。
在下文中，將提供實施例以詳細說明本發明之實施態樣。本發明之其他優點以及功效將藉由本發明所揭露之內容而更為顯著。應當注意的是，該些隨附圖式為簡化之圖式，圖式中所示之組件數量、形狀、以及大小可根據實際條件而進行修改，且元件的配置可能更為複雜。本發明中也可進行其他方面之實踐或應用，且不背離本發明所定義之精神與範疇之條件下，可進行各種變化以及調整。
[實施例1]
圖1及圖2為本發明實施例於一介電層上形成一定位件之方法剖視圖，且圖2A為圖2之俯視圖。
圖1為包括金屬層11、介電層21、以及支撐板23之層壓結構剖視圖。圖中所示之金屬層11為厚度為35微米之銅層，然而，金屬層11也可為各種金屬材料，並不受限於銅層。此外，金屬層11可藉由各種技術而被沉積 於介電層21上，包括層壓、電鍍、無電電鍍、蒸鍍、濺鍍及其組合以沉積單層或多層之結構，且其厚度較佳為10至200微米之範圍內。
介電層21通常為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成，且具有50微米之厚度。在此實施態樣中，介電層21介於金屬層11以及支撐板23之間。然而，支撐板23在某些實施態樣下可被省略。支撐板23通常由銅所製成，但銅合金以及其他材料皆可被使用，支撐板23之厚度可於25至1000微米之範圍內，而以製程以及成本作為考量，其較佳為35至100微米之範圍內。在此實施態樣中，支撐板23為厚度35微米之銅板。
圖2及2A分別為定位件113形成於介電層21上之結構剖視圖及俯視圖。定位件113可藉由光刻法以及溼式蝕刻法以移除金屬層11之選定部位而形成。在圖式中，定位件113由矩形陣列之複數個金屬突柱所組成，且與隨後設置於介電層21上之中介層的四個側面相符。然而，定位件的形式並不受限於此，且可為防止隨後設置之中介層之不必要位移之任何樣式。
圖1’及2’為本發明之實施例於一介電層上形成一定位件之另一方法剖視圖，且圖2A’為圖2’之俯視圖。
圖1’為層壓一組凹穴111之剖視圖，該層壓結構包括如上所述之金屬層11、介電層21、以及支撐板23，且凹穴111係經由移除金屬層11之選定部分而形成。
圖2’以及圖2A’各自為定位件113形成於介電層21上之結構剖視圖以及俯視圖。定位件113可經由分散或印刷一光敏性塑膠材料(如環氧樹脂、聚醯亞胺等)或非光敏性材料於凹穴111中，接著移除整體金屬層11而形成。在此，圖式中之定位件113係為複數個樹脂突柱陣列，且符合隨後設置之中介層之兩個對角。
圖2B-2E為定位件之各種參考樣式。舉例來說，定位件113可由一連續或不連續之條板所組成，且符合隨後設置之中介層之四個側面(如圖2B及2C所示)、兩個對角、或四個角落(如圖2D及2E)。
圖3-9為根據本發明一實施例之複合線路板之製備方法剖視圖，其係包括一中介層、一定位件、一加強層、以及一增層電路。
如圖9所示，複合線路板101包括中介層31、定位件113、加強層41及增層電路20。中介層31包括第一表面311、與第一表面311相反之第二表面313、於第一表面311之第一接觸墊312、於第二表面313之第二接觸墊314、以及電性連接第一接觸墊312以及第二接觸墊314之穿孔(圖未示)。中介層31可為矽中介層、玻璃中介層、或陶瓷中介層，其係包含了導線圖案，該導線圖案係由第二接觸墊314之細微間距扇出至第一接觸墊312之粗間距。增層電路20係電性連接至中介層31，且包括第一絕緣層211、第一導線241、第二絕緣層261、以及包括內連接墊284之第二導線281。定位件113自增層電路20之第一絕緣層211 於向上方向延伸，且靠近中介層31之外圍邊緣。定位件113以及中介層31對齊於加強層41之通孔411，且延伸進入加強層41之通孔411。
圖3及3A各自為使用黏著劑131將中介層31設置於介電層21上之結構剖視圖以及俯視圖。中介層31包括第一表面311、與第一表面311相反之第二表面313、於第一表面311之第一接觸墊312、於第二表面313之第二接觸墊314、以及電性連接第一接觸墊312及第二接觸墊314之穿孔(圖未示)。中介層31可為矽中介層、玻璃中介層、或陶瓷中介層，其係包含了導線圖案，該導線圖案係由第二接觸墊314之細微間距扇出至第一接觸墊312之粗間距。
定位件113可作為中介層31之配置導件，從而使中介層31係準確地放置於一預定位置上，且中介層31之第一表面311係面朝介電層21。定位件113自介電層21於向上方向延伸超出中介層31之第一表面311，且側向對準中介層31之四個側面，並側向延伸超出中介層31之四個側面。當定位件113靠近中介層31之四個側面且符合中介層31之四個側面，以及中介層31下之黏著劑131低於定位件113時，可避免中介層31於固化黏著劑時之任何不必要的移動。較佳地，中介層31以及定位件113之間的間隙係於約0.001至1毫米之範圍內。
圖4以及4A各自為使用黏著劑131將加強層41設置於介電層21上之結構剖視圖及俯視圖。中介層31以及定位件113對準並插入加強層41之通孔411中，且使 用黏著劑131將加強層41設置至介電層21上。通孔411係藉由機械性鑽孔而形成於加強層41上，亦可透過其他如沖壓及雷射鑽孔之技術形成。圖式中之加強層41為厚度為約0.6毫米之陶瓷片，但也可以是其他單層或多層結構，如多層電路板、玻璃板或金屬板。
中介層31以及通孔411之內側壁係藉由定位件113而與彼此保持距離，定位件113係靠近且對齊於通孔411之四個內壁，且於加強層41下之黏著劑113低於定位件113，從而亦可避免加強層41於黏著劑131完全固化前有任何不必要的移動。此外，中介層31以及加強層41之間可添加一接合材料(圖未示)以增加其剛性。
圖5為形成穿過黏著劑131、介電層21、以及支撐板23之第一盲孔213，以顯露第一接觸墊312之結構示意圖。第一盲孔213可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻及微影技術。可使用脈衝雷射提高雷射鑽孔效能，或者，可使用金屬光罩以及雷射光束。舉例來說，可先蝕刻銅板以製造一金屬窗口後再照射雷射光束。第一盲孔213通常具有50微米之直徑，且介電層21視為增層電路之第一絕緣層211。
參照圖6，形成於第一絕緣層211上之第一導線241係經由沉積被覆層23’於支撐板23上，以及沉積進入第一盲孔213中，接著圖案化支撐板23及其上之被覆層23’而形成。或者，在某些實施態樣中，可提供不具支撐板23之層壓結構，或在圖4所示之步驟後移除支撐板23， 使該金屬層21於形成第一盲孔213後可直接被金屬化以形成第一導線241。被覆層23’可藉由各種技術沉積形成單層或多層結構，其包括電鍍、無電電鍍、蒸鍍、濺鍍及其組合。舉例來說，沉積被覆層23’係首先藉由將該結構浸入活化劑溶液中，使第一絕緣層211與無電鍍銅產生觸媒反應，接著以無電電鍍方式被覆一薄銅層作為晶種層，然後以電鍍方式將所需厚度之第二銅層形成於晶種層上。或者，於晶種層上沉積電鍍銅層前，該晶種層可藉由濺鍍方式形成如鈦/銅之晶種層薄膜。一旦達到所需之厚度，即可使用各種技術圖案化金屬層23以及被覆層23’以形成第一導線241，其包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其與蝕刻光罩(圖未示)之組合，以定義出第一導線241。因此，第一導線241係自第一絕緣層211於向下方向延伸，於第一絕緣層211上側向延伸，且於向上方向延伸進入第一盲孔213以形成電性連接第一接觸墊312之第一導電盲孔243。
為了便於說明，支撐板23以及於其上之被覆層23’係以單一層表示，由於銅為同質被覆，金屬層間之界線(均以虛線繪示)可能不易察覺甚至無法察覺，然而被覆層23’與第一絕緣層211之間之界線則清楚可見。
圖7為沉積第二絕緣層261於第一導線241以及第一絕緣層261上之剖視圖。第二絕緣層261可為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成，並經由各種技術形成，其包括膜壓合、輥輪塗佈、旋轉塗佈及噴塗沉積法，並通常具有50微米之厚度。較佳地，第一絕 緣層211與第二絕緣層261為相同材料。
圖8為形成穿過第二絕緣層261之第二盲孔263，以顯露第一導線241之選定部分之結構剖視圖。如同第一盲孔213，第二盲孔263可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻及微影技術，且其直徑通常為50微米。較佳地，第一盲孔213以及第二盲孔263具有相同的尺寸。
參照圖9，第二導線281係形成於第二絕緣層261上，第二導線281係自第二介電層261於向下方向延伸，於第二絕緣層261上側向延伸，且於向上方向延伸進入第二盲孔263中，以形成電性連接第一導線241之第二導電盲孔283。
第二導線281可經由各種技術沉積為一導電層，其包括電鍍、無電電鍍、濺鍍及其組合，接著經由各種方式圖案化該導電層，其包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其與蝕刻光罩(圖未示)之組合，以定義出第二導線281。較佳地，第一導線241以及第二導線281係使用相同的材料且具有相同之厚度。
因此，如圖9所示，完成之複合線路板101包括了中介層31、定位件113、加強層41、以及增層電路20。於圖式中，增層電路20包括第一絕緣層211、第一導線241、第二絕緣層261、以及第二導線281。
中介層31以及加強層41係經由黏著劑131貼附於第一絕緣層211上，黏著劑131接觸中介層31以及第一絕緣層211，且介於中介層31與第一絕緣層211、以及加 強層41與第一絕緣層211之間，中介層31以及加強層41係經由介於中介層31以及加強層41之間之定位件113而與彼此保持距離。定位件113自增層電路20之第一絕緣層211於向上方向延伸，並靠近中介層31之外圍邊緣以及通孔411之內側壁。黏著劑131接觸定位件113，且於向下方向與定位件113共平面，並於向上方向低於定位件113。增層電路20之第一導線241直接接觸中介層31之第一接觸墊312，從而中介層31以及增層電路20間之電性連接不含焊料。
圖10為三維組體110剖視圖，其係包括貼附於複合電路板101兩側之晶片51,53。一晶片51係透過焊料凸塊61而電性連接至中介層31之第二接觸墊314，同時另一晶片53係對準中介層31之放置位置，並透過內接觸墊284上之焊料凸塊63電性耦合至增層電路20，其中內接觸墊284係自防焊層材料291之開口293顯露。據此，晶片51,53可經由中介層31、增層電路20及焊料凸塊61,63而與彼此電性連接。此外，其餘自防焊層材料291之開口293顯露之內接觸墊284可容納一導電接頭，如焊料凸塊、錫球、接腳等，作為與另一組體或外部元件之電性連接以及機械性附著。防焊層開口293可藉由各種方法形成，其包括微影製程、雷射鑽孔及電漿蝕刻。
[實施例2]
圖11及圖11A各自為本發明之另一實施例之複合線路板102結構剖視圖以及俯視圖，其係包括一配置導件115係靠近加強層41外圍邊緣、以及額外之第一導電 盲孔243，其直接接觸加強層41。
在此實施例中，複合線路板102係以與實施例1所述相同方式製造而成，除了藉由移除金屬層11的選定部位，在形成定位件113期間同時形成配置導件115，以準確的定義加強層41之設置位置，以及形成額外之第一導電盲孔243，其直接接觸加強層41。配置導件115自第一絕緣層211上於向上方向延伸超過加強層41之附著表面，並測向對準於加強層41之四個外側表面，且於側向方向延伸超過加強層41的四個外側表面。在圖式中，配置導件115為複數個金屬突柱，且於側向方向上符合加強層41的四個外側表面。然而，配置導件115不受限於此並可為其他多種形式。由於配置導件115係於側向方向靠近並符合加強層41的四個外側表面，且加強層41下之黏著劑131低於配置導件115，因此於固化該黏著劑131時，可防止加強層41任何不必要的移動。而加強層41之外圍邊緣與配置導件115間之間隙較佳為約0.001至1毫米之範圍之內。
[實施例3]
圖12-16為本發明之再一實施態樣之用於LED模組之複合線路板之製備方法剖視圖。
為了簡要說明之目的，於實施例1中之任何敘述可合併至此處之相同應用部分，且不再重複相同敘述。
圖12為圖1-3所示步驟所製備之結構剖視圖。在此實施例中，除了第一接觸墊312、第二接觸墊314、及穿孔(圖未示)以外，中介層113更包括散熱墊316，其位於 第一表面311上。
圖13為其上貼附有保護膜71及支撐板23被薄化之結構剖視圖。保護膜71於向上方向覆蓋中介層31、定位件113及介電層21。提供保護膜71後，支撐板23係自35微米被薄化至15微米。
圖14為形成穿過黏著劑131、介電層21以及支撐板23之第一盲孔213之結構剖視圖。第一盲孔213對準並顯露第一接觸墊312以及中介層31之散熱墊316，且介電層21作為增層電路之第一絕緣層211。
圖15為透過沉積及圖案化金屬以於第一絕緣層211上形成具有散熱架246之第一導線241之結構剖視圖。第一導線241係經由沉積被覆層23’於金屬層23上，並進入第一盲孔213中，且接著圖案化金屬層23以及其上之被覆層23’而形成。被覆層23’係於向下方向覆蓋薄化支撐板23且自其於向下方向延伸，並於向上方向延伸進入第一盲孔213以形成第一導電盲孔243，其直接接觸第一接觸墊312以及散熱墊316，以及提供中介層31之熱傳導路徑及訊號路由。
為便於圖示，金屬層23以及其上之被覆層23’係由單層表示，由於銅為同質被覆，金屬層間之界線(均以虛線繪示)可能不易察覺甚至無法察覺，然而被覆層23，與第一絕緣層211間之界線則清楚可見。
圖16、圖16A、圖16B分別為具有加強層41之結構之剖視圖、俯視圖及仰視圖。加強層41在移除保護 膜71後利用黏著劑131設置於第一絕緣層211上，以提供機械性支撐並定義螢光材料之區域。中介層31及定位件113係對準該加強層41之通孔411並自通孔411顯露。
據此，如圖16所示，完成之複合線路板103係包括中介層31、定位件113、加強層41、以及增層電路20。在此圖中，增層電路20包括第一介電層211以及具有散熱墊241之第一導線241。
圖17為LED模組120結構剖視圖，其係包括一複合線路板103、LED晶片55、以及一螢光材料81。LED晶片55係設置在中介層31之第二接觸墊314，並電性連接至增層電路。將螢光材料81填入加強層41之通孔411，並覆蓋LED晶片55、中介層31及定位件113。
上述之三維半導體組體以及線路板僅為說明範例，本發明尚可透過其他多種實施例實現。此外，上述實施例可基於設計及可靠度之考量，彼此混合搭配使用或與其他實施例混合搭配使用。例如，加強層可包括陶瓷材料、金屬材料或環氧類層壓體，且可嵌埋有單層導線或多層導線。加強層可包括多個通孔以容納額外的中介層、被動元件、或其他電子元件，且增層電路可包括額外之導線，以連接額外的中介層、被動元件、或其他電子元件。舉例來說，加強層可包括一通孔以放置一個中介層於其中，以及多個通孔以放置被動元件於其中。
如上述實施例所示，本發明之半導體元件可獨自使用或與其他半導體元件共用一中介層。例如，可將單 一半導體元件設置於中介層上，或將多個半導體元件設置於中介層上。舉例而言，可將四枚排列成2x2陣列之小型晶片附著於中介層上，而該中介層可包括額外接觸墊，以接收並執行額外晶片墊之路由。相較每一晶片設置一中介層，此作法更具經濟效益。同樣地，加強層之通孔可包括多組定位件以容納多個額外的中介層於其中，且增層電路可包括額外的導線以容納額外的中介層。
本案之半導體元件可為已封裝或未封裝晶片。此外，該半導體元件可為裸晶片或晶圓級封裝晶片(wafer level packaged die)等。可利用多種連結媒介將半導體元件機械性連結及電性連結至中介層，包括利用金或焊錫凸塊。定位件可依中介層而客製化，舉例來說，定位件之圖案可為正方形或矩形，俾與中介層之形狀相同或相似。散熱元件如散熱片或散熱座可經由熱導電性黏著劑或焊接材料貼附於半導體元件，該散熱元件也可貼附於加強層以延伸接觸面積以增加半導體元件的散熱途徑效率。
在本文中，「鄰接」一詞意指元件係一體成型(形成單一個體)或相互接觸(彼此無間隔或未隔開)。例如，第一導線鄰接於第一接觸墊，但並未鄰接於第二接觸墊。
「重疊」一詞意指位於上方並延伸於一下方元件之周緣內。「重疊」包含延伸於該周緣之內、外或坐落於該周緣內。例如，在中介層之第二接觸墊面朝向上方向時，加強層係重疊於介電層，此乃因一假想垂直線可同時貫穿該加強層與該介電層，不論加強層與介電層之間是否存有 另一同樣被該假想垂直線貫穿之元件(例如黏著劑)，且亦不論是否有另一假想垂直線僅貫穿介電層而未貫穿加強層(位於加強層之通孔內)。同樣地，黏著劑係重疊於介電層，加強層係重疊於黏著劑，且黏著劑被加強層重疊。此外，「重疊」與「位於上方」同義，「被重疊」則與「位於下方」同義。
「接觸」一詞意指直接接觸。例如，導線接觸第一接觸墊但並未接觸第二接觸墊。
「覆蓋」一詞意指於垂直及/或側面方向上不完全以及完全覆蓋。例如，在中介層之第二接觸墊面朝向上方向之狀態下，增層電路於向下方向覆蓋中介層，但中介層並未從向上方向覆蓋增層電路。
「層」字包含圖案化及未圖案化之層體。例如，當金屬層設置於介電層上時，金屬層可為一空白未光刻及濕式蝕刻之平板。此外，「層」可包含複數疊合層。
「開口」、「通孔」與「穿孔」等詞同指貫穿孔洞。例如，中介層之第二接觸墊面朝向上方向時，中介層被插入加強層之通孔中，並於向上方向由加強層中顯露出。
「插入」一詞意指元件間之相對移動。例如，「將中介層插入通孔中」係不論加強層為固定不動而中介層朝加強層移動；中介層層固定不動而由加強層朝中介層層移動；或中介層與加強層兩者彼此靠合。又例如，「將中介層插入(或延伸至)通孔內」包含：貫穿(穿入並穿出)通孔；以及插入但未貫穿(穿入但未穿出)通孔。
「對準」、「對齊」等詞意指元件間之相對位置，不論元件之間是否彼此保持距離或鄰接，或一元件插入且延伸進入另一元件中。例如，當假想之水平線貫穿定位件及中介層時，定位件側向對準於中介層，不論定位件與中介層之間是否具有其他被假想之水平線貫穿之元件，且不論是否具有另一貫穿中介層但不貫穿定位件、或貫穿定位件但不貫穿中介層之假想水平線。同樣地，第一盲孔對準於中介層之第一接觸墊，且中介層與定位件對準於通孔。
「靠近」一詞意指元件間之間隙的寬度不超過最大可接受範圍。如本領域習知通識，當中介層以及定位件間之間隙不夠窄時，由於中介層於間隙中之橫向位移而導致之位置誤差可能會超過可接受之最大誤差限制，一旦中介層之位置誤差超過最大極限時，則不可能使用雷射光束對準接觸墊，而導致中介層以及增層電路間的電性連接錯誤。因此，根據中介層之接觸墊的尺寸，於本領域之技術人員可經由試誤法以確認中介層以及定位件間之間隙的最大可接受範圍，從而避免中介層以及增層電路間之電性連接錯誤。由此，「定位件靠近中介層之外圍邊緣」之用語係指中介層之外圍邊緣以及定位件間之間隙係窄到足以防止中介層之位置誤差超過可接受之最大誤差限制。
「設置」一語包含與單一或多個支撐元件間之接觸與非接觸。例如，中介層係設置於介電層上，不論此中介層係實際接觸介電層或與介電層以一黏著劑相隔。
「電性連接」一詞意指直接或間接電性連接。例如，第一導線提供了內連接墊以及第一接觸墊之電性連接，其不論第一導線是否鄰接第一內連接墊、或經由第二導線電性連接至內連接墊。
「上方」一詞意指向上延伸，且包含鄰接與非鄰接元件以及重疊與非重疊元件。例如，當中介層之第二連接墊面朝向上方向時，定位件於其上方延伸，鄰接介電層並自介電層突伸而出。
「下方」一詞意指向下延伸，且包含鄰接與非鄰接元件以及重疊與非重疊元件。例如，在中介層之第二連接墊面朝向上方向時，增層電路延伸於其下方，鄰接黏著劑並自黏著劑於向下方向突伸而出。同樣地，增層電路即使並未鄰接加強層或中介層，其仍可延伸於加強層及中介層下方。
「第一垂直方向」及「第二垂直方向」並非取決於線路板之定向，凡熟悉此項技藝之人士即可輕易瞭解其實際所指之方向。例如，中介層之第一接觸墊面朝第一垂直方向，且中介層之第二接觸墊面朝第二垂直方向，此與線路板是否倒置無關。同樣地，定位件係沿一側向平面「側向」對準中介層，此與線路板是否倒置、旋轉或傾斜無關。因此，該第一及第二垂直方向係彼此相反且垂直於側面方向，且側向對準之元件係在垂直於第一與第二垂直方向之側向平面相交。再者，當中介層之第二接觸墊面朝向上方向時，第一垂直方向為向下方向，第二垂直方向為 向上方向；當中介層之第二接觸墊面朝向下方向時，第一垂直方向為向上方向，第二垂直方向為向下方向。
本發明之線路板及使用其之半導體組體具有多項優點。由該方法製成之線路板及使用其之半導體組體之可靠度高、價格平實且極適合量產。加強層提供了機械性支撐、尺寸穩定性以及控制整體的平整性，且增層電路(如中介層)之熱膨脹，即使中介層與增層電路間之熱膨脹係數(CTE)不同，於熱循環的情況下，中介層依然能穩固連接至增層電路。中介層與增層電路之間為直接的電性連接，其不含焊料係有利於高I/O值以及高性能。特別是定位件可準確的定義中介層設置的位置，並避免由中介層之橫向位移所導致之中介層及增層電路間的電性連接錯誤，從而大幅改善生產的良率。
本案之製作方法具有高度適用性，且係以獨特、進步之方式結合運用各種成熟之電性連結及機械性連結技術。此外，本案之製作方法不需昂貴工具即可實施。因此，相較於傳統封裝技術，此製作方法可大幅提升產量、良率、效能與成本效益。
在此所述之實施例係為例示之用，其中該些實施例可能會簡化或省略本技術領域已熟知之元件或步驟，以免模糊本發明之特點。同樣地，為使圖式清晰，圖式亦可能省略重覆或非必要之元件及元件符號。
精於此項技藝之人士針對本文所述之實施例當可輕易思及各種變化及修改之方式。例如，前述之材料、 尺寸、形狀、大小、步驟之內容與步驟之順序皆僅為範例。本領域人士可於不悖離如隨附申請專利範圍所定義之本發明精神與範疇之條件下，進行變化、調整與均等技藝。雖然本發明已於較佳實施態樣中說明，然而應當了解的是，在不悖離本發明申請專利範圍的精神以及範圍的條件下，可對於本發明進行可能的修改以及變化。
101‧‧‧複合線路板
113‧‧‧定位件
131‧‧‧黏著劑
20‧‧‧增層電路
211‧‧‧第一絕緣層
241‧‧‧第一導線
261‧‧‧第二絕緣層
263‧‧‧第二盲孔
281‧‧‧第二導線
283‧‧‧第二導電盲孔
284‧‧‧內連接墊
31‧‧‧中介層
311‧‧‧第一表面
312‧‧‧第一接觸墊
313‧‧‧第二表面
314‧‧‧第二接觸墊
41‧‧‧加強層
411‧‧‧通孔

Claims (13)

  1. 一種製造具有內建定位件及中介層之複合線路板之方法，包括：在一介電層上形成一定位件；利用該定位件作為一配置導件，在該介電層上設置一中介層，該中介層包括一第一接觸墊以及一第二接觸墊於其相反的兩個表面上，其中，該第一接觸墊面朝一第一垂直方向且附著至該介電層，該第二接觸墊面朝與該第一垂直方向相反之一第二垂直方向，且該定位件於垂直該第一垂直方向以及第二垂直方向之側面方向上靠近並側向對準該中介層之外圍邊緣，及於該中介層之外圍邊緣外側向延伸；將一加強層附著至該介電層，此步驟包括使該中介層及該定位件對準於該加強層之一通孔中；以及形成一增層電路，其於該第一垂直方向覆蓋該定位件、該中介層及該加強層，且該增層電路包括一第一導電盲孔，其直接接觸該中介層之該第一接觸墊，以提供該中介層及該增層電路間之電性連接。
  2. 如申請專利範圍第1項所述之方法，其中，該中介層及該增層電路間之電性連接不含焊料。
  3. 如申請專利範圍第1項所述之方法，其中，在該介電層上形成該定位件之步驟包括：提供一層壓基板，其包括一金屬層及該介電層；然後移除該金屬層之一選定部分，以形成該定位件。
  4. 如申請專利範圍第1項所述之方法，其中，在該介電層上形成該定位件之步驟包括：提供一層壓基板，其包括一金屬層及該介電層；然後移除該金屬層之一選定部分，以形成一凹陷部分；然後將一塑膠材料沉積進入該凹陷部分；然後移除該金屬層之一剩餘部分。
  5. 如申請專利範圍第1項所述之方法，其中，利用一黏著劑使該中介層附著至該介電層，該黏著劑接觸中介層及該介電層並介於該中介層及該介電層之間。
  6. 如申請專利範圍第5項所述之方法，其中，該黏著劑接觸該定位件，且於該第一垂直方向與該定位件共平面，以及於該第二垂直方向低於該定位件。
  7. 如申請專利範圍第1項所述之方法，其中，形成該增層電路之步驟包括：提供一第一絕緣層，其包括該介電層並於該第一垂直方向覆蓋該定位件、該中介層及該加強層；然後形成一第一盲孔，其延伸穿過該第一絕緣層並對準該中介層之該第一接觸墊；然後形成一第一導線，其係於該第一垂直方向自該第一絕緣層延伸，並於該第一絕緣層上側向延伸，以及於該第二垂直方向延伸穿過該第一盲孔以形成該第一導電盲孔，其直接接觸該中介層之該第一接觸墊。
  8. 如申請專利範圍第7項所述之方法，其中，形成該增層電路之步驟包括：形成一額外之第一盲孔，其延伸穿過該第一絕緣層，並對準於該加強層；然後形成該第一導線，其於該第二垂直方向延伸穿過該額外之第一盲孔，以形成一額外之第一導電盲孔，其直接接觸該加強層。
  9. 如申請專利範圍第1項所述之方法，其中，該定位件包括一連續或不連續之條板、或一突柱陣列。
  10. 如申請專利範圍第1項所述之方法，其中，該中介層以及該定位件間之間隙係於0.001至1毫米之範圍內。
  11. 如申請專利範圍第1項所述之方法，其中，該定位件之高度係於10至200微米之範圍內。
  12. 如申請專利範圍第1項所述之方法，其中，該中介層具有一貫穿孔，其電性連接該第一接觸墊及該第二接觸墊。
  13. 一種製造具有內建定位件及中介層之複合線路板之方法，包括：在一介電層上形成一定位件；利用該定位件作為一配置導件，在該介電層上設置一中介層，該中介層包括一第一接觸墊以及一第二接觸墊於其相反的兩個表面上，其中，該第一接觸墊面朝一第一垂直方向且附著至該介電層，該第二接觸墊面朝與該第一垂直方向相反之一第二垂直方向，且該定位件於垂直該第一垂直方向以及第二垂直方向之側面方向上靠近並側向對準 該中介層之外圍邊緣，及於該中介層之外圍邊緣外側向延伸；提供一保護膜，其於該第二垂直方向覆蓋該中介層、該定位件及該介電層；形成一增層電路，其於該第一垂直方向覆蓋該定位件、該中介層及該保護膜，且該增層電路包括一第一導電盲孔，其直接接觸該中介層之該第一接觸墊，以提供該中介層及該增層電路間之電性連接；移除該保護膜；以及將一加強層附著至該介電層，此步驟包括使該中介層及該定位件對準於該加強層之一通孔中。
TW102128621A 2012-08-14 2013-08-09 製造具有內建定位件之複合線路板之方法 TWI487043B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261682801P 2012-08-14 2012-08-14
US13/753,625 US20140157593A1 (en) 2012-08-14 2013-01-30 Method of making hybrid wiring board with built-in stopper, interposer and build-up circuitry

Publications (2)

Publication Number Publication Date
TW201407701A TW201407701A (zh) 2014-02-16
TWI487043B true TWI487043B (zh) 2015-06-01

Family

ID=50086311

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102128621A TWI487043B (zh) 2012-08-14 2013-08-09 製造具有內建定位件之複合線路板之方法

Country Status (3)

Country Link
US (1) US20140157593A1 (zh)
CN (1) CN103596386B (zh)
TW (1) TWI487043B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9832860B2 (en) * 2014-09-26 2017-11-28 Intel Corporation Panel level fabrication of package substrates with integrated stiffeners
US10062663B2 (en) 2015-04-01 2018-08-28 Bridge Semiconductor Corporation Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same
US9859202B2 (en) * 2015-06-24 2018-01-02 Dyi-chung Hu Spacer connector
JP2017103549A (ja) 2015-11-30 2017-06-08 スミダコーポレーション株式会社 アンテナ装置およびアンテナ装置の製造方法
US10121734B2 (en) * 2016-01-20 2018-11-06 Micron Technology, Inc. Semiconductor device
US9831195B1 (en) * 2016-10-28 2017-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
CN109429427B (zh) * 2017-08-24 2020-12-15 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN110769598B (zh) * 2018-07-27 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141885A1 (en) * 2000-03-23 2003-07-31 Salman Akram Interposer and methods for fabricating same
US6670698B1 (en) * 2002-02-05 2003-12-30 Amkor Technology, Inc. Integrated circuit package mounting
US20040218372A1 (en) * 2003-02-18 2004-11-04 Hiroshi Hamasaki LSI package provided with interface module and method of mounting the same
US20040255458A1 (en) * 2000-02-24 2004-12-23 Williams Vernon M. Programmed material consolidation methods for fabricating semiconductor device components and conductive features thereof
US20050230841A1 (en) * 2004-04-15 2005-10-20 Walk Michael J Integrated circuit package with low modulus layer and capacitor/interposer
US20060105500A1 (en) * 2004-05-11 2006-05-18 Wen-Yuan Chang Process for fabricating chip embedded package structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5413964A (en) * 1991-06-24 1995-05-09 Digital Equipment Corporation Photo-definable template for semiconductor chip alignment
JP3521341B2 (ja) * 1996-06-26 2004-04-19 日本特殊陶業株式会社 配線基板及びその製造方法、並びに被搭載基板を搭載した配線基板及びその製造方法
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
TWI460834B (zh) * 2010-08-26 2014-11-11 Unimicron Technology Corp 嵌埋穿孔晶片之封裝結構及其製法
US20120126399A1 (en) * 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040255458A1 (en) * 2000-02-24 2004-12-23 Williams Vernon M. Programmed material consolidation methods for fabricating semiconductor device components and conductive features thereof
US20030141885A1 (en) * 2000-03-23 2003-07-31 Salman Akram Interposer and methods for fabricating same
US6670698B1 (en) * 2002-02-05 2003-12-30 Amkor Technology, Inc. Integrated circuit package mounting
US20040218372A1 (en) * 2003-02-18 2004-11-04 Hiroshi Hamasaki LSI package provided with interface module and method of mounting the same
US20050230841A1 (en) * 2004-04-15 2005-10-20 Walk Michael J Integrated circuit package with low modulus layer and capacitor/interposer
US20060105500A1 (en) * 2004-05-11 2006-05-18 Wen-Yuan Chang Process for fabricating chip embedded package structure

Also Published As

Publication number Publication date
TW201407701A (zh) 2014-02-16
CN103596386B (zh) 2016-06-15
CN103596386A (zh) 2014-02-19
US20140157593A1 (en) 2014-06-12

Similar Documents

Publication Publication Date Title
TWI493674B (zh) 具有內建定位件、中介層、以及增層電路之複合線路板
TWI521669B (zh) 具有堆疊式封裝能力之半導體封裝件及其製作方法
TWI487043B (zh) 製造具有內建定位件之複合線路板之方法
TWI593076B (zh) 具有堆疊式封裝能力之半導體封裝件及其製作方法
TWI529879B (zh) 中介層上設有面對面晶片之半導體元件及其製作方法
TWI594346B (zh) 半導體組體及其製作方法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
US20140048951A1 (en) Semiconductor assembly with dual connecting channels between interposer and coreless substrate
US9087847B2 (en) Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
TWI517322B (zh) 半導體元件及其製作方法
TW201709474A (zh) 內建散熱座之散熱增益型面朝面半導體組體及製作方法
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
TW201626531A (zh) 中介層嵌置於加強層中之線路板及其製作方法
US20160174365A1 (en) Wiring board with dual wiring structures integrated together and method of making the same
TW201715666A (zh) 介電材凹穴內設有半導體元件之面朝面半導體組體
US20140048319A1 (en) Wiring board with hybrid core and dual build-up circuitries
TW201626532A (zh) 整合中介層及雙佈線結構之線路板及其製作方法
TW201409653A (zh) 具有內嵌元件及電磁屏障之線路板
TW201517224A (zh) 半導體裝置以及其製備方法
US20140048950A1 (en) Thermally enhanced semiconductor assembly with embedded semiconductor device and built-in stopper and method of making the same
TW201415600A (zh) 具有內嵌元件、內建定位件、及電磁屏障之線路板
US20140183752A1 (en) Semiconductor assembly with built-in stopper, semiconductor device and build-up circuitry and method of making the same
TWI517312B (zh) 具有屏蔽蓋及屏蔽狹槽作爲內嵌元件之電磁屏障之線路板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees