CN103596386B - 制造具有内建定位件的复合线路板的方法 - Google Patents

制造具有内建定位件的复合线路板的方法 Download PDF

Info

Publication number
CN103596386B
CN103596386B CN201310350068.8A CN201310350068A CN103596386B CN 103596386 B CN103596386 B CN 103596386B CN 201310350068 A CN201310350068 A CN 201310350068A CN 103596386 B CN103596386 B CN 103596386B
Authority
CN
China
Prior art keywords
layer
intermediary layer
keeper
intermediary
vertical direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310350068.8A
Other languages
English (en)
Other versions
CN103596386A (zh
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Publication of CN103596386A publication Critical patent/CN103596386A/zh
Application granted granted Critical
Publication of CN103596386B publication Critical patent/CN103596386B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明是有关于一种制造具有内建定位件及中介层的复合线路板的方法。根据本发明的一优选实施方面，该方法包括：在一介电层上形成一定位件；利用该定位件作为一配置导件，在该介电层上设置一中介层；将一加强层附着至该介电层；以及形成一增层电路，其覆盖该中介层、该定位件及该加强层并提供中介层的信号路由。据此，该定位件可准确定义该中介层的放置位置，以避免该中介层及该增层电路间的电性连接错误。

Description

制造具有内建定位件的复合线路板的方法
技术领域
本发明是关于一种制造复合线路板的方法，尤指一种制造具有内建定位件及中介层的复合线路板的方法。
背景技术
传统的覆晶封装包括翻转的半导体芯片，且通过焊锡凸块的阵列连接到层压基板上，一般层压基板上的配位接触垫(matchingcontactpads)的间距较背接触垫(backsidecontactpads)精细，从而使该层压基板可容纳高I/O值的芯片，且可使封装的组件容易附着在下一层组件的印刷电路板。为了满足更精细的功能以及更高的性能要求，现代的半导体芯片使用低k值的介电材料作为中间层材料。当低k值的介电材料为多孔性材料、易碎、且对接口应力非常敏感时，传统的覆晶封装会面临由于低k值芯片以及层压基板间的热膨胀系数不匹配，导致各种可靠性问题以及合格率的问题。因此，需要通过具有穿孔的中介层作为缓冲，该具有穿孔的中介层的热膨胀系数与该低k值芯片的热膨胀系数相似，以解决合格率以及可靠度的问题。
多种具有通孔的中介层，如硅、玻璃、或热膨胀率与硅相似的陶瓷都适合此一用途。具有穿孔的中介层可使用焊锡凸块附着至层压基板上，或可嵌埋于该增层电路中以形成复合线路板，进而更加提升整体电性性能。然而，当复合线路板为非对称结构、以及中介层的热膨胀系数与增层电路不同时，复合线路板很容易发生弯曲的现象，导致中介层无法设置低k值半导体芯片的情形。此外，当中介层需在形成内部连接的高度精准的导电盲孔前被设置于电路上时，若放置中介层的精准度不确实，或中介层下的芯片黏着剂在其固化时会「再流动」，则不可能使激光束对准接触垫，因此，可能导致生产率或可靠性的恶化。
发明内容
本发明是有鉴于上述情形而发展，其目的在于提供一种复合线路板，其中一中介层固定于一增层电路上，以用于一连线芯片以及增层电路，且可避免中介层的变形以及弯曲的现象，且通过导电盲孔，可稳固地维持中介层以及增层电路间的电性连接。
在一优选实施例中，本发明提供了一种制造复合线路板的方法，该复合线路板包括中介层、定位件、加强层、以及增层结构。该制造复合线路板的方法可包括：在一介电层上形成一定位件；利用该定位件作为一配置导件，在该介电层上设置一中介层，该中介层包括于其相反的两个表面上的一第一接触垫以及一第二接触垫，其中，该第一接触垫面朝一第一垂直方向且附着至该介电层，该第二接触垫面朝与该第一垂直方向相反的一第二垂直方向，且该定位件于垂直该第一垂直方向以及该第二垂直方向的侧面方向上靠近该中介层的外围边缘，并侧向对准该中介层的外围边缘，且于该中介层的外围边缘外侧向延伸；将一加强层附着至该介电层，此步骤包括使该中介层及该定位件对准于该加强层的一通孔中；以及形成一增层电路，其于该第一垂直方向覆盖该定位件、该中介层及该加强层，且该增层电路包括一第一导电盲孔，其直接接触该中介层的该第一接触垫，以提供该中介层及该增层电路间的电性连接。
在另一优选实施例中，本发明提供另一种制造复合线路板的方法，包括：在一介电层上形成一定位件；利用该定位件作为一配置导件，在该介电层上设置一中介层，该中介层包括于其相反的两个表面上的一第一接触垫以及一第二接触垫，其中，该第一接触垫面朝一第一垂直方向且附着至该介电层，该第二接触垫面朝与该第一垂直方向相反的一第二垂直方向，且该定位件于垂直该第一垂直方向以及第二垂直方向的侧面方向上靠近该中介层的外围边缘，并侧向对准该中介层的外围边缘，且于该中介层的外围边缘外侧向延伸；提供一保护膜，其于该第二垂直方向覆盖该中介层、该定位件及该介电层；形成一增层电路，其于该第一垂直方向覆盖该定位件、该中介层及该保护膜，且该增层电路包括一第一导电盲孔，其直接接触该中介层的该第一接触垫，以提供该中介层及该增层电路间的电性连接；移除该保护膜；以及将一加强层附着至该介电层，此步骤包括使该中介层及该定位件对准于该加强层的一通孔中。
在该介电层上形成该定位件的步骤可包括：提供一层压基板，其包括一金属层及该介电层；然后移除该金属层的一选定部分，以形成该定位件。或者，在该介电层上形成该定位件的步骤可包括：提供一层压基板，其包括一金属层及该介电层；然后移除该金属层的一选定部分，以形成一凹陷部分；然后将一塑料材料沉积进入该凹陷部分；然后移除该金属层的一剩余部分。据此，该定位件可由金属、光敏性塑料材料、或非光敏性材料制备而成。举例来说，该定位件基本上可由铜、铝、镍、铁、锡、或其合金所制备，该中介层也可由环氧树脂或聚酰亚胺所制备。
根据本发明的制造复合线路板的方法，可还包括：在该介电层上形成一配置导件。据此，将该加强层附着至该介电层的步骤可包括：利用该配置导件，其靠近该加强层的外围边缘，并侧向对准该加强层的外围边缘，且于该加强层的外围边缘外侧向延伸，使该中介层及该定位件对准于该加强层的该通孔中。
在该介电层上形成该定位件及该配置导件的步骤可包括：提供一层压基板，其包括一金属层及该介电层；然后移除该金属层的一选定部分，以形成该定位件及该配置导件。或者，在该介电层上形成该定位件及该配置导件的步骤可包括：提供一层压基板，其包括一金属层及该介电层；然后移除该金属层的一选定部分，以形成一凹陷部分；然后将一塑料材料沉积进入该凹陷部分以作为该定位件及该配置导件；然后移除该金属层的一剩余部分。据此，如同该定位件，用于该加强层的该配置导件可由金属、光敏性塑料材料、或非光敏性材料制备而成，例如铜、铝、镍、铁、锡、合金、环氧树脂或聚酰亚胺。
该层压基板可选择性地还包括一支撑板，且该介电层可设置于该金属层与该支撑板之间。根据本发明的制造复合线路板的方法，其可选择性地还包括：在设置该中介层及附着该加强层之后，移除该支撑板或薄化该支撑板。
该中介层于该第一表面上包括一个或多个第一接触垫、及选择性地包括一个或多个导热垫、以及于该第二表面上包括一个或多个第二接触垫，可利用黏着剂附着至该介电层，其中该黏着剂接触该中介层及该介电层并位于两者之间。相同地，该加强层可利用黏着剂而附着至该介电层，其中该黏着剂接触该加强层及该介电层并位于两者之间。在任何情况下，该定位件及该配置导件于该第二垂直方向自该介电层延伸，且该黏着剂可接触该定位件及该配置导件，并于该第一垂直方向与该定位件及该配置导件共平面，且于该第二垂直方向低于该定位件及该配置导件。因此，可固定该中介层及该加强层而于该定位件及该配置导件所定义出的预定位置机械性连接至该增层电路，该定位件及该配置导件自该增层电路的该第一绝缘层朝该第二垂直方向延伸，且分别延伸超过该中介层的该第一表面及该加强层的该附着表面。当该黏着剂于该第二垂直方向低于该定位件及该配置导件时，该定位件及该配置导件可在固化该黏着剂时，抑制该中介层及该加强层不必要的移动，其中该黏着剂接触该中介层的该第一表面及该增层电路并位于两者之间，且该黏着剂位于该加强层及该增层电路之间。
该增层电路可包括一第一绝缘层、一个或多个第一盲孔及一个或多个第一导线。举例而言，该第一绝缘层于该第一垂直方向覆盖该中介层、该定位件及该加强层，以及可延伸至该复合线路板的外围边缘，且该第一导线自该第一绝缘层朝该第一垂直方向延伸。因此，形成的增层电路可包括：提供一第一绝缘层，其包括该介电层并于该第一垂直方向覆盖该定位件、该中介层及该加强层/保护膜；然后形成一个或多个第一盲孔，其延伸穿过该第一绝缘层并对准该中介层的该一个或多个第一接触垫，且选择性地包括一个或多个额外的第一盲孔，其延伸穿过该第一绝缘层并对准该中介层或/及该中介层的导热垫；然后形成一个或多个第一导线，其自该第一绝缘层朝该第一垂直方向延伸，并于该第一绝缘层上侧向延伸，以及朝该第二垂直方向延伸穿过该第一盲孔与选择性地穿过额外的第一盲孔，以形成该一个或多个第一导电盲孔，其直接接触该中介层的该第一接触垫；以及选择性地形成该一个或多个额外的第一导电盲孔，其直接接触该加强层或/及该中介层的导热垫。据此，该第一导线可直接接触该第一接触垫以提供该中介层的信号路由，进而使该中介层及该增层电路间的电性连接可不含焊料。此外，该第一导线可直接接触该中介层的导热垫以提供该中介层的散热路径。该第一导线也可直接接触该加强层，用以接地或电性连接沉积于其上的如薄膜电阻或电容的无源元件。
若需要额外的信号路由，该增层电路可还包括额外的绝缘层、额外的盲孔、以及额外的导线。举例来说，该增层电路可还包括一第二绝缘层、一个或多个第二盲孔、以及一个或多个第二导线。该第二绝缘层可于该第一垂直方向自该第一绝缘层及该第一导线延伸，并可延伸至该复合线路板的外围边缘，且该第二导线于该第一垂直方向自该第二绝缘层延伸。因此，形成的增层电路可还包括：在该第一绝缘层和该第一导线上提供一第二绝缘层，该第二绝缘层于该第一垂直方向自该第一绝缘层延伸；然后形成一个或多个第二盲孔，其延伸穿过该第二绝缘层并对准该第一导线；然后形成一个或多个第二导线，其于该第一垂直方向自该第二绝缘层延伸，于该第二绝缘层上侧向延伸，且于该第二垂直方向延伸穿过该第二盲孔以形成一个或多个第二导电盲孔，其直接接触该第一导线，进而电性连接该第一导线至该第二导线。该第一盲孔及该第二盲孔可具有相同的大小，且该第一绝缘层、该第一导线、该第二绝缘层、以及该第二导线可具有平坦的延伸表面，其面朝该第一垂直方向。
该增层电路的最外层导线可分别包括一个或多个内连接垫，以提供下一层组件或另一电子设备(如半导体芯片、塑料封装、或另一半导体组件)的电性连接。该内连接垫可包括面朝该第一垂直方向显露的接触面。因此，下一层组件或另一电子设备可使用各种连接媒介以电性连接至该内建中介层，该连接媒介包括打线或焊料凸块以作为电性连接点。因此，该些电性接点(即该中介层的第二电性接垫以及该增层结构的内连接垫)可彼此电性连接，且位于线路板上面朝相反垂直方向的相反表面上，如此一来，该线路板便可使用作为三维半导体组件。此外，该增层电路可包括一散热架(thermalpaddle)，其自该增层电路的绝缘层延伸，并通过导电盲孔热连接至该中介层的散热垫，进而提升热性能。举例而言，该散热架可自该第一绝缘层朝该第一垂直方向延伸，并可通过该第一导电盲孔热连接至该中介层的散热垫。
该绝缘层可经由各种技术沉积而成并延伸至该线路板的外围边缘，其包括膜压合、辊轮涂布、旋转涂布及喷涂沉积法。盲孔可通过各种技术形成，其包括激光钻孔、等离子体刻蚀及光刻技术。形成导线可经由沉积一被覆层，其于第一垂直方向覆盖该绝缘层并延伸穿过盲孔至该接触垫，且选择性至该加强层；然后利用刻蚀掩模移除该被覆层的选定部分以定义该导线。该被覆层可通过各种技术沉积形成单层或多层结构，其包括电镀、无电电镀、蒸镀、溅射及其组合。该些被覆层可通过各种技术图案化，以定义出该些导线，其包括湿刻蚀、电化学刻蚀、激光辅助刻蚀及其组合。
通过上述方法，本发明可提供一复合线路板，其包括：一中介层，包括于其相反的两个表面上的一第一接触垫以及一第二接触垫，其中，该第一接触垫面朝一第一垂直方向，且该第二接触垫面朝与该第一垂直方向相反的一第二垂直方向；一定位件作为该中介层的配置导件，其靠近该中介层的外围边缘，且于垂直该第一垂直方向以及第二垂直方向的侧面方向上侧向对准该中介层的外围边缘，并于该中介层的外围边缘外侧向延伸；一加强层，其包括一通孔，且该中介层及该定位件延伸至该通孔中；以及一增层电路，其于该第一垂直方向覆盖该定位件、该中介层、以及该加强层，且包括一第一绝缘层、一第一盲孔、以及一第一导线，其中，于该第一绝缘层中的该第一盲孔对准于该中介层的该第一接触垫，而该第一导线于该第一垂直方向自该第一绝缘层延伸，且于该第二垂直方向延伸穿过该第一盲孔，并直接与该第一接触垫接触。该线路板可选择性地还包括一配置导件，其靠近该加强层的外围边缘，且于垂直该第一垂直方向以及该第二垂直方向的侧面上侧向对准该加强层的外围边缘，并于该加强层的外围边缘外侧向延伸。
该定位件以及该配置导件可分别具有图案，以避免该中介层以及该加强层的不必要移动。举例来说，该定位件以及该配置导件可包括一连续或不连续的条板或突柱阵列，该定位件以及该配置导件可同时形成且具有相同或不同的图案。具体来说，该定位件可侧向对准该中介层的四个侧表面，以避免该中介层的横向位移。举例来说，该定位件可沿着中介层的四个侧面、两个对角、或四个角对齐，且该中介层以及该定位件间的间隙优选约在0.001至1毫米的范围之内，该中介层可通过该定位件与该通孔的内壁保持距离。此外，该定位件也可靠近并侧向对准该通孔的内侧壁以停止该加强层的横向位移。同理，该配置导件可侧向对准于该加强层的四个外侧表面，以避免该加强层的横向位移。举例来说，该配置导件可沿着该加强层的四个外侧面、两个外对角、或四个外角对齐，且该加强层的外围边缘与该配置导件间的间隙优选约在0.001至1毫米的范围之内，此外，该定位件以及该配置导件的厚度范围优选为10至200微米。
该加强层可延伸至该线路板的外围边缘，并提供机械性支撑以防止该中介层的变形及弯曲。此外，该加强层也可提供该增层电路接地/电源的平台及作为散热座。该加强层可为单层结构或多层结构(例如线路板、或多层陶瓷版、或基板与导电层的层压板)。该加强层可由陶瓷、金属、或其他多种无机材料所制成，如氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(SiN)、硅(Si)、玻璃、铜(Cu)、铝(Al)、不锈钢等。该加强层也可由如层叠的环氧化物、聚酰亚胺或铜箔层压板的有机材料所制成。
该中介层可位于通孔中、或延伸于该通孔中及该通孔外的由定位件所定义的预定位置。在任一情况下，该中介层以及该定位件延伸进入该通孔，且该定位件靠近该中介层的外围边缘，且于侧面方向上侧向对准该中介层的外围边缘，并于该中介层的外围边缘外侧向延伸，以避免该中介层的不必要移动。此外，该中介层可还包括一个或多个连接元件(如穿孔)以电性连接面朝第一垂直方向的该第一接触垫以及面朝第二垂直方向且显露于通孔的该第二接触垫。举例来说，该中介层可为硅、玻璃、或陶瓷中介层。
该组件可为一级或二级的单一芯片或多芯片的装置。举例来说，该组件可为包括单一芯片或多芯片的一级封装结构。或者，该组件可为包含单一封装体或多个封装体的二级封装结构，且各个封装体可包括单一芯片或多个芯片。
除非特别描述或在步骤间使用的「然后」一词或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列且可根据所需设计而变化或重新安排。
本发明具有多项优点。其中，该加强层可提供电源/接地的平台、散热座以及该中介层以及该增层电路的稳定的机械支撑。该定位件可准确地确认该中介层的放置位置，以避免该因该中介层的横向位移导致该中介层以及该增层电路间的电性连接错误，进而大幅度的改善了产品合格率。该中介层以及该增层电路间的电性连接不含焊料，因此有利于展现高I/O值以及高性能。该方法制成的该线路板可靠度高、价格低廉、且非常适合大量制造生产。
本发明的上述及其他特征与优点将于下文中通过各种优选实施例进一步加以说明。
附图说明
参考随附附图，本发明可通过下述优选实施例的详细叙述更加清楚明了，其中：
图1及图2为本发明一实施例的于介电层上形成一定位件的方法剖视图。
图2A是图2的俯视图。
图1’及图2’为本发明一实施例的于介电层上形成一定位件的另一方法剖视图。
图2A’是图2’的俯视图。
图2B-图2E为本发明中，定位件的各种参考形式的俯视图。
图3及图3A各自为本发明的一实施例中，将中介层设置于其上的结构剖视图以及俯视图。
图4及图4A各自为本发明的一实施例中，将加强层设置于其上的结构剖视图以及俯视图。
图5-图9为根据本发明一实施例的复合线路板的制备方法剖视图，其包括一中介层、一定位件、一加强层、以及一电性连接至中介层的增层电路。
图10为本发明一实施例中的三维组件剖视图，其包括贴附于复合电路板两侧的半导体元件。
图11及图11A各自为本发明的另一实施例的复合线路板结构剖视图以及俯视图，其包括一中介层、一定位件、一配置导件、一加强层、以及一电性连接至中介层的增层电路。
图12-图16为本发明的再一实施方面的用于LED模块的复合线路板的制备方法剖视图。
图16A是图16的俯视图。
图16B是图16的仰视图。
图17为本发明的另一实施例的LED模块结构剖视图，其包括一复合线路板、LED芯片、以及一荧光材料。
【符号说明】
11金属层111凹穴113定位件
131黏着剂101、102、103复合线路板
110三维组件115配置导件20增层电路
21介电层211第一绝缘层213第一盲孔
23支撑板23’被覆层241第一导线
243第一导电盲孔246散热架261第二绝缘层
263第二盲孔281第二导线283第二导电盲孔
284内连接垫291防焊层材料293开口
31中介层311第一表面313第二表面
312第一接触垫314第二接触垫316散热垫
41加强层411通孔51，53芯片
55LED芯片61，63焊料凸块71保护膜
81荧光材料
具体实施方式
在下文中，将提供实施例以详细说明本发明的实施方面。本发明的其他优点以及功效将通过本发明所揭露的内容而更为显著。应当注意的是，该些随附附图为简化的附图，附图中所示的组件数量、形状、以及大小可根据实际条件而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不背离本发明所定义的精神与范畴的条件下，可进行各种变化以及调整。
[实施例1]
图1及图2为本发明实施例于一介电层上形成一定位件的方法剖视图，且图2A为图2的俯视图。
图1为包括金属层11、介电层21、以及支撑板23的层压结构剖视图。图中所示的金属层11为厚度为35微米的铜层，然而，金属层11也可为各种金属材料，并不受限于铜层。此外，金属层11可通过各种技术而被沉积于介电层21上，包括层压、电镀、无电电镀、蒸镀、溅射及其组合以沉积单层或多层的结构，且其厚度优选为10至200微米的范围内。
介电层21通常为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成，且具有50微米的厚度。在此实施方面中，介电层21介于金属层11以及支撑板23之间。然而，支撑板23在某些实施方面下可被省略。支撑板23通常由铜所制成，但铜合金以及其他材料都可被使用，支撑板23的厚度可于25至1000微米的范围内，而以工艺以及成本作为考虑，其优选为35至100微米的范围内。在此实施方面中，支撑板23为厚度35微米的铜板。
图2及2A分别为定位件113形成于介电层21上的结构剖视图及俯视图。定位件113可通过光刻法以及湿式刻蚀法以移除金属层11的选定部位而形成。在附图中，定位件113由矩形阵列的多个金属突柱所组成，且与随后设置于介电层21上的中介层的四个侧面相符。然而，定位件的形式并不受限于此，且可为防止随后设置的中介层的不必要位移的任何样式。
图1’及2’为本发明的实施例于一介电层上形成一定位件的另一方法剖视图，且图2A’为图2’的俯视图。
图1’为层压一组凹穴111的剖视图，该层压结构包括如上所述的金属层11、介电层21、以及支撑板23，且凹穴111经由移除金属层11的选定部分而形成。
图2’以及图2A’各自为定位件113形成于介电层21上的结构剖视图以及俯视图。定位件113可经由分散或印刷一光敏性塑料材料(如环氧树脂、聚酰亚胺等)或非光敏性材料于凹穴111中，接着移除整体金属层11而形成。在此，附图中的定位件113为多个树脂突柱阵列，且符合随后设置的中介层的两个对角。
图2B-图2E为定位件的各种参考样式。举例来说，定位件113可由一连续或不连续的条板所组成，且符合随后设置的中介层的四个侧面(如图2B及2C所示)、两个对角、或四个角落(如图2D及2E)。
图3-图9为根据本发明一实施例的复合线路板的制备方法剖视图，其包括一中介层、一定位件、一加强层、以及一增层电路。
如图9所示，复合线路板101包括中介层31、定位件113、加强层41及增层电路20。中介层31包括第一表面311、与第一表面311相反的第二表面313、于第一表面311的第一接触垫312、于第二表面313的第二接触垫314、以及电性连接第一接触垫312以及第二接触垫314的穿孔(图未示)。中介层31可为硅中介层、玻璃中介层、或陶瓷中介层，其包含了导线图案，该导线图案由第二接触垫314的细微间距扇出至第一接触垫312的粗间距。增层电路20电性连接至中介层31，且包括第一绝缘层211、第一导线241、第二绝缘层261、以及包括内连接垫284的第二导线281。定位件113自增层电路20的第一绝缘层211于向上方向延伸，且靠近中介层31的外围边缘。定位件113以及中介层31对齐于加强层41的通孔411，且延伸进入加强层41的通孔411。
图3及3A各自为使用黏着剂131将中介层31设置于介电层21上的结构剖视图以及俯视图。中介层31包括第一表面311、与第一表面311相反的第二表面313、于第一表面311的第一接触垫312、于第二表面313的第二接触垫314、以及电性连接第一接触垫312及第二接触垫314的穿孔(图未示)。中介层31可为硅中介层、玻璃中介层、或陶瓷中介层，其包含了导线图案，该导线图案由第二接触垫314的细微间距扇出至第一接触垫312的粗间距。
定位件113可作为中介层31的配置导件，从而使中介层31准确地放置于一预定位置上，且中介层31的第一表面311面朝介电层21。定位件113自介电层21于向上方向延伸超出中介层31的第一表面311，且侧向对准中介层31的四个侧面，并侧向延伸超出中介层31的四个侧面。当定位件113靠近中介层31的四个侧面且符合中介层31的四个侧面，以及中介层31下的黏着剂131低于定位件113时，可避免中介层31于固化黏着剂时的任何不必要的移动。优选地，中介层31以及定位件113之间的间隙在约0.001至1毫米的范围内。
图4以及4A各自为使用黏着剂131将加强层41设置于介电层21上的结构剖视图及俯视图。中介层31以及定位件113对准并插入加强层41的通孔411中，且使用黏着剂131将加强层41设置至介电层21上。通孔411通过机械性钻孔而形成于加强层41上，也可通过其他如冲压及激光钻孔的技术形成。附图中的加强层41为厚度约为0.6毫米的陶瓷片，但也可以是其他单层或多层结构，如多层电路板、玻璃板或金属板。
中介层31以及通孔411的内侧壁通过定位件113而与彼此保持距离，定位件113靠近且对齐于通孔411的四个内壁，且于加强层41下的黏着剂113低于定位件113，从而也可避免加强层41于黏着剂131完全固化前有任何不必要的移动。此外，中介层31以及加强层41之间可添加一接合材料(图未示)以增加其刚性。
图5为形成穿过黏着剂131、介电层21、以及支撑板23的第一盲孔213，以显露第一接触垫312的结构示意图。第一盲孔213可通过各种技术形成，其包括激光钻孔、等离子体刻蚀及光刻技术。可使用脉冲激光提高激光钻孔效率，或者，可使用金属掩模以及激光束。举例来说，可先刻蚀铜板以制造一金属窗口后再照射激光束。第一盲孔213通常具有50微米的直径，且介电层21视为增层电路的第一绝缘层211。
参照图6，形成于第一绝缘层211上的第一导线241经由沉积被覆层23’于支撑板23上，以及沉积进入第一盲孔213中，接着图案化支撑板23及其上的被覆层23’而形成。或者，在某些实施方面中，可提供不具支撑板23的层压结构，或在图4所示的步骤后移除支撑板23，使该金属层21于形成第一盲孔213后可直接被金属化以形成第一导线241。被覆层23’可通过各种技术沉积形成单层或多层结构，其包括电镀、无电电镀、蒸镀、溅射及其组合。举例来说，沉积被覆层23’首先通过将该结构浸入活化剂溶液中，使第一绝缘层211与无电镀铜产生触媒反应，接着以无电电镀方式被覆一薄铜层作为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，在晶种层上沉积电镀铜层前，该晶种层可通过溅射方式形成如钛/铜的晶种层薄膜。一旦达到所需的厚度，即可使用各种技术图案化金属层23以及被覆层23’以形成第一导线241，其包括湿刻蚀、电化学刻蚀、激光辅助刻蚀及其与刻蚀掩模(图未示)的组合，以定义出第一导线241。因此，第一导线241自第一绝缘层211于向下方向延伸，于第一绝缘层211上侧向延伸，且于向上方向延伸进入第一盲孔213以形成电性连接第一接触垫312的第一导电盲孔243。
为了便于说明，支撑板23以及于其上的被覆层23’以单一层表示，由于铜为同质被覆，金属层间的界线(均以虚线绘示)可能不易察觉甚至无法察觉，然而被覆层23’与第一绝缘层211之间的界线则清楚可见。
图7为沉积第二绝缘层261于第一导线241以及第一绝缘层261上的剖视图。第二绝缘层261可为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成，并经由各种技术形成，其包括膜压合、辊轮涂布、旋转涂布及喷涂沉积法，并通常具有50微米的厚度。优选地，第一绝缘层211与第二绝缘层261为相同材料。
图8为形成穿过第二绝缘层261的第二盲孔263，以显露第一导线241的选定部分的结构剖视图。如同第一盲孔213，第二盲孔263可通过各种技术形成，其包括激光钻孔、等离子体刻蚀及光刻技术，且其直径通常为50微米。优选地，第一盲孔213以及第二盲孔263具有相同的尺寸。
参照图9，第二导线281形成于第二绝缘层261上，第二导线281自第二介电层261于向下方向延伸，于第二绝缘层261上侧向延伸，且于向上方向延伸进入第二盲孔263中，以形成电性连接第一导线241的第二导电盲孔283。
第二导线281可经由各种技术沉积为一导电层，其包括电镀、无电电镀、溅射及其组合，接着经由各种方式图案化该导电层，其包括湿刻蚀、电化学刻蚀、激光辅助刻蚀及其与刻蚀掩模(图未示)的组合，以定义出第二导线281。优选地，第一导线241以及第二导线281使用相同的材料且具有相同的厚度。
因此，如图9所示，完成的复合线路板101包括了中介层31、定位件113、加强层41、以及增层电路20。在附图中，增层电路20包括第一绝缘层211、第一导线241、第二绝缘层261、以及第二导线281。
中介层31以及加强层41经由黏着剂131贴附于第一绝缘层211上，黏着剂131接触中介层31以及第一绝缘层211，且介于中介层31与第一绝缘层211、以及加强层41与第一绝缘层211之间，中介层31以及加强层41经由介于中介层31以及加强层41之间的定位件113而与彼此保持距离。定位件113自增层电路20的第一绝缘层211于向上方向延伸，并靠近中介层31的外围边缘以及通孔411的内侧壁。黏着剂131接触定位件113，且于向下方向与定位件113共平面，并于向上方向低于定位件113。增层电路20的第一导线241直接接触中介层31的第一接触垫312，从而中介层31以及增层电路20间的电性连接不含焊料。
图10为三维组件110剖视图，其包括贴附于复合电路板101两侧的芯片51，53。一芯片51通过焊料凸块61而电性连接至中介层31的第二接触垫314，同时另一芯片53对准中介层31的放置位置，并通过内接触垫284上的焊料凸块63电性耦合至增层电路20，其中内接触垫284自防焊层材料291的开口293显露。据此，芯片51，53可经由中介层31、增层电路20及焊料凸块61，63而与彼此电性连接。此外，其余自防焊层材料291的开口293显露的内接触垫284可容纳一导电接头，如焊料凸块、锡球、接脚等，作为与另一组件或外部元件的电性连接以及机械性附着。防焊层开口293可通过各种方法形成，其包括光刻工艺、激光钻孔及等离子体刻蚀。
[实施例2]
图11及图11A各自为本发明的另一实施例的复合线路板102结构剖视图以及俯视图，其包括一配置导件115靠近加强层41外围边缘、以及额外的第一导电盲孔243，其直接接触加强层41。
在此实施例中，复合线路板102以与实施例1所述相同方式制造而成，除了通过移除金属层11的选定部位，在形成定位件113期间同时形成配置导件115，以准确的定义加强层41的设置位置，以及形成额外的第一导电盲孔243，其直接接触加强层41。配置导件115自第一绝缘层211上于向上方向延伸超过加强层41的附着表面，并侧向对准于加强层41的四个外侧表面，且于侧向方向延伸超过加强层41的四个外侧表面。在附图中，配置导件115为多个金属突柱，且于侧向方向上符合加强层41的四个外侧表面。然而，配置导件115不受限于此并可为其他多种形式。由于配置导件115于侧向方向靠近并符合加强层41的四个外侧表面，且加强层41下的黏着剂131低于配置导件115，因此于固化该黏着剂131时，可防止加强层41任何不必要的移动。而加强层41的外围边缘与配置导件115间的间隙优选为约0.001至1毫米的范围之内。
[实施例3]
图12-图16为本发明的再一实施方面的用于LED模块的复合线路板的制备方法剖视图。
为了简要说明的目的，在实施例1中的任何叙述可合并至此处的相同应用部分，且不再重复相同叙述。
图12为图1-图3所示步骤所制备的结构剖视图。在此实施例中，除了第一接触垫312、第二接触垫314、及穿孔(图未示)以外，中介层113还包括散热垫316，其位于第一表面311上。
图13为其上贴附有保护膜71及支撑板23被薄化的结构剖视图。保护膜71于向上方向覆盖中介层31、定位件113及介电层21。提供保护膜71后，支撑板23自35微米被薄化至15微米。
图14为形成穿过黏着剂131、介电层21以及支撑板23的第一盲孔213的结构剖视图。第一盲孔213对准并显露第一接触垫312以及中介层31的散热垫316，且介电层21作为增层电路的第一绝缘层211。
图15为通过沉积及图案化金属以于第一绝缘层211上形成具有散热架246的第一导线241的结构剖视图。第一导线241经由沉积被覆层23’于金属层23上，并进入第一盲孔213中，且接着图案化金属层23以及其上的被覆层23’而形成。被覆层23’于向下方向覆盖薄化支撑板23且自其于向下方向延伸，并于向上方向延伸进入第一盲孔213以形成第一导电盲孔243，其直接接触第一接触垫312以及散热垫316，以及提供中介层31的热传导路径及信号路由。
为便于图示，金属层23以及其上的被覆层23’由单层表示，由于铜为同质被覆，金属层间的界线(均以虚线绘示)可能不易察觉甚至无法察觉，然而被覆层23’与第一绝缘层211间的界线则清楚可见。
图16、图16A、图16B分别为具有加强层41的结构的剖视图、俯视图及仰视图。加强层41在移除保护膜71后利用黏着剂131设置于第一绝缘层211上，以提供机械性支撑并定义荧光材料的区域。中介层31及定位件113对准该加强层41的通孔411并自通孔411显露。
据此，如图16所示，完成的复合线路板103包括中介层31、定位件113、加强层41、以及增层电路20。在此图中，增层电路20包括第一介电层211以及具有散热垫241的第一导线241。
图17为LED模块120结构剖视图，其包括一复合线路板103、LED芯片55、以及一荧光材料81。LED芯片55设置在中介层31的第二接触垫314，并电性连接至增层电路。将荧光材料81填入加强层41的通孔411，并覆盖LED芯片55、中介层31及定位件113。
上述的三维半导体组件以及线路板仅为说明范例，本发明尚可通过其他多种实施例实现。此外，上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用。例如，加强层可包括陶瓷材料、金属材料或环氧类层压体，且可嵌埋有单层导线或多层导线。加强层可包括多个通孔以容纳额外的中介层、无源元件、或其他电子元件，且增层电路可包括额外的导线，以连接额外的中介层、无源元件、或其他电子元件。举例来说，加强层可包括一通孔以放置一个中介层于其中，以及多个通孔以放置无源元件于其中。
如上述实施例所示，本发明的半导体元件可独自使用或与其他半导体元件共享一中介层。例如，可将单一半导体元件设置于中介层上，或将多个半导体元件设置于中介层上。举例而言，可将四枚排列成2×2阵列的小型芯片附着于中介层上，而该中介层可包括额外接触垫，以接收并执行额外芯片垫的路由。相比每一芯片设置一中介层，此作法更具经济效益。同样地，加强层的通孔可包括多组定位件以容纳多个额外的中介层于其中，且增层电路可包括额外的导线以容纳额外的中介层。
本案的半导体元件可为已封装或未封装芯片。此外，该半导体元件可为裸芯片或晶圆级封装芯片(waferlevelpackageddie)等。可利用多种连接媒介将半导体元件机械性连接及电性连接至中介层，包括利用金或焊锡凸块。定位件可依中介层而定制化(customized)，举例来说，定位件的图案可为正方形或矩形，以与中介层的形状相同或相似。散热元件如散热片或散热座可经由热导电性黏着剂或焊接材料贴附于半导体元件，该散热元件也可贴附于加强层以延伸接触面积以增加半导体元件的散热途径效率。
在本文中，「邻接」一词意思是元件一体成型(形成单一个体)或相互接触(彼此无间隔或未隔开)。例如，第一导线邻接于第一接触垫，但并未邻接于第二接触垫。
「重叠」一词意思是位于上方并延伸于一下方元件的周缘内。「重叠」包含延伸于该周缘之内、外或坐落于该周缘内。例如，在中介层的第二接触垫面朝向上方向时，加强层重叠于介电层，这乃是因一假想垂直线可同时贯穿该加强层与该介电层，不论加强层与介电层之间是否存有另一同样被该假想垂直线贯穿的元件(例如黏着剂)，且也不论是否有另一假想垂直线仅贯穿介电层而未贯穿加强层(位于加强层的通孔内)。同样地，黏着剂重叠于介电层，加强层重叠于黏着剂，且黏着剂被加强层重叠。此外，「重叠」与「位于上方」同义，「被重叠」则与「位于下方」同义。
「接触」一词意思是直接接触。例如，导线接触第一接触垫但并未接触第二接触垫。
「覆盖」一词意思是于垂直及/或侧面方向上不完全以及完全覆盖。例如，在中介层的第二接触垫面朝向上方向的状态下，增层电路于向下方向覆盖中介层，但中介层并未从向上方向覆盖增层电路。
「层」字包含图案化及未图案化的层体。例如，当金属层设置于介电层上时，金属层可为一空自未光刻及湿式刻蚀的平板。此外，「层」可包含多个迭合层。
「开口」、「通孔」与「穿孔」等词同指贯穿孔洞。例如，中介层的第二接触垫面朝向上方向时，中介层被插入加强层的通孔中，并于向上方向由加强层中显露出。
「插入」一词意思是元件间的相对移动。例如，「将中介层插入通孔中」不论加强层为固定不动而中介层朝加强层移动；中介层层固定不动而由加强层朝中介层层移动；或中介层与加强层两者彼此靠合。又例如，「将中介层插入(或延伸至)通孔内」包含：贯穿(穿入并穿出)通孔；以及插入但未贯穿(穿入但未穿出)通孔。
「对准」、「对齐」等词意思是元件间的相对位置，不论元件之间是否彼此保持距离或邻接，或一元件插入且延伸进入另一元件中。例如，当假想的水平线贯穿定位件及中介层时，定位件侧向对准于中介层，不论定位件与中介层之间是否具有其他被假想的水平线贯穿的元件，且不论是否具有另一贯穿中介层但不贯穿定位件、或贯穿定位件但不贯穿中介层的假想水平线。同样地，第一盲孔对准于中介层的第一接触垫，且中介层与定位件对准于通孔。
「靠近」一词意思是元件间的间隙的宽度不超过最大可接受范围。如本领域现有共识，当中介层以及定位件间的间隙不够窄时，由于中介层于间隙中的横向位移而导致的位置误差可能会超过可接受的最大误差限制，一旦中介层的位置误差超过最大极限时，则不可能使用激光束对准接触垫，而导致中介层以及增层电路间的电性连接错误。因此，根据中介层的接触垫的尺寸，对于本领域技术人员可经由试误法以确认中介层以及定位件间的间隙的最大可接受范围，从而避免中介层以及增层电路间的电性连接错误。由此，「定位件靠近中介层的外围边缘」的用语是指中介层的外围边缘以及定位件间的间隙窄到足以防止中介层的位置误差超过可接受的最大误差限制。
「设置」一语包含与单一或多个支撑元件间的接触与非接触。例如，中介层设置于介电层上，不论此中介层实际接触介电层或与介电层以一黏着剂相隔。
「电性连接」一词意思是直接或间接电性连接。例如，第一导线提供了内连接垫以及第一接触垫的电性连接，其不论第一导线是否邻接第一内连接垫、或经由第二导线电性连接至内连接垫。
「上方」一词意思是向上延伸，且包含邻接与非邻接元件以及重叠与非重叠元件。例如，当中介层的第二连接垫面朝向上方向时，定位件于其上方延伸，邻接介电层并自介电层突伸而出。
「下方」一词意思是向下延伸，且包含邻接与非邻接元件以及重叠与非重叠元件。例如，在中介层的第二连接垫面朝向上方向时，增层电路延伸于其下方，邻接黏着剂并自黏着剂于向下方向突伸而出。同样地，增层电路即使并未邻接加强层或中介层，其仍可延伸于加强层及中介层下方。
「第一垂直方向」及「第二垂直方向」并非取决于线路板的定向，凡本领域技术人员即可轻易了解其实际所指的方向。例如，中介层的第一接触垫面朝第一垂直方向，且中介层的第二接触垫面朝第二垂直方向，此与线路板是否倒置无关。同样地，定位件是沿一侧向平面「侧向」对准中介层，此与线路板是否倒置、旋转或倾斜无关。因此，该第一及第二垂直方向彼此相反且垂直于侧面方向，且侧向对准的元件在垂直于第一与第二垂直方向的侧向平面相交。此外，当中介层的第二接触垫面朝向上方向时，第一垂直方向为向下方向，第二垂直方向为向上方向；当中介层的第二接触垫面朝向下方向时，第一垂直方向为向上方向，第二垂直方向为向下方向。
本发明的线路板及使用其的半导体组件具有多项优点。由该方法制成的线路板及使用其的半导体组件的可靠度高、价格平实且极适合量产。加强层提供了机械性支撑、尺寸稳定性以及控制整体的平整性，且增层电路(如中介层)的热膨胀，即使中介层与增层电路间的热膨胀系数(CTE)不同，在热循环的情况下，中介层依然能稳固连接至增层电路。中介层与增层电路之间为直接的电性连接，其不含焊料有利于高I/O值以及高性能。特别是定位件可准确的定义中介层设置的位置，并避免由中介层的横向位移所导致的中介层及增层电路间的电性连接错误，从而大幅改善生产的合格率。
本案的制作方法具有高度适用性，且以独特、进步的方式结合运用各种成熟的电性连接及机械性连接技术。此外，本案的制作方法不需昂贵工具即可实施。因此，相比于传统封装技术，此制作方法可大幅提升产量、合格率、效率与成本效益。
在此所述的实施例为例示之用，其中该些实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使附图清晰，附图也可能省略重复或非必要的元件及元件符号。
本领域技术人员针对本文所述的实施例应当可以轻易想到各种变化及修改的方式。例如，前述的材料、尺寸、形状、大小、步骤的内容与步骤的顺序都仅为范例。本领域技术人员可于不背离如随附权利要求所定义的本发明精神与范畴的条件下，进行变化、调整与等同变换。
虽然本发明已于优选实施方面中说明，然而应当了解的是，在不背离本发明权利要求的精神以及范围的条件下，可对于本发明进行可能的修改以及变化。

Claims (13)

1.一种制造具有内建定位件及中介层的复合线路板的方法，其特征在于，包括：
在一介电层上形成一定位件；
利用该定位件作为一配置导件，在该介电层上设置一中介层，该中介层包括一第一接触垫以及一第二接触垫于其相反的两个表面上，其中，该第一接触垫面朝一第一垂直方向且附着至该介电层，该第二接触垫面朝与该第一垂直方向相反的一第二垂直方向，且该定位件于垂直该第一垂直方向以及第二垂直方向的侧面方向上靠近并侧向对准该中介层的外围边缘，及于该中介层的外围边缘外侧向延伸；
将一加强层附着至该介电层，此步骤包括使该中介层及该定位件对准于该加强层的一通孔中；以及
形成一增层电路，其于该第一垂直方向覆盖该定位件、该中介层及该加强层，且该增层电路包括一第一导电盲孔，其直接接触该中介层的该第一接触垫，以提供该中介层及该增层电路间的电性连接。
2.根据权利要求1所述的方法，其中，该中介层及该增层电路间的电性连接不含焊料。
3.根据权利要求1所述的方法，其中，在该介电层上形成该定位件的步骤包括：
提供一层压基板，其包括一金属层及该介电层；然后
移除该金属层的一选定部分，以形成该定位件。
4.根据权利要求1所述的方法，其中，在该介电层上形成该定位件的步骤包括：
提供一层压基板，其包括一金属层及该介电层；然后
移除该金属层的一选定部分，以形成一凹陷部分；然后
将一塑料材料沉积进入该凹陷部分；然后
移除该金属层的剩余部分。
5.根据权利要求1所述的方法，其中，利用一黏着剂使该中介层附着至该介电层，该黏着剂接触中介层及该介电层并介于该中介层及该介电层之间。
6.根据权利要求5所述的方法，其中，该黏着剂接触该定位件，且于该第一垂直方向与该定位件共平面，以及于该第二垂直方向低于该定位件。
7.根据权利要求1所述的方法，其中，形成该增层电路的步骤包括：
提供一第一绝缘层，其包括该介电层并于该第一垂直方向覆盖该定位件、该中介层及该加强层；然后
形成一第一盲孔，其延伸穿过该第一绝缘层并对准该中介层的该第一接触垫；然后
形成一第一导线，其于该第一垂直方向自该第一绝缘层延伸，并于该第一绝缘层上侧向延伸，以及于该第二垂直方向延伸穿过该第一盲孔以形成该第一导电盲孔，其直接接触该中介层的该第一接触垫。
8.根据权利要求7所述的方法，其中，形成该增层电路的步骤包括：
形成一额外的第一盲孔，其延伸穿过该第一绝缘层，并对准于该加强层；然后
形成该第一导线，其于该第二垂直方向延伸穿过该额外的第一盲孔，以形成一额外的第一导电盲孔，其直接接触该加强层。
9.根据权利要求1所述的方法，其中，该定位件包括一连续或不连续的条板、或一突柱阵列。
10.根据权利要求1所述的方法，其中，该中介层以及该定位件间的间隙在0.001至1毫米的范围内。
11.根据权利要求1所述的方法，其中，该定位件的高度在10至200微米的范围内。
12.根据权利要求1所述的方法，其中，该中介层具有一贯穿孔，其电性连接该第一接触垫及该第二接触垫。
13.一种制造具有内建定位件及中介层的复合线路板的方法，其特征在于，包括：
在一介电层上形成一定位件；
利用该定位件作为一配置导件，在该介电层上设置一中介层，该中介层包括一第一接触垫以及一第二接触垫于其相反的两个表面上，其中，该第一接触垫面朝一第一垂直方向且附着至该介电层，该第二接触垫面朝与该第一垂直方向相反的一第二垂直方向，且该定位件于垂直该第一垂直方向以及第二垂直方向的侧面方向上靠近并侧向对准该中介层的外围边缘，及于该中介层的外围边缘外侧向延伸；
提供一保护膜，其于该第二垂直方向覆盖该中介层、该定位件及该介电层；
形成一增层电路，其于该第一垂直方向覆盖该定位件、该中介层及该保护膜，且该增层电路包括一第一导电盲孔，其直接接触该中介层的该第一接触垫，以提供该中介层及该增层电路间的电性连接；
移除该保护膜；以及
将一加强层附着至该介电层，此步骤包括使该中介层及该定位件对准于该加强层的一通孔中。
CN201310350068.8A 2012-08-14 2013-08-12 制造具有内建定位件的复合线路板的方法 Expired - Fee Related CN103596386B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261682801P 2012-08-14 2012-08-14
US61/682,801 2012-08-14
US13/753,625 US20140157593A1 (en) 2012-08-14 2013-01-30 Method of making hybrid wiring board with built-in stopper, interposer and build-up circuitry
US13/753,625 2013-01-30

Publications (2)

Publication Number Publication Date
CN103596386A CN103596386A (zh) 2014-02-19
CN103596386B true CN103596386B (zh) 2016-06-15

Family

ID=50086311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310350068.8A Expired - Fee Related CN103596386B (zh) 2012-08-14 2013-08-12 制造具有内建定位件的复合线路板的方法

Country Status (3)

Country Link
US (1) US20140157593A1 (zh)
CN (1) CN103596386B (zh)
TW (1) TWI487043B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062663B2 (en) 2015-04-01 2018-08-28 Bridge Semiconductor Corporation Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9832860B2 (en) * 2014-09-26 2017-11-28 Intel Corporation Panel level fabrication of package substrates with integrated stiffeners
US9859202B2 (en) * 2015-06-24 2018-01-02 Dyi-chung Hu Spacer connector
JP2017103549A (ja) * 2015-11-30 2017-06-08 スミダコーポレーション株式会社 アンテナ装置およびアンテナ装置の製造方法
US10121734B2 (en) * 2016-01-20 2018-11-06 Micron Technology, Inc. Semiconductor device
US9831195B1 (en) * 2016-10-28 2017-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
CN109429427B (zh) * 2017-08-24 2020-12-15 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN110769598B (zh) * 2018-07-27 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561328A (en) * 1991-06-24 1996-10-01 Digital Equipment Corporation Photo-definable template for semiconductor chip alignment
EP0817550A1 (en) * 1996-06-26 1998-01-07 NGK Spark Plug Co. Ltd. Circuit board with improved positioning means
CN102479762A (zh) * 2010-11-22 2012-05-30 钰桥半导体股份有限公司 散热增益型半导体组件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468891B2 (en) * 2000-02-24 2002-10-22 Micron Technology, Inc. Stereolithographically fabricated conductive elements, semiconductor device components and assemblies including such conductive elements, and methods
US6529027B1 (en) * 2000-03-23 2003-03-04 Micron Technology, Inc. Interposer and methods for fabricating same
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6670698B1 (en) * 2002-02-05 2003-12-30 Amkor Technology, Inc. Integrated circuit package mounting
JP4131935B2 (ja) * 2003-02-18 2008-08-13 株式会社東芝 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
US7042077B2 (en) * 2004-04-15 2006-05-09 Intel Corporation Integrated circuit package with low modulus layer and capacitor/interposer
TWI237883B (en) * 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
TWI460834B (zh) * 2010-08-26 2014-11-11 Unimicron Technology Corp 嵌埋穿孔晶片之封裝結構及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561328A (en) * 1991-06-24 1996-10-01 Digital Equipment Corporation Photo-definable template for semiconductor chip alignment
EP0817550A1 (en) * 1996-06-26 1998-01-07 NGK Spark Plug Co. Ltd. Circuit board with improved positioning means
CN102479762A (zh) * 2010-11-22 2012-05-30 钰桥半导体股份有限公司 散热增益型半导体组件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062663B2 (en) 2015-04-01 2018-08-28 Bridge Semiconductor Corporation Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same

Also Published As

Publication number Publication date
CN103596386A (zh) 2014-02-19
TW201407701A (zh) 2014-02-16
TWI487043B (zh) 2015-06-01
US20140157593A1 (en) 2014-06-12

Similar Documents

Publication Publication Date Title
CN103596386B (zh) 制造具有内建定位件的复合线路板的方法
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
CN103594444B (zh) 在中介层及无芯基板之间具有双重连接通道的半导体组件
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
TWI493674B (zh) 具有內建定位件、中介層、以及增層電路之複合線路板
US9947625B2 (en) Wiring board with embedded component and integrated stiffener and method of making the same
US10306777B2 (en) Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
CN104039070A (zh) 具有内建散热座及增层电路的散热增益型线路板
US20180337118A1 (en) Interconnection Substrates for Interconnection Between Circuit Modules, and Methods of Manufacture
CN104810320A (zh) 半导体组件及其制作方法
US20160174365A1 (en) Wiring board with dual wiring structures integrated together and method of making the same
US20170033082A1 (en) Face-to-face semiconductor assembly having semiconductor device in dielectric recess
CN103633060B (zh) 具有内嵌元件及电磁屏障的线路板
US20140048319A1 (en) Wiring board with hybrid core and dual build-up circuitries
CN104701187A (zh) 半导体装置以及其制备方法
CN103596354B (zh) 具有内建定位件、中介层、以及增层电路的复合线路板
CN103716992A (zh) 具有内嵌元件、内建定位件、及电磁屏障的线路板
CN103594379B (zh) 具有内嵌半导体以及内建定位件的连线基板及其制造方法
CN104349583A (zh) 具有复合芯层及双增层电路的线路板
US9570372B1 (en) Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
CN103594381A (zh) 具有内建定位件的半导体组体，及其制造方法
CN110246836A (zh) 具嵌埋式组件及加强层的线路板、其制法及半导体组体
CN103779333B (zh) 具有内嵌元件及电磁屏障的线路板
CN103811475A (zh) 具有背对背内嵌半导体元件及内建定位件的半导体组体板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160615

Termination date: 20170812