CN109429427B - 电路板及其制作方法 - Google Patents

电路板及其制作方法 Download PDF

Info

Publication number
CN109429427B
CN109429427B CN201710735480.XA CN201710735480A CN109429427B CN 109429427 B CN109429427 B CN 109429427B CN 201710735480 A CN201710735480 A CN 201710735480A CN 109429427 B CN109429427 B CN 109429427B
Authority
CN
China
Prior art keywords
circuit
layer
conductive
substrate
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710735480.XA
Other languages
English (en)
Other versions
CN109429427A (zh
Inventor
简日新
亢晓卫
阳丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201710735480.XA priority Critical patent/CN109429427B/zh
Priority to TW106139218A priority patent/TWI665946B/zh
Priority to US15/835,817 priority patent/US10492309B2/en
Publication of CN109429427A publication Critical patent/CN109429427A/zh
Priority to US16/430,766 priority patent/US10561026B2/en
Application granted granted Critical
Publication of CN109429427B publication Critical patent/CN109429427B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/484—Integrated arm assemblies, e.g. formed by material deposition or by etching from single piece of metal or by lamination of materials forming a single arm/suspension/head unit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Abstract

一种电路板，该电路板包括一电路基板，该电路基板包括一基材层及形成在该基材层的相背两表面上的第一线路层及第二线路层，该第一线路层包括多条第一导电线路，该第二线路层包括多条第二导电线路，该第一导电线路的线路宽度大于该第二导电线路的线路宽度，该线路基板还包括至少一缓冲线路，该缓冲线路电连接该第一线路层及该第二线路层，该缓冲线路的线路宽度大于该第二导电线路的线路宽度。本发明还涉及电路板的制作方法及车灯模组。

Description

电路板及其制作方法
技术领域
本发明涉及一种电路板及其制作方法。
背景技术
随着汽车的普及，汽车用车灯的需求也越来越大。随着汽车功能的增多，大功率汽车车灯也越来越受欢迎。
现有技术中的车灯的电路板一般加载有车载电池模组及发光二极管，车载电池模组向发光二极管提供驱动电流，以驱动该发光二极管。
由于发光二极管的额定功率较小，根据P＝U2＊S/ρL(其中，P为功率，U为电压，ρ为导体电阻率、L为电阻长度)，当U、ρ、L不变时，S较小，也即是说，电连接该车在电阻模组及该发光二极管的电路为细线路。
如果在该车灯中只采用大功率车载电池模组驱动发光二极管时，电流通过细线路，将会产生较大的功率，进而产生大量的热，进而损坏该发光二极管。
发明内容
有鉴于此，本发明提供一种能避免电流通过细线路产生较大功率的电路板及其制作方法。
一种电路板，该电路板包括一电路基板，该电路基板包括一基材层及形成在该基材层的相背两表面上的第一线路层及第二线路层，该第一线路层包括多条第一导电线路，该第二线路层包括多条第二导电线路，该第一导电线路的线路宽度大于该第二导电线路的线路宽度，该线路基板还包括至少一缓冲线路，该缓冲线路电连接该第一线路层及该第二线路层，该缓冲线路的线路宽度大于该第二导电线路的线路宽度。
进一步地，该第一导电线路的线路宽度是该第二导电线路的线路宽度的3倍。
进一步地，该电路板还包括一介质层，该介质层形成在多条该第一导电线路的间隙内。
进一步地，该基材层包括一第一表面及一与该第一表面相背的第二表面，该第一线路层包形成在该第一表面上，该第二线路层形成在该第二表面上；定义该第一导电线路的远离该基材层的表面到该该第一表面的距离为该第一导电线路的厚度，该介质层的远离该基材层的的表面到该第一表面的距离为该介质层的填充深度，其中，该介质层的填充深度低于该第一导电线路的厚度。
进一步地，该电路板还包括一第一覆盖膜及一第二覆盖膜，该第一覆盖膜形成在该第一线路层及该介质层上，该第一覆盖膜上形成有至少一第一开口，部分该第一导电线路从至少一该第一开口裸露出来，定义从该第一开口内裸露出来的该第一导电线路为连接端子；该第二覆盖膜形成在该第二线路层上并填充在多条该第二导电线路的间隙内，该第二覆盖膜上形成有至少一第二开口，部分该第二导电线路从至少一该第二开口内裸露出来，定义从该第二开口内裸露出来的该第二导电线路为电接触垫。
进一步地，该电路板还包括至少一第一电子元件及至少一第二电子元件，该第一电子元件电连接在该第一导电线路的该连接端子上，该第二电子元件电连接在该第二导电线路的电接触垫上，该第一电子元件的功率大于该第二电子元件功率，该第一电子元件向该第二电子元件提供电能，以驱动该第二电子元件工作。
一种电路板的制作方法，包括如下步骤：提供一覆铜基板，该覆铜基板包括一基材层及形成在该基材层相背两表面上的第一铜箔层及第二铜箔层；将该第一铜箔层及该第二铜箔层分别制作形成一第一线路层及一第二线路层；该第一线路层包括多条第一导电线路，该第二线路层包括多条第二导电线路，该第一导电线路的线路宽度大于该第二导电线路的线路宽度；形成至少一贯穿该第一线路层、该基材层及该第二线路层的导电孔；及在该导电孔内形成至少一缓冲线路，该缓冲线路电连接该第一线路层及该第二线路层，该缓冲线路的线路宽度大于该第二导电线路的线路宽度。
进一步地，还包括步骤：在多条该第一导电线路的间隙内形成一介质层，该基材层包括一第一表面及一与该第一表面相背的第二表面，该第一线路层包形成在该第一表面上，该第二线路层形成在该第二表面上；定义该第一导电线路的远离该基材层的表面到该该第一表面的距离为该第一导电线路的厚度，该介质层的远离该基材层的的表面到该第一表面的距离为该介质层的填充深度，其中，该介质层的填充深度低于该第一导电线路的厚度。
进一步地，该缓冲线路通过电镀工艺形成。
进一步地，提供至少一第一电子元件及至少一第二电子元件，将该第一电子元件电连接在该第一导电线路上，将该第二电子元件电连接在该第二导电线路上，该第一电子元件的功率大于该第二电子元件的功率。
本发明提供的电路板及其制作方法，其在电路基板的两侧形成具有不同的线路宽度的第一导电线路、第二导电线路并在电路基板中形成电连接第一线路层及第二线路层且线路宽度大于该第二导电线路的线路宽度的缓冲线路。在该第一电子元件向该第二电子元件提供电能驱动该第二电子元件工作时，电流依次通过线路宽度大于该第二导电线路的线路宽度的该第一导电线路及缓冲线路，会产生较大的损耗，从而可以降低流入该第二导电线路的电流的功率，因此，本发明提供的电路板及其制作方法能避免电流在通过细线路时产生较大功率，以免损毁该第二电子元件。
附图说明
图1是本发明第一实施例提供的电路板的剖视图。
图2是本发明第一实施例提供的覆铜基板的剖视图。
图3是对图2所示的覆铜基板的铜箔层分别制作形成第一线路层及第二线路层后的剖视图。
图4是在图3所示的覆铜基板上形成至少一个导电通孔后的剖视图。
图5是在图4所示的至少一导电通孔内形成缓冲线路后的剖视图。
图6是在图5所示的第二线路层的表面形成第二覆盖膜后的剖视图。
图7是在图6所示的第一线路层的线路间隙内形成介质层后的剖视图。
主要元件符号说明
Figure GDA0002621768660000041
Figure GDA0002621768660000051
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为能进一步阐述本发明达成预定发明目的所采取的技术手段及功效，以下结合附图1-7及较佳实施方式，对本发明提供的电路板及车灯模组的具体实施方式、结构、特征及其功效，作出如下详细说明。
本文中所使用的方位词“第一”、“第二”、“第三”、“第四”均是以使用时所述第一基材的位置定义，而并不限定。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。
请参阅图1，本发明提供一种电路板100，该电路板100包括一电路基板10、一介质层20、一第一覆盖膜40及一第二覆盖膜30。
该电路基板10包括一基材层11、一第一线路层14、一第二线路层15及至少一缓冲线路17。
在本实施例中，该基材层11的材质通常可选用聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)或聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)、聚乙烯(polyethylene，PE)、特氟龙(Teflon)、液晶高分子聚合物(liquid crystal polymer，LCP)、聚氯乙烯(polyvinyl chloride polymer，PVC)等可挠性材料中的一种。优选地，该基材层11的材质为PI。
其中，该基材层11包括一第一表面111及一第二表面112。该第一表面111与该第二表面112相背。该第一线路层14形成在该第一表面111上，该第二线路层15形成在该第二表面112上。
该第一线路层14包括多条第一导电线路141。该第二线路层15包括多条第二导电线路151。
其中，该第一导电线路141的线路宽度大于该第二导电线路151的线路宽度。也即是说，相比于该第二导电线路151，该第一导电线路141为较粗的导电线路。
优选地，该第一导电线路141的线路宽度是该第二导电线路151的线路宽度的3倍。
其中，该电路基板10还包括多个导电孔16，多个该导电孔16贯穿该第一线路层14、该基材层11及该第二线路层15。多个该导电孔16用于电连接该第一线路层14及该第二线路层15。
其中，该缓冲线路17形成在至少一个该导电孔16内。
其中，该缓冲线路17的个数小于该导电孔16的数量。
其中，该缓冲线路17电连接该第一线路层14及该第二线路层15。
具体地，该缓冲线路17包括一第三表面171及一与该第三表面171相背的第四表面172。该第三表面171凸出于该第一线路层14的远离该基材层11的表面，该第四表面172凸出于该第二线路层15的远离该基材层11的表面。
优选地，该缓冲线路17覆盖部分该第一线路层14及部分该第二线路层15。
其中，每条该缓冲线路17的线路宽度大于每条该第二导电线路151的线路宽度。也即是说，相比于该第二导电线路151，该缓冲线路17为较粗的导电线路。
其中，该介质层20形成在多条该第一导电线路141的间隙内。
定义该第一导电线路141的远离该基材层11的表面到该基材层11的该第一表面111的距离为该第一导电线路141的厚度；该介质层20的远离该基材层11的的表面到该基材层11的该第一表面111的距离为该介质层20的填充深度。其中，该介质层20的填充深度低于该第一导电线路141的厚度。
其中，该介质层20的材质该介质层20为粘胶，该介质层20的流动性大于常规覆盖膜中的粘胶的流动性。
由于该第一导电线路141的线路宽度比较大，相邻线路之间的间隙也比较大，在后续压合上该第一覆盖膜40时，由于第一覆盖膜40的粘胶层的粘胶量比较少，并不能填充满该第一导电线路141的相邻线路之间的间隙，该介质层20可以辅助该第一覆盖膜41以填充满该第一导电线路141的相邻线路之间的间隙。
该第一覆盖膜40形成在该第一线路层14及该介质层20的远离该基材层11的表面上。
其中，该第一覆盖膜40上形成有至少一第一开口41，部分该第一导电线路141从至少一该第一开口41内裸露出来。
定义从该第一开口41内裸露出来的该第一导电线路141为连接端子142。该连接端子142用于电连接第一功率电子元件。在本实施例中，该第一电子元件51为车载电池模组。
该第二覆盖膜30形成在该第二线路层15的远离该基材层11的表面上并填充在该第二线路层15的多条该第二导电线路151的间隙内。
其中，该第二覆盖膜30上形成有至少一第二开口31，部分该第二导电线路151从至少一该第二开口31内裸露出来。
定义从该第二开口31内裸露出来的该第二导电线路151为电接触垫152。该电接触垫152用于电连接第二电子元件52。
在本实施例中，该第二电子元件52为发光二极管。其中，该第一电子元件51的功率大于该第二电子元件52的功率。
其中，该第一电子元件51为该第二电子元件52提供电能，以驱动该第二电子元件52工作。
请参阅图1-7，本发明还提供一种电路板100的制作方法，包括如下步骤：
第一步，请参阅图2-5，提供一电路基板10。
在本实施例中，该电路基板10为一柔性电路基板，在其他实施例中，该电路基板10还可以为软硬结合基板或是硬性电路基板。
其中，该电路基板10包括一基材层11、一第一线路层14、一第二线路层15及至少一缓冲线路17。
具体地，该电路基板10可以通过如下步骤制得：
首先，请参阅图2，提供一覆铜基板110，该覆铜基板110包括该基材层11及形成在该基材层11的相背两表面上的第一铜箔层12及第二铜箔层13。
在本实施例中，该基材层11的材质通常可选用聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)或聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)、聚乙烯(polyethylene，PE)、特氟龙(Teflon)、液晶高分子聚合物(liquid crystal polymer，LCP)、聚氯乙烯(polyvinyl chloride polymer，PVC)等可挠性材料中的一种。
优选地，该基材层11的材质为PI。
其中，该基材层11包括一第一表面111及一第二表面112。该第一表面111与该第二表面112相背。该第一铜箔层12形成在该第一表面111上，该第二铜箔层形成在该第二表面112上。
优选地，该第一铜箔层12及该第二铜箔层13的厚度为1盎司。
其次，请参阅图3，将该第一铜箔层12及该第二铜箔层13分别制作成该第一线路层14及该第二线路层15。
其中，该第一线路层14包括多条第一导电线路141。该第二线路层15包括多条第二导电线路151。
其中，该第一导电线路141的线路宽度大于该第二导电线路151的线路宽度。也即是说，相比于该第二导电线路151，该第一导电线路141为较粗的导电线路。
优选地，该第一导电线路141的线路宽度是该第二导电线路151的线路宽度的3倍。
再次，请参阅图4，形成至少一贯通该第一线路层14、该基材层11及该第二线路层15的导电孔16。
其中，可以先通过机械钻孔或激光蚀孔的方式形成一连接孔161，再通过电镀或溅镀的方式在该连接孔161的内壁上形成一电镀层162来形成该导电孔16。
其中，该连接孔161的直径大于该第二导电线路151的线路宽度。
之后，请参阅图5，通过电镀工艺在该导电孔16内形成该缓冲线路17，从而形成该电路基板10。
其中，该缓冲线路17的个数小于该导电孔16的数量。
其中，该缓冲线路17电连接该第一线路层14及该第二线路层15。
其中，该缓冲线路17用于将较高的电流从较粗的该第一导电线路141加载到该第二导电线路151。
具体地，该缓冲线路17包括一第三表面171及一与该第三表面171相背的第四表面172。该第三表面171凸出于该第一线路层14的远离该基材层11的表面，该第四表面172凸出于该第二线路层15的远离该基材层11的表面。
优选地，该缓冲线路17覆盖部分该第一线路层14及部分该第二线路层15。
其中，每条该缓冲路17的线路宽度大于每条该第二导电线路151的线路宽度。也即是说，相比于该第二导电线路151，该缓冲线路17为较粗的导电线路。
第二步，请参阅图6，在该第二线路层15的远离该基材层11的表面上贴合一第二覆盖膜30。
其中，该第二覆盖膜30形成在该第二线路层15的远离该基材层11的表面上并填充在该第二线路层15的多条该第二导电线路151的间隙内。
其中，该第二覆盖膜30上形成有至少一第二开口31，部分该第二导电线路151从至少一该第二开口31内裸露出来。
定义从该第二开口31内裸露出来的该第二导电线路151为电接触垫152。该电接触垫152用于电连接第二电子元件52。在本实施例中，该第二电子元件52为发光二极管。
第三步，请参阅图7，在多条该第一导电线路141的间隙内形成介质层20。
定义，该第一导电线路141的远离该基材层11的表面到该基材层11的该第一表面111的距离为该第一导电线路141的厚度。该介质层20的远离该基材层11的的表面到该基材层11的该第一表面111的距离为该介质层20的填充深度。
其中，该介质层20在多条该第一导电线路141的间隙内的填充深度低于该第一导电线路141的厚度。
其中，该介质层20的材质该介质层20为粘胶，该介质层20的流动性大于常规覆盖膜中的粘胶的流动性。
由于该第一导电线路141的线路宽度比较大，相邻线路之间的间隙也比较大，在后续压合上该第一覆盖膜40时，由于第一覆盖膜40的粘胶层的粘胶量比较少，并不能填充满该第一导电线路141的相邻线路之间的间隙，该介质层20可以辅助该第一覆盖膜41以填充满该第一导电线路141的相邻线路之间的间隙。
第四步，请参阅图1，在该第一线路层14及该介质层20的远离该基材层11的表面上贴合一第一覆盖膜40，并提供至少一第一电子元件51及至少一第二电子元件52并将该第一电子元件51及该第二电子元件52分别与该第一导电线路141及该第二导电线路152电连接，从而形成该电路板100。
其中，该第一覆盖膜40上形成有至少一第一开口41，部分该第一导电线路141从至少一该第一开口41内裸露出来。
定义从该第一开口41内裸露出来的该第一导电线路141为连接端子142。
具体地，与该第一电子元件51与该连接端子142电连接。在本实施例中，该第一电子元件51为电池。
具体地，该第二电子元件52与该电接触垫152电连接。
本发明提供的电路板及其制作方法，其在电路基板的两侧形成具有不同的线路宽度的第一导电线路、第二导电线路并在电路基板中形成电连接第一线路层及第二线路层且线路宽度大于该第二导电线路的线路宽度的缓冲线路。在该第一电子元件向该第二电子元件提供电能驱动该第二电子元件工作时，电流依次通过线路宽度大于该第二导电线路的线路宽度的该第一导电线路及缓冲线路，会产生较大的损耗，从而可以降低流入该第二导电线路的电流的功率，因此，本发明提供的电路板及其制作方法能避免电流在通过细线路时产生较大功率，以免损毁该第二电子元件。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (8)

1.一种电路板，该电路板包括一电路基板、一介质层，该电路基板包括一基材层及形成在该基材层的相背两表面上的第一线路层及第二线路层，该第一线路层包括多条第一导电线路，该介质层形成在多条该第一导电线路的间隙内；该第二线路层包括多条第二导电线路，其特征在于，该第一导电线路的线路宽度大于该第二导电线路的线路宽度，该基材层包括一第一表面及一与该第一表面相背的第二表面，该第一线路层形成在该第一表面上，该第二线路层形成在该第二表面上；定义该第一导电线路的远离该基材层的表面到该第一表面的距离为该第一导电线路的厚度，该介质层的远离该基材层的表面到该第一表面的距离为该介质层的填充深度，其中，该介质层的填充深度低于该第一导电线路的厚度；该基材层上还形成有至少一贯通该第一线路层、该基材层及该第二线路层的导电孔；该线路基板还包括至少一缓冲线路，该缓冲线路填充在该导电孔内且电连接该第一线路层及该第二线路层，该缓冲线路的线路宽度大于该第二导电线路的线路宽度；该缓冲线路用于将电流从该第一导电线路加载到该第二导电线路，电流在流经该缓冲线路时会产生较大的损耗，以起到缓冲作用，降低流入该第二导电线路的电流的功率。
2.如权利要求1所述的电路板，其特征在于，该第一导电线路的线路宽度是该第二导电线路的线路宽度的3倍。
3.如权利要求1所述的电路板，其特征在于，该电路板还包括一介质层，该介质层形成在多条该第一导电线路的间隙内。
4.如权利要求1所述的电路板，其特征在于，该电路板还包括一第一覆盖膜及一第二覆盖膜，该第一覆盖膜形成在该第一线路层及该介质层上，该第一覆盖膜上形成有至少一第一开口，部分该第一导电线路从至少一该第一开口裸露出来，定义从该第一开口内裸露出来的该第一导电线路为连接端子；该第二覆盖膜形成在该第二线路层上并填充在多条该第二导电线路的间隙内，该第二覆盖膜上形成有至少一第二开口，部分该第二导电线路从至少一该第二开口内裸露出来，定义从该第二开口内裸露出来的该第二导电线路为电接触垫。
5.如权利要求4所述的电路板，其特征在于，该电路板还包括至少一第一电子元件及至少一第二电子元件，该第一电子元件电连接在该第一导电线路的该连接端子上，该第二电子元件电连接在该第二导电线路的电接触垫上，该第一电子元件的功率大于该第二电子元件功率，该第一电子元件向该第二电子元件提供电能，以驱动该第二电子元件工作。
6.一种电路板的制作方法，包括如下步骤：
提供一覆铜基板，该覆铜基板包括一基材层及形成在该基材层相背两表面上的第一铜箔层及第二铜箔层；
将该第一铜箔层及该第二铜箔层分别制作形成一第一线路层及一第二线路层；该第一线路层包括多条第一导电线路，该第二线路层包括多条第二导电线路，该第一导电线路的线路宽度大于该第二导电线路的线路宽度；
形成至少一贯穿该第一线路层、该基材层及该第二线路层的导电孔；及
在该导电孔内形成至少一缓冲线路，该缓冲线路电连接该第一线路层及该第二线路层，该缓冲线路的线路宽度大于该第二导电线路的线路宽度；该缓冲线路用于将电流从该第一导电线路加载到该第二导电线路，电流在流经该缓冲线路时会产生较大的损耗，以起到缓冲作用，降低流入该第二导电线路的电流的功率；及
在多条该第一导电线路的间隙内形成一介质层，该基材层包括一第一表面及一与该第一表面相背的第二表面，该第一线路层包形成在该第一表面上，该第二线路层形成在该第二表面上；定义该第一导电线路的远离该基材层的表面到该第一表面的距离为该第一导电线路的厚度，该介质层的远离该基材层的表面到该第一表面的距离为该介质层的填充深度，其中，该介质层的填充深度低于该第一导电线路的厚度。
7.如权利要求6所述的电路板的制作方法，其特征在于，在形成该介质层的步骤之前，还包括步骤：在该第二线路层的远离该基材层的表面上贴合一第二覆盖膜，该第二覆盖膜上形成有至少一第二开口，部分该第二导电线路从至少一该第二开口内裸露出来，定义从该第二开口内裸露出来的该第二导电线路为电接触垫；在形成该介质层的步骤之后，还包括步骤：在该第一线路层及该介质层的远离该基材层的表面上贴合一第一覆盖膜，该第一覆盖膜上形成有至少一第一开口，部分该第一导电线路从至少一该第一开口裸露出来，定义从该第一开口内裸露出来的该第一导电线路为连接端子；在形成该第一覆盖膜的步骤之后，还包括步骤：提供至少一第一电子元件及至少一第二电子元件，将该第一电子元件电连接在该连接端子上，将该第二电子元件电连接在该电接触垫上，该第一电子元件的功率大于该第二电子元件的功率。
8.如权利要求6所述的电路板的制作方法，其特征在于，该缓冲线路通过电镀工艺形成。
CN201710735480.XA 2017-08-24 2017-08-24 电路板及其制作方法 Active CN109429427B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710735480.XA CN109429427B (zh) 2017-08-24 2017-08-24 电路板及其制作方法
TW106139218A TWI665946B (zh) 2017-08-24 2017-11-13 電路板及其製作方法
US15/835,817 US10492309B2 (en) 2017-08-24 2017-12-08 Printed circuit board and method for manufacturing the same
US16/430,766 US10561026B2 (en) 2017-08-24 2019-06-04 Method for manufacturing a high-current printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710735480.XA CN109429427B (zh) 2017-08-24 2017-08-24 电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN109429427A CN109429427A (zh) 2019-03-05
CN109429427B true CN109429427B (zh) 2020-12-15

Family

ID=65435898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710735480.XA Active CN109429427B (zh) 2017-08-24 2017-08-24 电路板及其制作方法

Country Status (3)

Country Link
US (2) US10492309B2 (zh)
CN (1) CN109429427B (zh)
TW (1) TWI665946B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200312741A1 (en) * 2019-03-25 2020-10-01 Intel Corporation Thermoelectric cooler to enhance thermal-mechanical package performance
CN112105174B (zh) * 2019-06-18 2022-02-22 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法
CN114554700B (zh) * 2020-11-25 2024-03-22 礼鼎半导体科技秦皇岛有限公司 线路板的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4685033A (en) * 1984-08-28 1987-08-04 Nec Corporation Multilayer wiring substrate
US6000130A (en) * 1996-08-28 1999-12-14 International Business Machines Corporation Process for making planar redistribution structure
US7726016B2 (en) * 2003-05-07 2010-06-01 International Business Machines Corporation Manufacturing method of printed circuit board
CN104168706A (zh) * 2013-05-17 2014-11-26 欣兴电子股份有限公司 承载基板及其制作方法
TW201509247A (zh) * 2013-08-27 2015-03-01 Unimicron Technology Corp 線路板與其製作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3499218A (en) * 1966-10-31 1970-03-10 Electro Mechanisms Inc Multilayer circuit boards and methods of making the same
US4450029A (en) * 1982-01-13 1984-05-22 Elxsi Backplane fabrication method
TWI287956B (en) * 2005-04-11 2007-10-01 Phoenix Prec Technology Corp Conducting bump structure of circuit board and fabricating method thereof
KR20080098692A (ko) * 2005-11-02 2008-11-11 이비덴 가부시키가이샤 반도체 장치용 다층 프린트 배선판 및 그 제조 방법
US20140157593A1 (en) * 2012-08-14 2014-06-12 Bridge Semiconductor Corporation Method of making hybrid wiring board with built-in stopper, interposer and build-up circuitry
CN103889169B (zh) * 2012-12-22 2017-10-27 碁鼎科技秦皇岛有限公司 封装基板及其制作方法
JP2016032066A (ja) * 2014-07-30 2016-03-07 イビデン株式会社 プリント配線基板
US10074602B2 (en) * 2016-11-11 2018-09-11 Advanced Semiconductor Engineering, Inc. Substrate, semiconductor package structure and manufacturing process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4685033A (en) * 1984-08-28 1987-08-04 Nec Corporation Multilayer wiring substrate
US6000130A (en) * 1996-08-28 1999-12-14 International Business Machines Corporation Process for making planar redistribution structure
US7726016B2 (en) * 2003-05-07 2010-06-01 International Business Machines Corporation Manufacturing method of printed circuit board
CN104168706A (zh) * 2013-05-17 2014-11-26 欣兴电子股份有限公司 承载基板及其制作方法
TW201509247A (zh) * 2013-08-27 2015-03-01 Unimicron Technology Corp 線路板與其製作方法

Also Published As

Publication number Publication date
US20190069417A1 (en) 2019-02-28
US10561026B2 (en) 2020-02-11
TWI665946B (zh) 2019-07-11
US10492309B2 (en) 2019-11-26
US20190289726A1 (en) 2019-09-19
TW201914383A (zh) 2019-04-01
CN109429427A (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
EP2954760B1 (en) Fusion bonded liquid crystal polymer circuit structure
US9277640B2 (en) Flexible printed circuit board and method for manufacturing same
US7210942B2 (en) Connection structure for printed wiring board
KR100534548B1 (ko) 향상된 전류용량을 갖는 다층회로기판 및 그의 제조방법
CN109429427B (zh) 电路板及其制作方法
US10159154B2 (en) Fusion bonded liquid crystal polymer circuit structure
US10506722B2 (en) Fusion bonded liquid crystal polymer electrical circuit structure
WO2008078739A1 (ja) 多層回路基板およびモータ駆動回路基板
CN103493610A (zh) 刚性柔性基板及其制造方法
CN108668425B (zh) 信号传输线本体及其制作方法、USB Type C连接器
CN109587974A (zh) 柔性电路板及该柔性电路板的制造方法
EP1069811A3 (en) Multi-layer wiring board and method for manufacturing the same
CN108076584A (zh) 柔性电路板、电路板元件及柔性电路板的制作方法
CN107645853B (zh) 多层电路板的制作方法及多层电路板
CN210926014U (zh) 一种半导体芯片的sip封装结构
JP4635331B2 (ja) プリント配線板
JP2007027472A5 (zh)
CN108601203B (zh) 一种pcb及pcba
CN110278657B (zh) 复合电路板及其制造方法
CN207897217U (zh) 一种高信赖性碳墨线路板
TW200517024A (en) Both-sided wiring circuit board
JP2001102707A (ja) プリント配線板
CN216565705U (zh) 双层导电线路及显示模组
RU2534024C1 (ru) Способ изготовления многослойной печатной платы сверхплотного монтажа
EP3076772A2 (en) Fusion bonded liquid crystal polymer electrical circuit structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant