KR20080098692A - 반도체 장치용 다층 프린트 배선판 및 그 제조 방법 - Google Patents
반도체 장치용 다층 프린트 배선판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20080098692A KR20080098692A KR1020087026165A KR20087026165A KR20080098692A KR 20080098692 A KR20080098692 A KR 20080098692A KR 1020087026165 A KR1020087026165 A KR 1020087026165A KR 20087026165 A KR20087026165 A KR 20087026165A KR 20080098692 A KR20080098692 A KR 20080098692A
- Authority
- KR
- South Korea
- Prior art keywords
- resin layer
- via hole
- printed wiring
- wiring board
- multilayer printed
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
다수의 접속 포인트에서 반도체 소자와 접속하는 경우에도, 양호한 접속이 확보된 다층 프린트 배선판을 제공한다. 이 다층 프린트 배선판 (20) 은, 제 1 수지층 (26-1) 과, 제 1 수지층에 형성된 제 1 비아홀 (33-1) 과, 제 1 수지층의 상면에 배치된 제 2 수지층 (26-2) 과, 제 2 수지층에 형성된 제 2 비아홀 (33-2) 과, 제 1 수지층의 제 2 수지층과는 반대면에 배치된 코어층 (22) 과, 상기 코어층에 형성된 비아홀 (42) 을 구비하고 있다. 상기 수지층 (26-1, 26-2) 에 형성된 비아홀 (33-1, 33-2) 의 개구 방향과, 상기 코어층 (22) 에 형성된 비아홀 (42) 개구 방향은, 반대로 되어 있다.
다층 프린트 배선판, 비아홀, 코어층, 수지층, 반도체 소자
Description
본 발명은 반도체 장치용 다층 프린트 배선판 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 두께가 얇은 반도체 장치용 다층 프린트 배선판 및 그 제조 방법에 관한 것이다.
일본 공개특허공보 제2000-323613호는, 구리판을 지지판으로 하고, 구리판 상에, 반도체 소자 탑재면이 형성된 반도체 소자 탑재층으로부터, 외부 접속 단자 장착면이 형성된 외부 접속 단자 장착층의 방향으로, 비아홀, 도체 배선 및 절연층을 순차 형성해 가고, 구리판을 제거하여 두께가 얇은 반도체 장치용 다층 프린트 배선판에 관한 것이다.
특허 문헌 1 : 일본 공개특허공보 제2000-323613호「반도체 장치용 다층 기판 및 그 제조 방법」 (2000 년 11 월 24 일 공개)
이러한 반도체 장치용 다층 프린트 배선판에 있어서, 반도체 소자 (IC 칩) 에 내장되는 게이트 수가 매우 많고, 따라서 프린트 배선판과 매우 많은 포인트에서 접속을 필요로 하는 경우가 있다. 예를 들어, 다수의 패드가 형성된 반도체 소자에서는, 2,000 ∼ 30,000 의 접속 포인트에서 프린트 배선판의 랜드와 각각 접속된다.
이러한 다수 패드의 반도체 소자를 프린트 배선판에 실장하는 경우, 반도체 소자 실장 후에 예를 들어 플러그인ㆍ테스터 등으로 시험하면, 몇몇의 접속 포인트에서 접속 불량이 발생하는 것이 발견되는 경우가 있다. 따라서, 다수의 접속 포인트에서 반도체 소자와 접속하는 경우에, 접속 불량의 발생을 억제할 수 있는 다층 프린트 배선판의 개발이 요구되었다.
또, 예를 들어, 프린트 배선판을 저온 분위기 (예를 들어, -55 ℃) 와 고온 분위기 (예를 들어, +125 ℃) 에 교대로 복수회 노출시키는 냉·열 사이클 시험 (「히트 사이클 가속 시험」이라고도 한다.) 에 있어서, 크랙 (균열) 이 발생하는 경우가 있다. 이러한 가속 시험에 있어서의 크랙의 발생은, 프린트 배선판의 장기 사용에 대한 신뢰성을 손상시켜 바람직한 것은 아니다. 따라서, 가속 시험에 있어서도 크랙의 발생을 억제할 수 있는 다층 프린트 배선판의 개발이 요구되었다.
따라서, 본 발명은, 다수의 접속 포인트에서 반도체 소자와 접속하는 경우에도, 양호하게 접속할 수 있는 다층 프린트 배선판을 제공하는 것을 목적으로 한다.
또한, 본 발명은, 다수의 접속 포인트에서 반도체 소자와 접속하는 경우에도, 양호하게 접속할 수 있는 다층 프린트 배선판의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은, 가속 시험에 있어서도 크랙 발생을 감소시킬 수 있는 다층 프린트 배선판을 제공하는 것을 목적으로 한다.
또한, 본 발명은, 가속 시험에 있어서도 크랙 발생을 감소시킬 수 있는 다층 프린트 배선판의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 감안하여, 본 발명에 관련되는 다층 프린트 배선판은, 비아홀이 형성된 1 층 또는 2 층 이상의 수지층과, 비아홀이 형성된 코어층을 구비한 다층 프린트 배선판으로서, 상기 수지층에 형성된 비아홀과 상기 코어층에 형성된 비아홀에서는, 비아홀의 개구 방향이 반대 방향이다. 예를 들어, 수지층에 형성된 비아홀은 반도체 소자 탑재면측으로 개구되어 있고, 코어층에 형성된 비아홀은 외부 단자 접속면측 (반도체 소자 탑재면과는 반대측) 에 형성되어 있다.
또한, 상기 다층 프린트 배선판에서는, 상기 다층 프린트 배선판의 일면은 반도체 소자 탑재면이고, 타면은 외부 단자 접속면으로서, 상기 수지층에 형성된 비아홀은 상기 반도체 소자 탑재면측으로 개구되고, 상기 코어층에 형성된 비아홀은 상기 외부 단자 접속면측으로 개구되도록 할 수 있다.
또한, 본 발명에 관련되는 다층 프린트 배선판은, 제 1 수지층과, 제 1 수지 층에 형성된 제 1 비아홀과, 제 1 수지층의 상면에 배치된 제 2 수지층과, 제 2 수지층에 형성된 제 2 비아홀과, 제 1 수지층의 하면에 배치된 코어층과, 상기 코어층에 형성된 비아홀을 구비하고, 상기 수지층에 형성된 비아홀과 상기 코어층에 형성된 비아홀에서는, 비아홀의 개구 방향이 반대 방향이다.
또한, 상기 다층 프린트 배선판에서는, 상기 비아홀은, 도전물이 충전되는 필드 비아로 할 수 있다.
또한, 상기 다층 프린트 배선판에서는, 상기 수지층에 형성된 비아홀은, 단면 형상이 상방으로 넓고 하방으로 좁은 형상으로 하고, 상기 코어층에 형성된 비아홀은, 단면 형상이 상방으로 좁고 하방으로 넓은 형상으로 할 수도 있다.
또한, 상기 다층 프린트 배선판에서는, 상기 코어층은 상면에, 비아홀을 갖는 수지층을 1 층 이상 추가로 형성할 수도 있다.
또한, 상기 다층 프린트 배선판에서는, 상기 코어층은 FRP 로 할 수도 있다.
또한, 상기 다층 프린트 배선판에서는, 상기 코어층은, 유리 섬유나 아라미드 부직포에 에폭시 수지나 BT 레진을 함침시켜 경화시킨 기판으로 형성할 수도 있다. 여기에서는, 유리 에폭시를 구성하는 복수 장의 유리 직포에 의해 높은 치수 안정성 및 내크랙성이 확보되어 있다. 이 경우, 유리 직포를 2 단으로 겹친 2 플라이 (ply) 가 바람직하다.
또한, 상기 다층 프린트 배선판에서는, 상기 코어층은, 편면 구리 부착 적층판 또는 양면 구리 부착 적층판을 출발 재료로 하여 구성되고, 이 코어층에 형성된 랜드는 이 적층판에 부착된 구리박을 이용할 수도 있다. 여기서, 편면 구리 부 착 적층판 또는 양면 구리 부착 적층판은, 예를 들어, 유리 직포에 에폭시 수지를 함침시켜 건조 (반경화) 시키고, 편면 또는 양면에 구리박을 적층시켜서 가열 상태에서 가압하여 얻어지는 경화 완료된 기판이다.
또한, 본 발명에 관련되는 다층 프린트 배선판의 제조 방법은, 편면 구리 부착 적층판 또는 양면 구리 부착 적층판을 준비하는 단계와, 상기 적층판에 랜드를 형성하는 단계와, 상기 적층판의 상면에, 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계와, 상기 적층판의 하면으로부터 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계를 포함하고, 상기 수지층에 형성된 비아홀과 상기 적층판에 형성된 개구 방향이 반대 방향이다. 상기 적층판에 랜드를 형성하는 단계에서는, 동시에 도체 회로를 형성하여도 된다.
또한, 다층 프린트 배선판의 제조 방법에서는, 수지층의 비아홀은 단면 형상이 상방으로 넓고 하방으로 좁은 형상인 반면에, 상기 적층판에 형성된 비아홀은 단면 형상이 상방으로 좁고 하방으로 넓은 형상으로 할 수 있다.
또한, 다층 프린트 배선판의 제조 방법에서는, 상기 편면 구리 부착 적층판 또는 양면 구리 부착 적층판은, 유리 직포 기재 (基材) 에폭시 함침 편면 구리 부착 적층판 또는 유리 직포 기재 에폭시 함침 양면 구리 부착 적층판으로 할 수도 있다.
또한, 상기 다층 프린트 배선판의 제조 방법에서는, 상기 적층판의 상면에, 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계 다음에, 추가로, 수지층을 형성하고 비아홀용 구멍을 개구하여, 비아홀을 형성하는 단계를 1 회 또는 2 회 이상 반복하여도 된다.
또한, 상기 다층 프린트 배선판의 제조 방법에서는, 상기 비아홀은, 도금 공법에 의해 도전물을 충전할 수도 있다 (필드 비아).
또한, 상기 다층 프린트 배선판의 제조 방법에서는, 상기 비아홀용 구멍의 개구 단계는, 레이저에 의해 개구를 형성할 수도 있다.
또한, 상기 다층 프린트 배선판의 제조 방법에서는, 상기 적층판을 준비하는 단계는, 2 장의 편면 구리 부착 적층판 또는 양면 구리 부착 적층판을 준비하여 이들을 접착제로 접합하고, 상기 적층판에 랜드를 형성하는 단계로부터 추가로, 상기 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계까지를, 동시에 2 장분의 제조 처리로서 실행하고, 그 후, 상기 접착제를 용융 또는 연화 (軟化) 시켜 분리하고, 상기 적층판의 하면으로부터 비아홀용 구멍을 개구하여, 비아홀을 형성하는 단계 이후를, 각각 별개로 실행할 수도 있다.
또한, 본 발명에 관련되는 다층 프린트 배선판은, 제 1 수지층과, 제 1 수지층에 형성된 비아홀과, 제 1 수지층의 상면에 배치된 제 2 수지층과, 제 2 수지층에 형성된 비아홀과, 제 1 수지층의 제 2 수지층과는 반대면에 배치된 제 3 수지층과, 제 3 수지층에 형성된 비아홀을 구비하는 코어리스 (coreless) 프린트판으로서, 제 1 과 제 2 수지층에 형성되어 있는 비아홀과, 제 3 수지층에 형성되어 있는 비아홀에서는 그 개구 방향이 반대 방향으로 되어 있다.
또한, 상기 다층 프린트 배선판에서는, 제 1 과 제 2 수지층에 형성된 비아홀의 단면 형상은 상방으로 넓고 하방으로 좁고, 제 3 수지층에 형성된 비아홀의 단면 형상은 상방으로 좁고 하방으로 넓어도 된다.
또한, 상기 다층 프린트 배선판에서는, 상기 제 1 또는 2 수지층과 동일한 수지층이 1 층 이상 추가로 형성될 수도 있다.
또한, 본 발명에 관련되는 다층 프린트 배선판의 제조 방법은, 지지판을 준비하는 단계와, 상기 지지판에 랜드를 형성하는 단계와, 상기 지지판의 상면에, 제 1 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계와, 제 1 수지층의 상면에, 추가로, 제 2 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계와, 상기 지지판을 제거하는 단계와, 상기 제 1 수지층의 하면에, 제 3 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계를 포함하고, 미리 상기 지지판의 상면에 형성된 제 1 및 제 2 수지층에 형성된 비아홀과, 상기 지지판을 제거한 후에 제 3 수지층에 형성된 비아홀은, 개구 방향이 반대 방향으로 형성된다.
또한, 상기 다층 프린트 배선판의 제조 방법에서는, 상기 지지판은, 구리판으로 할 수도 있다.
또한, 상기 다층 프린트 배선판의 제조 방법에서는, 제 1 및 제 2 수지층에 형성된 비아홀은 상방으로 넓고 하방으로 좁게 형성하고, 제 3 수지층에 형성된 비아홀은 상방으로 좁고 하방으로 넓게 형성할 수도 있다.
또한, 상기 다층 프린트 배선판의 제조 방법에서는, 비아홀이 형성된 수지층의 상면에, 추가로, 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계를 2 회 이상 반복할 수도 있다.
또한, 상기 다층 프린트 배선판의 제조 방법에서는, 상기 비아홀은 도금 공법에 의해 도전물이 충전될 수도 있다 (필드 비아).
또한, 상기 다층 프린트 배선판의 제조 방법에서는, 상기 비아홀용 구멍의 개구 단계는, 레이저에 의해 개구를 형성할 수도 있다.
또한, 상기 다층 프린트 배선판의 제조 방법에서는, 상기 지지판을 준비하는 단계는, 2 장의 지지판을 준비하여 이들을 접착제로 접합하고, 상기 지지판에 랜드를 형성하는 단계로부터 추가로, 상기 제 2 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계까지를, 동시에 2 장분의 제조 처리로서 실행하고, 그 후, 상기 접착제를 용융 또는 연화시켜 지지판을 분리하고, 상기 지지판을 제거하는 단계 이후를, 각각 별개로 실행할 수도 있다. 상기 지지판에 랜드를 형성하는 단계에서는 동시에 도체 회로를 형성하여도 된다.
본 발명에 의하면, 다수의 접속 포인트에서 반도체 소자와 접속하는 경우에도, 양호한 접속이 확보된 다층 프린트 배선판을 제공할 수 있다.
또한, 본 발명에 의하면, 다수의 접속 포인트에서 반도체 소자와 접속하는 경우에도, 양호한 접속이 확보된 다층 프린트 배선판의 제조 방법을 제공할 수 있다.
또한, 본 발명에 의하면, 가속 시험에 있어서도 크랙 발생이 감소된 다층 프린트 배선판을 제공할 수 있다.
또한, 본 발명에 의하면, 가속 시험에 있어서도 크랙 발생이 감소된 다층 프 린트 배선판의 제조 방법을 제공할 수 있다.
이하, 본 발명에 관련되는 다층 프린트 배선판 및 그 제법의 실시형태에 관하여, 첨부의 도면을 참조하면서 상세하게 설명한다. 도면 중, 동일한 요소에 대해서는 동일한 부호를 붙여 중복된 설명을 생략한다.
[제 1 실시형태]
(구성)
도 1 은 본 발명의 제 1 실시형태에 관련되는 다층 프린트 배선판 (20) 의 구성을 나타내는 도면이다. 제 1 실시형태에 관련되는 다층 프린트 배선판 (20) 은, 제 1 수지층 (26-1) 과, 제 1 수지층에 형성된 비아홀 (33-1) 과, 제 1 수지층의 상면에 배치된 제 2 수지층 (26-2) 과, 제 2 수지층에 형성된 비아홀 (33-2) 과, 제 1 수지층 (26-1) 의 제 2 수지층과는 반대면 (하면측) 에 배치된 코어층 (22) 과, 코어층에 형성된 비아홀 (42) 을 구비하고, 비아홀 (33-1, 33-2) 과 비아홀 (42) 의 개구 방향이 반대로 되어 있다.
여기서, 제 1 및 제 2 수지층의 비아홀 (33-1, 33-2) 의 단면 형상이 상방으로 넓고 하방으로 좁은 형상과는 반대로, 이 최하층 (22) 에 형성된 비아홀 (42) 의 단면 형상은 상방으로 좁고 하방으로 넓은 형상으로 하여도 된다.
전형적으로는, 이 최하층의 코어층 (22) 은, FRP (Fiber Reinforced Plastics : 섬유 강화 플라스틱) 로 이루어진다. 또한, 바람직하게는, 이 최하층 (22) 은, 전형적으로는 유리 기재 에폭시 함침 양면 구리 부착 적층판과 같은 구리 부착 적층판을 출발 재료로 하여 구성되고, 이 적층판 (22) 에 부착된 구리박 (23) 을 이용하고 있다.
또한, 도 1 에서는, 수지층으로서 제 1 및 제 2 수지층 (2 층; 26-1, 26-2) 을 소개하고 있는데, 이것으로 한정되지 않는다. 코어층 (22) 의 상면에 1 층 또는 3 층 이상의 필요한 수지층을 갖는 프린트 배선판으로 할 수 있다.
도 1 에 나타내는 제 1 실시형태에 관련되는 다층 프린트 배선판 (20) 은, 다음과 같은 이점을 가지고 있다.
(이점)
(1) 도 1 에 나타내는 다층 프린트 배선판 (20) 은, 제 1 및 제 2 수지층 (26-1, 26-2) 에 형성되어 있는 비아홀 (33-1, 33-2) 과 코어층 (22) 에 형성되어 있는 비아홀 (42) 에서는, 그 개구 방향이 반대이기 때문에, 수지층 (26-1, 26-2) 과 코어층 (22) 에서는 휨의 방향이 반대가 된다. 그 결과, 코어층과 수지층에서 비아홀의 개구 방향이 반대 방향인 다층 프린트 배선판에서는 휨량이 작아지는 것이다.
땜납 범프의 리플로우시의 가열에 의해서도, 다층 프린트 배선판 (20) 에 휨이 거의 발생하지 않기 때문에, 반도체 소자와 프린트 배선판의 간격이 거의 일정하게 유지된다. 따라서, 반도체 소자 탑재 에어리어 (반도체 소자의 전극과 접속하기 위한 프린트 배선판의 패드가 형성되어 있는 영역) 가, 예를 들어, 200 ∼ 2,000㎟ 로 크고, 패드 수가 2,000 ∼ 30,000 개로 다수이어도, 접속 불량이 발생하는 문제는 거의 발생하지 않는다.
(2) 코어층 (22) 에는, 기재로서 전형적으로는 유리 기재를 사용하고 있기 때문에, 수지만으로 이루어지는 층 (예를 들어, 에폭시 수지층) 과 비교하여, 열팽창 계수가 매우 작고, 치수 안정성이 우수하다. 수지층 (26-2) 을 반도체 소자 탑재면으로 하여 반도체 소자를 탑재하면, 반도체 소자 (도시 생략), 수지층 (26-1, 26-2), 코어층 (22) 의 순서가 된다. 그렇게 하면, 수지층 (26-1, 26-2) 을, 수지층보다 열팽창 계수가 작은 반도체 소자와 코어층 (22) 사이에 끼우는 구성이 되기 때문에, 반도체 소자 실장 후의 냉·열 사이클 시험에 있어서, 반도체 소자 실장 기판의 휨량이 감소되고, 다층 프린트 배선판에 크랙이 발생하기 어려워진다.
(3) 최하층 (22) 은, 전형적으로는 구리 부착 적층판을 출발 재료로 하여 구성되고, 이 적층판 (22) 에 부착된 구리박 (23) 을 이용하고 있다. 예를 들어, 코어층 (22) 은, 전형적으로는 유리 기재 에폭시 함침 구리 부착 적층판으로 이루어진다. 일반적으로, 구리 부착 적층판이 적층판 메이커에 의해 제조될 때, 양면의 구리박 (23) 과 적층판 (22) 의 밀착력을 확보하기 위하여, 원내에 확대도로 나타낸 바와 같이, 구리박 (23) 의 적층판 (22) 측은 매트 처리 (조화 (粗化) 처리) 가 실시되고, 미세하게 관찰하면 돌기 (앵커, 27) 가 적층판 (22) 에 파고들어, 적층판과 매우 강하게 밀착되어 있다.
따라서, 구리박 (23) 과 적층판 (22) 사이는, 매우 강한 밀착력으로 접합되어 프린트 배선판을 강고한 것으로 하고 있다.
(4) 또, 코어층 (22) 은, 전형적으로는 유리 기재 에폭시 함침 적층판으로 이루어진다. 유리 기재를 구성하는 복수 장의 유리 직포 (도시 생략) 는, 가열에 대하여 매우 양호한 치수 안정성을 가지고 있다. 이와 같이, 심재 (芯材) 에 유리 섬유를 가지고 있기 때문에 강성이 높고, 휘기 어려운 이점을 가지고 있다.
(제조 방법)
다음으로, 도 2a 내지 2r 을 참조하면서, 도 1 에 나타내는 다층 프린트 배선판의 제조 방법을 순서대로 설명한다.
도 2a 에 나타내는 바와 같이, 출발 재료로서 전형적으로는 양면 구리 부착 적층판 (예를 들어, FR-4; 21) 을 준비한다. 코어 기재가 되는 적층판 (22) 은 도면에 나타내지 않는데, 복수 장으로 이루어지는 유리 직포에 열경화성 에폭시 수지를 함침시켜 반경화시킨 것으로서, 구리 부착 적층판 (21) 은 양면에 구리박 (23) 을 부착하여 열경화시킨 것이다. 예를 들어, 12 미크론의 구리박 (23) 이 부착된 두께 0.06㎜ 의 유리 기재 에폭시 함침 양면 구리 부착 적층판을 사용할 수 있다.
그 외에, 유리 기재 비스말레이미드 트리아진 수지 함침 적층판, 유리 기재 폴리페닐렌에테르 수지 함침 적층판, 유리 기재 폴리이미드 수지 함침 적층판 등을 사용할 수도 있다. 여기서, 코어층의 두께는 0.04 ∼ 0.40㎜ 가 바람직하다. 그 범위이면, 코어층의 강성이나 코어층과 수지층의 휨 방향의 상쇄에 의해, 다층 프린트 배선판의 휨을 줄일 수 있다.
도 2b 에 나타내는 바와 같이, 이후에 상방의 구리박 (23) 의 랜드, 도체 회 로 등 (이하, 간단하게「랜드」라고 한다) 의 패턴으로서 남기고자 하는 부분에 에칭 레지스트 (24) 를 형성한다. 예를 들어, 구리박 (23) 상에 드라이 필름을 라미네이트하고, 사진 제판법 (photolithography) 에 의해 에칭 레지스트 (24) 의 패턴을 형성한다. 또는, 액체 레지스트를 스크린 인쇄하여도 된다.
도 2c 에 나타내는 바와 같이, 에칭 레지스트 (24) 로 덮인 부분 이외의 구리박 (23) 을 에칭에 의해 제거한다.
도 2d 에 나타내는 바와 같이, 구리박 (23) 상의 에칭 레지스트 (24) 를 박리한다. 구리 부착 적층판 (21) 의 상면에 구리박 (23) 을 이용한 랜드 (25) 가 형성된다.
도 2e 에 나타내는 바와 같이, 적층판 (22) 의 상면에 수지층 (26-1) 을 형성한다. 이 수지층은, 전형적으로는, 프리프레그와 같은 반경화 수지 시트, 층간 절연용 수지 필름 (예를 들어, 아지노모토 파인테크노사 제조의 형번 ABF) 등을 접착하여 열경화시키거나, 경화 전의 수지를 스크린 인쇄하고 가열하여 형성할 수 있다. 또한, 수지층 (26-1) 의 형성 전에, 소망에 따라 랜드 (25) 의 표면 (측면을 포함한다) 을 조화 처리하여도 된다.
도 2f 에 나타내는 바와 같이, 수지층 (26-1) 의 랜드 (25) 의 상방에 위치하는 부분에 대하여, 비아홀 형성을 위한 개구 (26a-1) 를, 예를 들어 탄산 가스 레이저를 사용한 레이저 조사에 의해 형성한다. 이 때, 구리의 랜드 (25) 는 개구 형성시의 스토퍼로서 기능하고, 개구 (26a-1) 의 깊이는 랜드 (25) 의 상면 까지가 된다. 따라서, 비아홀의 개구는 수지 표면측이 위가 되고 랜드 (25) 측 이 아래가 된다. 형성된 개구 (26a-1) 는 상방 (개구) 이 넓고, 하방으로 (바닥 방향으로) 감에 따라 좁아지는 형상 (입구가 넓고 끝이 좁은 형상) 으로 하여도 된다. 이 경우, 비아홀의 단면 형상은 직사각형이 아니고, 대략 역사다리꼴 형상이 된다. 즉, 비아홀 전체적으로는, 원기둥 형상이 아니고, 대략 거꾸로 선 원추 사다리꼴 형상의 금속 구리가 된다.
또한, 탄산 가스 레이저 이외에도, 엑시머 레이저, YAG 레이저, UV 레이저 등을 사용하여도 된다. 또한, 개구시에는, 소망에 따라, 예를 들어 PET 필름과 같은 보호 필름을 이용하여도 된다. 이하의 비아홀의 개구에 관해서도 동일하다.
도 2g 에 나타내는 바와 같이, 개구 (26a-1) 가 형성된 수지층 (26-1) 상에, 무전해 도금에 대한 촉매 핵을 (예를 들어, 스퍼터링 공법에 의해) 형성하고, 무전해 구리 도금 공법에 의해, 예를 들어, 0.6 ∼ 3.0 미크론 정도의 무전해 도금층 (28-1) 을 형성한다. 소망에 따라, 무전해 구리 도금 공정 전에, 예를 들어 데스미어 처리를 하여 수지 잔사 (殘渣) 를 제거하여도 된다.
도 2h 에 나타내는 바와 같이, 이 무전해 도금층 (28-1) 을 급전층 (전극) 으로 하고, 전해 구리 도금 공법에 의해, 예를 들어 수십 미크론 정도의 전해 구리 도금층 (30-1) 을 형성한다. 또한, 전해 땜납 도금을 이용하거나 구리 도금층 (28-1, 30-1) 전체를 무전해 구리 도금 공법에 의해 형성하여도 된다. 그 후, 소망에 따라 적당한 방법으로 표면의 평탄화 처리를 하여도 된다.
도 2i 에 나타내는 바와 같이, 개구 (26a-1) 의 상방에 위치하는 전해 구리 도금층 (30-1) 의 부분에 에칭 레지스트 (32-1) 를 형성한다. 예를 들어, 도 2b 에서 설명한 사진 제판법 또는 스크린 인쇄법에 의해 형성할 수 있다.
도 2j 에 나타내는 바와 같이, 에칭 레지스트 (32-1) 로 덮인 부분 이외의 구리 도금층 (28-1, 30-1) 을 에칭에 의해 제거한다.
도 2k 에 나타내는 바와 같이, 구리 도금층 (30-1) 상의 에칭 레지스트 (32-1) 를 박리한다. 이렇게 하여, 수지층 (26-1) 에 구리 도금층 (28-1, 30-1) 을 이용한 랜드 (34-1) 가 형성된다. 여기에서는, 랜드 (34-1) 를 서브트랙티브 (subtractive) 법을 이용하였는데, 공지된 세미애디티브 (semi-additive) 법을 이용하여도 된다. 또한, 도면을 간단하게 하기 위하여, 여기에서는 독립된 도체 회로는 도시하고 있지 않은 것을 알아주길 바란다. 동시에, 적층판 (22; 적층판의 층) 에 있는 랜드 (25) 와, 수지층 (26-1) 에 있는 랜드 (34-1) 를 전기적으로 접속시키는 충전된 비아홀 (필드 비아, 33-1) 이 형성된다. 이 비아홀 (33-1) 의 형상은, 도 2f 에서 설명한 레이저 조사에 의해 형성된 구멍 형상에 대응되고 있고, 입구가 넓고 끝이 좁은 단면 형상을 갖으며, 전체적으로는 대략 거꾸로 선 원추 사다리꼴 형상의 금속 구리로 하여도 된다.
이 단계에서, 적층판 (22) 상에, 랜드 (34-1) 및 비아홀 (33-1) 을 갖는 수지층 (26-1) 이 형성되었다. 표면의 상태는 랜드 (34-1) 가 형성된 수지층 (26-1) 으로서, 도 2d 의 랜드 (25) 가 형성된 적층판 (22) 과 실질적으로 동일한 구조로 되어 있다. 따라서, 소망에 따라, 도 2e ∼ 도 2k 의 공정을 필요한 층수만큼 반복함으로써, 추가로 필요한 층을 수지층 (26-1) 상에 형성할 수 있다. 이 실시형태에서는, 이들 공정을 추가로 1 회 반복하고 있다.
도 2l 에 나타내는 바와 같이, 도 2e ∼ 도 2k 의 공정을 추가로 1 회 반복함으로써, 제 1 및 제 2 수지층 (26-1, 26-2) 을 형성할 수 있다.
도 2m 에 나타내는 바와 같이, 예를 들어, 사진 제판법 또는 스크린 인쇄법에 의해, 하방의 구리박 (23) 의 비아홀 형성을 위한 개구 부분의 구리박 부분을 제거한 후, 랜드 (25) 의 하방에 위치하는 적층판 (22) 의 하면 부분에 대하여, 비아홀 형성을 위한 개구 (22a) 를 레이저 조사에 의해 형성한다 (이른바, 컨포멀법). 이 때, 랜드 (25) 는 개구 형성시의 스토퍼로서 기능하고, 개구 (22a) 의 깊이는 랜드 (25) 의 하면까지가 된다. 따라서, 코어층에 형성되는 비아홀의 개구 방향은, 수지층에 형성되는 비아홀의 방향과는 반대가 된다. 개구 (22a) 는 하방 (내림) 이 넓고, 상방으로 (바닥 방향으로) 감에 따라 좁아지는 형상 (입구가 넓고 끝이 좁은 형상) 으로 하여도 된다.
도 2n 에 나타내는 바와 같이, 개구 (22a) 가 형성된 적층판 (22) 상에, 무전해 구리 도금 공법에 의해 무전해 도금층 (37) 을 형성한다. 소망에 따라, 무전해 구리 도금 공정 전에, 예를 들어 스퍼터링 공법 또는 도금 공법에 의해, 무전해 도금에 대한 촉매 핵을 형성하여도 된다.
도 2o 에 나타내는 바와 같이, 무전해 도금층 (37) 의 비아홀 형성 지점 및 도체 회로 형성 지점 (도시 생략) 이외의 부분에, 도금 레지스트 (39) 를 형성한다. 예를 들어, 도 2b 에서 설명한 사진 제판법 또는 스크린 인쇄법에 의해 형성할 수 있다.
도 2p 에 나타내는 바와 같이, 무전해 도금층 (37) 을 급전층 (給電層) 으로 하고, 전해 구리 도금 공법에 의해 전해 구리 도금층 (38) 을 형성한다. 이로써, 도 2k 및 도 2l 의 비아홀 (33-1, 33-2) 과는 개구 방향이 반대인 비아홀 (42) 이 형성된다. 단면에서 볼 때, 상방이 좁고 하방이 넓은 형상의 비아홀 (42) 로 하여도 된다. 또한, 구리 도금층 (37, 38) 의 전체를 무전해 구리 도금에 의해 형성하여도 된다.
도 2q 에 나타내는 바와 같이, 무전해 도금층 (37) 상의 도금 레지스트 (39) 를 박리한다.
도 2r 에 나타내는 바와 같이, 예를 들어, 비아홀 (42) 상에 적당한 에칭 레지스트를 형성하고 에칭에 의해 무전해 도금층 (37) 과 구리박 (23) 을 제거한다. 그 후, 그 에칭 레지스트를 박리한다. 또한, 소망에 따라, 추가로, 양면 또는 편면의 랜드의 납땜 부분 이외의 부분을 솔더 레지스트 (도시 생략) 로 피복하여, 땜납 브릿지 등의 발생을 방지하여도 된다. 이렇게 하여, 도 1 에 나타낸 다층 프린트 배선판을 제조할 수 있다.
[제 2 실시형태]
(구성)
도 3 은, 본 발명의 제 2 실시형태에 관련되는 다층 프린트 배선판 (30) 의 구성을 나타내는 도면이다. 도 1 에 나타내는 제 1 실시형태에 관련되는 코어층 (22) 을 갖는 다층 프린트 배선판과 비교하면, 이 다층 프린트 배선판 (30) 은, 최하층 (52) 이 코어층이 아니고, 유리 섬유 등의 심재를 갖지 않는 수지층인 점, 즉, 전체적으로 코어리스 프린트 배선판인 점에서 상이하다. 그러나, 비아홀의 개구 방향이나 비아홀의 형상은, 제 1 실시형태에 관련되는 다층 프린트 배선판 (20) 의 그것과 동일하게 할 수 있다. 또, 비아홀의 개구 방향, 개구의 형상에서 기인하는 이점 (효과) 에 관해서도, 제 2 실시형태에 관련되는 다층 프린트 배선판은 제 1 실시형태의 그것과 동일하다.
제 3 수지층 (52) 은 코어층이 아니고, 제 1 및 제 2 수지층 (26-1, 26-2) 과 동일한 구조의 층으로 이루어지며, 전체적으로 코어리스 배선판을 구성한다. 따라서, 다층 프린트 배선판 (30) 은, 제 1 실시형태에 관련되는 코어층을 갖는 프린트 배선판 (20) 에 비교하면 치수 안정성이 부족하지만, 코어리스이기 때문에 가요성이 풍부하다. 그 때문에, 땜납 리플로우시의 배선판의 신장ㆍ수축을 용이하게 흡수하는 성질을 갖는다.
(이점)
도 3 의 다층 프린트 배선판 (30) 은, 다음과 같은 이점을 가지고 있다.
(1) 땜납 범프의 리플로우시의 가열에 의해서도 다층 프린트 배선판 (30) 에 휨이 거의 발생하지 않기 때문에, 반도체 소자와 프린트 배선판의 접속 불량이 발생하는 문제는 거의 발생하지 않는다.
(2) 휨이 발생하기 어렵다는 점에 덧붙여, 코어리스 배선판이 되기 때문에 가요성이 풍부하고, 땜납 리플로우시의 배선판의 신장을 용이하게 흡수하는 성질을 갖는다. 따라서, 반도체 소자와 프린트 배선판 (10) 의 열팽창 계수의 차를 흡수하고, 이것에서 기인하는 크랙은 거의 발생하지 않는다.
또한, 도 3 에서는, 나중에 설명하는 바와 같이 지지판 (구리판) 에 형성하는 수지층으로서 제 1 ∼ 제 2 수지층 (2 층, 26-1, 26-2) 을 소개하고 있는데, 이것으로 한정되지 않는다. 3 층 이상의 필요한 수지층을 갖는 프린트 배선판으로 할 수 있다.
(제조 방법)
다음으로, 도 4a 내지 도 4t 를 참조하면서, 도 3 에 나타내는 다층 프린트 배선판 (30) 의 제조 방법을 순서대로 설명한다. 또한, 도 4a 내지 도 4t 의 각 공정에 관하여, 도 2a 내지 도 2r 중 어느 하나와 실질적으로 동일한 공정에 관해서는, 그 취지를 기재하고 상세한 설명을 생략한다.
도 4a 에 나타내는 바와 같이, 출발 재료로서 지지판 (60) 을 준비한다. 지지판으로는, 예를 들어 구리판이 바람직하다.
도 4b 에 나타내는 바와 같이, 구리판 (60) 의 상면에 도금 레지스트 (61) 를 형성한다. 예를 들어, 구리판 (60) 상에 드라이 필름을 라미네이트하고, 사진 제판법에 의해 도금 레지스트 (61) 의 패턴을 형성한다. 또는, 액체 레지스트를 스크린 인쇄에 의해 도포하여도 된다.
도 4c 에 나타내는 바와 같이, 구리판 (60) 을 급전층으로 하고, 전해 구리 도금 공법에 의해, 도금 레지스트 (61) 패턴 이외의 부분에 대하여 구리 도금층 (62) 을 형성한다. 또한, 후술하는 도 4m 의 구리판 (60) 의 에칭 공정시의 에칭·스토퍼로서, 구리 도금층 (62) 의 하지 (下地) 로서 미리 (예를 들어, 크롬층과 구리층으로 이루어지는) 시드층 (도시 생략) 을 도금하여도 된다. 이 크롬 층은, 도 4m 의 제조 공정에서, 구리판 (60) 의 에천트에 의해 에칭되지 않고 에칭 스토퍼가 된다.
도 4d 에 나타내는 바와 같이, 구리판 (60) 의 상면의 도금 레지스트 (61) 를 박리한다. 이렇게 하여, 구리판 (60) 상에 랜드나 도체 회로 등의 패턴으로서 남기고자 하는 부분 (이하, 간단히「랜드」라고 한다; 62) 이 형성된다.
다음의 도 4e 의 구리판 (60) 의 상면에 수지층 (26-1) 을 형성하는 공정은, 도 2e 의 공정과 실질적으로 동일하다. 다음의 도 4f 의 개구 형성 공정은, 도 2f 의 공정과 실질적으로 동일하다. 다음의 도 4g 의 무전해 도금 공정은, 도 2g 의 공정과 실질적으로 동일하다. 다음의 도 4h 의 전해 구리 도금 공정은, 도 2h 의 공정과 실질적으로 동일하다. 다음의 도 4i 의 에칭 레지스트 형성 공정은, 도 2i 의 공정과 실질적으로 동일하다. 다음의 도 4j 의 에칭 공정은, 도 2j 의 공정과 실질적으로 동일하다. 다음의 도 4k 의 에칭 레지스트 박리 공정은, 도 2k 의 공정과 실질적으로 동일하다.
이 단계에서, 구리판 (60) 상에, 랜드 (30-1) 및 비아홀 (33-1) 을 갖는 수지층 (26-1) 이 형성되었다. 이 표면은 랜드 (30-1) 가 형성된 수지층 (26-1) 으로서, 도 4d 의 랜드 (62) 가 형성된 구리판 (60) 과 실질적으로 동일한 형상으로 되어 있다. 따라서, 도 4e ∼ 도 4k 의 공정을 필요한 층수만큼 반복함으로써, 추가로 필요한 층을 수지층 (26-1) 상에 형성할 수 있다. 이 실시형태에서는, 이들 공정을 추가로 1 회 반복하고 있다.
도 4l 에 나타내는 바와 같이, 도 4e ∼ 도 4k 의 공정을 추가로 1 회 반복 함으로써, 제 1 및 제 2 수지층 (26-1, 26-2) 을 형성할 수 있다.
도 4m 에 나타내는 바와 같이, 에칭 공법에 의해 구리판 (60) 을 제거한다. 또한, 도 4c 의 공정에서 구리 도금층 (62) 의 하지로서 시드층을 도금하고, 이를 에칭의 스토퍼로 하여도 된다.
도 4n 에 나타내는 바와 같이, 수지층 (26-1) 의 하면에 수지층 (52) 을 형성한다. 이 수지층은, 도 2e 의 공정과 동일하게, 전형적으로는 반경화 수지 시트, 수지 필름 등을 접착하여 열경화시키거나, 경화 전의 수지를 스크린 인쇄하여 형성할 수 있다.
도 4o 에 나타내는 바와 같이, 랜드 (62) 의 하방에 위치하는 수지층 (52) 의 부분에 대하여, 비아홀 형성을 위한 개구 (52a) 를 레이저 조사에 의해 형성한다. 이 때, 랜드 (62) 는 개구 형성시의 스토퍼로서 기능하고, 개구 (22a) 의 깊이는 랜드 (62) 의 하면까지가 된다. 개구 (52a) 는 하방 (내림) 이 넓고, 상방으로 (바닥으로) 감에 따라 좁아지는 형상 (입구가 넓고 끝이 좁은 형상) 으로 하여도 된다. 따라서, 도 4o 의 개구 형성 공정은, 구리박 (23) 의 유무를 제외하고 도 2m 과 실질적으로 동일해진다.
다음의 도 4p 의 무전해 구리 도금 공정은, 도 2n 의 공정과 실질적으로 동일하다. 다음의 도 4q 의 도금 레지스트 형성 공정은, 도 2o 의 공정과 실질적으로 동일하다. 다음의 도 4r 의 전해 구리 도금 공정은, 도 2p 의 공정과 실질적으로 동일하다. 다음의 도 4s 의 도금 레지스트 박리 공정은, 도 2q 의 공정과 실질적으로 동일하다.
도 4t 에 나타내는 바와 같이, 비아홀 (42) 이외의 부분의 무전해 도금층 (37) 을 퀵에칭 공정에 의해 제거한다. 이 때, 비아홀 (42) 부분에 에칭 레지스트를 사용하여도 된다.
이렇게 하여, 도 3 에 나타낸 다층 프린트 배선판을 제조할 수 있다.
[제 3 실시형태]
도 5 는, 본 발명의 제 3 실시형태에 관련되는 다층 프린트 배선판의 단면도이다. 도 5 를 참조하면, 제 3 실시형태에 관련되는 다층 프린트 배선판 (40) 은, 개공 (開孔) 을 갖는 절연층 (220) 을 가지고 있다. 예를 들어, Cu, Au, Ag, Ni, W 로 이루어지는 도전층 (23) 이, 이 절연층의 상면에 형성되어 절연층의 개공의 일단을 폐색하고 있다. 예를 들어, 수지, 폴리이미드 또는 열경화성 수지 및 열가소성 수지의 혼합물로 이루어지는 수지층 (26-1) 은, 절연층 (220) 및 도전층 (23) 상에 형성되고 도전층 (23) 에 도달하는 개공을 가지고 있다. 비아홀 (42) 은, 무전해 도금막 (37) 과 전해 도금막 (38) 으로 이루어지고, 절연층 (220) 의 개공 내에 형성된다.
무전해 도금막 (37) 이 절연층의 개공면 및 도전층 (23) 의 하면에 형성되고, 전해 도금층 (38) 이 무전해 도금막 (37) 상에 형성된다. 다른 비아홀 (33-1) 은, 무전해 도금막 (28-1) 과 전해 도금막 (30-1) 으로 이루어지고, 절연층 (26-1) 의 개공에 형성된다. 무전해 도금막 (28-1) 이 절연층의 개공면 및 도전층의 상면에 형성되고, 전해 도금막 (30-1) 이 무전해 도금막 (28-1) 상에 형성된다.
즉, 도전층의 상면에, 무전해 도금막과 전해 도금막을 이 순서로 갖는 일방의 비아홀이 형성되고, 도전층의 하면에, 무전해 도금막과 전해 도금막을 이 순서로 갖는 타방의 비아홀이 형성된다. 이러한 구성을 채택함으로써, 다층 프린트 배선판의 이들 도금막에서 기인하는 스트레스가 대폭으로 감소되게 된다.
절연층 (220) 은 코어층이어도 되고 코어리스층이어도 된다. 코어층은, 수지 및 유리 섬유 또는 글래스 파이버와 같은 코어재로서, 이 코어층은 편면 또는 양면 구리 부착 적층판이어도 된다. 예를 들어, 코어층은, 유리 섬유 기재 에폭시 수지 함침 구리 부착 적층판, 유리 기재 비스말레이미드 트리아진 수지 함침 적층판, 유리 기재 폴리페닐렌에테르 수지 함침 적층판, 또는 유리 기재 폴리이미드 수지 함침 적층판이어도 된다. 코어리스층은, 코어재가 없는 수지층이다. 예를 들어, 코어리스층은 코어층이 없는 에폭시, 폴리이미드와 같은 수지층으로 형성할 수 있다.
제 3 실시형태의 다층 프린트 배선판 (40) 은, 도 4a 내지 4t 에 나타내는 공정에 의해 제조할 수 있다. 이 경우, 도 4e 내지 도 4k 에 나타내는 공정은 반복하지 않는다.
[그 외의 사항]
이상, 본 발명의 실시형태에 대하여 설명하였지만, 그러나 이들은 예시로서, 본 발명은 이들로 한정되지 않는다는 것을 알아주길 바란다. 본 발명은, 당업자가 용이하게 이룰 수 있는 부가·삭제·변경 등을 포함하는 것이다.
(1) 각 제조 공정에서는, 현재의 전형예를 기술하고 있다. 따라서, 재 료, 제조 조건 등은 여러 사정에 의해 당연히 변경된다.
(2) 프린트 배선판의 상면에 반도체 소자가 실장되는 예로 설명되어 있다. 그러나, 본 발명은 프린트 배선판의 하면 또는 양면에 반도체 소자 등의 탑재 부품을 실장하는 경우를 포함한다.
(3) 도 1 및 도 3 에 있어서 수지층 (26-1, 26-2) 의 층수는 2 층으로 되어 있다. 그러나, 수지층의 층수는 2 층으로 한정되지 않는다. 1 층 (26-1) 뿐인 경우도 있고, 혹은 3 층 이상 (26-1, 26-2, 26-3,…) 인 경우도 있다는 것을 알아주길 바란다.
*(4) 본 발명에 관련되는 다층 프린트 배선판의 제조 방법은, 2 장의 구리 부착 적층판 (또는 지지판) 을 왁스 등의 접착제로 접착하는 단계와, 수지층에 비아홀 및 랜드나 도체 회로 등의 패턴으로서 남기고자 하는 부분을 형성한 후에, 이 구리 부착 적층판 (또는 지지판) 을 분리하는 단계를 포함하고 있어도 된다. 이 접착제는, 프린트 배선판 제조 공정 중의 처리 온도에서는 용융이나 연화되지는 않지만, 프린트 배선판이 열화되지 않을 정도의 높은 온도에서 용융 또는 연화되는 접착제이다.
구체적으로는, 제 1 실시형태의 다층 프린트 배선판 (20) 의 제조 공정에서는, 도 2a ∼ 도 2l 까지의 공정을, 2 장의 구리 부착 적층판을 맞붙이고, 구리박 (23) 사이를 접착제로 고정시켜서 동시에 제조 처리할 수 있다. 동일하게, 제 2 실시형태의 다층 프린트 배선판 (30) 의 제조 공정에서는, 도 4a ∼ 도 4l 까지 의 공정을, 2 장의 지지판 (구리판; 60) 을 맞붙이고, 이 지지판 (구리판) 사이를 접착제로 고정시켜서 동시에 제조 처리할 수 있다. 그 후, 2 개의 프린트 배선판을 분리하고 나머지 제조 공정을 각각 진행시킨다.
이와 같이 하면, 2 장의 구리 부착 적층판 (또는 지지판) 은, 다층 프린트 배선판의 제조 공정 중에는 접착제로 고정되어 있기 때문에, 각 처리 공정에 있어서 한번의 처리에 의해 상호 접착된 2 장의 다층 프린트 배선판의 처리가 가능해져, 제조 공정의 대부분의 범위에서 2 장의 다층 프린트 배선판의 동시 제조가 가능해진다. 다층 프린트 배선판의 접착제에 의해 접착되어 있는 측에서부터 처리하는 최종 단계에 있어서, 2 장의 다층 프린트 배선판을 접착제가 용융 또는 연화되는 온도까지 가온 (加溫) 하여 분리하고, 그 후의 처리 공정을 진행시킨다.
따라서, 본 발명의 기술적 범위는, 첨부한 특허 청구 범위의 기재에 의해 정해진다.
도 1 은 본 발명의 제 1 실시형태에 관련되는 다층 프린트 배선판의 단면도.
도 2a 는 도 2 의 다른 도면과 함께, 도 1 의 제 1 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 2b 는 도 2 의 다른 도면과 함께, 도 1 의 제 1 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 2c 는 도 2 의 다른 도면과 함께, 도 1 의 제 1 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 2d 는 도 2 의 다른 도면과 함께, 도 1 의 제 1 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 2e 는 도 2 의 다른 도면과 함께, 도 1 의 제 1 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 2f 는 도 2 의 다른 도면과 함께, 도 1 의 제 1 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 2g 는 도 2 의 다른 도면과 함께, 도 1 의 제 1 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 2h 는 도 2 의 다른 도면과 함께, 도 1 의 제 1 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 2i 는 도 2 의 다른 도면과 함께, 도 1 의 제 1 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 2j 는 도 2 의 다른 도면과 함께, 도 1 의 제 1 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 2k 는 도 2 의 다른 도면과 함께, 도 1 의 제 1 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 2l 은 도 2 의 다른 도면과 함께, 도 1 의 제 1 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 2m 은 도 2 의 다른 도면과 함께, 도 1 의 제 1 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 2n 은 도 2 의 다른 도면과 함께, 도 1 의 제 1 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 2o 는 도 2 의 다른 도면과 함께, 도 1 의 제 1 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 2p 는 도 2 의 다른 도면과 함께, 도 1 의 제 1 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 2q 는 도 2 의 다른 도면과 함께, 도 1 의 제 1 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 2r 은 도 2 의 다른 도면과 함께, 도 1 의 제 1 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 3 은 본 발명의 제 2 실시형태에 관련되는 다층 프린트 배선판의 단면도.
도 4a 는 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다 층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4b 는 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4c 는 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4d 는 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4e 는 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4f 는 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4g 는 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4h 는 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4i 는 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4j 는 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4k 는 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다 층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4l 은 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4m 은 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4n 은 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4o 는 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4p 는 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4q 는 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4r 은 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4s 는 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 4t 는 도 4 의 다른 도면과 함께, 도 3 의 제 2 실시형태에 관련되는 다층 프린트 배선판의 제조 공정을 설명하는 도면.
도 5 는 본 발명의 제 3 실시형태에 관련되는 다층 프린트 배선판의 단면도.
부호의 설명
10 : 종래의 다층 프린트 배선판 11, 12 : 각 층,
13 : 땜납 범프 14, 14-1, 14-2 : 랜드
15 : 랜드
20 : 제 1 실시형태에 관련되는 다층 프린트 배선판
21 : 유리 기재 에폭시 함침 구리 부착 적층판
22 : 최하층, 코어층, 적층판 22a : 개구
23 : 구리박 25 : 랜드
26-1, 26-2 : 수지층 27 : 돌기 (앵커)
28-1, 28-2 : 무전해 도금층 30-1, 30-2 : 전해 구리 도금층
30 : 제 2 실시형태에 관련되는 다층 프린트 배선판
32-1, 32-2 : 에칭 레지스트 33-1, 33-2 : 비아홀
42 : 비아홀 52 : 수지층
60 : 지지판 (구리판) 220 : 절연층
Claims (27)
- 비아홀이 형성된 1 층 또는 2 층 이상의 수지층과, 비아홀이 형성된 코어층을 구비한 다층 프린트 배선판으로서,상기 비아홀은, 무전해 도금막과 그 무전해 도금막 상의 전해 도금막으로 이루어지고,상기 수지층에 형성된 비아홀과 상기 코어층에 형성된 비아홀에서는, 비아홀의 개구 방향이 반대 방향인, 다층 프린트 배선판.
- 제 1 항에 있어서,상기 다층 프린트 배선판의 일면은 반도체 소자 탑재면이고, 타면은 외부 단자 접속면이며,상기 수지층에 형성된 비아홀은, 상기 반도체 소자 탑재면측으로 개구되어 있고,상기 코어층에 형성된 비아홀은, 상기 외부 단자 접속면측으로 개구되어 있는, 다층 프린트 배선판.
- 제 1 수지층과,제 1 수지층에 형성된 제 1 비아홀과,제 1 수지층의 상면에 배치된 제 2 수지층과,제 2 수지층에 형성된 제 2 비아홀과,제 1 수지층의 하면에 배치된 코어층과,상기 코어층에 형성된 비아홀을 구비하고,상기 비아홀은, 무전해 도금막과 그 무전해 도금막 상의 전해 도금막으로 이루어지고,상기 수지층에 형성된 비아홀과 상기 코어층에 형성된 비아홀에서는, 비아홀의 개구 방향이 반대 방향인, 다층 프린트 배선판.
- 제 1 항 또는 제 3 항에 있어서,상기 비아홀은, 도전물이 충전되는 필드 비아인, 다층 프린트 배선판.
- 제 1 항 또는 제 3 항에 있어서,상기 수지층에 형성된 비아홀은, 단면 형상이 상방으로 넓고 하방으로 좁은 형상이고,상기 코어층에 형성된 비아홀은, 단면 형상이 상방으로 좁고 하방으로 넓은 형상인, 다층 프린트 배선판.
- 제 3 항에 있어서,상기 코어층의 상면에, 비아홀을 갖는 수지층이 1 층 이상 추가로 형성되어 있는, 다층 프린트 배선판.
- 제 1 항 또는 제 3 항에 있어서,상기 코어층은 FRP 로 이루어지는, 다층 프린트 배선판.
- 제 1 항 또는 제 3 항에 있어서,상기 코어층은, 유리 직포나 아라미드 부직포에 에폭시 수지나 BT 레진을 함침시켜 경화시킨 기판으로 이루어지는, 다층 프린트 배선판.
- 제 8 항에 있어서,상기 유리 직포는, 2 플라이가 되어 있는, 다층 프린트 배선판.
- 제 1 항 또는 제 3 항에 있어서,상기 코어층은, 편면 구리 부착 적층판 또는 양면 구리 부착 적층판을 출발 재료로 하여 구성되고, 이 코어층에 형성된 랜드는 이 적층판에 부착된 구리박을 이용하고 있는, 다층 프린트 배선판.
- 다층 프린트 배선판의 제조 방법으로서,편면 구리 부착 적층판 또는 양면 구리 부착 적층판을 준비하는 단계와,상기 적층판에 랜드를 형성하는 단계와,상기 적층판의 상면에, 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아 홀을 형성하는 단계와,상기 적층판의 하면으로부터 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계를 포함하고,상기 비아홀은, 무전해 도금막과 그 무전해 도금막 상의 전해 도금막으로 이루어지고,상기 수지층에 형성된 비아홀과 상기 적층판에 형성된 개구 방향이 반대 방향인, 다층 프린트 배선판 제조 방법.
- 제 11 항에 있어서,상기 수지층에 형성된 비아홀은, 단면 형상이 상방으로 넓고 하방으로 좁은 형상인 반면에, 상기 적층판에 형성된 비아홀은, 단면 형상이 상방으로 좁고 하방으로 넓은 형상인, 다층 프린트 배선판 제조 방법.
- 제 11 항에 있어서,상기 편면 구리 부착 적층판 및 양면 구리 부착 적층판은, 유리 직포 기재 에폭시 함침 편면 구리 부착 적층판 및 유리 직포 기재 에폭시 함침 양면 구리 부착 적층판으로 각각 이루어지는, 다층 프린트 배선판 제조 방법.
- 제 11 항에 있어서,상기 적층판의 상면에, 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아 홀을 형성하는 단계 다음에, 추가로,수지층을 형성하고 비아홀용 구멍을 개구하여, 비아홀을 형성하는 단계를 1 회 또는 2 회 이상 반복하는, 다층 프린트 배선판 제조 방법.
- 제 11 항에 있어서,상기 비아홀은, 도금 공법에 의해 도전물이 충전되는 필드 비아로 되어 있는, 다층 프린트 배선판 제조 방법.
- 제 11 항에 있어서,상기 비아홀용 구멍의 개구 단계는, 레이저에 의해 개구가 형성되는, 다층 프린트 배선판 제조 방법.
- 제 11 항에 있어서,상기 적층판을 준비하는 단계는, 2 장의 유리 기재 에폭시 함침 편면 구리 부착 적층판 또는 유리 기재 에폭시 함침 양면 구리 부착 적층판을 준비하여 이들을 접착제로 접합하고,상기 적층판에 랜드를 형성하는 단계로부터 추가로, 상기 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계까지를, 동시에 2 장분의 제조 처리로서 실행하고,그 후, 상기 접착제를 용융 또는 연화시켜 분리하고, 상기 적층판의 하면으 로부터 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계 이후를, 각각 별개로 실행하는, 다층 프린트 배선판 제조 방법.
- 제 1 수지층과,제 1 수지층에 형성된 비아홀과,제 1 수지층의 상면에 배치된 제 2 수지층과,제 2 수지층에 형성된 비아홀과,제 1 수지층의 하면에 배치된 제 3 수지층과,제 3 수지층에 형성된 비아홀을 구비하는 코어리스 타입의 다층 프린트 배선판으로서,상기 비아홀은, 무전해 도금막과 그 무전해 도금막 상의 전해 도금막으로 이루어지고,제 1 과 제 2 수지층에 형성되어 있는 비아홀과, 제 3 수지층에 형성되어 있는 비아홀에서는 그 개구 방향이 반대로 되어 있는, 다층 프린트 배선판.
- 제 18 항에 있어서,제 1 과 제 2 수지층에 형성된 비아홀은, 상방으로 넓고 하방으로 좁게 형성되고,제 3 수지층에 형성된 비아홀은, 상방으로 좁고 하방으로 넓게 형성되어 있는, 다층 프린트 배선판.
- 제 18 항에 있어서,상기 제 1 또는 2 수지층과 동일한 수지층이 1 층 이상 추가로 형성되어 있는, 다층 프린트 배선판.
- 다층 프린트 배선판의 제조 방법으로서,지지판을 준비하는 단계와,상기 지지판에 랜드를 형성하는 단계와,상기 지지판의 상면에, 제 1 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계와,제 1 수지층의 상면에, 추가로, 제 2 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계와,상기 지지판을 제거하는 단계와,상기 제 1 수지층의 하면에, 제 3 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계를 포함하고,상기 비아홀은, 무전해 도금막과 그 무전해 도금막 상의 전해 도금막으로 이루어지고,미리 상기 지지판의 상면에 형성된 제 1 및 제 2 수지층에 형성된 비아홀과, 상기 구리판을 제거한 후에 제 3 수지층에 형성된 비아홀은, 개구 방향이 반대 방향으로 형성되는, 다층 프린트 배선판 제조 방법.
- 제 21 항에 있어서,상기 지지판은, 구리판으로 이루어지는, 다층 프린트 배선판 제조 방법.
- 제 21 항에 있어서,제 1 및 제 2 수지층에 형성된 비아홀은, 상방으로 넓고 하방으로 좁게 형성되고,제 3 수지층에 형성된 비아홀은, 상방으로 좁고 하방으로 넓게 형성되어 있는, 다층 프린트 배선판 제조 방법.
- 제 21 항에 있어서,비아홀이 형성된 수지층의 상면에, 추가로, 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계를 2 회 이상 반복하는, 다층 프린트 배선판 제조 방법.
- 제 21 항에 있어서,상기 비아홀은, 도금 공법에 의해 도전물이 충전되어 필드 비아를 형성하고 있는, 다층 프린트 배선판 제조 방법.
- 제 21 항에 있어서,상기 비아홀용 구멍의 개구 단계는, 레이저에 의해 개구가 형성되는, 다층 프린트 배선판 제조 방법.
- 제 21 항에 있어서,상기 지지판을 준비하는 단계는, 2 장의 지지판을 준비하여 이들을 접착제로 접합하고,상기 지지판에 랜드를 형성하는 단계로부터 추가로, 상기 제 2 수지층을 형성하고, 비아홀용 구멍을 개구하여 비아홀을 형성하는 단계까지를, 동시에 2 장분의 제조 처리로서 실행하고,그 후, 상기 접착제를 용융 또는 연화시켜 지지판을 분리하고, 상기 지지판을 제거하는 단계 이후를, 각각 별개로 실행하는, 다층 프린트 배선판 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2005-319432 | 2005-11-02 | ||
JP2005319432 | 2005-11-02 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077016162A Division KR100881303B1 (ko) | 2005-11-02 | 2006-10-31 | 반도체 장치용 다층 프린트 배선판 및 그 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080098692A true KR20080098692A (ko) | 2008-11-11 |
Family
ID=38005827
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020087026165A KR20080098692A (ko) | 2005-11-02 | 2006-10-31 | 반도체 장치용 다층 프린트 배선판 및 그 제조 방법 |
KR1020077016162A KR100881303B1 (ko) | 2005-11-02 | 2006-10-31 | 반도체 장치용 다층 프린트 배선판 및 그 제조 방법 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077016162A KR100881303B1 (ko) | 2005-11-02 | 2006-10-31 | 반도체 장치용 다층 프린트 배선판 및 그 제조 방법 |
Country Status (7)
Country | Link |
---|---|
US (4) | US8027169B2 (ko) |
EP (1) | EP1850648A4 (ko) |
JP (2) | JP5105168B2 (ko) |
KR (2) | KR20080098692A (ko) |
CN (1) | CN101124861B (ko) |
TW (1) | TW200733841A (ko) |
WO (1) | WO2007052674A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10801137B2 (en) | 2016-07-21 | 2020-10-13 | International Business Machines Corporation | Glass cloth including attached fibers |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007052674A1 (ja) * | 2005-11-02 | 2007-05-10 | Ibiden Co., Ltd. | 半導体装置用多層プリント配線板及びその製造方法 |
TWI270187B (en) * | 2005-12-19 | 2007-01-01 | Polytronics Technology Corp | Thermal conductive apparatus and manufacturing method thereof |
US8440916B2 (en) * | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
KR101385094B1 (ko) * | 2007-09-11 | 2014-04-14 | 삼성디스플레이 주식회사 | 인쇄회로기판, 이를 갖는 표시장치 및 이의 제조방법 |
US8238114B2 (en) | 2007-09-20 | 2012-08-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing same |
WO2009051239A1 (ja) * | 2007-10-18 | 2009-04-23 | Kyocera Corporation | 配線基板、実装構造体、並びに配線基板の製造方法 |
JP2009147263A (ja) * | 2007-12-18 | 2009-07-02 | Shinko Electric Ind Co Ltd | 配線基板およびその製造方法 |
KR100925669B1 (ko) | 2007-12-27 | 2009-11-10 | 대덕전자 주식회사 | 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법 |
US20100073894A1 (en) * | 2008-09-22 | 2010-03-25 | Russell Mortensen | Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same |
KR20100043547A (ko) * | 2008-10-20 | 2010-04-29 | 삼성전기주식회사 | 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법 |
KR101006619B1 (ko) * | 2008-10-20 | 2011-01-07 | 삼성전기주식회사 | 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법 |
JP2010118635A (ja) * | 2008-11-12 | 2010-05-27 | Ibiden Co Ltd | 多層プリント配線板 |
KR20100070161A (ko) * | 2008-12-17 | 2010-06-25 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US8826530B2 (en) | 2009-03-31 | 2014-09-09 | Ibiden Co., Ltd. | Method for manufacturing substrate with metal film |
US9930775B2 (en) * | 2009-06-02 | 2018-03-27 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
KR101056156B1 (ko) * | 2009-11-24 | 2011-08-11 | 삼성전기주식회사 | 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법 |
JP5557320B2 (ja) * | 2010-06-30 | 2014-07-23 | 京セラSlcテクノロジー株式会社 | 配線基板の製造方法 |
JP5541122B2 (ja) * | 2010-11-30 | 2014-07-09 | 山一電機株式会社 | フレキシブル配線板 |
US8841209B2 (en) * | 2011-08-18 | 2014-09-23 | International Business Machines Corporation | Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method |
US10131534B2 (en) * | 2011-10-20 | 2018-11-20 | Snaptrack, Inc. | Stacked vias for vertical integration |
CN103635006B (zh) * | 2012-08-23 | 2016-09-28 | 富葵精密组件(深圳)有限公司 | 电路板及其制作方法 |
JP6057641B2 (ja) * | 2012-09-20 | 2017-01-11 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
CN103687339B (zh) * | 2012-09-26 | 2017-03-01 | 碁鼎科技秦皇岛有限公司 | 电路板及其制作方法 |
JP2014086651A (ja) * | 2012-10-26 | 2014-05-12 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
CN104219892A (zh) * | 2013-05-29 | 2014-12-17 | 富葵精密组件(深圳)有限公司 | 电路板制作方法 |
JP6161437B2 (ja) * | 2013-07-03 | 2017-07-12 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体パッケージ |
KR101501902B1 (ko) * | 2013-07-16 | 2015-03-13 | 주식회사 심텍 | 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법 |
KR102155740B1 (ko) * | 2014-02-21 | 2020-09-14 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
US9549468B1 (en) * | 2015-07-13 | 2017-01-17 | Advanced Semiconductor Engineering, Inc. | Semiconductor substrate, semiconductor module and method for manufacturing the same |
US10440836B2 (en) * | 2016-04-26 | 2019-10-08 | Kinsus Interconnect Technology Corp. | Double layer circuit board |
US10204889B2 (en) | 2016-11-28 | 2019-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and method of forming thereof |
US10141252B2 (en) * | 2017-02-16 | 2018-11-27 | Advanced Semiconductor Engineering, Inc. | Semiconductor packages |
KR20180095350A (ko) * | 2017-02-17 | 2018-08-27 | 삼성전기주식회사 | 기판 및 기판의 제조방법 |
CN109429427B (zh) * | 2017-08-24 | 2020-12-15 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制作方法 |
KR20200067453A (ko) * | 2018-12-04 | 2020-06-12 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
CN113260135A (zh) * | 2020-02-13 | 2021-08-13 | 群创光电股份有限公司 | 电子装置以及制造可挠性电路板的方法 |
CN114554700B (zh) * | 2020-11-25 | 2024-03-22 | 礼鼎半导体科技秦皇岛有限公司 | 线路板的制备方法 |
KR20220098997A (ko) * | 2021-01-05 | 2022-07-12 | 삼성전기주식회사 | 인쇄회로기판 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4921054A (en) * | 1988-01-29 | 1990-05-01 | Rockwell International Corporation | Wiring board |
US4830704A (en) * | 1988-01-29 | 1989-05-16 | Rockwell International Corporation | Method of manufacture of a wiring board |
US6316738B1 (en) * | 1996-01-11 | 2001-11-13 | Ibiden Co., Ltd. | Printed wiring board and manufacturing method thereof |
JP3126331B2 (ja) | 1997-10-29 | 2001-01-22 | イビデン株式会社 | パッケージ基板 |
WO1999034654A1 (fr) * | 1997-12-29 | 1999-07-08 | Ibiden Co., Ltd. | Plaquette a circuits imprimes multicouche |
JP3635219B2 (ja) | 1999-03-11 | 2005-04-06 | 新光電気工業株式会社 | 半導体装置用多層基板及びその製造方法 |
US6329603B1 (en) * | 1999-04-07 | 2001-12-11 | International Business Machines Corporation | Low CTE power and ground planes |
US6613413B1 (en) * | 1999-04-26 | 2003-09-02 | International Business Machines Corporation | Porous power and ground planes for reduced PCB delamination and better reliability |
JP4187352B2 (ja) * | 1999-06-02 | 2008-11-26 | イビデン株式会社 | ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法 |
WO2000076281A1 (fr) * | 1999-06-02 | 2000-12-14 | Ibiden Co., Ltd. | Carte a circuit imprime multicouche et procede de fabrication d'une telle carte |
US6373717B1 (en) * | 1999-07-02 | 2002-04-16 | International Business Machines Corporation | Electronic package with high density interconnect layer |
JP3596374B2 (ja) * | 1999-09-24 | 2004-12-02 | 株式会社トッパンNecサーキットソリューションズ | 多層プリント配線板の製造方法 |
KR100346400B1 (ko) * | 1999-12-16 | 2002-08-01 | 엘지전자주식회사 | 다층 인쇄회로기판 및 그 제조방법 |
US6528179B1 (en) * | 2000-02-14 | 2003-03-04 | International Business Machines Corporation | Reduction of chip carrier flexing during thermal cycling |
AU2001242207A1 (en) * | 2000-03-31 | 2001-10-30 | Dyconex Patente Ag | Method for fabricating electrical connecting element, and electrical connecting element |
JP3498732B2 (ja) | 2000-06-30 | 2004-02-16 | 日本電気株式会社 | 半導体パッケージ基板及び半導体装置 |
JP2002151853A (ja) * | 2000-11-08 | 2002-05-24 | Matsushita Electric Ind Co Ltd | 多層配線基板とその製造方法 |
JP4012375B2 (ja) * | 2001-05-31 | 2007-11-21 | 株式会社ルネサステクノロジ | 配線基板およびその製造方法 |
US6992379B2 (en) * | 2001-09-05 | 2006-01-31 | International Business Machines Corporation | Electronic package having a thermal stretching layer |
US6826830B2 (en) * | 2002-02-05 | 2004-12-07 | International Business Machines Corporation | Multi-layered interconnect structure using liquid crystalline polymer dielectric |
JP2004158521A (ja) * | 2002-11-05 | 2004-06-03 | Nec Toppan Circuit Solutions Inc | 多層印刷配線板及びその製造方法並びに半導体装置 |
JP3811680B2 (ja) * | 2003-01-29 | 2006-08-23 | 富士通株式会社 | 配線基板の製造方法 |
JP4066848B2 (ja) * | 2003-02-28 | 2008-03-26 | 株式会社トッパンNecサーキットソリューションズ | 多層プリント配線板の製造方法 |
US6972382B2 (en) * | 2003-07-24 | 2005-12-06 | Motorola, Inc. | Inverted microvia structure and method of manufacture |
JP2005150553A (ja) * | 2003-11-18 | 2005-06-09 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
JP3953027B2 (ja) | 2003-12-12 | 2007-08-01 | ソニー株式会社 | 半導体装置およびその製造方法 |
JP4445778B2 (ja) * | 2004-02-27 | 2010-04-07 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
JP2005310814A (ja) * | 2004-04-16 | 2005-11-04 | Alps Electric Co Ltd | キャパシタ内蔵基板 |
TWI231166B (en) * | 2004-04-16 | 2005-04-11 | Unimicron Technology Corp | Structure for connecting circuits and manufacturing process thereof |
CN2741319Y (zh) * | 2004-10-12 | 2005-11-16 | 威盛电子股份有限公司 | 线路基板 |
WO2007052674A1 (ja) * | 2005-11-02 | 2007-05-10 | Ibiden Co., Ltd. | 半導体装置用多層プリント配線板及びその製造方法 |
JP5214139B2 (ja) * | 2006-12-04 | 2013-06-19 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
US8238114B2 (en) | 2007-09-20 | 2012-08-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing same |
US7772046B2 (en) * | 2008-06-04 | 2010-08-10 | Stats Chippac, Ltd. | Semiconductor device having electrical devices mounted to IPD structure and method for shielding electromagnetic interference |
JP2010118635A (ja) | 2008-11-12 | 2010-05-27 | Ibiden Co Ltd | 多層プリント配線板 |
-
2006
- 2006-10-31 WO PCT/JP2006/321788 patent/WO2007052674A1/ja active Application Filing
- 2006-10-31 EP EP06822717A patent/EP1850648A4/en not_active Withdrawn
- 2006-10-31 JP JP2007524696A patent/JP5105168B2/ja active Active
- 2006-10-31 KR KR1020087026165A patent/KR20080098692A/ko not_active Application Discontinuation
- 2006-10-31 CN CN2006800055296A patent/CN101124861B/zh active Active
- 2006-10-31 KR KR1020077016162A patent/KR100881303B1/ko active IP Right Grant
- 2006-11-02 US US11/555,881 patent/US8027169B2/en active Active
- 2006-11-02 TW TW095140612A patent/TW200733841A/zh unknown
-
2009
- 2009-12-17 US US12/640,076 patent/US20100095523A1/en not_active Abandoned
-
2010
- 2010-10-08 US US12/901,104 patent/US8085546B2/en active Active
-
2011
- 2011-05-24 US US13/114,693 patent/US8624121B2/en active Active
- 2011-10-07 JP JP2011222696A patent/JP2012039139A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10801137B2 (en) | 2016-07-21 | 2020-10-13 | International Business Machines Corporation | Glass cloth including attached fibers |
Also Published As
Publication number | Publication date |
---|---|
US20110085306A1 (en) | 2011-04-14 |
EP1850648A4 (en) | 2011-03-30 |
EP1850648A1 (en) | 2007-10-31 |
JP5105168B2 (ja) | 2012-12-19 |
US8027169B2 (en) | 2011-09-27 |
US8085546B2 (en) | 2011-12-27 |
US20110220399A1 (en) | 2011-09-15 |
CN101124861A (zh) | 2008-02-13 |
TW200733841A (en) | 2007-09-01 |
KR20070089858A (ko) | 2007-09-03 |
WO2007052674A1 (ja) | 2007-05-10 |
TWI329481B (ko) | 2010-08-21 |
JP2012039139A (ja) | 2012-02-23 |
JPWO2007052674A1 (ja) | 2009-04-30 |
US20100095523A1 (en) | 2010-04-22 |
CN101124861B (zh) | 2011-03-30 |
US8624121B2 (en) | 2014-01-07 |
KR100881303B1 (ko) | 2009-02-03 |
US20070263370A1 (en) | 2007-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100881303B1 (ko) | 반도체 장치용 다층 프린트 배선판 및 그 제조 방법 | |
KR101023003B1 (ko) | 인쇄 배선 기판의 제조 방법 | |
US7815441B2 (en) | Rigid-flexible board and method for manufacturing the same | |
US6630630B1 (en) | Multilayer printed wiring board and its manufacturing method | |
US20100024212A1 (en) | Method of fabricating multilayer printed circuit board | |
JP2009152535A (ja) | 半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ | |
WO1997048260A1 (fr) | Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production | |
JP2004327510A (ja) | 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法 | |
WO2006118141A1 (ja) | 多層配線基板およびその製造方法 | |
JP2010157664A (ja) | 電気・電子部品内蔵回路基板とその製造方法 | |
KR100704920B1 (ko) | 범프기판을 이용한 인쇄회로기판 및 제조방법 | |
JP3654982B2 (ja) | 多層印刷配線板の製造方法 | |
JP2006332280A (ja) | 両面プリント配線板及びその製造方法およびリジッドフレックスプリント配線板 | |
JPH1041635A (ja) | 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板 | |
JP4378949B2 (ja) | 多層配線板の製造方法 | |
JP2004072125A (ja) | 印刷配線板の製造方法および印刷配線板 | |
JP2001308521A (ja) | 多層回路基板の製造方法 | |
JP2005044988A (ja) | 回路基板の製造方法 | |
JPH0671143B2 (ja) | 多層プリント配線板の製造方法 | |
JP2011216900A (ja) | プリント配線板の製造方法 | |
JP2000101253A (ja) | 多層プリント配線板の製造方法 | |
JP2005123637A (ja) | プリント配線基板 | |
JP2002026518A (ja) | プリント配線基板及び多層型プリント配線基板の製造方法 | |
JP2008288418A (ja) | 多層配線基板とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20091030 Effective date: 20101103 |