KR20180095350A - 기판 및 기판의 제조방법 - Google Patents
기판 및 기판의 제조방법 Download PDFInfo
- Publication number
- KR20180095350A KR20180095350A KR1020170021721A KR20170021721A KR20180095350A KR 20180095350 A KR20180095350 A KR 20180095350A KR 1020170021721 A KR1020170021721 A KR 1020170021721A KR 20170021721 A KR20170021721 A KR 20170021721A KR 20180095350 A KR20180095350 A KR 20180095350A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- hole
- metal layer
- core layer
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09481—Via in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
Abstract
기판의 상면으로부터 저면을 향하는 방향 또는 기판의 저면으로부터 상면을 향하는 방향 중 어느 하나의 방향으로만 상기 기판에 스루홀을 형성하는 단계와, 상기 기판에 구비되는 금속층 중 상기 스루홀 측으로 돌출된 돌출부를 제거하는 단계 및 적어도 상기 스루홀을 형성하는 상기 기판의 내부면에 도금층을 형성하는 단계를 포함하는 기판의 제조방법이 개시된다.
Description
본 발명은 기판 및 기판의 제조방법에 관한 것이다.
기판의 층간 전기적 연결을 위한 홀 가공방법에 있어서 일반적으로 공구를 이용한 기계적인 가공방법과 레이저를 이용한 가공방법이 일반적으로 사용되고 있다. 한편, 최근 기판의 고밀도화 및 소형화에 따라 홀의 소경화가 지속적으로 요구되고 있다.
그리고, 레이저를 이용한 홀 가공 방법은 한쪽이 막혀 있는 Blind & Buried Hole(BVH) 공법과, 관통되는 Plate Trough Hole(PTH) 공법이 있다. 또한, PTH 공법에 의형성되는 관통홀 중 레이저에 의한 관통홀을 LTH(Laser Through Hole)라 한다.
한편, 일반적으로 LTH를 형성하는 경우 먼저 레이저빔을 기판의 일면으로부터 타면을 향하는 방향으로 조사하여 일부분을 형성한 후 기판을 뒤집은 상태에서 레이저빔을 기판의 타면으로부터 타면을 향하는 방향으로 레이저빔을 조사하여 나머지 부분을 형성한다.
그런데, 기판의 코어층과 금속층의 열전도 차이와 레이저 흡수율 차이로 인하여 구리보다는 코어층의 개구 사이즈가 증가되어 코어층과 금속층 계면이 부분적으로 벌어지는 불량 발생이 발생될 수 있다.
또한, 기판의 양면으로 관통홀을 형성하므로 제조수율을 나빠지는 문제가 있다.
제조수율을 향상시킬 수 있으며, 불량 발생을 저감시킬 수 있는 기판 및 기판의 제조방법이 개시된다.
본 발명의 일 실시예에 따른 기판의 제조방법은 기판의 상면으로부터 저면을 향하는 방향 또는 기판의 저면으로부터 상면을 향하는 방향 중 어느 하나의 방향으로만 상기 기판에 스루홀을 형성하는 단계와, 상기 기판에 구비되는 금속층 중 상기 스루홀 측으로 돌출된 돌출부를 제거하는 단계 및 적어도 상기 스루홀을 형성하는 상기 기판의 내부면에 도금층을 형성하는 단계를 포함한다.
제조수율을 향상시킬 수 있으며, 불량 발생을 저감시킬 수 있는 효과가 있다.
도 1은 본 발명의 제1 실시예에 따른 기판을 나타내는 개략 단면도이다.
도 2 내지 도 6은 본 발명의 제1 실시예에 따른 기판의 제조방법을 설명하기 위한 공정 흐름도이다.
도 7은 본 발명의 제2 실시예에 따른 기판을 나타내는 개략 단면도이다.
도 8 내지 도 12은 본 발명의 제2 실시예에 따른 기판의 제조방법을 설명하기 위한 공정 흐름도이다.
도 2 내지 도 6은 본 발명의 제1 실시예에 따른 기판의 제조방법을 설명하기 위한 공정 흐름도이다.
도 7은 본 발명의 제2 실시예에 따른 기판을 나타내는 개략 단면도이다.
도 8 내지 도 12은 본 발명의 제2 실시예에 따른 기판의 제조방법을 설명하기 위한 공정 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 기판을 나타내는 개략 단면도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 기판(100)은 일예로서, 코어층(110), 금속층(120), 도금층(130), 비아(140) 및 접속패드(150)를 포함하여 구성될 수 있다.
코어층(110)은 절연재질로 이루어질 수 있다. 예를 들어, 코어층(110)은 예를 들어 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Bulid-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있으나, 이에 한정되는 것은 아니다.
코어층(110)은 강성 및 열 전도도가 우수한 금속(metal)이 그 내부에 배치될 수도 있는데, 이때 금속으로는 Fe-Ni계 합금이 사용될 수 있으며, Fe-Ni계 합금 표면에 Cu 도금을 형성할 수도 있다. 그 외에도 기타 유리(glass), 세라믹(ceramic), 플라스틱(plastic) 등이 그 내부에 배치될 수도 있다.
한편, 코어층(110)에는 스루홀(112, Through Hole)이 형성될 수 있다. 스루홀(112)은 코어층(110)의 일면으로부터 타면을 향하는 방향 또는 타면으로부터 일면을 향하는 방향 중 어느 일 방향으로만 레이저빔을 조사하여 형성된다.
이와 같이, 스루홀(112)을 한쪽 방향으로만 레이저빔을 조사하여 형성함으로써 가공시간 단축이 가능하며, 나아가 생산성 향상이 가능할 수 있는 것이다.
나아가, 스루홀(112)을 한쪽 방향으로만 레이저빔을 조사하여 형성함으로써 가공 정밀도 영향이 감소될 수 있다.
그리고, 스루홀(112)은 테이퍼지게 형성될 수 있다. 일예로서, 스루홀(112)은 일단부의 직경(L1)이 타단부의 직경(L2)보다 크게 형성될 수 있다.
금속층(120)은 코어층(110)의 일면과 타면 중 적어도 일면에 형성된다. 일예로서, 금속층(120)은 코어층(110)의 일면에 형성된다. 그리고, 스루홀(112)은 상기한 바와 같이 금속층(120)으로부터 코어층(110)을 향하는 방향으로 형성될 수 있다.
금속층(120)은 전도성이 우수한 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 등에서 선택되는 적어도 하나의 물질 또는 적어도 둘의 물질의 혼합물을 포함할 수 있다.
금속층(120)은 공지의 방법으로 형성될 수 있으며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
나아가, 금속층(120)은 스루홀(112)의 내측으로 돌출되어 배치되지 않을 수 있다. 다시 말해, 스루홀(112)의 형성 후 스루홀(122) 측으로 돌출 배치되는 제거되지 않은 금속층(120)이 에칭 공정에 의해 제거된다.
이에 따라, 금속층(120)에 의해 스루홀(112)의 직경이 감소되어 발생되는 불량 발생을 저감시킬 수 있다.
도금층(130)은 적어도 스루홀(112)을 형성하는 코어층(110)의 내면에 형성될 수 있다. 일예로서, 도금층(130)은 스루홀(112)의 주위에 배치되는 코어층(110)의 상면과, 스루홀(112)을 형성하는 코어층(110)의 내면에 형성될 수 있다.
또한, 도금층(130)은 일예로서, 구리(Cu) 또는 니켈(Ni) 중 어느 하나 또는 이들 중 어느 하나를 함유한 합금재질로 이루어질 수 있다.
나아가, 도금층(130)은 일예로서 화학도금에 의한 전기도금으로 형성될 수 있다.
비아(140)는 스루홀(112)에 충진되며 전도성 재질로 이루어질 수 있다. 그리고, 접속패드(150)는 비아(140)의 일면과 타면 중 적어도 하나에 연결될 수 있다. 일예로서, 접속패드(150)는 비아(140)의 일단부에 연결되는 제1 접속패드(152)와, 비아(140)의 타단부에 연결되는 제2 접속패드(154)를 구비할 수 있다.
한편, 상기한 바와 같이, 스루홀(112)은 일단부의 직경(L1)이 타단부의 직경(L2)보다 크게 형성되므로, 제1 접속패드(152)의 크기가 제2 접속패드(154)의 크기가 크게 형성된다.
이와 같이, 제1,2 접속패드(152,154)의 크기가 서로 다르게 형성할 수 있으므로, 고밀도 회로가 필요한 부분의 접속패드 크기를 축소할 수 있는 것이다.
상기한 바와 같이, 스루홀(112)을 한쪽 방향으로만 레이저빔을 조사하여 형성함으로써 가공시간 단축이 가능하며, 나아가 생산성 향상이 가능할 수 있는 것이다.
나아가, 스루홀(112)을 한쪽 방향으로만 레이저빔을 조사하여 형성함으로써 가공 정밀도 영향이 감소될 수 있다.
또한, 금속층(120)에 의해 스루홀(112)의 직경이 감소되어 발생되는 불량 발생을 저감시킬 수 있다.
그리고, 제1,2 접속패드(152,154)의 크기가 서로 다르게 형성할 수 있으므로, 고밀도 회로가 필요한 부분의 접속패드 크기를 축소할 수 있는 것이다.
이하에서는 도면을 참조하여 본 발명의 제1 실시예에 따른 기판의 제조방법에 대하여 설명하기로 한다.
도 2 내지 도 6은 본 발명의 제1 실시예에 따른 기판의 제조방법에 대하여 설명하기 위한 공정 흐름도이다.
도 2에 도시된 바와 같이, 금속층(120)이 코어층(110)의 일면에 형성되는 기판(100)을 준비한다.
예를 들어, 코어층(110)은 예를 들어 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Bulid-up Film), FR-4, BT(Bismaleimide Triazine) 수지로 이루어질 수 있다. 그리고, 금속층(120)은 전도성이 우수한 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 등에서 선택되는 적어도 하나의 물질 또는 적어도 둘의 물질의 혼합물을 포함한 재질로 이루어질 수 있다.
이후, 도 3에 도시된 바와 같이 기판(100)에 레이저빔(B)을 조사하여 스루홀(112)을 형성한다. 일예로서, 금속층(120)이 형성된 코어층(110)의 일면으로부터 타면을 향하는 방향으로 레이저빔(B)을 조사하여 기판(100)에 스루홀(112)을 형성한다.
이와 같이, 레이저빔(B)을 조사하여 기판(100)에 스루홀(112)을 형성하는 경우, 코어층(110)과 금속층(120)의 열전도 차이와 레이저 흡수율 차이로 인하여 금속층(120)보다는 코어층(110)의 개구 사이즈가 증가되어 코어층(110)과 금속층(120) 계면이 부분적으로 벌어지는 불량 발생이 발생될 수 있다.
이후, 도 4에 도시된 바와 같이, 스루홀(112) 측으로 돌출 배치도는 금속층(120)의 돌출부(122)가 에칭에 의해 제거할 수 있다. 이에 따라, 금속층(120)의 돌출부(122)가 제거되는 동시에 최초의 금속층(120)의 두께보다 얇아진다.
이후, 도 5에 도시된 바와 같이 스루홀(112)의 주위에 배치되는 코어층(110)의 상면과 코어층(110)의 내면에 도금층(130)이 도금에 의해 형성된다. 도금층(130)은 일예로서, 구리(Cu) 또는 니켈(Ni) 중 어느 하나 또는 이들 중 어느 하나를 함유한 합금재질로 이루어질 수 있다.
나아가, 도금층(130)은 일예로서 화학도금에 의한 전기도금으로 형성될 수 있다.
이후, 도 6에 도시된 바와 같이, 스루홀(112) 내에 비아(140)가 형성되며, 비아(140)의 일단부에 연결되는 제1 접속패드(152)와 비아(140)의 타단부에 연결되는 제2 접속패드(154)가 형성된다.
한편, 스루홀(112)은 일단부의 직경(L1)이 타단부의 직경(L2)보다 크게 형성되므로, 제1 접속패드(152)의 크기가 제2 접속패드(154)의 크기가 크게 형성된다.
상기한 바와 같이, 스루홀(112)을 한쪽 방향으로만 레이저빔을 조사하여 형성함으로써 가공시간 단축이 가능하며, 나아가 생산성 향상이 가능할 수 있는 것이다.
나아가, 스루홀(112)을 한쪽 방향으로만 레이저빔을 조사하여 형성함으로써 가공 정밀도 영향이 감소될 수 있다.
또한, 에칭 공정에 의해 금속층(120)의 돌출부(122)에 의해 스루홀(112)의 직경이 감소되어 발생되는 불량 발생을 저감시킬 수 있다.
그리고, 제1,2 접속패드(152,154)의 크기가 서로 다르게 형성할 수 있으므로, 고밀도 회로가 필요한 부분의 접속패드 크기를 축소할 수 있는 것이다.
도 7은 본 발명의 제2 실시예에 따른 기판을 나타내는 개략 단면도이다.
도 7을 참조하면, 본 발명의 제2 실시예에 따른 기판(200)은 일예로서, 코어층(210), 금속층(220), 도금층(230), 비아(240) 및 접속패드(250)를 포함하여 구성될 수 있다.
코어층(210)은 절연재질로 이루어질 수 있다. 예를 들어, 코어층(210)은 예를 들어 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Bulid-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있으나, 이에 한정되는 것은 아니다.
코어층(210)은 강성 및 열 전도도가 우수한 금속(metal)이 그 내부에 배치될 수도 있는데, 이때 금속으로는 Fe-Ni계 합금이 사용될 수 있으며, Fe-Ni계 합금 표면에 Cu 도금을 형성할 수도 있다. 그 외에도 기타 유리(glass), 세라믹(ceramic), 플라스틱(plastic) 등이 그 내부에 배치될 수도 있다.
한편, 코어층(210)에는 스루홀(212, Through Hole)이 형성될 수 있다. 스루홀(212)은 코어층(210)의 일면으로부터 타면을 향하는 방향 또는 타면으로부터 일면을 향하는 방향 중 어느 일 방향으로만 레이저빔을 조사하여 형성된다.
이와 같이, 스루홀(212)을 한쪽 방향으로만 레이저빔을 조사하여 형성함으로써 가공시간 단축이 가능하며, 나아가 생산성 향상이 가능할 수 있는 것이다.
나아가, 스루홀(212)을 한쪽 방향으로만 레이저빔을 조사하여 형성함으로써 가공 정밀도 영향이 감소될 수 있다.
그리고, 스루홀(212)은 테이퍼지게 형성될 수 있다. 일예로서, 스루홀(212)은 일단부의 직경(L1)이 타단부의 직경(L2)보다 크게 형성될 수 있다.
금속층(220)은 코어층(210)의 일면과 타면 중 적어도 일면에 형성된다. 일예로서, 금속층(220)은 코어층(210)의 타면에 형성된다. 그리고, 스루홀(112)은 상기한 바와 같이 코어층(210)으로부터 금속층(220)을 향하는 방향으로 형성될 수 있다. 다시 말해, 스루홀(212)은 코어층(210)의 일면으로부터 타면을 향하는 방향으로 레이저빔을 조사하여 형성된다.
금속층(220)은 전도성이 우수한 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 등에서 선택되는 적어도 하나의 물질 또는 적어도 둘의 물질의 혼합물을 포함할 수 있다.
금속층(220)은 공지의 방법으로 형성될 수 있으며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
나아가, 금속층(220)은 스루홀(212)의 내측으로 돌출되어 배치되지 않을 수 있다. 다시 말해, 스루홀(212)의 형성 후 스루홀(222) 측으로 돌출 배치되는 제거되지 않은 금속층(220)이 에칭 공정에 의해 제거된다.
이에 따라, 금속층(220)에 의해 스루홀(212)의 직경이 감소되어 발생되는 불량 발생을 저감시킬 수 있다.
도금층(230)은 적어도 스루홀(212)을 형성하는 코어층(210)의 내면에 형성될 수 있다. 일예로서, 도금층(230)은 스루홀(212)을 형성하는 코어층(210)의 내면에 형성될 수 있다.
또한, 도금층(230)은 일예로서, 구리(Cu) 또는 니켈(Ni) 중 어느 하나 또는 이들 중 어느 하나를 함유한 합금재질로 이루어질 수 있다.
나아가, 도금층(230)은 일예로서 화학도금에 의한 전기도금으로 형성될 수 있다.
비아(240)는 스루홀(212)에 충진되며 전도성 재질로 이루어질 수 있다. 그리고, 접속패드(250)는 비아(240)의 일면과 타면 중 적어도 하나에 연결될 수 있다. 일예로서, 접속패드(250)는 비아(240)의 일단부에 연결되는 제1 접속패드(252)와, 비아(240)의 타단부에 연결되는 제2 접속패드(254)를 구비할 수 있다.
한편, 상기한 바와 같이, 스루홀(212)은 일단부의 직경(L1)이 타단부의 직경(L2)보다 크게 형성되므로, 제1 접속패드(252)의 크기가 제2 접속패드(254)의 크기가 크게 형성된다.
이와 같이, 제1,2 접속패드(252,254)의 크기가 서로 다르게 형성할 수 있으므로, 고밀도 회로가 필요한 부분의 접속패드 크기를 축소할 수 있는 것이다.
상기한 바와 같이, 스루홀(212)을 한쪽 방향으로만 레이저빔을 조사하여 형성함으로써 가공시간 단축이 가능하며, 나아가 생산성 향상이 가능할 수 있는 것이다.
나아가, 스루홀(212)을 한쪽 방향으로만 레이저빔을 조사하여 형성함으로써 가공 정밀도 영향이 감소될 수 있다.
또한, 금속층(220)에 의해 스루홀(212)의 직경이 감소되어 발생되는 불량 발생을 저감시킬 수 있다.
그리고, 제1,2 접속패드(252,254)의 크기가 서로 다르게 형성할 수 있으므로, 고밀도 회로가 필요한 부분의 접속패드 크기를 축소할 수 있는 것이다.
이하에서는 도면을 참조하여 본 발명의 제2 실시예에 따른 기판의 제조방법에 대하여 설명하기로 한다.
도 8 내지 도 12는 본 발명의 제2 실시예에 따른 기판의 제조방법에 대하여 설명하기 위한 공정 흐름도이다.
도 8에 도시된 바와 같이, 금속층(220)이 코어층(210)의 타면에 형성되는 기판(100)을 준비한다.
예를 들어, 코어층(210)은 예를 들어 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Bulid-up Film), FR-4, BT(Bismaleimide Triazine) 수지로 이루어질 수 있다. 그리고, 금속층(220)은 전도성이 우수한 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 등에서 선택되는 적어도 하나의 물질 또는 적어도 둘의 물질의 혼합물을 포함한 재질로 이루어질 수 있다.
이후, 도 9에 도시된 바와 같이 기판(200)에 레이저빔(B)을 조사하여 스루홀(212)을 형성한다. 일예로서, 코어층(210)의 일면으로부터 금속층(220)이 형성된 코어층(210)의 타면을 향하는 방향으로 레이저빔(B)을 조사하여 기판(200)에 스루홀(212)을 형성한다.
이와 같이, 레이저빔(B)을 조사하여 기판(200)에 스루홀(212)을 형성하는 경우, 코어층(210)과 금속층(220)의 열전도 차이와 레이저 흡수율 차이로 인하여 금속층(220)보다는 코어층(210)의 개구 사이즈가 증가되어 금속층(220)에 의해 스루홀(212)의 타단부가 완전히 개구되지 않는다. 다시 말해, 스루홀(212)의 내측에 배치되는 돌출부(222)가 금속층(220)에 구비된다.
이후, 도 10에 도시된 바와 같이, 스루홀(212) 측으로 돌출 배치도는 금속층(220)의 돌출부(222)가 에칭에 의해 제거할 수 있다. 이에 따라, 금속층(220)의 돌출부(222)가 제거되는 동시에 최초의 금속층(220)의 두께보다 얇아진다.
이후, 도 11에 도시된 바와 같이 코어층(210)의 내면에 도금층(230)이 도금에 의해 형성된다. 도금층(230)은 일예로서, 구리(Cu) 또는 니켈(Ni) 중 어느 하나 또는 이들 중 어느 하나를 함유한 합금재질로 이루어질 수 있다.
나아가, 도금층(230)은 일예로서 화학도금에 의한 전기도금으로 형성될 수 있다.
이후, 도 12에 도시된 바와 같이, 스루홀(212) 내에 비아(240)가 형성되며, 비아(240)의 일단부에 연결되는 제1 접속패드(252)와 비아(240)의 타단부에 연결되는 제2 접속패드(254)가 형성된다.
한편, 스루홀(212)은 일단부의 직경(L1)이 타단부의 직경(L2)보다 크게 형성되므로, 제1 접속패드(252)의 크기가 제2 접속패드(254)의 크기가 크게 형성된다.
상기한 바와 같이, 스루홀(212)을 한쪽 방향으로만 레이저빔을 조사하여 형성함으로써 가공시간 단축이 가능하며, 나아가 생산성 향상이 가능할 수 있는 것이다.
나아가, 스루홀(212)을 한쪽 방향으로만 레이저빔을 조사하여 형성함으로써 가공 정밀도 영향이 감소될 수 있다.
또한, 에칭 공정에 의해 금속층(220)의 돌출부(222)에 의해 스루홀(212)의 직경이 감소되어 발생되는 불량 발생을 저감시킬 수 있다.
그리고, 제1,2 접속패드(252,254)의 크기가 서로 다르게 형성할 수 있으므로, 고밀도 회로가 필요한 부분의 접속패드 크기를 축소할 수 있는 것이다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100, 200 : 기판
110, 210 : 코어층
120, 220 : 금속층
130, 230 : 도금층
140, 240 : 비아
150, 250 : 접속패드
110, 210 : 코어층
120, 220 : 금속층
130, 230 : 도금층
140, 240 : 비아
150, 250 : 접속패드
Claims (16)
- 기판의 상면으로부터 저면을 향하는 방향 또는 기판의 저면으로부터 상면을 향하는 방향 중 어느 하나의 방향으로만 상기 기판에 스루홀을 형성하는 단계;
상기 기판에 구비되는 금속층 중 상기 스루홀 측으로 돌출된 돌출부를 제거하는 단계; 및
적어도 상기 스루홀을 형성하는 상기 기판의 내부면에 도금층을 형성하는 단계;
를 포함하는 기판의 제조방법.
- 제1항에 있어서,
상기 기판의 스루홀은 레이저빔을 상기 기판의 상면으로부터 저면을 향하는 방향 또는 저면으로부터 상면을 향하는 방향 중 어느 하나의 방향으로 조사하여 형성되는 기판의 제조방법.
- 제2항에 있어서,
상기 금속층은 상기 기판의 일면에 형성되며,
상기 레이저빔은 상기 기판의 일면으로부터 타면을 향하는 방향으로 조사되는 기판의 제조방법.
- 제3항에 있어서,
상기 스루홀은 상기 기판의 일면측의 직경이 상기 기판의 타면측의 직경보다 작게 형성되는 기판의 제조방법.
- 제4항에 있어서,
상기 도금층은 상기 기판의 상기 스루홀의 주위에 배치되는 일면 및 상기 기판의 내면에 형성되는 기판의 제조방법.
- 제2항에 있어서,
상기 금속층은 상기 기판의 일면에 형성되며,
상기 레이저빔은 상기 기판의 타면으로부터 일면을 향하는 방향으로 조사되는 기판의 제조방법.
- 제6항에 있어서,
상기 스루홀은 상기 기판의 타면측의 직경이 상기 기판의 일면측의 직경보다 작게 형성되는 기판의 제조방법.
- 제1항에 있어서,
상기 스루홀 측으로 돌출된 금속층은 에칭 공정에 의해 제거되는 기판의 제조방법.
- 제1항에 있어서, 도금층을 형성하는 단계 후
상기 스루홀을 채우도록 비아를 형성하며, 상기 기판의 일면과 타면에 접속패드를 형성하는 단계를 더 포함하는 기판의 제조방법.
- 제9항에 있어서,
상기 기판의 일면과 타면에 형성되는 접속패드의 크기가 서로 다른 기판의 제조방법.
- 일면으로부터 타면을 향하는 방향 또는 타면으로부터 일면을 향하는 방향 중 어느 일 방향으로만 레어저빔을 조사하여 형성되는 스루홀이 형성되는 코어층;
상기 코어층의 일면과 타면 중 적어도 일면에 형성되는 금속층;
적어도 상기 스루홀을 형성하는 상기 코어층의 내면에 형성되는 도금층;
상기 스루홀에 충진되는 비아; 및
상기 비아의 일단부와 타단부 중 적어도 하나에 연결되는 접속패드;
를 포함하는 기판.
- 제11항에 있어서,
상기 스루홀은 테이퍼지게 형성되는 기판.
- 제11항에 있어서,
상기 비아의 일단부와 타단부에 연결되는 접속패드의 크기가 서로 다른 기판.
- 제11항에 있어서,
상기 금속층이 상기 코어층의 일면에 형성되고,
상기 스루홀은 상기 코어층의 일면으로부터 타면을 향하는 방향으로 레이저빔을 조사하여 형성되고,
상기 스루홀은 일단부의 직경이 상기 스루홀의 타단부의 직경보다 큰 기판.
- 제11항에 있어서,
상기 금속층이 상기 코어층의 타면에 형성되고,
상기 스루홀은 상기 코어층의 일면으로부터 타면을 향하는 방향으로 레이저빔을 조사하여 형성되고,
상기 스루홀은 일단부의 직경이 상기 스루홀의 타단부의 직경보다 작은 기판.
- 제11항에 있어서,
상기 금속층은 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 등에서 선택되는 적어도 하나의 물질 또는 적어도 둘의 물질의 혼합물을 포함하는 재질로 이루어지는 기판.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170021721A KR20180095350A (ko) | 2017-02-17 | 2017-02-17 | 기판 및 기판의 제조방법 |
US15/712,787 US10485105B2 (en) | 2017-02-17 | 2017-09-22 | Substrate and method for manufacturing the same |
CN201711261073.6A CN108463065B (zh) | 2017-02-17 | 2017-12-04 | 基板及用于制造该基板的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170021721A KR20180095350A (ko) | 2017-02-17 | 2017-02-17 | 기판 및 기판의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20180095350A true KR20180095350A (ko) | 2018-08-27 |
Family
ID=63167599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170021721A KR20180095350A (ko) | 2017-02-17 | 2017-02-17 | 기판 및 기판의 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10485105B2 (ko) |
KR (1) | KR20180095350A (ko) |
CN (1) | CN108463065B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112020209A (zh) * | 2019-05-29 | 2020-12-01 | 三星电机株式会社 | 印刷电路板及包括印刷电路板的天线模块板 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019057697A (ja) * | 2017-09-22 | 2019-04-11 | 住友電気工業株式会社 | プリント配線板及びプリント配線板の製造方法 |
US10950463B2 (en) * | 2019-01-31 | 2021-03-16 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Manufacturing trapezoidal through-hole in component carrier material |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090044023A (ko) | 2007-10-30 | 2009-05-07 | 주식회사 심텍 | 인쇄회로기판 제조방법 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5774340A (en) * | 1996-08-28 | 1998-06-30 | International Business Machines Corporation | Planar redistribution structure and printed wiring device |
TW388197B (en) * | 1998-06-08 | 2000-04-21 | Mitsubishi Electric Corp | Laser processing method |
KR100855529B1 (ko) * | 1998-09-03 | 2008-09-01 | 이비덴 가부시키가이샤 | 다층프린트배선판 및 그 제조방법 |
JP2001313471A (ja) | 2000-02-24 | 2001-11-09 | Matsushita Electric Works Ltd | 配線板のビアホール形成方法 |
JPWO2004103039A1 (ja) | 2003-05-19 | 2006-07-20 | 大日本印刷株式会社 | 両面配線基板および両面配線基板の製造方法 |
JP2005191115A (ja) | 2003-12-24 | 2005-07-14 | Kyocera Corp | 配線基板およびその製造方法 |
JP2005236220A (ja) | 2004-02-23 | 2005-09-02 | Dainippon Printing Co Ltd | 配線基板と配線基板の製造方法、および半導パッケージ |
JP2006179822A (ja) * | 2004-12-24 | 2006-07-06 | Cmk Corp | プリント配線板とその製造方法 |
JP2007129180A (ja) * | 2005-10-03 | 2007-05-24 | Cmk Corp | プリント配線板、多層プリント配線板及びその製造方法 |
KR20080098692A (ko) * | 2005-11-02 | 2008-11-11 | 이비덴 가부시키가이샤 | 반도체 장치용 다층 프린트 배선판 및 그 제조 방법 |
KR100873666B1 (ko) * | 2007-06-25 | 2008-12-11 | 대덕전자 주식회사 | 다층 인쇄 회로 기판을 위한 양면 코어 기판 제조 방법 |
TWI383715B (zh) * | 2008-05-16 | 2013-01-21 | Nan Ya Printed Circuit Board | 高密度基板之結構與製法 |
JP2012174758A (ja) * | 2011-02-18 | 2012-09-10 | Fujifilm Corp | 多層基板の製造方法、デスミア処理方法 |
KR20150127823A (ko) | 2012-05-30 | 2015-11-18 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
JP6027372B2 (ja) * | 2012-08-29 | 2016-11-16 | 住友電工プリントサーキット株式会社 | 両面プリント配線板及びその製造方法 |
TW201424491A (zh) * | 2012-12-03 | 2014-06-16 | Unimicron Technology Corp | 線路板以及此線路板的雷射鑽孔方法 |
KR102222604B1 (ko) * | 2014-08-04 | 2021-03-05 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP6508589B2 (ja) * | 2014-10-24 | 2019-05-08 | 住友電工プリントサーキット株式会社 | フレキシブルプリント配線板及びその製造方法 |
-
2017
- 2017-02-17 KR KR1020170021721A patent/KR20180095350A/ko not_active Application Discontinuation
- 2017-09-22 US US15/712,787 patent/US10485105B2/en active Active
- 2017-12-04 CN CN201711261073.6A patent/CN108463065B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090044023A (ko) | 2007-10-30 | 2009-05-07 | 주식회사 심텍 | 인쇄회로기판 제조방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112020209A (zh) * | 2019-05-29 | 2020-12-01 | 三星电机株式会社 | 印刷电路板及包括印刷电路板的天线模块板 |
Also Published As
Publication number | Publication date |
---|---|
US20180242453A1 (en) | 2018-08-23 |
US10485105B2 (en) | 2019-11-19 |
CN108463065B (zh) | 2020-12-18 |
CN108463065A (zh) | 2018-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102212827B1 (ko) | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 | |
US8541695B2 (en) | Wiring board and method for manufacturing the same | |
KR100688864B1 (ko) | 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법 | |
US7084509B2 (en) | Electronic package with filled blinds vias | |
US8215011B2 (en) | Method of manufacturing a printed circuit board | |
US20160351543A1 (en) | Printed circuit board, package substrate and production method for same | |
US20130299223A1 (en) | Printed circuit board and method for manufacturing the same | |
KR20070082537A (ko) | 회로 기판 구조체 및 그 제조 방법 | |
TWI384925B (zh) | 內埋式線路基板之結構及其製造方法 | |
US20200205284A1 (en) | Printed circuit board | |
KR100751984B1 (ko) | 전자 부품의 제조 방법 및 전자 부품 | |
KR20180095350A (ko) | 기판 및 기판의 제조방법 | |
US20140166355A1 (en) | Method of manufacturing printed circuit board | |
US20080251494A1 (en) | Method for manufacturing circuit board | |
CN104135822A (zh) | 高密度互连印制线路板的制作工艺 | |
US9744624B2 (en) | Method for manufacturing circuit board | |
US6634543B2 (en) | Method of forming metallic z-interconnects for laminate chip packages and boards | |
JP2012160559A (ja) | 配線基板の製造方法 | |
US9699912B2 (en) | Wiring board | |
US20200315013A1 (en) | Wiring substrate | |
CN104335230A (zh) | 半导体存储卡、存储卡的印刷电路板及其制造方法 | |
JP4676859B2 (ja) | 電子部品パッケージ用プリント配線板及びその製造方法 | |
CN113079629A (zh) | 印刷电路板 | |
KR101034089B1 (ko) | 배선 기판 및 그 제조 방법 | |
US7807034B2 (en) | Manufacturing method of non-etched circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |