CN113079629A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN113079629A
CN113079629A CN202010435022.6A CN202010435022A CN113079629A CN 113079629 A CN113079629 A CN 113079629A CN 202010435022 A CN202010435022 A CN 202010435022A CN 113079629 A CN113079629 A CN 113079629A
Authority
CN
China
Prior art keywords
region
metal layer
printed circuit
circuit board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010435022.6A
Other languages
English (en)
Inventor
崔锺赞
郑荣权
金旼修
文盛载
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN113079629A publication Critical patent/CN113079629A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种印刷电路板，所述印刷电路板包括：基板，具有第一表面以及与所述第一表面相对的第二表面，并且具有在所述第一表面和所述第二表面之间穿透的贯穿部；以及贯穿过孔，设置在所述贯穿部的至少一部分中，其中，所述贯穿过孔包括第一金属层，所述第一金属层具有从所述基板的所述第一表面面向所述贯穿部的内部的第一槽部以及从所述基板的所述第二表面面向所述贯穿部的所述内部的第二槽部，并且所述第一金属层具有第一区域和第二区域，所述第一区域和所述第二区域具有不同的平均晶粒尺寸。

Description

印刷电路板
本申请要求于2020年1月6日在韩国知识产权局提交的第10-2020-0001424号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种印刷电路板。
背景技术
在使用厚的芯基板的情况下，或者在多层基板的情况下，可沿着通路孔的壁形成导电材料并且可使用填充有绝缘材料的过孔(诸如，镀覆的通孔(PTH))。然而，在这种情况下，存在以下问题：产品的可靠性和散热特性可能因绝缘材料的引入而降低。
此外，在多层基板的情况下，可考虑使用堆叠的过孔或交错的过孔(其中在竖直方向上连接多个过孔)。然而，即使在这种情况下，也可能使工艺复杂并且可能增加制造成本，并且可能出现过孔的诸如裂纹、分层等的缺陷。
因此，可期望在穿透厚的芯基板或多层基板的贯穿部中形成填充型过孔，但当以简单方式执行镀覆以填充贯穿部时可能出现空隙。
发明内容
本公开的一方面在于提供一种包括无空隙的填充型贯穿过孔的印刷电路板。
本公开的另一方面在于提供一种具有改善的散热特性和可靠性的印刷电路板。
根据本公开的一方面，一种印刷电路板包括：基板，具有第一表面以及与所述第一表面相对的第二表面，并且具有在所述第一表面和所述第二表面之间穿透的贯穿部；以及贯穿过孔，填充所述贯穿部的至少一部分，其中，所述贯穿过孔包括第一金属层，所述第一金属层具有从所述基板的所述第一表面面向所述贯穿部的内部的第一槽部以及从所述基板的所述第二表面面向所述贯穿部的所述内部的第二槽部，并且所述第一金属层具有第一区域和第二区域，所述第一区域和所述第二区域具有不同的平均晶粒尺寸。
根据本公开的一方面，一种印刷电路板包括：基板，具有第一表面以及与所述第一表面相对的第二表面，并且具有在所述第一表面和所述第二表面之间穿透的贯穿部；以及贯穿过孔，设置在所述贯穿部的至少一部分中。所述贯穿过孔包括分别设置有第一晶粒和第二晶粒的区域。设置有所述第一晶粒的区域被设置在设置有所述第二晶粒的区域之间。所述第一晶粒和所述第二晶粒具有不同的平均晶粒尺寸。设置有所述第二晶粒的区域中的每个的宽度在从所述第一表面到所述第二表面的方向上或者在从所述第二表面到所述第一表面的方向上先增大后减小。
附图说明
通过下面结合附图进行的详细的描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是根据示例的印刷电路板100A的第一镀层的示意性截面图；
图2是根据示例的印刷电路板100A的示意性截面图；
图3A至图3B是根据示例的印刷电路板100A的第一镀层和第二镀层的截面照片；
图4是根据另一示例的印刷电路板100B的示意性截面图；
图5是根据另一示例的印刷电路板100C的示意性截面图；
图6是根据另一示例的印刷电路板100D的示意性截面图；
图7是根据另一示例的印刷电路板100E的示意性截面图；并且
图8是根据另一示例的印刷电路板100F的示意性截面图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
印刷电路板
图1是根据示例的印刷电路板100A的第一镀层的示意性截面图。
图2是根据示例的印刷电路板100A的示意性截面图。
图3A至图3B是根据示例的印刷电路板100A的第一镀层和第二镀层的示意性截面照片。
参照图1至图3B，根据示例的印刷电路可包括：基板110，具有第一表面110-1以及与第一表面110-1相对的第二表面110-2，并且具有在第一表面110-1和第二表面110-2之间穿透的贯穿部H；以及贯穿过孔V，填充贯穿部H的至少一部分。
贯穿过孔V可包括第一金属层120、第二金属层130和第三金属层140。
第一金属层120可分别设置在贯穿部H的壁表面(未标记)上、基板110的第一表面110-1上和基板110的第二表面110-2上，并且可被第二金属层130覆盖。
第二金属层130可填充基板110的贯穿部H的至少一部分，并且可具有从基板110的第一表面110-1面向贯穿部H的内部的第一槽部G1以及从基板110的第二表面110-2面向贯穿部H的内部的第二槽部G2。第一槽部G1和第二槽部G2中的每者的形状没有特别限制。在附图中，第一槽部G1和第二槽部G2中的每者被示出为具有平滑弯曲的形状，但不限于此。
此外，第二金属层130可具有第一区域131、第二区域132和第三区域133。第二区域132可具有第2-1区域132-1和第2-2区域132-2，并且第三区域133可包括第3-1区域133-1和第3-2区域133-2。第一区域131、第二区域132和第三区域133之间的边界可能不清晰，并且可能难以用肉眼确定准确的边界。第二金属层130的第一区域131、第二区域132和第三区域133的边界表面的形状没有特别限制。在附图中，第一区域131、第二区域132和第三区域133之间的边界表面被示出为具有平滑弯曲的形状，但不限于此。
第二金属层130的第一区域131可设置在基板110的在其厚度方向上的中央部分中。因此，第二区域132和第三区域133可在贯穿部H中进一步设置在第一区域131的两侧上。另外，中央部分可以是用于描述第一区域131、第二区域132和第三区域133之间的相对布置关系的术语，并且中央部分可不被解释为局限于基板110的在第一表面110-1和第二表面110-2之间的在厚度方向上的中央。
第二金属层130的第一区域131的表面可具有其中与贯穿过孔V的中心轴线C对应的区域凹入到贯穿部H中的结构。例如，第二金属层130的第一区域131的表面可具有面向贯穿部H的内部凹入的结构。
第二金属层130的第二区域132可包括从第一槽部G1的表面面向第二金属层130的内部的第2-1区域132-1和从第二槽部G2的表面面向第二金属层130的内部的第2-2区域132-2。此外，第一区域131可设置在第二金属层130的第2-1区域132-1和第2-2区域132-2之间。
第二金属层130的第2-1区域132-1和第2-2区域132-2中的每个可具有其中截面的宽度从第一槽部G1和第二槽部G2中的每者的表面面向第二金属层130的内部在增大后减小的凸形形状。
在本说明书中，宽度可表示：在截面中，在与从基板110的第一表面110-1到第二表面110-2的方向垂直的方向上或者与从基板110的第二表面110-2到第一表面110-1的方向垂直的方向上测量的距离。
第二金属层130的第三区域133可包括：第3-1区域133-1，从贯穿部H的壁表面延伸并且围绕第2-1区域132-1的至少一部分；以及第3-2区域133-2，从贯穿部H的壁表面延伸并且围绕第2-2区域132-2的至少一部分。例如，第3-1区域133-1可填充贯穿部H的壁表面与第2-1区域132-1之间的空间的至少一部分。类似地，第3-2区域133-2可填充贯穿部H的壁表面与第2-2区域132-2之间的空间的至少一部分。
另外，第二金属层130的第一区域131、第二区域132和第三区域133可具有不同的平均晶粒尺寸。
第一区域131的平均晶粒尺寸可小于第二区域132的平均晶粒尺寸，例如，第一区域131的平均晶粒尺寸可小于第二金属层130的第2-1区域132-1和第2-2区域132-2中的每个的平均晶粒尺寸。如果需要，第三区域133的平均晶粒尺寸可小于第二区域132的平均晶粒尺寸。例如，第二金属层130可在第二区域132中具有最大的平均晶粒尺寸。
第一区域131的平均晶粒尺寸可大于第三区域133的平均晶粒尺寸，第一区域131和第三区域133中的每个的平均晶粒尺寸可大致相似。然而，本公开不限于此，并且第一区域131的平均晶粒尺寸可小于第三区域133的平均晶粒尺寸。
大的平均晶粒尺寸和小的平均晶粒尺寸是基于包括在每个区域中的晶粒尺寸的平均值的。平均晶粒尺寸可基于包括在每个区域中的晶粒的平均粒径。
另外，第二金属层130的第2-1区域132-1的厚度T2a与第2-2区域132-2的厚度T2b的总和可大于第一区域131的厚度T1。也就是说，可满足关系：T2a+T2b>T1。此外，第二金属层130的第2-1区域132-1的厚度T2a和第2-2区域132-2的厚度T2b中的每个可比第一区域131的厚度T1厚。
在本说明书中，厚度可表示在从基板110的第一表面110-1到第二表面110-2的方向上或在从基板110的第二表面110-2到第一表面110-1的方向上测量的距离。此外，该厚度可在与贯穿过孔V的中心轴线C对应的区域中被测量。
第三金属层140可设置在第二金属层130上，并且可填充第一槽部G1和第二槽部G2中的每者的至少一部分。第三金属层140中的晶粒的平均晶粒尺寸可小于第二金属层130的第二区域132的平均晶粒尺寸。
第二金属层130的厚度T3可大于第三金属层140的填充第一槽部G1的区域的厚度T4a与第三金属层140的填充第二槽部G2的区域的厚度T4a的总和。也就是说，可满足关系：T3>T4a+T4b。这里，第二金属层130的厚度T3可等于T1+T2a+T2b(其为第二金属层130的第一区域的厚度和第二区域的厚度的总和)。此外，第二金属层130的厚度T3可大于第三金属层140的填充第一槽部G1的区域的厚度T4a和第三金属层140的填充第二槽部G2的区域的厚度T4b中的每者。
另外，第一金属层120、第二金属层130和第三金属层140中的每者均可延伸到并且设置在基板110的第一表面110-1和第二表面110-2上。由此，第一金属层120、第二金属层130和第三金属层140中的每者可形成过孔焊盘和/或布线图案。
另外，在使用厚的芯基板或多层基板的情况下，可沿着通路孔的壁形成导电材料并且可使用通路孔的内部填充有绝缘材料的过孔(例如，镀覆的通孔(PTH))。然而，在这种情况下，存在以下问题：产品的可靠性和散热特性因绝缘材料的引入而降低。
此外，在多层结构的情况下，可考虑使用其中在竖直方向上连接多个过孔的堆叠的过孔或交错的过孔。然而，即使在这种情况下，也存在以下问题：工艺可能复杂并且制造成本可能增加，并且还可能出现过孔的诸如裂纹、分层等的缺陷。
因此，期望在穿透厚的芯基板或多层基板的贯穿部中形成填充型过孔，但是当以简单的方式执行镀覆以填充贯穿部的内部时，可能出现空隙。
然而，根据本公开，可精细地控制镀覆晶粒的生长速率以无空隙地填充贯穿部的内部，从而形成与贯穿部的深度无关的填充型贯穿过孔。因此，可简化工艺、可降低制造成本并且还可改善基板的散热特性和可靠性。
另外，基板110可包括绝缘层111。诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者其中热固性树脂或热塑性树脂与无机填料一起浸在芯材料(诸如，玻璃布或玻璃织物)中的树脂(例如，半固化片(PPG)、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等)可用作绝缘层111的形成材料。如果需要，可使用感光介电(PID)树脂。
另外，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料可用作第一金属层120、第二金属层130和第三金属层140中的每者的形成材料。第一金属层120、第二金属层130和第三金属层140中的每者的形成材料可包括相同的材料，并且可包括彼此不同的材料。
第一金属层120可以是可用于提高绝缘层和第二金属层130之间的结合力的金属种子层。第二金属层130可以是主要填充贯穿部H的壁表面的桥层，并且可通过其中脉冲电流的方向周期性地反向的脉冲周期性反向(PPR)电镀形成。第三金属层140可以是其次填充贯穿部H的壁表面的镀层，并且可通过直流(DC)电镀形成。第二金属层130可被称作第一镀层，第三金属层140可被称作第二镀层。
例如，可形成作为用于通过无电镀和/或电镀进行镀覆的种子层的第一金属层120，然后可按照PPR方式将电流施加到第一金属层120，从而可形成第二金属层130。在这种情况下，PPR的波形条件可具有多个阶跃(例如，五个阶跃或更多个阶跃)，并且每个阶跃中的电流密度和时间可相同或彼此不同。然而，从控制上述镀覆晶粒的生长速率的观点而言，可能优选的是，将与镀覆速率密切相关的电流密度的平均值(Iavg)保持为1.5ASD(A/dm2)或更小。在这种情况下，镀覆晶粒的生长速率可被容易地控制以形成具有上述平均晶粒尺寸的多个区域131、132和133，结果，可防止在通过镀覆形成桥层的工艺中缺少金属离子的供应的现象，从而抑制空隙的出现。此后，可按照DC方式对第二金属层130执行镀覆以形成第三金属层140。因此，在第一金属层120和第二金属层130之间可能存在可看见的边界，并且在第二金属层130和第三金属层140之间可能存在可看见的边界。第二金属层130的上述区域之间的边界也可以是可看见的。
图4是根据另一示例的印刷电路板100B的示意性截面图。
参照图4，在根据另一示例的印刷电路板100B中，在根据示例的印刷电路板100A中的贯穿过孔V可进一步包括第四金属层114，第四金属层114分别设置在基板110的第一表面110-1和第二表面110-2上并且被第一金属层120覆盖。
基板110可具有绝缘层111和设置在绝缘层111上的第四金属层114(诸如，金属箔等)。例如，基板110可以是具有被附接到绝缘层111的一个表面或两个表面的铜箔的覆铜层压板(CCL)。
另外，可在诸如蚀刻等的工艺中去除金属箔的不必要部分，并且在去除工艺之后剩余的金属箔可变成图4中所示的第四金属层114。
其它细节与根据示例的印刷电路板100A中描述的细节大致相同，并且将省略其详细描述。
图5是根据另一示例的印刷电路板100C的示意性截面图。
参照图5，在根据另一示例的印刷电路板100C中，根据示例的印刷电路板100A中的基板110可包括：多个绝缘层111；多个布线层112，分别设置在多个绝缘层111上；以及多个过孔层113，穿透多个绝缘层111中的每个并且使多个布线层112彼此连接。
可根据设计改变多个绝缘层111、多个布线层112和多个过孔层113中的每者的数量。也就是说，多个绝缘层111、多个布线层112和多个过孔层113中的每者的数量可大于或小于附图中所示的数量。
基板110的第一表面110-1和第二表面110-2中的每个可以是基于绝缘层111的。因此，布线层112的至少一部分可设置在基板的第一表面110-1和第二表面110-2中的每个上。
贯穿过孔V可通过根据示例的镀覆方法形成，因此可形成无空隙地穿透多层基板的贯穿过孔V。
诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者其中热固性树脂或热塑性树脂与无机填料一起浸在芯材料(诸如，玻璃布或玻璃织物)中的树脂(例如，半固化片(PPG)、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等)可用作多个绝缘层111中的每个的形成材料。如果需要，可使用感光介电(PID)树脂。多个绝缘层111中的每个的形成材料可包括相同的材料或彼此不同的材料。
多个布线层112中的每个可提供各种布线。多个布线层112中的每个可包括例如接地图案、电力图案、信号图案等。
诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料可用作多个布线层112中的每个的形成材料。多个布线层112中的每个的形成材料可包括相同的材料，并且可包括彼此不同的材料。
多个布线层112中的每个可包括多个金属层。例如，多个布线层112中的每个可包括金属种子层和金属镀层。金属种子层可与第一金属层120一起形成，因此可具有与第一金属层120的厚度相同的厚度。
多个过孔层113中的每个可根据其设计执行各种功能。例如，多个过孔层113中的每个可包括用于信号连接的连接过孔、用于接地连接的连接过孔、用于电力连接的连接过孔等。
诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料可用作包括在多个过孔层113中的每个中的过孔的形成材料。包括在多个过孔层113中的每个中的过孔可以是其中通路孔的内部被导电材料完全填充的填充型过孔，或者可通过使导电材料沿着通路孔的壁形成而形成。当过孔通过使导电材料沿着通路孔的壁形成而形成时，通路孔的内部可被绝缘材料填充。
此外，包括在多个过孔层113中的每个中的过孔可具有已知的形状，诸如，圆柱形形状、锥形形状等。当包括在多个过孔层113中的每个中的过孔具有锥形形状时，包括在多个过孔层113中的每个中的过孔中的一部分可具有沿着彼此相同的方向的锥形形状，并且过孔中的另一部分可具有沿着相反的方向的锥形形状。包括在多个过孔层113中的每个中的过孔还可具有沿着相同的方向的锥形形状。
另外，第一金属层120、第二金属层130和第三金属层140的厚度的总和可与设置在基板110的第一表面110-1上的布线层112的厚度大致相同。这里，第一金属层120、第二金属层130和第三金属层140的厚度的总和可指第一金属层120、第二金属层130和第三金属层140的设置在基板110的第一表面110-1上的部分的厚度的总和。类似地，第一金属层120、第二金属层130和第三金属层140的厚度的总和可与设置在基板110的第二表面110-2上的布线层112的厚度大致相同。这里，第一金属层120、第二金属层130和第三金属层140的厚度的总和可指第一金属层120、第二金属层130和第三金属层140的设置在基板110的第二表面110-2上的部分的厚度的总和。大致相同是不仅涵盖完全相同的情况而且涵盖结构和/或工艺中可能出现的误差范围的概念。
贯穿过孔V可连接到多个布线层112中的至少一个。因此，贯穿过孔V可用于使多个布线层112中的一部分彼此连接。
其它细节与根据示例的印刷电路板100A中描述的细节大致相同，并且将省略其详细描述。
图6是根据另一示例的印刷电路板100D的示意性截面图。
参照图6，根据另一示例的印刷电路板100D可在根据示例的印刷电路板100C中进一步包括第四金属层114，第四金属层114分别设置在基板110的第一表面110-1和第二表面110-2上并且被第一金属层120覆盖。
如附图中所示，第四金属层114还可设置在基板110的第一表面110-1与设置在基板110的第一表面110-1上的布线层112之间。类似地，第四金属层114还可设置在基板110的第二表面110-2与设置在基板110的第二表面110-2上的布线层112之间。
基板110可具有绝缘层111和设置在绝缘层111上的第四金属层114(诸如，金属箔)。例如，基板110可以是具有被附接到绝缘层111的一个表面或两个表面的铜箔的覆铜层压板(CCL)。
另外，可在诸如蚀刻等的工艺中去除金属箔的不必要部分，并且在去除工艺之后剩余的金属箔可变成图6中所示的第四金属层114。
其它细节与根据另一示例的印刷电路板100C中描述的细节大致相同，并且将省略其详细描述。
图7是是根据另一示例的印刷电路板100E的示意性截面图。
参照图7，根据另一示例的印刷电路板100E可在根据示例的印刷电路板100A中进一步包括堆积层210，堆积层210分别设置在基板110的第一表面110-1和第二表面110-2上。
堆积层210可包括绝缘层211、设置在绝缘层211上的布线层212以及穿透绝缘层211并连接贯穿过孔V和布线层212的过孔层213。
在附图中，尽管堆积层210被示出为设置在基板110的第一表面110-1和第二表面110-2上，但堆积层210可仅设置在基板110的第一表面110-1和第二表面110-2中的任意一个表面上。
此外，包括在堆积层210中的绝缘层211、布线层212和过孔层213中的每者的数量可大于附图中所示的数量。也就是说，绝缘层211、布线层212和过孔层213中的每者分别可以是多个绝缘层211、多个布线层212和多个过孔层213。在这种情况下，包括在基板110的第一表面110-1上的堆积层210中的绝缘层211、布线层212和过孔层213中的每者的数量与包括在基板110的第二表面110-2上的堆积层210中的绝缘层211、布线层212和过孔层213中的每者的数量可相同或者可彼此不同。
另外，基板110可以是厚度大于绝缘层211的厚度的厚的芯基板。贯穿过孔V可通过根据示例的镀覆方法形成，因此，可形成无空隙地穿透芯基板的贯穿过孔V。
诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者其中热固性树脂或热塑性树脂与无机填料一起浸在芯材料(诸如，玻璃布或玻璃织物)中的树脂(例如，半固化片(PPG)、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等)可用作绝缘层211的形成材料。如果需要，可使用感光介电(PID)树脂。
布线层212可提供若干布线。例如，布线层212可包括接地图案、电力图案、信号图案等。
诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料可用作布线层212的形成材料。
过孔层213可根据设计执行各种功能。例如，过孔层213可包括用于信号连接的连接过孔、用于接地连接的连接过孔、用于电力连接的连接过孔等。
诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料可用作包括在过孔层213中的过孔的形成材料。包括在过孔层213中的过孔可以是其中通路孔的内部被导电材料完全填充的填充型过孔，或者可通过使导电材料沿着通路孔的壁形成而形成。当过孔通过使导电材料沿着通路孔的壁形成而形成时，通路孔的内部可被绝缘材料填充。
包括在过孔层213中的过孔可具有已知的形状，诸如，圆柱形形状、锥形形状等。
图8是根据另一示例的印刷电路板100F的示意性截面图。
参照图8，根据另一示例的印刷电路板100F可在根据另一示例的印刷电路板100E中进一步包括第四金属层114，第四金属层114分别设置在基板110的第一表面110-1和第二表面110-2上并被第一金属层120覆盖。
基板110可具有绝缘层111和设置在绝缘层111上的第四金属层114(诸如，金属箔)。例如，基板110可以是具有被附接到绝缘层111的一个表面或两个表面的铜箔的覆铜层压板(CCL)。
另外，可在诸如蚀刻等的工艺中去除金属箔的不必要部分，并且在去除工艺之后剩余的金属箔可变成图8中所示的第四金属层114。
其它细节与在根据另一示例的印刷电路板100E中描述的细节大致相同，因此将省略其详细描述。
此外，上述堆积层210可设置在印刷电路板100C和100D中。
在整个说明书中，将理解的是，当诸如层、区域或晶圆(基板)的元件被表示为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“在”另一元件“上”、直接“连接到”另一元件或直接“结合到”另一元件，或者可存在介于它们之间的其他元件。相比之下，当元件被表示为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于它们之间的元件。相同的附图标记始终表示相同的元件。如在此使用的，术语“和/或”包括相关所列项中的任意一项以及相关所列项中的两项或更多项的全部组合。将显而易见的是，尽管可在此使用术语“第一”、“第二”和“第三”等来描述各种构件、组件、区域、层和/或部分，但是这些构件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用来将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例性实施例的教导的情况下，以上讨论的第一构件、第一组件、第一区域、第一层或第一部分也可被称作第二构件、第二组件、第二区域、第二层或第二部分。
在此使用的术语仅描述特定实施例，并且本公开不由此受限。如在此使用的，除非上下文另外清楚地指出，否则单数形式也意在包括复数形式。将进一步理解的是，在本说明书中使用的术语“包括”列举存在所陈述的特征、整数、步骤、操作、构件、元件和/或它们的组，但是不排除存在或添加一个或更多个其他特征、整数、步骤、操作、构件、元件和/或它们的组。
如上所述，根据本公开的实施例，可提供一种包括无空隙的填充型贯穿过孔的印刷电路板。
根据本公开的另一方面，可提供一种具有改善的散热特性和可靠性的印刷电路板。
虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离本发明的由所附权利要求限定的范围的情况下，可进行修改和变型。

Claims (20)

1.一种印刷电路板，包括：
基板，具有第一表面以及与所述第一表面相对的第二表面，并且具有在所述第一表面和所述第二表面之间穿透的贯穿部；以及
贯穿过孔，设置在所述贯穿部的至少一部分中，
其中，所述贯穿过孔包括第一金属层，所述第一金属层具有从所述基板的所述第一表面面向所述贯穿部的内部的第一槽部以及从所述基板的所述第二表面面向所述贯穿部的所述内部的第二槽部，并且
所述第一金属层具有第一区域和第二区域，所述第一区域和所述第二区域具有不同的平均晶粒尺寸。
2.根据权利要求1所述的印刷电路板，其中，所述第一金属层的所述第一区域包括：第1-1区域，从所述第一槽部的表面面向所述第一金属层的内部；以及第1-2区域，从所述第二槽部的表面面向所述第一金属层的所述内部，
所述第一金属层的所述第二区域设置在所述第1-1区域和所述第1-2区域之间，并且
在所述第1-1区域和所述第1-2区域中的平均晶粒尺寸均大于在所述第二区域中的平均晶粒尺寸。
3.根据权利要求2所述的印刷电路板，其中，所述第1-1区域的厚度和所述第1-2区域的厚度的总和大于位于所述第1-1区域和所述第1-2区域之间的所述第二区域的厚度。
4.根据权利要求3所述的印刷电路板，其中，所述第1-1区域的厚度和所述第1-2区域的厚度中的每者大于位于所述第1-1区域和所述第1-2区域之间的所述第二区域的厚度。
5.根据权利要求2所述的印刷电路板，其中，所述第一金属层的所述第1-1区域具有截面的宽度从所述第一槽部的所述表面面向所述第一金属层的所述内部在增大后减小的凸形形状，并且
所述第一金属层的所述第1-2区域具有截面的宽度从所述第二槽部的所述表面面向所述第一金属层的所述内部在增大后减小的凸形形状。
6.根据权利要求2所述的印刷电路板，其中，所述第一金属层还包括第三区域，所述第三区域包括：第3-1区域，从所述贯穿部的壁表面延伸并且围绕所述第1-1区域的至少一部分；以及第3-2区域，从所述贯穿部的所述壁表面延伸并且围绕所述第1-2区域的至少一部分。
7.根据权利要求1所述的印刷电路板，其中，所述贯穿过孔还包括设置在所述第一金属层上的第二金属层，并且
所述第二金属层设置在所述第一槽部和所述第二槽部中的每者的至少一部分中。
8.根据权利要求7所述的印刷电路板，其中，所述第一金属层的厚度大于所述第二金属层的设置在所述第一槽部中的区域的厚度与所述第二金属层的设置在所述第二槽部中的区域的厚度的总和。
9.根据权利要求7所述的印刷电路板，其中，所述第一金属层的厚度分别大于所述第二金属层的设置在所述第一槽部中的区域的厚度和所述第二金属层的设置在所述第二槽部中的区域的厚度。
10.根据权利要求7所述的印刷电路板，其中，所述第一金属层和所述第二金属层中的每者均在所述基板的所述第一表面和所述基板的所述第二表面上延伸。
11.根据权利要求10所述的印刷电路板，所述印刷电路板还包括第三金属层，所述第三金属层分别设置在所述贯穿部的壁表面上、所述基板的所述第一表面上和所述基板的所述第二表面上，所述第三金属层被所述第一金属层覆盖。
12.根据权利要求11所述的印刷电路板，其中，所述贯穿过孔还包括第四金属层，所述第四金属层分别设置在所述基板的所述第一表面上和所述基板的所述第二表面上，所述第四金属层被所述第三金属层覆盖。
13.根据权利要求1所述的印刷电路板，其中，所述基板包括：多个绝缘层；多个布线层，分别设置在所述多个绝缘层上；以及多个过孔层，分别穿透所述多个绝缘层并且使所述多个布线层彼此连接。
14.根据权利要求13所述的印刷电路板，其中，所述贯穿过孔连接到所述多个布线层中的至少一个。
15.根据权利要求1所述的印刷电路板，所述印刷电路板还包括堆积层，所述堆积层包括：绝缘层，设置在所述基板的所述第一表面和所述第二表面中的至少一个表面上；布线层，设置在所述绝缘层上；以及过孔层，穿透所述绝缘层并且连接所述贯穿过孔和所述布线层，
其中，所述基板的厚度大于所述绝缘层的厚度。
16.一种印刷电路板，包括：
基板，具有第一表面以及与所述第一表面相对的第二表面，并且具有在所述第一表面和所述第二表面之间穿透的贯穿部；以及
贯穿过孔，设置在所述贯穿部的至少一部分中，
其中，所述贯穿过孔包括分别设置有第一晶粒和第二晶粒的区域，
设置有所述第一晶粒的区域被设置在设置有所述第二晶粒的区域之间，
所述第一晶粒和所述第二晶粒具有不同的平均晶粒尺寸，并且
设置有所述第二晶粒的区域中的每个的宽度在从所述第一表面到所述第二表面的方向上或者在从所述第二表面到所述第一表面的方向上先增大后减小。
17.根据权利要求16所述的印刷电路板，其中，所述第一晶粒的平均晶粒尺寸小于所述第二晶粒的平均晶粒尺寸。
18.根据权利要求16所述的印刷电路板，其中，设置有所述第二晶粒的区域均具有面向所述贯穿部的内部的槽部。
19.根据权利要求18所述的印刷电路板，所述印刷电路板还包括设置在每个槽部中的金属层。
20.根据权利要求19所述的印刷电路板，其中，所述金属层中的晶粒的平均晶粒尺寸小于所述第二晶粒的平均晶粒尺寸。
CN202010435022.6A 2020-01-06 2020-05-21 印刷电路板 Pending CN113079629A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0001424 2020-01-06
KR1020200001424A KR20210088227A (ko) 2020-01-06 2020-01-06 인쇄회로기판

Publications (1)

Publication Number Publication Date
CN113079629A true CN113079629A (zh) 2021-07-06

Family

ID=73019905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010435022.6A Pending CN113079629A (zh) 2020-01-06 2020-05-21 印刷电路板

Country Status (3)

Country Link
US (1) US10827615B1 (zh)
KR (1) KR20210088227A (zh)
CN (1) CN113079629A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113411952B (zh) * 2021-06-07 2022-04-12 中国电子科技集团公司第二十九研究所 一种兼容多种盲槽的内嵌微流道印制电路板及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007469A (ja) * 1999-06-23 2001-01-12 Sony Corp プリント配線板およびプリント配線板の製造方法
DE102004045451B4 (de) 2004-09-20 2007-05-03 Atotech Deutschland Gmbh Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer
WO2011062037A1 (ja) * 2009-11-20 2011-05-26 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US8816505B2 (en) * 2011-07-29 2014-08-26 Tessera, Inc. Low stress vias
US8785790B2 (en) * 2011-11-10 2014-07-22 Invensas Corporation High strength through-substrate vias
JP5980735B2 (ja) 2012-08-07 2016-08-31 株式会社荏原製作所 スルーホールの電気めっき方法及び電気めっき装置
JP2015029027A (ja) * 2013-07-31 2015-02-12 イビデン株式会社 プリント配線板
US10347507B2 (en) 2017-09-29 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board
KR102531762B1 (ko) 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US20190357364A1 (en) * 2018-05-17 2019-11-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component Carrier With Only Partially Filled Thermal Through-Hole

Also Published As

Publication number Publication date
US10827615B1 (en) 2020-11-03
KR20210088227A (ko) 2021-07-14

Similar Documents

Publication Publication Date Title
US6924224B2 (en) Method of forming filled blind vias
JP6170832B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5662551B1 (ja) 配線基板、半導体装置及び配線基板の製造方法
US8604345B2 (en) Printed circuit board having plating pattern buried in via
US20110232943A1 (en) Multilayer wiring board
JP2017157666A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US8595927B2 (en) Method for manufacturing multilayer printed wiring board
JP2004311849A (ja) 配線基板およびその製造方法
US10945334B2 (en) Wiring substrate
KR101355732B1 (ko) 배선기판 제조방법
KR100315588B1 (ko) 다층배선기판의제조방법
US20170374732A1 (en) Circuit board
CN113079629A (zh) 印刷电路板
KR102449368B1 (ko) 다층 인쇄회로기판
JP2015170769A (ja) プリント配線板及びプリント配線板の製造方法
US11116080B2 (en) Wiring substrate
JP7234049B2 (ja) プリント配線基板
JP2015012286A (ja) 印刷回路基板及びその製造方法
US10986729B2 (en) Wiring substrate
KR20220013191A (ko) 인쇄회로기판
JP3955799B2 (ja) 配線基板の製造方法
JP3112885B2 (ja) 半導体部品実装モジュール
KR20030071391A (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
US6739041B2 (en) Circuit board and a method for making the same
JP2004311846A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination