KR100315588B1 - 다층배선기판의제조방법 - Google Patents

다층배선기판의제조방법 Download PDF

Info

Publication number
KR100315588B1
KR100315588B1 KR1019970067405A KR19970067405A KR100315588B1 KR 100315588 B1 KR100315588 B1 KR 100315588B1 KR 1019970067405 A KR1019970067405 A KR 1019970067405A KR 19970067405 A KR19970067405 A KR 19970067405A KR 100315588 B1 KR100315588 B1 KR 100315588B1
Authority
KR
South Korea
Prior art keywords
resin
conductor pattern
forming
metal
surface side
Prior art date
Application number
KR1019970067405A
Other languages
English (en)
Other versions
KR19980063999A (ko
Inventor
유끼하루 타께우찌
미찌오 호리우찌
Original Assignee
모기 쥰이찌
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오덴기 고교 가부시키가이샤 filed Critical 모기 쥰이찌
Publication of KR19980063999A publication Critical patent/KR19980063999A/ko
Application granted granted Critical
Publication of KR100315588B1 publication Critical patent/KR100315588B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 도체 패턴의 더 고밀도화를 달성할 수 있고, 또 제조 공정을 간략화 할 수 있는 배선기판을 제안하는 것에 있다.
해결수단은 수지층(14)의 일면측에 도체패턴(10)이 형성된 복수매의 수지 기판(12, 12…)이 적층되어 일체화된 다층 배선기판으로서, 상기 수지층(14)을 거쳐서 적층된 도체 패턴(10, 10…)을 상호 접속하는 비아(18)가 수지층(14)의 일면측에 형성된 도체 패턴(10)가 저면으로 노출하도록 수지층(14)을 관통하여 형성된 요부(凹部)(16)에 수지층(14)의 다른 면측 표면과 실질적으로 동일면이 되도록 도금에 의해서 금속이 충전되어 형성되고, 또 수지층(14)의 다른 면측으로 노출하는 비아(18)의 노출면이 다른 수지 지판에 형성된 도체 패턴(10)에 전기적으로 접속되어 있는 것을 특징으로 한다.

Description

다층 배선 기판의 제조방법
본 발명은 다층 배선기판 및 그 제조 방법에 관한 것으로, 더 상세하게는 일면측에 도체패턴이 형성된 복수매의 수지 기판을 적층하고, 가열 처리하여 일체화한 다층 배선기판의 제조 방법에 관한 것이다.
도체패턴이 절연층을 개재하여 다층으로 적층된 다층 배선기판에는, 도체패턴을 서로 전기적으로 접속하는 비아(via)를 형성할 필요가 있지만, 종래, 비아는 절연층에 드릴 등의 공작기구를 사용하여 뚫어 설치한 투과 구멍에 스루홀 도금을 행하고, 더욱 필요에 따라서 도전성 접착제를 충전하여 형성하고 있었다.
이러한 종래의 비아를 구비하는 다층 배선기판은 비아 직경등이 드릴 등의공작기구의 크기로 결정되기 때문에 한계가 있어, 도체패턴을 형성할 수 있는 밀도에도 한계가 있다.
이와같은, 드릴등의 공작기구를 사용하는 종래의 다층 배선기판의 제조방법에 대하여, 도13에 나타낸 빌드업(build up)법이 제안되어 있다.
이러한 빌드업법에서는, 수지층(100)의 양면에 접합된 금속박으로서의 동박(101, 101)에, 포토리소그라피법등으로 패터닝을 행하여, 소망하는 도체패턴(102, 102…)을 형성한다 (도13 (a),(b)의 공정).
또, 형성한 도체패턴(102, 102…)상에 절연층으로서의 수지층(103, 103)을 형성한 후, 에칭등으로 소정 개소에 비아 형성용의 오목부(104, 104…)를 형성한다(도13(c)의 공정). 이 오목부(104)의 저면에는 도체패턴(102)이 노출되어 있다.
이어서, 오목부(104, 104…)를 형성한 수지층(103, 103) 양면의 전면(오목부(104, 104…)의 각각의 내벽면을 포함함)에 무전해 도금 또는 스퍼터링에 의해서 동층(105, 105)을 형성한 후, 동층(105, 105)에 포토리소그라피법등으로 소망하는 도체패턴(106, 106…)을 형성한다 (도13(d),(e)의 공정). 도체패턴(106)은 오목부(104)의 내벽을 따라서 동층(105)이 형성된 비아(107)에 의해서, 도체패턴(102)과 접속되어 있다.
그 후, 도체패턴(106, 106…)상에 수지층(108, 108)을 형성한 후, 에칭 등에 의해 소정 개소에 비아 형성용의 오목부(109, 109…)를 형성하고(도13(f)), 또 도13(d),(e)의 공정을 반복함으로서, 다층 배선기판을 형성할 수 있다.
도13에 나타낸 빌드업법으로 얻은 다층 배선기판은, 드릴 등의 공작기구를 사용하여 비아를 형성한 다층 배선기판 보다도 도체패턴을 고밀도에 형성할 수 있다.
그러나, 이 제조 공정은 복잡하고, 얻어지는 다층 배선기판은 종래의 다층배선기판 보다도 고가가 된다.
이 때문에, 본 발명자등은 다층 배선기판의 제조 공정의 간략화를 도모할 수 있도록, 도14에 나타낸 바와같이, 열가소성 수지 또는 반경화된 열경화 수지로 되고, 가열 처리에 의해서 접착성을 실현할 수 있는 수지층(이하, B 스테이지의 수지층이라함)의 일면측에 동박이 접합되어 이루어지는 필름을 사용함을 시도하였다.
도14에 있어서는, 도13에 나타낸 빌드업법과 같이, 수지층(100)의 양면에 접합된 동박(101, 101)을 포토리소그라피법등에 의해서 소망하는 도체패턴(102, 102…)으로 형성한후, B 스테이지의 수지층(200)의 일면측에 동박(201)이 접합된 필름을, 수지층(100)의 양면에 접합한다(도14(a)의 공정). 이 접합은, 수지층(100)의 도체패턴 형성면에 수지층(200)을 압압하면서 가열 처리함으로서, B 스테이지의 수지층(200)의 접착성능을 발현시킴으로서 접합할 수 있다.
또, 도14에 있어서는, 수지층(100)의 한 면측에 도체패턴을 적층한 상태를 나타낸다.
도14(a)의 공정에서 도체패턴(102)에 적층한 수지층(200)에는 비아 형성 개소의 동박부분을 에칭등으로 제거한 후, 동박(201)으로 부터 노출한 수지층부분을 레이저 등으로 제거하여 비아 형성용의 오목부(202…)를 형성한다(도14(b)).
이러한 오목부(202…)의 내벽면 및 동박(201)의 전면에, 무전해 도금 또는 스퍼터링등에 의해서 동층(203)을 형성한 후, 동층(203)이 적층된 동박(201)에 포토리소그라피법등에 의해서 소망하는 도체패턴(204…)을 형성한다(도14(c),(d)의 공정). 도체패턴(204)은 오목부(202)의 내벽을 따라서 동층(203)이 형성된 비아(205)에 의해서, 도체패턴(102)과 접속되어 있다.
그 후, 도14(a)∼(d)의 공정을 반복함으로서 다층 배선기판을 얻을 수 있다.
이와같은, 도14에 나타낸 방법에 의하면, 도13에 나타낸 빌드업법과 비교하여 제조공정을 간략화할 수 있다.
그러나, 동박(201)상에 더 동층(203)을 형성하기 때문에, 도체패턴(204)을 형성하기 위해서 에칭등을 행한 금속층이 두꺼워 진다. 이 때문에, 도14의 방법으로 얻어진 다층 배선기판의 도체패턴은 도13에 나타낸 빌드업법으로 형성할 수 있는 도체패턴의 형성 밀도 보다도 저밀도로 됨이 판명되었다.
또, 도13 및 도14에 나타낸 방법중 어느 방법에서도, 비아의 바로 위에 비아를 형성할 수 없어, 도체패턴의 더 고밀도화를 도모하기 위해서는 문제가 된다.
또, 비아 형성용의 오목부에 수지를 충전하기 때문에, 수지의 수축등에 의하여 다층 배선기판의 표면이 요철면이 되기 쉬운 것도 아울러 판명되었다.
따라서, 본 발명의 과제는 도체패턴의 더 고밀도화를 도모할 수 있고, 또한 제조공정을 간략화할 수 있는 다층 배선기판 및 그 제조방법을 제안함에 있다.
도1은 본 발명에 의한 다층 배선기판의 일례를 나타낸 부분단면도.
도2는 도1에 나타낸 다층 배선기판의 제조 방법의 일부를 설명하는 공정도.
도3은 도1에 나타낸 다층 배선기판의 제조 방법의 일부를 설명하는 공정도.
도4는 본 발명에 의한 다층 배선기판의 다른 예를 나타낸 부분 단면도.
도5는 도4에 나타낸 다층 배선기판의 제조 방법의 일부를 설명하는 공정도.
도6은 도4에 나타낸 다층 배선기판의 제조 방법의 일부를 설명하는 공정도.
도7은 도체패턴에 폭이 넓은 접속부를 형성한 경우의 도체 패턴과 비아의 접속상태를 설명하는 설명도.
도8은 도체패턴에 폭이 넓은 접속부를 형성하지 않은 경우의 도체 패턴과 비아의 접속 상태를 설명하는 설명도.
도9는 본 발명에 의한 다층배선기판의 다른 예를 나타낸 부분 단면도.
도10은 도9에 나타낸 다층 배선기판의 제조방법의 일부를 설명하는 공정도.
도11은 도9에 나타낸 다층 배선기판의 제조 방법의 일부를 설명하는 공정도.
도12는 본 발명에 의한 다층 배선기판의 다른 예를 나타낸 부분단면도.
도13은 종래의 다층 배선기판의 제조 방법을 설명하기 위한 공정도.
도14는 개량된 다층 배선기판의 제조방법을 설명하기 위한 공정도.
(부호의설명)
10 : 도체패턴
12 : 수지기판
14, 20, 30 : 수지층
16 : 오목부
18 : 비아
22 : 동층
23 : 땜납층
24 : 주석층
본 발명자등은 상기 과제를 해결하기 위해서 여러가지 검토를 거듭한 결과,도체패턴이 저면으로 노출하는 오목부에, 도금에 의해서 금속을 가득 충전하여 되는 비아를 형성한 수지 기판을 적층하여 다층 배선기판을 제조함으로서, 다층 배선기판의 제조 공정을 간략화 할 수 있음을 발견하여 본 발명에 도달하였다.
즉, 본 발명은 절연층으로서의 수지층의 일면측에 도체패턴이 형성된 복수매의 수지 기판이 적층되어 일체화된 다층 배선기판에 있어서, 상기 수지층을 개재하여 적층된 도체패턴을 서로 접속하는 비아가, 상기 수지층의 일면측에 형성된 도체패턴이 저면으로 노출하도록 수지층을 관통하여 형성된 오목부에, 상기 수지층의 다른 면측 표면과 실질적으로 동일면이 되도록, 도금에 의해서 금속이 충전되어 형성되고, 또 상기 수지층의 다른 면측으로 노출하는 비아의 노출면이 다른 수지기판에 형성된 도체패턴에 전기적으로 접속되어 있는 것을 특징으로 하는 다층 배선기판이다.
또, 본 발명은 수지층의 일면측에 접합된 금속박에 패터닝을 행하고 도체패턴을 형성하여 얻은 복수매의 수지 기판을 적층하여 일체화한 다층 배선기판을 제조할 때에, 상기 금속박이 저면으로 노출하도록 상기 수지층을 관통하여 형성된 오목부에, 상기 수지층의 다른 면측 표면과 실질적으로 동일면이 되도록, 도금에 의해서 금속을 충전하여 비아를 형성한 후, 상기 금속박에 패터닝을 행하여 소망하는 도체패턴을 구비하는 수지 기판을 얻고, 이어서, 복수매의 상기 수지기판을 적층하고 가열 처리를 행하여 일체화하는 것을 특징으로 하는 다층 배선기판의 제조 방법이기도하다.
이러한 본 발명에 있어서, 비아를 형성하는 금속으로서, 복수매의 수지기판을 적층하여 일체화할때의 가열 처리 온도보다도 저융점의 저융점 금속을 사용함으로서, 수지기판을 적층하여 가열 처리 할 때에, 비아의 노출면과 도체패턴과의 접속을 용이하게 할 수 있다.
여기서, 비아를 주로 형성하는 금속으로서, 복수매의 수지기판을 적층하여 일체화할때의 가열 처리 온도보다도 고융점의 고융점 금속으로 하고, 또 상기 비아의 노출면을 포함하는 비아의 일단부를 형성하는 금속으로서, 상기 가열 처리 온도 보다도 저융점의 저융점금속으로 함으로서, 가열 처리에 의하여 비아의 노출면과 도체패턴의 접속을 용이하게 할수 있고, 또 가열 처리시에 비아 전체가 유동체가 되지 않아 비아의 치수 정밀도나 위치 결정 정밀도등을 향상시킬 수 있다. 또, 고융점금속으로서 동을 사용한 경우에는, 비아의 전기 저항치를 땜납만으로 형성한 비아와 비교하여 저하시킬 수 있게 된다.
또, 비아를 주로 형성하는 금속으로서, 복수매의 수지기판을 적층하여 일체화할때의 가열 처리 온도보다도 고융점의 고융점 금속으로 하고, 또 상기 비아의 노출면을 포함하는 비아의 일단부를 형성하는 금속을 상기 가열 처리 온도 보다도 융점이 낮은 저융점 금속으로 하는 동시에, 상기 비아의 타단부를 형성하는 금속을, 상기 도체패턴을 형성할때에 사용하는 에칭액에 대하여 내식성을 갖는 금속으로 함으로서, 비아가 접속되는 도체패턴의 접속부의 폭을 도체패턴 본체와 대략 동일폭으로 할 수 있는 도체패턴을 더 한층 고밀도로 형성할 수 있다.
이와 같은, 본 발명에 있어서, 일면측에 도체패턴이 형성된 수지층이, 복수매의 수지기판을 적층하여 일체화할때의 가열 처리 온도에 대하여 실질적으로 경질상태를 유지할 수 있는 경질층이고, 또한 상기 경질층의 다른 면측에 접합되어 있는 수지층이, 상기 가열 처리 온도에서 연화하여 접착성을 발휘할 수 있는 접착층인 복합 수지 기판을 사용함으로서, 수지 기판을 적층했을때에, 비아등의 치수 정밀도나 위치 결정 정밀도등을 향상시킬 수 있다.
본 발명에 의하면, 수지층에 형성된 오목부내에 도금에 의해서 금속을 가득 충전하여 비아를 형성하고 있기 때문에, 오목부의 내벽면을 따라서 금속층을 형성한 비아과 같이, 오목부의 중공개소를 수지등으로 충전할 필요가 없어, 표면이 평탄한 다층 배선기판을 용이하게 얻을 수 있다.
또, 비아의 바로 위에 비아의 형성이 가능하기 때문에, 비아의 바로 위에 비아를 형성할 수 없는 종래의 다층 배선기판과 비교하여, 도체패턴의 설계의 자유도가 증가하고 또 도체패턴도 고밀도로 하는 것이 가능하다.
또, 본 발명에서는, 미리 도체패턴 및 비아가 형성된 수지기판을 적층하고 가열 처리함으로서 다층 배선기판을 제조할 수 있다. 이 때문에, 종래의 다층배선기판의 제조방법과 비교하여 제조공정의 간략화를 도모하는 것이 가능하다.
(발명의 실시 형태)
본 발명을 도면에 의해 더 상세히 설명한다.
도1은 본 발명에 의한 다층배선기판의 일례를 설명하기 위한 단면도이다. 도1에 나타낸 다층 배선기판은 일면측에 동으로 된 도체패턴(10, 10…)이 형성된 복수매의 수지 기판(12, 12…)을 표면에 도체패턴(10)이 형성된 수지 기판(50)상에 적층하여 일체화한 다층 배선기판이다. 이 수지 기판(12)의 각각에는, 일면측에 형성된 도체패턴(10)이 저면으로 노출하도록, 폴리 이미드등의 수지로 된 수지층(14)을 관통하여 형성된 오목부(16)에, 수지층(14)의 다른 면측 표면과 실질적으로 동일면이 되도록, 도금에 의해서 땜납이 가득 충전되어 된 비아(18)가 형성되어 있다. 이러한 비아(18)는 수지층(14)의 다른 면측에 노출하는 노출면이 다른 수지기판(12)에 형성된 도체패턴(10)에 전기적으로 접속되어 있다. 이 때문에, 도1에 나타낸 다층 배선기판에 있어서는 적층된 도체패턴(10, 10…)을 서로 전기적으로 접속할 수 있다.
이러한 도1에 나타낸 다층 배선기판은, 도2(a)에 나타낸 필름을 사용하여 제조한다. 이 필름은, 에폭시계, 폴리이미드계, 또는 폴리페닐렌계의 열경화수지가 반경화된 수지층(B 스테이지의 수지층)(20)의 일면측에 동박(21)이 접합된 것이다. B 스테이지의 수지층(20)은 가열 처리하였을 때에 연화하여 접착성을 실현할 수 있는 접착층이기도 하다.
우선, 도2(a)에 나타낸 필름의 소정 개소에 레이저등에 의해서, B 스테이지의 수지층(20)을 관통하여 동박(21)이 저면으로 노출하는 오목부(16)를 형성한 후(도2(b)), 동박(21)을 전극으로서 전해 도금을 행하고, 수지층(20)의 다른 면측표면과 실질적으로 동일면이 되도록, 땜납을 오목부(16)에 가득 충전하여 비아(18)를 형성한다(도2(c)). 또, 금속박(21)을 포토리소그라피법등에 의해서 도체패턴(10, 10…)으로 형성하여 수지 기판(12)을 형성한다 (도2(d)).
이어서, 도3(a)에 나타낸 바와같이, 여러가지 패턴의 도체패턴(10, 10…)이 형성된 수지기판(12, 12…)을 형성한 후, 수지 기판(12, 12…)을 적층하여 압압하면서 가열처리하여, B 스테이지의 수지층(20)의 접착능을 발현시켜 수지 기판(12)의 각각을 서로 접합한다. 이러한 가열처리시에, 통상, 비아(18)를 형성하는 땜납은 가열 처리 온도 보다도 저융점이어서, 다른 수지 기판(12)을 형성하는 도체패턴(10)과 접촉하는 비아(18)의 노출면은, 용융되어 도체패턴(10)에 접합되기 때문에, 비아(18)와 도체패턴(10)을 전기적으로 확실히 접합할 수 있다.
이와 같이, 도1∼3에 나타낸 다층 배선기판에 의하면, 소망하는 도체패턴(10)이 형성되고 또 소정위치에 비아(18)가 형성된 수지 기판(12, 12…)을 적층하여 가열 처리함으로서, 비아(18)의 노출면을 다른 수지 기판(12)에 형성된 도체패턴(10)에 용이하게 접속할 수 있다. 이 때문에, 상면이 평탄한 다층 배선기판을 얻을 수 있고, 또 다층 배선기판의 제조공정도 간략화 할 수 있다.
여기서, 도1∼3에 나타낸 다층 배선기판에 있어서, 가열 처리 온도 보다도 융점이 낮은 땜납에 의하여 비아(18)를 형성하고 있지만, 땜납 이외도 가열처리 온도 보다도 저융점인 저융점금속, 구체적으로는 주석, 납, 아연, 비스무스, 안티몬, 인듐 등의 단체 또는 2종 이상의 금속으로 된 합금으로서, 융점이 400℃ 이하의 금속으로 비아(18)를 형성하여도 좋다.
또, 도체패턴(10)에는 표면의 보호나 땜납과의 습윤성 향상을 위해, 니켈이나 금 등의 도금을 행하여도 좋다.
도1∼도3의 다층 배선기판에 있어서는, 땜납등의 가열 처리 온도 보다도 융점이 낮은 저융점 금속에 의하여 비아(18)전체를 형성하고 있다. 또, 수지기판(12, 12…)을 적층하여 일체화 할때의 가열 처리는, 적층한 수지 기판(12, 12…)을 압압하면서 행한다. 이 때문에, 가열처리중에, 비아(18)를 형성하는 저융점금속이 용융하여 유동화하는 동시에, B 스테이지의 수지층(20)도 일단 연화하여 경화하기 때문에, 비아(18)의 치수 정밀도나 위치 결정 정밀도가 저하하게 된다.
따라서, 도4에 나타낸 다층배선 기판에 의하면, 이러한 비아(18)의 치수 정밀도나 위치 결정 정밀도를 향상시킬 수 있다.
도4에 나타낸 다층 배선기판에 있어서도, 비아(18)는 도금에 의해서 형성된 것이지만, 비아(18)를 주로 형성하는 부분이 동부(22)인 동시에, 비아(18)의 노출면을 포함하는 일단부가 땜납부(23)이다.
또, 도4에 나타낸 다층 배선기판에 있어서, 도1에 나타낸 다층 배선기판과 동일 부분에는 도1과 동일 번호를 부여하여 상세한 설명은 생략한다.
이러한 도4에 나타낸 다층배선기판은, 도5(a)에 나타낸 열경화 수지등이 반경화된 수지층(B 스테이지의 수지층)(20)의 일면에 동박(21)이 접합된 필름을 사용하고, 이 필름의 소정 개소에 레이저등에 의해서, 수지층(20)을 관통하여 동박(21)이 저면으로 노출하는 오목부(16)를 형성한다 (도5(b)).
이어서, 동박(21)을 전극으로서 전해 도금을 행하고, 동을 오목부(16)에 충전하여 동부(22)를 형성한다 (도5(c)). 이러한 동부(22)는 오목부(16)의 대부분을 차지한다. 또, 동부(22)상에, 전해도금에 의해서 땜납부(23)를 적층하여 비아(18)를 형성한다(도5(d)).
이어서, 금속박(21)을 포토리소그라피법등에 의해서 소망하는 도체패턴(10, 10…)으로 형성하여, 도6(a)에 나타낸 바와같이, 여러가지 패턴의 도체패턴(10, 10…)이 형성된 수지기판(12, 12…)을 형성한다.
또, 수지 기판(12, 12…)을 도6(b)에 나타낸 바와같이, 적층한 후 압압하면서 가열처리 하여 B 스테이지의 수지층(20)이 갖는 접착성을 발현시켜 수지기판(12)의 각각을 서로 접합한다.
이러한 가열처리시에, 다른 수지기판(12)의 도체패턴(10)과 접촉하는 비아(18)의 노출면을 형성하는 땜납부(23)는 용융되어 도체패턴(10)에 접합되기 때문에, 비아(18)와 도체패턴(10)을 전기적으로 확실히 접합할 수 있다.
또, 비아(18)를 주로 형성하는 동부(22)는 가열 처리 온도보다도 고융점의 고융점 금속인 동으로 형성되어 있기 때문에, 가열 처리중에 땜납부(23)가 유동화하고, 또 B 스테이지의 수지층(20)이 연화하여도, 비아(18)의 위치는 동부(22)에 의해서 유지된다. 이 때문에, 얻은 다층 배선기판에 있어서 비아(18)의 치수 정밀도나 위치 결정 정밀도를 향상시킬 수 있다.
또, 도3∼도6에 나타낸 다층 배선기판에 있어서도, 소망의 도체패턴(10)이 형성되고, 또한 소정 위치에 비아(18)가 형성된 수지기판(12, 12…)을 적층하여 가열 처리함으로서, 비아(18)와 도체패턴(10)을 용이하게 접속할 수 있어, 표면이 평탄한 다층 배선기판을 제조할 수 있는 동시에, 그 제조공정을 간략화할 수 있음은 물론이다.
도1∼도6에 나타낸 다층 배선기판에 있어서, 도7에 나타낸 바와같이, 비아(18)와 접속되는 도체패턴(10)의 접속부(11)는 도체패턴 본체(10a)보다도 폭이 넓게 형성되어 있다. 비아(18)나 도체패턴 본체(10a)의 가공 정밀도등의 영향에 의해서 다소의 어긋남이 발생하여도, 비아(18)의 단면이 노출되지 않도록 하기 위해서 이다.
그러나, 도7과 같이, 도체패턴(10)에 폭이 넓은 접속부(11)를 형성함으로서서, 도체패턴(10)에 접속부(11)를 형성하지 않은 부분과 비교하여, 도체패턴(10) 사이의 간극을 넓게 취하지 않고, 도체패턴(10)을 고밀도로 형성하기 어려운 경향이 있다.
한편, 도체패턴 본체(10a)에 접속부(11)를 형성하지 않은 경우에는, 도체패턴(10)을 고밀도로 형성할 수 있지만, 비아(18)나 도체패턴 본체(10a)의 가공 정밀도 등의 영향에 따라 다소의 어긋남이 발생하여, 비아(18)의 단면이 도8에 나타낸 바와같이, 도체패턴 본체(10a)에서 벗어나는 경우가 있다. 이러한 도8에 나타낸 상태에서는, 비아(18)가 에칭액등으로 에칭될 우려가 있다.
이러한 우려는 도9에 나타낸 다층 배선기판에 의해서 해소할 수 있다. 도9에 나타낸 다층 배선기판에 있어서, 비아(18)를 주로 형성하는 부분이 동부(22)이고, 비아(18)의 노출면을 포함하는 일단부가 땜납부(23)인 동시에, 비아(18)의 타단부가 주석부(24)이다.
이와 같이, 비아(18)의 타단부를 형성하는 주석부(24)는 동박(21)을 에칭하여 도체패턴(10)등을 형성하는 에칭액에 대하여 내식성을 갖기 때문에, 도8에 나타낸 바와같이, 비아(18)의 단면의 일부가 도체패턴 본체(10a)에서 노출되더라도, 비아(18)의 동부(22)등이 에칭액으로 에칭되는 것을 방지할 수 있다.
한편, 도9에 나타낸 다층 배선기판에 있어서도, 도1에 나타낸 다층 배선기판과 동일 부분에는 도1과 동일번호를 부여하고 상세한 설명은 생략한다.
이러한 도9에 나타낸 다층 배선기판은, 도5(a)에 나타낸 필름과 같이, 열경화수지 등이 반경화된 수지층(B 스테이지의 수지층)(20)의 일면측에 동박(21)이 접합된 필름을 사용하고, 이 동박(21)의 소정 개소에 레이저등에 의해서, 수지층(20)을 관통하여 동박(21)이 저면으로 노출하는 오목부(16)를 형성한다(도10(a)).
이어서, 동박(21)을 전극으로서 전해도금을 행하고, 주석(Sn)을 오목부(16)의 저부에 충전하여 주석부(24)를 형성한 후(도10(b)), 주석부(24)의 상면에 전해도금에 의해 동을 충전하여 형성한 동부(22)는 오목부(16)의 대부분을 차지한다(도10(c)). 또, 동부(22)상에, 전해도금에 의해 땜납을 충전하여 땜납부(23)를 적층하여 비아(18)를 형성한다 (도10(d)).
그 후, 금속박(21)에 포토리소그라피법 등에 의해서 소망하는 도체패턴(10, 10…)을 형성하여, 도11(a)에 나타낸 바와같이, 여러가지의 패턴의 도체패턴(10, 10…)이 형성된 수지기판(12, 12…)을 형성한다. 또, 수지기판(12, 12…)을 도11(b)에 나타낸 바와같이, 적층한 후 압압하면서 가열처리하여 B 스테이지의 수지층(20)이 갖는 접착능을 발현시켜 수지기판(12)의 각각을 서로 접합한다.
도9∼ 도11에 나타낸 다층 배선기판에 있어서도, 도4∼도6에 나타낸 다층배선기판과 같이, 가열처리시에, 다른 수지기판(12)의 도체패턴(10)과 접촉하는 비아(18)의 노출면을 형성하는 땜납부(23)는 용융되어 도체패턴(10)에 접합되기 때문에, 비아(18)와 도체패턴(10)을 확실히 접합할 수 있다.
또한, 비아(18)를 주로 형성하는 동부(22)는 가열 처리 온도 보다도 고융점의 고융점 금속인 동으로 형성되어 있기 때문에, 가열 처리중에, 땜납부(23)가 유동화하고 또 B 스테이지의 수지층(20)이 연화하여도 비아(18)의 위치는 동부(22)에 의해서 유지된다. 이 때문에, 얻은 다층 배선기판에 있어서 비아(18)의 치수 정밀도나 위치 결정 정밀도를 향상시킬 수 있다.
또, 도9∼도11에 나타낸 다층 배선기판에 있어서도, 소망하는 도체패턴(10)이 형성되고 또 소정 위치에 비아(18)가 형성된 수지 기판(12, 12…)을 적층하여 가열처리함으로서, 비아(18)와 도체패턴(10)을 용이하게 접속할 수 있기 때문에, 상면이 평탄한 다층 배선기판을 제조할 수 있고, 또 그 제조 공정을 간략화할 수 있는 것은 물론이다.
도1∼도11에 나타낸 다층 배선기판에 있어서는, 수지기판(12)으로서, B 스테이지의 수지층(20)의 일면측에 동박(21)이 접합된 필름을 사용하여 형성하고 있지만, 필름으로서 수지층(20)을 형성하는 열경화성 수지를 완전 경화시킨 수지층(이하, C 스테이지의 수지층이라함)(30a)과 B 스테이지의 수지층(30b)을 복합한 복합필름을 사용하여도 좋다. 이 C 스테이지의 수지층(30a)은 적층한 수지기판(12, 12…)을 일체화하는 가열 처리 온도에서는 연화하지 않는 경질층이다.
이러한 복합 필름을 사용하여 얻은 다층 배선기판을 도12(a)∼(c)에 나타낸다. 도12(a)는, 도1에 나타낸 다층배선기판에 대응하여, 납땜에 의하여 비아(18)가 형성된 다층 배선기판이다.
또, 도12(b)는 도4에 나타낸 다층 배선기판에 대응하여, 비아(18)를 주로 형성하는 부분이 동부(22)이고, 비아(18)의 노출면을 포함하는 일단부가 땜납부(23)인 다층 배선기판이다.
또, 도12(c)는, 도9에 나타낸 다층 배선기판에 대응하여, 비아(18)를 주로 형성하는 부분이 동부(22)이고, 또 비아(18)의 노출면을 포함하는 일단부가 땜납부(23)인 동시에, 비아(18)의 타단부가 주석부(24)인 다층 배선기판이다.
또, B 스테이지의 수지층(30b)대신에, 가열 처리 온도에서 연화하여 접착성을 발현할 수 있는 폴리 이미이드계나 폴리 페닐렌계등의 열가소성 수지로 된 수지층이어도 좋다.
도12에 나타낸 다층 배선기판에 있어서는, 수지 기판(12, 12…)을 적층하여 가열 처리하여 일체화 할때에, 수지층(30b)이 연화하여도 C스테이지의 수지층(30a)은 실질적으로 경질상태를 유지할 수 있기 때문에, 비아(18)등의 치수 정밀도나 위치 정밀도 등을 향상시킬 수 있다.
또, 도1∼도12에 나타낸 수지층에는, 알루미나, 실리카, 무라이트, 질화알루미늄, 탄산칼슘등의 무기분말이 60중량% 이상 혼합되어 있어도 좋다.
(실시예)
실시예1
도2(a)에 나타낸 필름을 사용하여 다층 배선기판을 제작했다. 도2(a)의 필름은 두께 12μm의 동박(21)상에, 에폭시계의 열경화 수지를 도포하여 반경화시켜 두께 60μm의 B 스테이지의 수지층(20)을 형성한 것이다.
우선, 이 필름의 수지층(20)에 자외선 레이저에 의해서, 직경이 약 50μm의 오목부(16)를 소정 피치로 형성했다(도2(b)). 형성한 오목부(16)는 저면에동박(21)이 노출되어 있는 것이다.
이어서, 동박(21)을 전극으로 하는 전해도금에 의해서, 수지층(20)의 표면까지 오목부(16)내에 땜납을 충전하여 비아(18)를 형성하였다 (도2(c)).
또, 암모늄 이온, 염소 이온, 및 동착체를 주성분으로 하는 에칭액을 사용하여, 동박(21)에 에칭을 행하여 소망하는 도체패턴(10, 10…)을 형성하여 수지기판(12)을 얻었다(도2(d)).
그 후, 소정 개소에 비아(18)가 형성되고 또한 소망하는 도체패턴(10, 10…)이 형성된 복수매의 수지 기판(12, 12…)을 적층하여(도3(a), (b)), 약 150℃에서 프리플럭스(pre-flux) 처리한 후, 진공프레스로 7kgf/cm2의 압력으로 압압하면서 180℃에서 30분간의 가열처리를 행했다.
이러한 가열처리에 의해서, 적층한 수지기판(12, 12, 12…)을 일체화할 수 있어, 표면이 평탄한 다층 배선기판을 얻을 수 있다.
또, 수지 기판(12) 마다 도체패턴(10)이나 비아(18)의 접속 상태등을 검사하고, 검사에 합격한 수지 기판(12)만을 적층했다.
실시예2
실시예1에 있어서, 두께 9μm의 동박(21)상에 열경화가 완료된 열경화성 폴리이미드로 된 두께 40μm의 C스테이지의 수지층(30a)이 형성되어 있는 동시에, 수지층(30a)상에 열가소성 폴리이미드로 된 두께 40μm의 수지층(30b)이 형성된 필름을 사용하고, 또 복수매의 수지기판(12, 12…)을 적층하여 행한 가열 처리 조건을,진공 프레스로 20kgf/cm2의 압력으로 압압하면서 390℃에서 5분간의 가열 처리조건으로 한 외에는, 실시예1과 같이 하여 다층 배선기판을 얻었다.
이러한 가열 처리 조건에서는 수지층(30b)을 형성하는 열가소성 폴리이미드는 연화하여 접착성을 보이지만, 수지층(30a)을 형성하는 열경화가 완료된 열경화성폴리이미드는 연화하지 않는다.
얻은 다층 배선기판은, 표면이 평탄하고 또 비아(18)의 치수정밀도나 위치정밀도가 양호한 것이었다.
본 발명에 의하면, 도체패턴이나 비아가 미리 형성된 복수매의 수지기판을 적층하기 때문에, 도체패턴을 1층씩 절연층을 거쳐서 적층하여 형성하는 종래의 다층 배선기판과 같이, 오차의 누적을 방지할 수 있어, 비아 등의 치수 정밀도나 위치 정밀도를 향상시킬 수 있다.
이 때문에, 도체패턴이 고밀도로 형성된 다층 배선기판을 용이하게 얻을 수 있어, 다층 배선기판을 반도체 장치의 기판에 사용하는 경우에는 반도체 소자의 고집적화에 대하여 충분히 대응할 수 있다.

Claims (3)

  1. 수지층(14, 20, 30)의 일 면측에 접합된 금속박(21)에 패티닝을 행하여 도체패턴(10)을 형성하여 얻어진 복수매의 수지기판을 적층하여 일체화한 다층 배선기판을 제조하는 방법에 있어서,
    레이저 가공에 의해, 상기 금속박이 저면으로 노출되도록 상기 수지층을 관통하는 오목부(16)를 형성하는 공정과,
    상기 금속박을 전극으로 하는 전해 도금에 의해, 상기 수지층의 다른 면측 표면과 동일면이 되도록, 상기 오목부내에 금속을 충전하여 비아(18)를 형성하는 공정과,
    에칭에 의해, 상기 금속박에 패터닝을 행하여 소망하는 도체패턴을 형성하여, 일면측에 도체패턴이 형성되는 동시에, 다른 면측에 비아의 노출면이 형성된 수지기판을 얻는 공정과,
    복수 매의 상기 수지기판을 적층하고, 가열처리에 의해 일체화하는 공정을 포함하고,
    상기 수지기판(10)으로서 복합수지 기판을 사용하며,
    일면측에 도체패턴이 형성된 수지층(30a)이, 복수 매의 수지기판을 적층하여 일체화할때의 가열처리 온도에 대하여 경질상태를 유지할 수 있는 경질층이고,
    상기 경질층의 다른 면측에 접합되어 있는수지층(30b)이, 상기 가열처리 온도에서 접착성을 발현할 수 있는 접착층이며,
    상기 비아(18)를 주로 형성하는 금속을 복수 매의 수지기판(12)을 적층하여 일체화 할때의 가열처리 온도 보다도 융점이 낮은 저융점 금속을 사용하는 것을 특징으로 하는 다층 배선기판의 제조방법.
  2. 수지층(14, 20, 30)의 일면측에 접합된 금속박(21)에 패터닝을 행하여 도체패턴(10)을 형성하여 얻은 복수 매의 수지기판을 적충하여 일체화한 다충 배선기판을 제조하는 방법에 있어서,
    레이저 가공에 의해, 상기 금속박이 저면으로 노출되도록 상기 수지층을 관통하는 오목부(16)를 형성하는 공정과,
    상기 금속박을 전극으로 하는 전해 도금에 의해, 상기 수지층의 다른 면측 표면과 동일면이 되도록, 상기 오목부내에 금속을 충전하여 비아(18)를 형성하는 공정과,
    에칭에 의해, 상기 금속박에 패터닝을 행하여 소망하는 도체패턴을 형성하여, 일면측에 도체패턴이 형성되는 동시에, 다른 면측에 비아의 노출면이 형성된 수지기판을 얻는 공정과,
    복수 매의 상기 수지기판을 적층하고, 가열처리에 의해 일체화하는 공정을 포함하고,
    상기 수지기판(10)으로서 복합수지 기판을 사용하며,
    일면측에 도체패턴이 형성된 수지(30a)이, 복수 매의 수지기판을 적층하여 일체화할때의 가열처리 온도에 대하여 경질상태를 유지할 수 있는 경질층이고,
    상기 경질층의 다른면측에 접합되어 있는 수지층(30b)이, 상기 가열처리 온도에서 접착성을 발현할 수 있는 접착층이며,
    상기 비아(18)를 주로 형성하는 금속을, 복수 매의 수지기판(12)을 적층하여 일체화할때의 가열처리 온도 보다도 융점이 높은 고융점 금속으로 하고,
    상기 비아의 노출면을 포함하는 비아의 일단부를 형성하는 금속을, 상기 가열처리 온도 보다도 융점이 낮은 저융점 금속으로 하는 것을 특징으로 하는 다층 배선 기판의 제조방법.
  3. 수지층(14, 20, 30)의 일면측에 접합된 금속박(21)에 패터닝을 행하여 도체패턴(10)을 형성하여 얻은 복수매의 수지기판을 적충하여 일체화한 다층 배선기판을 제조하는 방법에 있어서,
    레이저 가공에 의해, 상기 금속박이 저면으로 노출되도록 상기 수지층을 관통하는 오목부(16)를 형성하는 공정과,
    상기 금속박을 전극으로 하는 전해도금에 의해, 상기 수지층의다른 면측 표면과 동일면이 되도록, 상기 오목부내에 금속을 충전하여 비아(18)를 형성하는 공정과,
    에칭에 의해, 상기 금속박에 패터닝을 행하여 소망하는 도체패턴을 형성하여, 일면측에 도체패턴이 형성되는 동시에, 다른 면측에 비아의 노출면이 형성된 수지기판을 얻는 공정과,
    복수 매의 상기 수지기판을 적층하고, 가열처리에 의해 일체화하는 공정을포함하고,
    상기 수지기판(10)으로서 복합수지 기판을 사용하며,
    일면측에도체패펀이 형성된 수지층(30a)이, 복수 매의수지기판을 적층하여 일체화할때의 가열처리 온도에 대하여 경질상태를 유지할 수 있는 경질층이고,
    상기 경질층의 다른면측에 접합되어있는수지층(30b)이, 상기 가열처리 온도에서 접착성을 발현할 수 있는 접착층이며,
    상기 비아(18)를 주로 형성하는 금속을, 복수매의 수지기판(12)을 적층하여 일체화할때의 가열 처리 온도 보다도 융점이 높은 고융점 금속으로 하고,
    상기 비아의 노출면을 포함하는 비아의 일단부를 형성하는 금속을, 상기 가열처리 온도보다도 융점이 낮은 저융점 금속으로 하는 동시에,
    상기 비아의 타단부를 형성하는 금속을, 상기 도체패턴(10)을 형성할때에 사용하는 에칭액에 대해서 내식성을 갖는 금속으로 하는 것을 특징을 하는 다층 배선기판의 제조방법.
KR1019970067405A 1996-12-27 1997-12-10 다층배선기판의제조방법 KR100315588B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP96-350811 1996-12-27
JP35081196A JP3299679B2 (ja) 1996-12-27 1996-12-27 多層配線基板及びその製造方法
JP350811 1996-12-27

Publications (2)

Publication Number Publication Date
KR19980063999A KR19980063999A (ko) 1998-10-07
KR100315588B1 true KR100315588B1 (ko) 2002-04-24

Family

ID=18413042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970067405A KR100315588B1 (ko) 1996-12-27 1997-12-10 다층배선기판의제조방법

Country Status (3)

Country Link
EP (1) EP0851725A1 (ko)
JP (1) JP3299679B2 (ko)
KR (1) KR100315588B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000036301A (ko) * 1999-11-17 2000-07-05 배영하 홀 플러깅 랜드 인쇄회로기판 및 그 제조방법
JP4592891B2 (ja) * 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板および半導体装置
JP2002185142A (ja) * 2000-12-19 2002-06-28 Ibiden Co Ltd 多層プリント配線板及びその製造方法
US6759600B2 (en) 2001-04-27 2004-07-06 Shinko Electric Industries Co., Ltd. Multilayer wiring board and method of fabrication thereof
JP3840921B2 (ja) 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
JP2003023250A (ja) 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
JP2003332749A (ja) * 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
JP2003324283A (ja) * 2002-04-30 2003-11-14 Ibiden Co Ltd 多層プリント配線板
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
JP3835381B2 (ja) 2002-09-04 2006-10-18 株式会社村田製作所 積層型電子部品
DE102014104137B4 (de) * 2014-03-25 2021-05-06 Boardtek Electronics Corporation Galvanisierte Platinenanordnung und Herstellungsverfahren dafür
WO2018079198A1 (ja) * 2016-10-28 2018-05-03 株式会社村田製作所 樹脂回路基板
KR102449368B1 (ko) * 2017-10-20 2022-09-30 삼성전기주식회사 다층 인쇄회로기판
CN220915521U (zh) * 2021-03-26 2024-05-07 株式会社村田制作所 布线基板及层叠基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1430640A (en) * 1973-05-15 1976-03-31 Minnesota Mining & Mfg Printed circuits and their manufacture
EP0108116B1 (en) * 1982-05-05 1987-01-28 Hughes Aircraft Company High density printed wiring board
JP3059568B2 (ja) * 1992-01-23 2000-07-04 古河電気工業株式会社 多層プリント回路基板の製造方法
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
JP3087152B2 (ja) * 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
JPH0864964A (ja) * 1994-08-17 1996-03-08 Tomoji Watanabe 電子部品搭載用多層配線板の製造法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board

Also Published As

Publication number Publication date
EP0851725A1 (en) 1998-07-01
KR19980063999A (ko) 1998-10-07
JPH10190232A (ja) 1998-07-21
JP3299679B2 (ja) 2002-07-08

Similar Documents

Publication Publication Date Title
US5786270A (en) Method of forming raised metallic contacts on electrical circuits for permanent bonding
US5317801A (en) Method of manufacture of multilayer circuit board
US6297553B1 (en) Semiconductor device and process for producing the same
JP3906225B2 (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
US7363706B2 (en) Method of manufacturing a multilayer printed wiring board
KR100315588B1 (ko) 다층배선기판의제조방법
US20040132279A1 (en) Electronic package with filled blind vias
JP2007073866A (ja) 部品内蔵配線板
KR100757910B1 (ko) 매립패턴기판 및 그 제조방법
JP2004311849A (ja) 配線基板およびその製造方法
JP2001274554A (ja) プリント配線基板、及びその製造方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2005072061A (ja) 配線基板およびその製造方法
JPH0614592B2 (ja) 多層プリント配線板の製造方法
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JP2006049536A (ja) 多層回路基板
KR100477258B1 (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
US20100193232A1 (en) Printed circuit board and method of manufacturing the same
JPH0312792B2 (ko)
EP0857403B1 (en) Method of forming raised metallic contacts on electrical circuits for permanent bonding
JPH10117067A (ja) 多層配線基板及びその製造方法
JPH0230199B2 (ja) Fukugopurintohaisenbannoseizohoho
JPH11284342A (ja) パッケージとその製造方法
US7124503B1 (en) Method for forming multilayer circuit board
JP4081718B2 (ja) ブラインドビアを有する多層基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051111

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee