DE102014104137B4 - Galvanisierte Platinenanordnung und Herstellungsverfahren dafür - Google Patents

Galvanisierte Platinenanordnung und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE102014104137B4
DE102014104137B4 DE102014104137.2A DE102014104137A DE102014104137B4 DE 102014104137 B4 DE102014104137 B4 DE 102014104137B4 DE 102014104137 A DE102014104137 A DE 102014104137A DE 102014104137 B4 DE102014104137 B4 DE 102014104137B4
Authority
DE
Germany
Prior art keywords
opening
electrically conductive
conductive layer
substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014104137.2A
Other languages
English (en)
Other versions
DE102014104137A1 (de
Inventor
Chien-Cheng Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boardtek Electronics Corp
Original Assignee
Boardtek Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boardtek Electronics Corp filed Critical Boardtek Electronics Corp
Priority to DE102014104137.2A priority Critical patent/DE102014104137B4/de
Publication of DE102014104137A1 publication Critical patent/DE102014104137A1/de
Application granted granted Critical
Publication of DE102014104137B4 publication Critical patent/DE102014104137B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

Verfahren zur Herstellung einer galvanisierten Platinenanordnung, das folgende Schritte umfasst:- Bereitstellen einer Platte (1), die ein Substrat (11), eine erste elektrisch leitende Schicht (12) und eine zweite elektrische leitende Schicht (13) umfasst, wobei das Substrat (11) eine erste Oberfläche (111) und eine zweite Oberfläche (112) aufweist, die einander gegenüber liegen, wobei sich die erste elektrisch leitende Schicht (12) an der ersten Oberfläche (111) des Substrats (11) und eine zweite elektrisch leitende Schicht (13) auf der zweiten Oberfläche (112) des Substrats (11) befindet, wobei die Dicke der ersten elektrisch leitenden Schicht (12) kleiner ist als der Abstand zwischen der ersten und der zweiten Oberfläche (111, 112);- Bearbeiten der zweiten elektrisch leitenden Schicht (13), um eine Öffnung (131) zu bilden;- Bearbeiten eines durch die Öffnung (131) freigelegten Teils der zweiten Oberfläche (112) des Substrats (11) in einem nichtchemischen Ätzverfahren, um eine Durchgangsöffnung (113) zu bilden, die von der zweiten Oberfläche (112) zur ersten Oberfläche (111) hindurch verläuft, wobei die lichte Weite der Durchgangsöffnung (113) kleiner ist als die der Öffnung (131), wobei der der ersten Oberfläche (111) des Substrats (11) entsprechende Teil der Durchgangsöffnung (113) von der ersten elektrisch leitenden Schicht (12) abgedeckt ist und ein Bereich an der zweiten Oberfläche (112) des Substrats (11), zwischen der Seitenwand der Öffnung (131) und der Seitenwand der Durchgangsöffnung (113), als ein vorbehaltener Bereich (1121) definiert ist;- Ausformen einer ersten Abdeckungsschicht (3) auf der ersten elekrisch leitenden Schicht (12) und Ausformen einer zweiten Abdeckungsschicht (4) auf der zweiten elektrisch leitenden Schicht (13) und dem vorbehaltenden Bereich (1121), wobei die Durchgangsöffnung (113) durch die zweite Abdeckungsschicht (4) nicht abgedeckt wird;- Ausformen eines Leiters (2) in der Durchgangsöffnung (113) durch Galvanisieren, wobei die Dicke des Leiters (2) größer ist als die der ersten elektrisch leitenden Schicht (12);- Entfernen der ersten Abdeckschicht (3) und der zweiten Abdeckschicht (4); und- Ätzen der ersten elektrisch leitenden Schicht (12), um eine erste und eine zweite Leitung (121, 122) zu bilden, die voneinander getrennt sind, wobei die erste Leitung (121) einstückig an den Leiter (2) angeschlossen ist.

Description

  • Die vorliegende Erfindung betrifft eine Platinenanordnung und ein Herstellungsverfahren dafür, insbesondere eine galvanisierte Platinenanordnung und ein Herstellungsverfahren dafür.
  • Allgemein handelt es sich beim Substrat einer Platine um eine mehrschichtige Platte aus Isolierpapier, Glasfaserstoffen oder weiteren Faserstoffen, die mittels eine Prepregs aufeinander geschichtet werden. Bei Hochtemperatur und unter Hochdruck kann das Substrat ein- oder doppelseitig mit einer Kupferfolie beschichtet werden, auf der später ein gewünschter Schaltplan gebildet wird.
  • Beim Schaltplan der herkömmlichen Platine kann eine Leitung unterschiedlicher Dicke im Ätzverfahren einseitig auf dem Substrat gefertigt werden; ferner muss auf der Oberfläche des Substrats eine dicke Kupferfolie angebracht werden, die durch Ätzen zu einer dicken Leitung gebildet wird; weiter werden die übrigen Teile der Kupferfolie geätzt, um ihre Dicke zu verringern und dadurch eine gewünschte dünne Leitung zu fertigen.
  • Beim oben dargestellten Herstellungsverfahren für Leitungen, das von den Herstellern umgangsprachlich „Subtraktionstechnik“ genannt wird, wird jedoch im Vorgang der Herstellung von Leitungen unterschiedlicher Dicke eine große Menge von hochwertigen Metallen verbraucht; zudem benötigt das immer wiederholte Ätzverfahren mehr Ressourcen und bringt dabei eine große Menge von Verschmutzungen hervor. Ein weiterer Nachteil des oben dargestellten Herstellungsverfahrens für Leitungen liegt darin, dass die Leitungen unterschiedlicher Dicke zu einer Unebenheit auf der Oberfläche der Platine führen, wodurch die nachfolgenden Oberflächenbehandlungen und Bearbeitungen und sogar die Montage der Bauteile beeinträchtigt werden.
  • Aus der US 2006/005 7341 A1 und der US 8,187,479 B2 sind Verfahren zur Herstellung eines mehrschichtigen Substrats bekannt, bei denen Durchgangsöffnungen gebohrt und anschließend deren Seitenwände mit Kupfer galvanisiert werden. Dies hat den Nachteil dass das Kupfer an den Kanten der Durchgangsöffnungen Klümpchen bildet, welche Hohlräume entstehen lassen. Die EP 0 851 725 A1 lehrt, eine dünne Kupferschicht durch Galvanisieren zu erzeugen und dann Lot in die Ausnehmungen zu füllen.
  • Der Erfindung liegt die Aufgabe zugrunde, eine galvanisierte Platinenanordnung und ein Herstellungsverfahren dafür zu schaffen, wobei Leitungen von mindestens zwei unterschiedlichen Dicken mit einer Addiertechnik unter der Voraussetzung, dass sich die äußere Oberfläche der ersten elektrisch leitenden Schicht an einer und derselben Ebene befindet, gefertigt werden können.
  • Die Aufgabe der Erfindung wird gelöst durch ein Verfahren gemäß Anspruch 1. Vorteilhafte Ausgestaltungen der Erfindungen ergeben sich aus den Unteransprüchen.
  • Offenbart ist ein Verfahren zur Herstellung einer galvanisierten Platinenanordnung, das folgende Schritte umfasst: Bereitstellen einer Platte, die ein Substrat und eine erste elektrisch leitende Schicht umfasst, wobei das Substrat eine erste Oberfläche und eine zweite Oberfläche aufweist, die einander gegenüber liegen, wobei sich die erste elektrisch leitende Schicht an der ersten Obrfläche befindet, wobei die Dicke der ersten elektrisch leitenden Schicht kleiner ist als der Abstand zwischen der ersten und der zweiten Oberfläche; Bearbeiten der zweiten Oberfläche des Substrats in einem nichtchemischen Ätzverfahren, um auf dem Substrat eine Durchgangsöffnung zu bilden, die durch die erste und die zweite Oberfläche hindurch verläuft, wobei der der ersten Oberfläche des Substrats entsprechende Teil der Durchgangsöffnung von der ersten elektrisch leitenden Schicht abgedeckt ist; Auffüllen der Durchgangsöffnung durch Galvanisieren, um einen Leiter zu bilden, dessen Dicke größer ist als die der ersten elektrisch leitenden Schicht; und Ätzen der ersten elektrisch leitenden Schicht, um eine erste und eine zweite Leitung zu bilden, die voneinander getrennt sind, wobei die erste Leitung einstückig an den Leiter angeschlossen ist. Des Weiteren stellt die Erfindung eine galvanisierte Platinenanordnung bereit, die gemäß dem genannten Verfahren zur Herstellung einer galvanisierten Platinenanordnung hergestellt ist.
  • Die Offenbarung betrifft ferner ein Verfahren zur Herstellung einer galvanisierten Platinenanordnung, das folgende Schritte umfasst: Bereitstellen eines Substrats, das eine erste Oberfläche und eine zweite Oberfläche aufweist, die einander gegenüber liegen; Bearbeiten des Substrats in einem nichtchemischen Ätzverfahren, um auf dem Substrat eine Durchgangsöffnung zu bilden, die durch die erste und die zweite Oberfläche hindurch verläuft; Anordnen einer ersten elektrisch leitenden Schicht auf der ersten Oberfläche des Substrats, wobei die Dicke der ersten elektrisch leitenden Schicht kleiner ist als der Abstand zwischen der ersten und der zweiten Oberfläche, wobei der der ersten Oberfläche des Substrats entsprechende Teil der Durchgangsöffnung von der ersten elektrisch leitenden Schicht abgedeckt ist; Auffüllen der Durchgangsöffnung des Substrats durch Galvanisieren, um einen Leiter zu bilden, dessen Dicke größer ist als die der ersten elektrisch leitenden Schicht; und Ätzen der ersten elektrisch leitenden Schicht, um eine erste und eine zweite Leitung zu bilden, die voneinander getrennt sind, wobei die erste Leitung einstückig an den Leiter angeschlossen ist. Des Weiteren stellt die Erfindung eine galvanisierte Platinenanordnung bereit, die gemäß dem genannten Verfahren zur Herstellung einer galvanisierten Platinenanordnung hergestellt ist.
  • Die erfindungsgemäße galvanisierte Platinenanordnung und das erfindungsgemäße Herstellungsverfahren dafür sind insofern vorteilhaft, als Leitungen von mindestens zwei unterschiedlichen Dicken mit einer Addiertechnik unter der Voraussetzung, dass sich die äußere Oberfläche der ersten elektrisch leitenden Schicht an einer und derselben Ebene befindet, gefertigt werden können, wodurch eine effektive Einsparung von Materialkosten, die Vermeidung von Verschwendungen von hochwertigen Metallen und eine Verringerung von Verschmutzungsquellen erzielt werden.
  • Im Folgenden werden die eingesetzten technischen Inhalte, Maßnahmen und Funktionen der vorliegenden Erfindung anhand der detaillierten Beschreibung und der beigefügten Zeichnungen näher erläutert werden. Jedoch ist die Erfindung nicht auf die Beschreibung und die beigefügten Zeichnungen beschränkt. Es zeigen:
    • 1 eine schematische Darstellung des Schritts S101 des ersten Ausführungsbeispiels der Erfindung,
    • 2 eine erste schematische Darstellung des Schritts S103 des ersten Ausführungsbeispiels der Erfindung,
    • 3 eine zweite schematische Darstellung des Schritts S103 des ersten Ausführungsbeispiels der Erfindung,
    • 4A eine erste schematische Darstellung des Schritts S105 des ersten Ausführungsbeispiels der Erfindung,
    • 4B eine erste schematische Darstellung des Schritts S107 des ersten Ausführungsbeispiels der Erfindung,
    • 5A eine zweite schematische Darstellung des Schritts S105 des ersten Ausführungsbeispiels der Erfindung,
    • 5B eine zweite schematische Darstellung des Schritts S107 des ersten Ausführungsbeispiels der Erfindung,
    • 6 eine schematische Darstellung der Schritte S201~S205 des zweiten Ausführungsbeispiels der Erfindung,
    • 7 eine schematische Darstellung des Schritts S301 des dritten Ausführungsbeispiels der Erfindung,
    • 8 eine schematische Darstellung des Schritts S303 des dritten Ausführungsbeispiels der Erfindung,
    • 9 eine schematische Darstellung des Schritts S305 des dritten Ausführungsbeispiels der Erfindung,
    • 10 eine schematische Darstellung des Schritts S307 des dritten Ausführungsbeispiels der Erfindung,
    • 11 eine erste schematische Darstellung des Schritts S309 des dritten Ausführungsbeispiels der Erfindung, und
    • 12 eine zweite schematische Darstellung des Schritts S309 des dritten Ausführungsbeispiels der Erfindung.
  • Erstes Ausführungsbeispiel
  • Wie in 1 bis 5B gezeigt, umfasst das erfindungsgemäße Verfahren zur Herstellung einer galvanisierten Platinenanordnung gemäß dem ersten Ausführungsbeispiel folgende Schritte.
  • S101: Bereitstellen einer Platte 1 mit einem Substrat 11 und einer ersten elektrisch leitenden Schicht 12, wie in 1 gezeigt wird. Die Platte 1 umfasst ein Substrat 11 und eine erste elektrisch leitende Schicht 12. Das Substrat 11 weist eine erste und eine zweite Oberfläche 111, 112 auf, die einander gegenüber liegen, wobei sich die erste elektrisch leitende Schicht 12 an der ersten Oberfläche 111 des Substrats 11 befindet und die Dicke der ersten elektrisch leitenden Schicht 12 kleiner ist als der Abstand zwischen der ersten und der zweiten Oberfläche 111, 112 (i.e. die Dicke der ersten elektrisch leitenden Schicht 12 ist kleiner als die des Substrats 11.).
  • Genauer gesagt ist das Substrat 11 normalerweise aus einem vorimprägnierten Material hergestellt, das gemäß dem Verstärkungsgrad ein Glasfaser-Prepreg, ein Kohlenstofffaser-Prepreg oder ein Expoxidharz sein kann. Allerdings kann das Substrat 11 auch aus einem flexiblen Material hergestellt werden, was bedeutet, dass das Substrat 11 zum großen Teil aus Polyester (PET) oder Polyimid (PI) besteht und keine Glasfaser oder Kohlenstofffaser enthält. Jedoch ist das Material des Substrats 11 bei der vorliegenden Erfindung nicht eingeschränkt.
  • Des Weiteren handelt es sich bei der ersten elektrisch leitenden Schicht 12 um eine dünne Metallplatte, die beispielsweise eine Kupferfolie ist. Vorzugsweise ist die erste elektrisch leitende Schicht 12 von unter 2 Unzen, i.e. die Dicke der ersten elektrisch leitenden Schicht 12 ist vorzugsweise unter 70pm. Die Dicke der Platte 1 ist vorzugsweise größer als 140µm und kleiner als 700µm. Jedoch handelt es sich beim Vorstehende um die bezügliche Beschreibung der im vorliegenden Ausführungsbeispiel ausgewählten Platte 1, wobei die Sorte der Platte 1 bei der praktischen Anwendung nicht auf die Bedingungen des vorliegenden Ausführungsbeispiels beschränkt ist.
  • Schritt S103: Bearbeiten der zweiten Oberfläche 112 des Substrats 11 in einem nichtchemischen Ätzverfahren (siehe 2), um auf dem Substrat 11 eine Durchgangsöffnung 113 zu bilden, die durch die erste und die zweite Oberfläche 111, 112 hindurch verläuft, wobei der der ersten Oberfläche 111 des Substrats 11 entsprechende Teil der Durchgangsöffnung 113 von der ersten elektrisch leitenden Schicht 12 abgedeckt ist. Im Vorgang der Ausformung der Durchgangsöffnung 113 muss möglich sein, dass die erste elektrisch leitende Schicht 12 durch die Durchgangsöffnung 113 freigelegt werden kann.
  • Nach dem nichtchemischen Ätzen der zweiten Oberfläche 112 des Substrats 11 ist eine Öffnungswand 114 ausgebildet, die die Durchgangsöffnung 113 abgrenzt. Dabei verläuft die Öffnungswand 114 im Ganzen senkrecht zur ersten elektrisch leitenden Schicht 12. Das heißt, dass die beiden gegenläufigen Endränder der Öffnungswand 114 (wie der untere und der obere Endrand der Öffnungswand 114 aus 2) jeweils senkrecht zu der ersten und der zweiten Oberfläche 111, 112 des Substrats 11 stehen.
  • Ferner können das Tiefe-Breite-Verhältnis und die Kontur der Durchgangsöffnung 113 im Vorgang der Ausformung der Durchgangsöffnung 113 nach Bedarf des Designers gesteuert und eingestellt werden. Beispielsweise ist bei der Ausformung der Durchgangsöffnung 113 aus 3 die Tiefe der Durchgangsöffnung 113 größer als deren Breite, wobei die Durchgangsöffnung 113 schmal und länglich ausgeformt ist.
  • Zu bemerken ist, dass das nichtchemische Ätzverfahren, das zum Ausformen der Durchgangsöffnung 113 eingesetzt wird, ein Laserbohren, Plasmaätzen oder Fräsen sein kann. Konkret gesagt wird im Laserbohrverfahren das Substrat 11 von der zweiten Oberfläche 12 nach unten gebrannt, um die Durchgangsöffnung 113 auszuformen. Im Fräsverfahren wird das Substrat 11 von der zweiten Oberfläche 112 nach unten bearbeitet, um die Durchgangsöffnung 113 auszuformen. Darüber hinaus kann die Durchgangsöffnung 113 derart ausgebildet werden, dass zunächst ein Teil des Substrats 11 nach unten hin abgefräst wird und das Substrat 11 weiter durch Laserbohren entfernt wird; danach kann der auf der Oberfläche der ersten elektrisch leitenden Schicht 12 verbleibende Teil des Substrats 11 in der Durchgangsöffnung 113 chemisch entfernt werden
  • Schritt S105: Auffüllen der Durchgangsöffnung 113 durch Galvanisieren (siehe 4A und 5A), um einen Leiter 2 zu bilden, dessen Dicke größer ist als die der ersten elektrisch leitenden Schicht 12. Beim Galvanisieren werden Metallionen (z.B. Kupferionen) in der Durchgangsöffnung 113 galvanisiert, um einen soliden Leiter 2 zu fertigen. Es ist anzumerken, dass vor dem Galvanisieren zuerst eine Abdeckungsschicht (nicht dargestellt) auf die erste elektrisch leitende Schicht 12 aufgetragen wird, um ein Anhaften der Metallionen an der ersten elektrisch leitenden Schicht 12 zu verhindern; sobald das Galvanisieren vollendet ist, wird die Abdeckungsschicht entfernt.
  • Genauer gesagt kann die Durchgangsöffnung 113 des Substrats 11 so weit galvanisiert werden, dass die äußere Oberfläche des Leiters 2 mit der zweiten Oberfläche 112 des Substrats 11 fluchtet (siehe 4A) oder dass die äußere Oberfläche des Leiters 2 die zweite Oberfläche 112 des Substrats 11 überragt (siehe 5A) ; alternativ kann eine vorgegebene Höhe des Leiters 2 auf eine weitere Weise erreicht werden, wobei die Höhe des Leiters 2 jedoch nicht darauf beschränkt ist. Es ist darauf hinzuweisen, dass der Leiter 2 aus 5A auch nach Bedarf des Designers im Schleifverfahren zu einem wie in 4A gezeigten Leiter 2 mit ebener äußerer Oberfläche bearbeitet werden kann.
  • Schritt S107: Ätzen der ersten elektrisch leitenden Schicht 12 (siehe 4B und 5B) , um eine erste und eine zweite Leitung 121, 122 zu bilden, die voneinander getrennt sind, wobei die erste Leitung 121 einstückig an den Leiter 2 angeschlossen ist. Zu ergänzen ist, dass die Reihenfolge der Schritte des Verfahrens gemäß dem Ausführungsbeispiel unter gegebenen Umständen umgestellt werden kann; mit anderen Worten ist die Reihenfolge der Schritte beim vorliegenden Ausführungsbeispiel nicht auf die obige beschränkt.
  • Erfindungsgemäß stellt das vorliegende Ausführungsbeispiel eine galvanisierte Platinenanordnung 100 bereit, die gemäß dem genannten Verfahren zur Herstellung einer galvanisierten Platinenanordnung hergestellt ist. Durch die Addiertechnik mit den Schritten S10-S107 ist bei der galvanisierten Platinenanordnung 100 möglich, Leitungen (z.B. die erste und die zweite Leitung 121, 122, die an den Leiter 12 angeschlossen sind) von mindestens zwei unterschiedlichen Dicken unter der Voraussetzung, dass sich die äußere Oberfläche der ersten elektrisch leitenden Schicht 12 an einer und derselben Ebene befindet, zu fertigen. Mit dem Verfahren gemäß dem vorliegenden Ausführungsbeispiel können eine effektive Einsparung von Materialkosten, die Vermeidung von Verschwendungen von hochwertigen Metallen und eine Verringerung von Verschmutzungsquellen erzielt werden.
  • Bei der Anwendung der galvanisierten Platinenanordnung 100 kann die an den Leiter 2 angeschlossene erste Leitung 121 (die dickere Leitung) zur Übertragung eines Antriebsstroms mit großer Leistung eingesetzt werden, um die Impedanz des Antriebsstroms zu verringern und somit eine Leitungsverbrennung oder eine aufgrund einer Überhitzung gesenkte Betriebsleistung zu vermeiden. Weiter kann die an den Leiter 2 angeschlossene erste Leitung 121 auch als Ableitkanal für Wärme dienen, sodass die galvanisierte Platinenanordnung 100 langfristig die vorgesehene Arbeitsleitung aufrechterhalten kann. Des Weiteren kann die zweite Leitung 122 (die dünnere Leitung) zur Übertragung eines Steuersignals eingesetzt werden.
  • Des Weiteren kann die galvanisierte Platinenanordnung 100 gemäß dem ersten Ausführungsbeispiel auch mit Platinenanordnungen verschiedener Typen im Verfahren zum Schichten der Lagen (englisch: lay-up) bearbeitet werden, wobei es sich beim Verfahren zum Schichten der Lagen um eine bekannte Technik handelt, sodass das Verfahren zum Schichten der Lagen im vorliegenden Ausführungsbeispiel nicht weiter erläutert wird.
  • Zweites Ausführungsbeispiel
  • In 6 ist das zweite Ausführungsbeispiel der Erfindung gezeigt, das dem ersten ähnelt, wobei der Unterschied darin besteht, dass die Platte 1 im Aufbauverfahren hergestellt wird. Das Verfahren gemäß dem zweiten Ausführungsbeispiel umfasst folgende Schritte.
  • S201: Bereitstellen eines Substrats 11, das eine erste und eine zweite Oberfläche 111, 112 aufweist, die einander gegenüber liegen.
  • Schritt S203: Bearbeiten des Substrats 11 in einem nichtchemischen Ätzverfahren, um auf dem Substrat 11 eine Durchgangsöffnung 113 zu bilden, die durch die erste und die zweite Oberfläche 111, 112 hindurch verläuft.
  • Schritt S205: Anordnen einer ersten elektrisch leitenden Schicht 12 auf der ersten Oberfläche 111 des Substrats 11 (z.B. durch Laminieren bei Hochtemperatur) durch eine Klebschicht 14 (z.B. halbfestes Harz), wobei die Dicke der ersten elektrisch leitenden Schicht 12 kleiner ist als der Abstand zwischen der ersten und der zweiten Oberfläche 111, 112, wobei der der ersten Oberfläche 111 des Substrats 11 entsprechende Teil der Durchgangsöffnung 113 von der ersten elektrisch leitenden Schicht 12 abgedeckt ist. Des Weiteren entspricht die Kontur der Klebschicht 14 im Wesentlichen der Kontur des Substrats 11.
  • Nach dem Schritt S205 folgen die Schritte S105 und S107 vom ersten Ausführungsbeispiel, wobei die Schritte nach dem Schritte S205 hierbei nicht wiederholt werden. Zu ergänzen ist, dass die Reihenfolge der Schritte des Verfahrens gemäß dem zweiten Ausführungsbeispiel unter gegebenen Umständen umgestellt werden kann; mit anderen Worten ist die Reihenfolge der Schritte beim vorliegenden Ausführungsbeispiel nicht auf die obige beschränkt.
  • Erfindungsgemäß stellt das vorliegende Ausführungsbeispiel eine galvanisierte Platinenanordnung bereit, die gemäß dem genannten Verfahren zur Herstellung einer galvanisierten Platinenanordnung hergestellt ist.
  • Drittes Ausführungsbeispiel
  • In 7 bis 12 ist das dritte Ausführungsbeispiel der Erfindung gezeigt, das dem ersten ähnelt, wobei die gleichen Inhalte hierbei nicht wiederholt werden. Zur Erleichterung der Erläuterung wird das Ausführungsbeispiel im planaren Schnitt dargestellt. Das Verfahren gemäß dem dritten Ausführungsbeispiel umfasst folgende Schritte.
  • S301: Bereitstellen einer Platte 1 (siehe 7), die ein Substrat 11, eine erste elektrisch leitende Schicht 12 und eine zweite elektrisch leitende Schicht 13 umfasst, wobei das Substrat 11 eine erste und eine zweite Oberfläche 111, 112 aufweist, die einander gegenüber liegen, wobei sich die erste elektrisch leitende Schicht 12 an der ersten Oberfläche 111 des Substrats 11 und sich die zweite elektrisch leitende Schicht 13 an der zweiten Oberfläche 112 des Substrats 11 befindet. Dabei ist die Dicke der ersten elektrisch leitenden Schicht 12 kleiner als der Abstand zwischen der ersten und der zweiten Oberfläche 111, 112 (das heißt, dass die Dicke der ersten elektrisch leitenden Schicht 12 kleiner ist als die Dicke des Substrats 11). Des Weiteren handelt es sich bei der ersten und der zweiten elektrisch leitenden Schicht 12, 13 jeweils um eine dünne Metallplatte, die beispielsweise eine Kupferfolie ist, aber nicht darauf beschränkt ist.
  • Schritt S303: Bearbeiten der zweiten elektrisch leitenden Schicht 13, um eine Öffnung 131 auszuformen; ferner kann ein Teil der zweiten elektrisch leitenden Schicht 13 im lithographischen Ätzverfahren entfernt werden, um die Öffnung 131 auszuformen, wobei die zweite Oberfläche 112 des Substrats 11, die durch die Öffnung 11 teilweise freigelegt wird.
  • Schritt S305 : Bearbeiten des durch die Öffnung 131 freigelegten Teils der zweiten Oberfläche 112 des Substrats 11 in einem nichtchemischen Ätzverfahren, um eine Durchgangsöffnung 113 zu bilden, deren lichte Weite nicht größer ist als die lichte Weite der Öffnung 131. Mit anderen Worten verläuft die Durchgangsöffnung 113 ab der Stelle der Öffnung 131 in Richtung zum Substrat 11 nach unten, wobei die erste elektrisch leitende Schicht 12 durch die Durchgangsöffnung 113 freigelegt ist, wobei die lichte Weite der Durchgangsöffnung 113 kleiner ist als die der Öffnung 131.
  • Des Weiteren ist an der zweiten Oberfläche 112 des Substrats 11 ein vorbehaltener Bereich 1121 definiert, der sich zwischen der Seitenwand der Öffnung 131 und der Seitenwand der Durchgangsöffnung 113 befindet. Mit anderen Worten deckt die zweite elektrisch leitende Schicht 13 die zweite Oberfläche 112 des Substrats 11 nicht vollflächig ab; der vorbehaltene Bereich 1121 ist als der Bereich zwischen der Seitenwand der Öffnung 131 und der Seitenwand der Durchgangsöffnung 113 definiert.
  • Beim dritten Ausführungsbeispiel kann auch ein Verfahren, das dem Verfahren des zweiten Ausführungsbeispiels ähnlich ist, eingesetzt werden. Die Platte 1 wird im Aufbauverfahren hergestellt (nicht dargestellt). Genauer gesagt wird zunächst ein Substrat 11 bereitgestellt. Anschließend wird auf dem Substrat 11 die Durchgangsöffnung 113 ausgebildet. Danach werden die erste und die zweite Oberfläche 111, 112 des Substrats 11 jeweils durch die Klebschicht 14 mit der ersten und der zweiten elektrisch leitenden Schicht 12, 13 aufeinander geklebt; dabei ist die Öffnung 131 vorher auf der zweiten elektrisch leitenden Schicht 13 ausgebildet worden. Das heißt, dass die zweite elektrisch leitende Schicht 13 den vorbehaltenen Bereich 1121 nicht abdeckt. Anschließend werden die Schichten bei Hochtemperatur zur Platte 1 zusammengepresst.
  • Anschließend werden eine erste Abdeckungsschicht 3 zum Abdecken der ersten elektrisch leitenden Schicht 12 und eine zweite Abdeckungsschicht 4 zum Abdecken der zweiten elektrisch leitenden Schicht 13 und des vorbehaltenen Bereiches 1121 ausgebildet, wobei eine Durchgangsöffnung H2 entblößt wird. Konkret gesagt können die erste und die zweite Abdeckungsschicht 3, 4 ein ätzfester Trockenfilm, ein Photoresist oder ein weiteres Isoliermaterial sein. Dabei deckt weder die erste Abdeckungsschicht 3 noch die zweite Abdeckungsschicht 4 den durch die Durchgangsöffnung 113 freigelegten Teil der ersten elektrisch leitenden Schicht 12 ab.
  • Schritt S307: Ausformen eines Leiters 2 in der Durchgangsöffnung 113 im Galvanisierverfahren mit der zweiten Abdeckungsschicht 4 als Maske (siehe 10) . Genauer gesagt wird die Durchgangsöffnung 113 voll mit Kupfer galvanisiert, um einen soliden Leiter 2 auszubilden. Allgemein findet leicht eine Ablagerung von Metallionen (z.B. Kupferionen) an Rändern einer Metallschicht (z.B. Rändern einer Leitung oder der Öffnung einer Metallschicht) beim Fertigen des Leiters in einem herkömmlichen Galvanisierverfahren statt, sodass sich überflüssige Metallknollen (z.B. Kupferknollen) an den Rändern der Metallschicht leicht bilden, wodurch die Gutmenge des Produkts verringert wird.
  • Im Vergleich zur herkömmlichen Galvansierungstechnik werden die zweite elektrisch leitende Schicht 13 und der vorbehaltene Bereich 1121 durch die zweite Abdeckungsschicht 4 abgedeckt, sodass im Galvanisierungsvorgang zur Fertigung des Leiters 2 Metallionen sich nicht leicht an den Rändern der Durchgangsöffnung 113 ablagern, wodurch eine Bildung von Metallknollen vermeidbar ist. Auf diese Weise wird der Leiter 2 durch Galvanisieren vollständig ausgebildet. Des Weiteren deckt die erste Abdeckungsschicht 3 die äußere Oberfläche der ersten elektrisch leitenden Schicht 12 ab, um ein Anhaften von Metallionen an der ersten elektrisch leitenden Schicht 12 zu verhindern.
  • Schritt S309: Entfernen der ersten und der zweiten Abdeckungsschicht 3, 4 (siehe 11). Da die erste und die zweite Abdeckungsschicht 3, 4 ein ätzfester Trockenfilm oder ein Photoresist sein können, können sie mit einer Ätznatron enthaltenden Wasserlösung entfernt werden. Danach erfolgen weitere Ätzvorgänge zur Herstellung von Leitungen, wobei die erste elektrisch leitende Schicht 12 geätzt wird, um eine erste und eine zweite Leitung 121, 122 zu bilden, wobei die zweite elektrisch leitende Schicht 13 auch geätzt werden kann, um einen gewünschten Schaltplan zu bilden. Doch ist das Ätzverfahren zur Herstellung von Leitungen in der vorliegenden Erfindung nicht auf ein bestimmes beschränkt.
  • Zum Abdecken unterschiedlicher Bedarfe des Benutzers umfasst das erfindungsgemäße Verfahren zur Herstellung einer galvanisierten Platinenanordnung ferner folgenden Schritt: Schleifen des Leiters 2. Genauer gesagt kann das Oberende des Leiters 2 mit einer Sandband-Schleifmaschine abgeschliffen werden, um einen Leiter 2 mit ebener Oberseite (siehe 12) zu bilden. Der Leiter 2 kann unterschiedliche Höhen aufweisen, i.e. das Oberende des Leiters 2 kann mit der Oberfläche der zweiten elektrisch leitenden Schicht 13 fluchten oder die Oberfläche der zweiten elektrisch leitenden Schicht 13 überragen. In diesem Ausführungsbeispiel kann das Oberende des Leiters 2 mit einer Sandband-Schleifmaschine soweit abgeschliffen werden, das im Wesentlichen mit der Oberfläche der zweiten elektrisch leitenden Schicht 13 fluchtet.
  • Zu ergänzen ist, dass die Reihenfolge der Schritte des Verfahrens gemäß dem Ausführungsbeispiel unter gegebenen Umständen umgestellt werden kann; mit anderen Worten ist die Reihenfolge der Schritte beim vorliegenden Ausführungsbeispiel nicht auf die obige beschränkt.
  • Erfindungsgemäß stellt das vorliegende Ausführungsbeispiel eine galvanisierte Platinenanordnung 100 bereit, die gemäß den genannten Schritten hergestellt ist.
  • Mögliche Vorteile der Ausführungsbeispiele der Erfindung Das erfindungsgemäße Verfahren zur Herstellung einer galvanisierten Platinenanordnung ist insofern vorteilhaft, als Leitungen von mindestens zwei unterschiedlichen Dicken (z.B. die erste und die zweite Leitung, die an den Leiter angeschlossen sind) mit einer Addiertechnik unter der Voraussetzung, dass sich die äußere Oberfläche der ersten elektrisch leitenden Schicht an einer und derselben Ebene befindet, bei der galvanisierten Platinenanordnung gefertigt werden können, wodurch eine effektive Einsparung von Materialkosten, die Vermeidung von Verschwendungen von hochwertigen Metallen und eine Verringerung von Verschmutzungsquellen erzielt werden.
  • Bei der Anwendung der galvanisierten Platinenanordnung kann die an den Leiter angeschlossene erste Leitung (die dickere Leitung) zur Übertragung eines Antriebsstroms mit großer Leistung eingesetzt werden, um die Impedanz des Antriebsstroms zu verringern und somit eine Leitungsverbrennung oder eine aufgrund einer Überhitzung gesenkte Betriebsleistung zu vermeiden. Weiter kann die an den Leiter angeschlossene erste Leitung auch als Ableitkanal für Wärme dienen, sodass die galvanisierte Platinenanordnung langfristig die vorgesehene Arbeitsleitung aufrechterhalten kann. Des Weiteren kann die zweite Leitung (die dünnere Leitung) zur Übertragung eines Steuersignals eingesetzt werden.
  • Ferner wird die Durchgangsöffnung in einem nichtchemischen Ätzverfahren ausgeformt, sodass das Tiefe-Breite-Verhältnis und die Kontur der Durchgangsöffnung nach Bedarf des Designers gesteuert und eingestellt werden können. Das heißt, dass die Tiefe der Durchgangsöffnung größer als deren Breite und dass die Durchgangsöffnung schmal und länglich ausgeformt werden kann, wodurch die galvanisierte Platinenanordnung eine breitere Anwendung finden kann.
  • Obwohl die vorliegende Erfindung anhand der Ausführungsbeispiele detailliert beschrieben worden ist, ist für den Fachmann selbstverständlich, dass die Erfindung nicht auf diese Ausführungsbeispiele beschränkt ist, sondern dass vielmehr Abwandlungen in der Weise möglich sind, dass einzelne Merkmale weggelassen oder andersartige Kombinationen von Merkmalen verwirklicht werden können, solange der Schutzbereich der beigefügten Ansprüche nicht verlassen wird. Die Offenbarung der vorliegenden Erfindung schließt sämtliche Kombinationen der vorgestellten Einzelmerkmale mit ein.
  • Bezugszeichenliste
  • 100
    Galvanisierte Platinenanordnung
    1
    Platte
    11
    Substrat
    111
    erste Oberfläche
    112
    zweite Oberfläche
    1121
    vorbehaltener Bereich
    113
    Durchgangsöffnung
    114
    Öffnungswand
    12
    erste elektrisch leitende Schicht
    121
    erste Leitung
    122
    zweite Leitung
    13
    zweite elektrisch leitende Schicht
    131
    Öffnung
    14
    Klebschicht
    2
    Leiter
    3
    erste Abdeckungsschicht
    4
    zweite Abdeckungsschicht

Claims (5)

  1. Verfahren zur Herstellung einer galvanisierten Platinenanordnung, das folgende Schritte umfasst: - Bereitstellen einer Platte (1), die ein Substrat (11), eine erste elektrisch leitende Schicht (12) und eine zweite elektrische leitende Schicht (13) umfasst, wobei das Substrat (11) eine erste Oberfläche (111) und eine zweite Oberfläche (112) aufweist, die einander gegenüber liegen, wobei sich die erste elektrisch leitende Schicht (12) an der ersten Oberfläche (111) des Substrats (11) und eine zweite elektrisch leitende Schicht (13) auf der zweiten Oberfläche (112) des Substrats (11) befindet, wobei die Dicke der ersten elektrisch leitenden Schicht (12) kleiner ist als der Abstand zwischen der ersten und der zweiten Oberfläche (111, 112); - Bearbeiten der zweiten elektrisch leitenden Schicht (13), um eine Öffnung (131) zu bilden; - Bearbeiten eines durch die Öffnung (131) freigelegten Teils der zweiten Oberfläche (112) des Substrats (11) in einem nichtchemischen Ätzverfahren, um eine Durchgangsöffnung (113) zu bilden, die von der zweiten Oberfläche (112) zur ersten Oberfläche (111) hindurch verläuft, wobei die lichte Weite der Durchgangsöffnung (113) kleiner ist als die der Öffnung (131), wobei der der ersten Oberfläche (111) des Substrats (11) entsprechende Teil der Durchgangsöffnung (113) von der ersten elektrisch leitenden Schicht (12) abgedeckt ist und ein Bereich an der zweiten Oberfläche (112) des Substrats (11), zwischen der Seitenwand der Öffnung (131) und der Seitenwand der Durchgangsöffnung (113), als ein vorbehaltener Bereich (1121) definiert ist; - Ausformen einer ersten Abdeckungsschicht (3) auf der ersten elekrisch leitenden Schicht (12) und Ausformen einer zweiten Abdeckungsschicht (4) auf der zweiten elektrisch leitenden Schicht (13) und dem vorbehaltenden Bereich (1121), wobei die Durchgangsöffnung (113) durch die zweite Abdeckungsschicht (4) nicht abgedeckt wird; - Ausformen eines Leiters (2) in der Durchgangsöffnung (113) durch Galvanisieren, wobei die Dicke des Leiters (2) größer ist als die der ersten elektrisch leitenden Schicht (12); - Entfernen der ersten Abdeckschicht (3) und der zweiten Abdeckschicht (4); und - Ätzen der ersten elektrisch leitenden Schicht (12), um eine erste und eine zweite Leitung (121, 122) zu bilden, die voneinander getrennt sind, wobei die erste Leitung (121) einstückig an den Leiter (2) angeschlossen ist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass beim Ausformen des Leiters (2) die Durchgangsöffnung (113) des Substrats (11) so weit galvanisiert wird, dass die äußere Oberfläche des Leiters (2) die zweite Oberfläche (112) des Substrats (11) überragt.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass beim Ausformen der Durchgangsöffnung (113) auf dem Substrat (11) die zweite Oberfläche (112) des Substrats (11) im nichtchemischen Ätzverfahren bearbeitet wird, um eine Öffnungswand (114) auszubilden, die die Durchgangsöffnung (113) abgrenzt, wobei die Öffnungswand (114) im Ganzen senkrecht zur ersten elektrisch leitenden Schicht (12) verläuft.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Tiefe-Breite-Verhältnis der Durchgangsöffnung (113) im Vorgang der Ausformung der Durchgangsöffnung (113) auf dem Substrat (11) so gesteuert wird, dass die Tiefe der Durchgangsöffnung (113) größer ist als deren Breite.
  5. Galvanisierte Platinenanordnung (100), die im Verfahren zur Herstellung einer galvanisierten Platinenanordnung nach Anspruch 1 hergestellt ist.
DE102014104137.2A 2014-03-25 2014-03-25 Galvanisierte Platinenanordnung und Herstellungsverfahren dafür Active DE102014104137B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102014104137.2A DE102014104137B4 (de) 2014-03-25 2014-03-25 Galvanisierte Platinenanordnung und Herstellungsverfahren dafür

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014104137.2A DE102014104137B4 (de) 2014-03-25 2014-03-25 Galvanisierte Platinenanordnung und Herstellungsverfahren dafür

Publications (2)

Publication Number Publication Date
DE102014104137A1 DE102014104137A1 (de) 2015-10-01
DE102014104137B4 true DE102014104137B4 (de) 2021-05-06

Family

ID=54066447

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014104137.2A Active DE102014104137B4 (de) 2014-03-25 2014-03-25 Galvanisierte Platinenanordnung und Herstellungsverfahren dafür

Country Status (1)

Country Link
DE (1) DE102014104137B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016211995A1 (de) * 2016-07-01 2018-01-04 Schweizer Electronic Ag Verfahren zur Herstellung einer Leiterplatte und Leiterplatte

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851725A1 (de) * 1996-12-27 1998-07-01 Shinko Electric Industries Co. Ltd. Mehrschichtige Leiterplatte
JP2003133724A (ja) * 2001-10-26 2003-05-09 Nec Toppan Circuit Solutions Inc 半導体装置用基板及びその製造方法
US20060057341A1 (en) * 2004-09-16 2006-03-16 Tdk Corporation Multilayer substrate and manufacturing method thereof
DE102007052969A1 (de) * 2007-11-07 2009-05-14 Leibniz-Institut für Oberflächenmodifizierung e.V. Verfahren zur elektrischen Kontaktierung von Dünnschichtleitbahnen auf organischem Träger
US8187479B2 (en) * 2008-06-30 2012-05-29 Samsung Electro-Mechanics Co., Ltd. Manufacturing method of printed circuit board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851725A1 (de) * 1996-12-27 1998-07-01 Shinko Electric Industries Co. Ltd. Mehrschichtige Leiterplatte
JP2003133724A (ja) * 2001-10-26 2003-05-09 Nec Toppan Circuit Solutions Inc 半導体装置用基板及びその製造方法
US20060057341A1 (en) * 2004-09-16 2006-03-16 Tdk Corporation Multilayer substrate and manufacturing method thereof
DE102007052969A1 (de) * 2007-11-07 2009-05-14 Leibniz-Institut für Oberflächenmodifizierung e.V. Verfahren zur elektrischen Kontaktierung von Dünnschichtleitbahnen auf organischem Träger
US8187479B2 (en) * 2008-06-30 2012-05-29 Samsung Electro-Mechanics Co., Ltd. Manufacturing method of printed circuit board

Also Published As

Publication number Publication date
DE102014104137A1 (de) 2015-10-01

Similar Documents

Publication Publication Date Title
DE69937153T2 (de) Gedruckte leiterplatte und verfahren zu deren herstellung
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
EP2930010B1 (de) Gurtbaugruppe für ein Windenergieanlagenrotorblatt
DE112015006047B4 (de) Herstellungsverfahren für eine räumliche leiterplatte, räumliche leiterplatte und substrat für eine räumliche leiterplatte
EP0658300B1 (de) Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung
DE2447284A1 (de) Verfahren zum aufbringen einer gleichmaessigen goldplattierung an keramischen substraten
DE19962422C2 (de) Verfahren zur Herstellung einer Mehrlagenleiterplatte
DE2017613B2 (de) Verfahren zum Herstellen von Koaxial-Schal tungsanordnungen
WO2010072516A2 (de) Leiterplatte mit aufgewachsener metallschicht in einer biegbaren zone
DE60124704T2 (de) Verfahren zur musterbildung
DE102006045127A1 (de) Verfahren zum Herstellen einer hochdichten Leiterplatte
EP3508040B1 (de) Leiterplatte und verfahren zu deren herstellung
CH667359A5 (de) Verfahren zur herstellung einer starre und flexible partien aufweisenden leiterplatte fuer gedruckte elektrische schaltungen.
DE102014117246A1 (de) Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
DE102014104137B4 (de) Galvanisierte Platinenanordnung und Herstellungsverfahren dafür
DE60216182T2 (de) Verfahren zur Herstellung einer gedruckten Leiterplatte
DE102015108162B4 (de) Mehrschichtleiterplatte und Herstellungsverfahren für die Mehrschichtleiterplatte
DE4406397A1 (de) Substrat für elektrische Schaltkreise sowie Verfahren zum Herstellen des Substrates
EP0282078B1 (de) Verfahren zur Herstellung von Metallkerne enthaltenden elektrischen Leiterplatten und Basismaterial dafür
EP0710432A1 (de) Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge
DE69931551T2 (de) Verfahren zur Herstellung einer mit elektroplattiertem Sackloch versehenen mehrschichtigen Leiterplatte
EP0016952B1 (de) Verfahren zum Herstellen von mit Abdeckungen versehenen Leiterplatten
DE2645947C2 (de) Verfahren zur Herstellung einer gedruckten Schaltung
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
DE102009023629B4 (de) Leiterplatte und Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final