DE4406397A1 - Substrat für elektrische Schaltkreise sowie Verfahren zum Herstellen des Substrates - Google Patents
Substrat für elektrische Schaltkreise sowie Verfahren zum Herstellen des SubstratesInfo
- Publication number
- DE4406397A1 DE4406397A1 DE19944406397 DE4406397A DE4406397A1 DE 4406397 A1 DE4406397 A1 DE 4406397A1 DE 19944406397 DE19944406397 DE 19944406397 DE 4406397 A DE4406397 A DE 4406397A DE 4406397 A1 DE4406397 A1 DE 4406397A1
- Authority
- DE
- Germany
- Prior art keywords
- thickness
- substrate
- layer
- etching
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
Die Erfindung bezieht sich auf ein Substrat für elektrische
Schaltkreise gemäß Oberbegriff Patentanspruch 1 sowie auf ein
Verfahren zum Herstellen eines solchen Substrates gemäß
Oberbegriff Patentanspruch 9.
Substrate für elektrische Schaltkreise sowie Verfahren zu
deren Herstellung sind bekannt. Insbesondere ist es auch
bekannt, bei solchen Substraten durch Maskieren und Ätzen die
ursprünglich durchgehende Metallisierung an wenigstens einer
Oberflächenseite des Substrates zu strukturieren, d. h. hier
voneinander getrennte metallische Bereiche zu erzeugen, die
als Leiterbahnen, Kontaktflächen usw. dienen.
Nachteilig ist hierbei, daß sich durch den Ätzprozeß an den
Seitenflächen der strukturierten bzw. metallischen Bereiche
Hohlkehlen ausbilden, d. h. diese Seitenflächen nach dem Ätzen
in einer Ebene senkrecht zu der Ebene des Substrates konkav
gewölbt sind, so daß diese Seitenflächen der metallischen
Bereiche nach dem Ätzen zumindest teilweise für in späteren
Verfahrensprozessen verwendete Hilfsmittel, beispielsweise
für Beschichtungen, Abdecklacke (z. B. auch Lötstoplacke) nur
schwer zugänglich und außerdem die Seitenflächen an ihrem
oberen Rand relativ scharfkantig ausgebildet sind, so daß
sich dort bei der späteren Verwendung des Schaltkreises eine
Konzentration der elektrischen Feldstärke ergibt, mit der
Folge einer verminderten Spannungsfestigkeit. Diese Nachteile
sind besonders ausgeprägt bei Substraten, bei denen die
metallischen Bereiche eine große Dicke aufweisen, d. h. die
Dicke dieser Bereiche in der Größenordnung zwischen 0,15 und
1,0 mm liegt.
Aufgabe der Erfindung ist es, ein Substrat bzw. ein Verfahren
zum Herstellen eines solchen Substrates aufzuzeigen, bei dem
unter Beibehaltung der Vorteile der Maskierungs- und Ätzt
echnik die vorstehend geschilderten Nachteile vermieden sind.
Zur Lösung dieser Aufgabe ist ein Substrat entsprechend dem
kennzeichnenden Teil des Patentanspruches 1 bzw. ein Ver
fahren zum Herstellen eines solchen Substrates entsprechend
dem kennzeichnenden Teil des Patentanspruches 9 ausgestaltet.
Bei der Erfindung erfolgt nach dem Maskierungs- und Ätzprozeß
zur Herstellung der die gewünschte Struktur aufweisenden
metallischen Bereiche, d. h. der Leiterbahnen, Kontaktflächen,
Abschirmbereiche usw. in einer Nachbehandlung ein Material
abtrag in der Form, daß sich für die wenigstens eine Seiten
fläche, vorzugsweise für sämtliche Seitenflächen des je
weiligen strukturierten metallischen Bereichs eine Abschrä
gung ergibt, und zwar in der Form, daß zwischen der Fußlinie
und der Höhenlinie ein Versatz in der Größenordnung zwischen
0,05 und 1,0 mm erreicht wird bzw. ein Materialabtrag in der
Größenordnung zwischen 2 und 20% der ursprünglichen Dicke des
jeweiligen metallischen Bereiches erfolgt. Hierdurch werden
die vorstehend genannten Nachteile des Standes der Technik
vermieden, d. h. die so nachbehandelte Seitenfläche(n) des
jeweiligen metallischen Bereichs ist auch bei nachfolgenden
Verfahrensschritten für Beschichtungen, Abdecklacke usw.
einwandfrei zugänglich. Insbesondere nicht beschichtbare oder
schwer beschichtbare Flächen sind am Substrat und an den
metallischen Bereichen dieses Substrates wirksam vermieden.
Bevorzugt erfolgt der Materialabtrag während der Nachbe
handlung durch Ätzen.
Weiterbildungen der Erfindung sind Gegenstand der Unter
ansprüche.
Die Erfindung wird im folgenden anhand der Figuren an
Ausführungsbeispielen näher erläutert. Es zeigen:
Fig. 1-3 jeweils in vereinfachter Darstellung und im
Teilschnitt ein Keramik-Substrat und eine struk
turierte Metallisierung an einer Oberflächenseite
dieses Substrates in verschiedenen Verfahrensschrit
ten;
Fig. 4 in vergrößerter Darstellung und im Teilschnitt das
Keramik-Substrat und die an einer Oberflächenseite
dieses Substrates vorgesehene Metallisierung.
In den Figuren ist 1 eine Keramikschicht, welche an wenig
stens einer Oberflächenseite mit einer Metallisierung in Form
einer Kupferschicht 2 versehen ist. Die Kupferschicht 2, die
beispielsweise von einer Folie aus Kupfer oder einer Kupfer
legierung gebildet ist, ist mit einer geeigneten Technik,
beispielsweise mittels des dem Fachmann bekannten DBC-
Verfahrens an der Oberseite des Keramikschicht 1 befestigt.
Zur Erzeugung einer Strukturierung der Kupferschicht 2, d. h.
zur Erzeugung von metallischen Bereichen 2′ bzw. von gal
vanisch getrennten Leiterbahnen, Kontaktflächen usw. wird auf
die Kupferschicht 2 in an sich bekannter Weise mittels
Siebdruck, Fotodruck oder auf andere geeignete Weise eine der
Strukturierung bzw. dem Layout entsprechende Maskierung 3
aufgebracht. Dieser Zustand ist in der Fig. 1 dargestellt.
Anschließend erfolgt in einem Ätzbad das Ätzen des Substrates
mit der maskierten Kupferschicht 2, und zwar in der Weise,
daß die Kupferschicht 2 vollständig, d. h. bis zur Oberfläche
der Keramikschicht 1 dort abgetragen wird, wo die Kupfer
schicht 2 nicht durch die Maskierung 3 abgedeckt ist. Dieser
nach dem Ätzen erreichte Zustand ist in der Fig. 2 wieder
gegeben. Wie die Fig. 2 auch zeigt, bilden sich seitlich von
der durch das Ätzen erzeugten Ausnehmung 4 Begrenzungsflächen
5 an den Bereichen 2′, die (Begrenzungsflächen) Hohlkehlen
bilden bzw. konkav gewölbt sind.
Anschließend erfolgt entsprechend der Fig. 3 das Entfernen
der Maskierung 3 und nach diesem Entfernen eine Nachbe
handlung des Substrates in einem weiteren Ätzvorgang, der
allerdings in seiner Intensität (z. B. Zeitdauer des Ätz
prozesses) gegenüber dem ersten Ätzen wesentlich reduziert
ist.
Dieser weitere Ätzvorgang ist so eingestellt, daß etwa 2-20%
des Kupfers der Bereiche 2′, bevorzugt etwa 5% dieses Kupfers
abgetragen werden. Bei diesem weiteren Ätzvorgang (Nachätzen)
wird das Kupfer der Bereiche 2′ bevorzugt auch an den durch
die konkaven Begrenzungsflächen 5 gebildeten, spitz zulau
fenden Randbereichen 6 an der Oberseite der Bereiche 2′
abgetragen, so daß sich schließlich für die Bereiche 2′
beidseitig von jeder Ausnehmung 4, d. h. an den seitlichen
Begrenzungsflächen oder Seitenflächen 7 der von der struk
turierten Kupferschicht 2 gebildeten Leiterbahnen oder
Kontaktflächen usw. der in der Fig. 3 mit der unterbrochenen
Linie angegebene und in der Fig. 4 nochmals vergrößert
dargestellte Profilverlauf dieser Seitenflächen 7 der
Bereiche 2′ aus Kupfer ergibt. Wie in der Fig. 4 nochmals
besonders deutlich dargestellt ist, verläuft die jeweilige
Seitenfläche 7 schräg ansteigend derart, daß die Breite der
Ausnehmung 4 mit zunehmendem Abstand von der Oberseite des
Substrates zunimmt, wobei in der Fig. 4 mit a dasjenige Maß
(Versatz) angegeben ist, mit welchem eine angenommene
Höhenlinie auf der Seitenfläche 7 in etwa 70% der Gesamthöhe
des Bereiches 2′ gegenüber dem Fußpunkt F versetzt ist, an
dem die Seitenfläche 7 von der Oberseite des Substrates 1
ausgeht.
Bei einer bevorzugten Ausführungsform beträgt der Abtrag d
etwa 0,05-1,0 mm, vorzugsweise etwa 0,1-0,3 mm, und zwar
bei einer Dicke d der Bereiche 2′ von 0,15-1,0 mm, vorzugs
weise 0,2-0,3 mm.
Weiterhin ist diese Nachbehandlung bzw. dieses Nachätzen
bevorzugt so gestaltet, daß die Seitenfläche 7 am Übergang zu
der oben liegenden Fläche des jeweiligen Bereiches eine
konvexe Krümmung aufweist, und zwar beispielsweise mit einem
Krümmungsradius größer als 0,01 mm, vorzugsweise aber kleiner
als die Dicke der Metallisierung.
Durch den beschriebenen schrägen Verlauf der Seitenfläche 7
werden an den Seitenflächen der Bereiche 2′ bzw. der Leiter
bahnen und/oder Kontaktflächen Bereiche vermieden, die bei
nachfolgenden Verfahrensschritten, d. h. bei einer Weiterver
arbeitung des Substrates nicht oder nur schwer zugänglich
sind, beispielsweise nur schwer mit Abdecklacken, z. B.
Lötstoplacken beschichtet werden können usw.
Während die vorstehend beschriebene Nachbehandlung mittels
Ätzen wegen eines besonders geringen verfahrenstechnischen
Aufwandes sowie auch wegen der erzielten Ergebnisse, ins
besondere auch hinsichtlich der Oberflächenstruktur der
Bereiche 2′ äußerst vorteilhaft ist und auch eine exakte
Steuerung und Kontrolle der Verfahrensparameter und damit des
erzielten Ergebnisses ermöglicht, sind grundsätzlich auch
andere Verfahren zur Nachbehandlung möglich, so beispiels
weise ein Bürsten und/oder Sand- oder Glasperlenstrahlen der
die Bereiche 2′ aufweisenden Seite oder Seiten des Substrates
1 nach dem Ätzen der Ausnehmung 4, wobei sich dann an diese
Nachbehandlung vorzugsweise ein weiterer Verfahrensschritt,
beispielsweise Ätzen zur Erzielung einer glatten Oberflächen
struktur anschließt.
Grundsätzlich besteht auch die Möglichkeit, die Nachbehand
lung bzw. Abtragung durch elektrolytische Abtragung des
Kupfers der Kupferschicht 2 vorzunehmen.
Durch die Vermeidung der scharfen Randlinien 6 wird auch die
Spannungsfestigkeit erhöht, d. h. es werden scharfe Ränder, an
denen erste Entladungen auftreten könnten, vermieden.
Vorstehend wurde davon ausgegangen, daß es sich bei dem
Substrat 1 um ein Keramik-Substrat, beispielsweise eine
Aluminiumoxid- oder Aluminiumnitrid-Keramik handelt. Das
Substrat 1 kann aber auch ein Kunststoff, beispielsweise ein
faserverstärktes Epoxy-Harz sein.
Bei der Kupferschicht 2, die auf wenigstens einer Ober
flächenseite des Substrates 1 vorgesehen ist, handelt es sich
um eine dicke Kupferschicht, d. h. um eine Kupferschicht bei
der die Dicke d größer als 0,15 mm ist.
Die Erfindung wurde voranstehend an Ausführungsbeispielen
beschrieben. Es versteht sich, daß Änderungen sowie Abwand
lungen möglich sind, ohne daß dadurch der der Erfindung
zugrundeliegende Erfindungsgedanke verlassen wird.
Bezugszeichenliste
1 Substrat
2 Kupferschicht
2′ Bereiche
3 Maskierung
4 Ausnehmung
5 seitliche Begrenzungsfläche
6 Randbereich
7 Seitenfläche
a Abtrag
d Dicke der Kupfer-Bereiche
F Fußpunkt
H Höhenlinie.
2 Kupferschicht
2′ Bereiche
3 Maskierung
4 Ausnehmung
5 seitliche Begrenzungsfläche
6 Randbereich
7 Seitenfläche
a Abtrag
d Dicke der Kupfer-Bereiche
F Fußpunkt
H Höhenlinie.
Claims (13)
1. Substrat für elektrische Schaltkreise, bestehend aus
wenigstens einer Isolierschicht (1), die an wenigstens
einer Oberflächenseite mit wenigstens einem aus einer
Metallisierung (2) durch Maskieren und Ätzen erzeugten
metallischen Bereich (2′) mit großer Schichtdicke, d. h.
mit einer Schichtdicke der Größenordnung zwischen
0,15-1,0 mm versehen ist, dadurch gekennzeichnet, daß wenig
stens eine Seitenfläche (7) des metallischen Bereichs
(2′) durch Materialabtrag nach dem Ätzen derart abge
schrägt ist, daß sich in Richtung parallel zur Oberfläche
der Isolierschicht (1) und quer zur Seitenfläche (7)
zwischen einer Fußlinie (F) und einer gedachten Höhen
linie (H), deren Abstand von der Isolierschicht (1) etwa
70% der Höhe bzw. Dicke (d) des metallischen Bereichs
(2′) entspricht, an der Seitenfläche (7) ein Versatz (a)
ergibt, der etwa 0,05-1,0 mm beträgt.
2. Substrat nach Anspruch 1, dadurch gekennzeichnet, daß die
Dicke (d) des wenigstens einen metallischen Bereichs (2′)
in der Größenordnung zwischen 0,2-0,3 mm liegt.
3. Substrat nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß der Versatz (a) etwa 0,1 und 0,3 mm beträgt.
4. Substrat nach einem der Ansprüche 1-3, dadurch gekenn
zeichnet, daß der Krümmungsradius der Seitenfläche (7) am
Übergang zur Oberseite des metallischen Bereichs (2′)
größer als 0,01 mm und vorzugsweise kleiner als die Dicke
der Metallisierung ist.
5. Substrat nach einem der Ansprüche 1-4, dadurch gekenn
zeichnet, daß der Materialabtrag durch Nachätzen erfolgt
ist.
6. Substrat nach einem der Ansprüche 1-5, dadurch gekenn
zeichnet, daß der Materialabtrag durch Bürsten und/oder
Sandstrahlen und/oder Glasperlenstrahlen und/oder durch
elektrolytische Abtragung erfolgt ist.
7. Substrat nach einem der Ansprüche 1-6, dadurch gekenn
zeichnet, daß die Isolierschicht (1) eine Keramikschicht
ist.
8. Substrat nach einem der Ansprüche 1-6, dadurch gekenn
zeichnet, daß die Isolierschicht (1) eine Schicht aus
einem Kunststoffmaterial, beispielsweise aus einem
faserverstärkten Kunststoffmaterial, bevorzugt aus
Epoxy-Harz ist.
9. Verfahren zum Herstellen eines Substrates für elektrische
Schaltkreise, bei dem (Verfahren) an wenigstens einer
Oberflächenseite einer Isolierschicht (1) aus einer
dortigen Metallisierung (2) durch Aufbringung einer
Maskierung (3) und durch anschließendes Ätzen wenigstens
ein metallischer Bereich (2′) mit einer vorgegebenen
Struktur und mit einer Dicke in der Größenordnung
zwischen 0,15 und 1,0 mm erzeugt wird, und bei dem dann
anschließend die Maskierung entfernt wird, dadurch
gekennzeichnet, daß nach dem Entfernen der Maskierung (3)
eine Nachbehandlung des Substrates durch einen weiteren
Ätzvorgang erfolgt, und zwar derart, daß bei dieser
Nachbehandlung etwa 2-20% der Dicke des wenigstens einen
metallischen Bereichs (2′) abgetragen wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß
bei der Nachbehandlung etwa 5% der Dicke des metallischen
Bereichs (2′) abgetragen wird.
11. Verfahren nach Anspruch 9 oder 10, gekennzeichnet durch
die Verwendung einer an wenigstens einer Oberflächenseite
mit einer Schicht (2) aus Kupfer oder einer Kupfer
legierung versehenen Isolierschicht.
12. Verfahren nach einem der Ansprüche 9-11, gekennzeichnet
durch die Verwendung einer mit einer Metallisierung
versehenen Keramikschicht (1).
13. Verfahren nach einem der Ansprüche 9-11, gekennzeichnet
durch die Verwendung einer mit der Metallisierung
versehenen Schicht aus Kunststoff, vorzugsweise aus
faserverstärktem Kunststoff, beispielsweise faserver
stärktem Epoxy-Harz.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944406397 DE4406397A1 (de) | 1994-02-26 | 1994-02-26 | Substrat für elektrische Schaltkreise sowie Verfahren zum Herstellen des Substrates |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944406397 DE4406397A1 (de) | 1994-02-26 | 1994-02-26 | Substrat für elektrische Schaltkreise sowie Verfahren zum Herstellen des Substrates |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4406397A1 true DE4406397A1 (de) | 1995-08-31 |
Family
ID=6511345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944406397 Ceased DE4406397A1 (de) | 1994-02-26 | 1994-02-26 | Substrat für elektrische Schaltkreise sowie Verfahren zum Herstellen des Substrates |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4406397A1 (de) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0895445A1 (de) * | 1997-07-30 | 1999-02-03 | Mecanismos Auxiliares Industriales S.A. M.A.I.S.A. | Verbesserung des Entwurfs der Zwischenbahnen von Leistungsleiterplatten |
WO2002041676A1 (es) * | 2000-11-20 | 2002-05-23 | Lear Automotive (Eeds) Spain, S.L. | Procedimiento para incrementar la rigidez dieléctrica y resistencia de aislamiento entre pistas de placas de circuito impreso |
EP1298968A2 (de) * | 2001-09-28 | 2003-04-02 | Dowa Mining Co., Ltd. | Metall bekleidete keramische Schaltungsplatte |
DE10212495A1 (de) * | 2002-03-21 | 2003-10-09 | Juergen Schulz-Harder | Verfahren zum Herstellen eines Metall-Keramik-Substrats, vorzugsweise eines Kupfer-Keramik-Substrats |
US6936337B2 (en) | 2001-09-28 | 2005-08-30 | Dowa Mining Co., Ltd. | Metal/ceramic circuit board |
EP1061783B1 (de) | 1999-06-14 | 2013-11-20 | Curamik Electronics GmbH | Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat |
CN105357888A (zh) * | 2015-10-29 | 2016-02-24 | 重庆方正高密电子有限公司 | 一种pcb板的制备方法及pcb板 |
CN105392285A (zh) * | 2015-10-29 | 2016-03-09 | 重庆方正高密电子有限公司 | 一种pcb板线路侧壁的处理方法 |
DE102014220650A1 (de) | 2014-10-13 | 2016-04-14 | Heraeus Deutschland GmbH & Co. KG | Optimiertes Leiterbahndesign von metallischen Materialien auf keramischen Substanzen |
US11107760B2 (en) | 2018-11-19 | 2021-08-31 | Mitsubishi Electric Corporation | Semiconductor device, electric power conversion apparatus and method for manufacturing semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1258941B (de) * | 1963-01-21 | 1968-01-18 | Ibm | Verfahren zur Herstellung von mehrschichtigen Duennfilmschaltungsplatten |
DE1640083A1 (de) * | 1966-04-18 | 1970-05-21 | Singer Co | Verfahren zum Bilden elektrischer Stromkreisverbindungen durch Belegung |
DE4004844C1 (de) * | 1990-02-16 | 1991-01-03 | Abb Ixys Semiconductor Gmbh | Verfahren zur Herstellung einer strukturierten Kupfermetallisierung auf einem Keramiksubstrat |
JPH03283586A (ja) * | 1990-03-30 | 1991-12-13 | Toshiba Lighting & Technol Corp | 樹脂基板 |
DE4119526C2 (de) * | 1991-06-13 | 1993-03-25 | Lichtenstein Ltd., Gibraltar, Gi |
-
1994
- 1994-02-26 DE DE19944406397 patent/DE4406397A1/de not_active Ceased
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1258941B (de) * | 1963-01-21 | 1968-01-18 | Ibm | Verfahren zur Herstellung von mehrschichtigen Duennfilmschaltungsplatten |
DE1640083A1 (de) * | 1966-04-18 | 1970-05-21 | Singer Co | Verfahren zum Bilden elektrischer Stromkreisverbindungen durch Belegung |
DE4004844C1 (de) * | 1990-02-16 | 1991-01-03 | Abb Ixys Semiconductor Gmbh | Verfahren zur Herstellung einer strukturierten Kupfermetallisierung auf einem Keramiksubstrat |
JPH03283586A (ja) * | 1990-03-30 | 1991-12-13 | Toshiba Lighting & Technol Corp | 樹脂基板 |
DE4119526C2 (de) * | 1991-06-13 | 1993-03-25 | Lichtenstein Ltd., Gibraltar, Gi |
Non-Patent Citations (2)
Title |
---|
JP 1-120886 A., In: Patents Abstracts of Japan, E-805, Aug.14, 1989, Vol.13, No. 364 * |
WEIMAR, Hermann: Bismmehlreinigung von Schaltungenund Multilayer-Innenlagen. In: Metalloberfläche 421988, 4, S.208-210 * |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0895445A1 (de) * | 1997-07-30 | 1999-02-03 | Mecanismos Auxiliares Industriales S.A. M.A.I.S.A. | Verbesserung des Entwurfs der Zwischenbahnen von Leistungsleiterplatten |
WO1999007194A1 (en) * | 1997-07-30 | 1999-02-11 | Lear Automotive Dearborn, Inc. | Inter-tracks for power printed circuits |
ES2140310A1 (es) * | 1997-07-30 | 2000-02-16 | Mecanismos Aux Ind | Perfeccionamientos en los diseños de entrepistas en los circuitos impresos de potencia. |
EP1061783B1 (de) | 1999-06-14 | 2013-11-20 | Curamik Electronics GmbH | Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat |
WO2002041676A1 (es) * | 2000-11-20 | 2002-05-23 | Lear Automotive (Eeds) Spain, S.L. | Procedimiento para incrementar la rigidez dieléctrica y resistencia de aislamiento entre pistas de placas de circuito impreso |
ES2170708A1 (es) * | 2000-11-20 | 2002-08-01 | Lear Automotive Eeds Spain | Procedimiento para incrementar la rigidez dielectrica y resistencia de aislamiento entre pistas de placas de circuito impreso. |
EP1298968A3 (de) * | 2001-09-28 | 2005-02-02 | Dowa Mining Co., Ltd. | Metall bekleidete keramische Schaltungsplatte |
US6936337B2 (en) | 2001-09-28 | 2005-08-30 | Dowa Mining Co., Ltd. | Metal/ceramic circuit board |
EP1298968A2 (de) * | 2001-09-28 | 2003-04-02 | Dowa Mining Co., Ltd. | Metall bekleidete keramische Schaltungsplatte |
US8342384B2 (en) | 2002-03-13 | 2013-01-01 | Curamik Electronics Gmbh | Method for the production of a metal-ceramic substrate, preferably a copper ceramic substrate |
DE10212495B4 (de) * | 2002-03-21 | 2004-02-26 | Schulz-Harder, Jürgen, Dr.-Ing. | Verfahren zum Herstellen eines Metall-Keramik-Substrats, vorzugsweise eines Kupfer-Keramik-Substrats |
DE10212495A1 (de) * | 2002-03-21 | 2003-10-09 | Juergen Schulz-Harder | Verfahren zum Herstellen eines Metall-Keramik-Substrats, vorzugsweise eines Kupfer-Keramik-Substrats |
DE102014220650A1 (de) | 2014-10-13 | 2016-04-14 | Heraeus Deutschland GmbH & Co. KG | Optimiertes Leiterbahndesign von metallischen Materialien auf keramischen Substanzen |
WO2016058970A1 (de) | 2014-10-13 | 2016-04-21 | Heraeus Deutschland GmbH & Co. KG | Optimiertes leiterbahndesign von metallischen materialien auf keramischen substanzen |
CN105357888A (zh) * | 2015-10-29 | 2016-02-24 | 重庆方正高密电子有限公司 | 一种pcb板的制备方法及pcb板 |
CN105392285A (zh) * | 2015-10-29 | 2016-03-09 | 重庆方正高密电子有限公司 | 一种pcb板线路侧壁的处理方法 |
US11107760B2 (en) | 2018-11-19 | 2021-08-31 | Mitsubishi Electric Corporation | Semiconductor device, electric power conversion apparatus and method for manufacturing semiconductor device |
DE102019217502B4 (de) | 2018-11-19 | 2022-03-17 | Mitsubishi Electric Corporation | Halbleitervorrichtung, elektrische Leistungsumwandlungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69323978T2 (de) | Herstellungsverfahren eines Leiterrahmens | |
DE4447897B4 (de) | Verfahren zur Herstellung von Leiterplatten | |
EP1245138B1 (de) | Verfahren, anlage und vorrichtung zur herstellung eines elektrischen verbindungselementes sowie elektrisches verbindungselement und halbzeug | |
DE1930669C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
DE2650761A1 (de) | Metallmaske zur verwendung beim siebdruck | |
EP0658300B1 (de) | Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung | |
DE2066108C2 (de) | Verfahren zum Herstellen elektrischer Leitungsverbindungen auf einem Halbleitersubstrat mit einem p-n-Übergang | |
EP0700630B1 (de) | Folienleiterplatten und verfahren zu deren herstellung | |
DE68910356T2 (de) | Folienkondensator, Verfahren und Vorrichtung für seine Herstellung. | |
EP0166105B1 (de) | Flexible Leiterplatte und Verfahren zu ihrer Herstellung | |
DE2723465C2 (de) | Maske zum Aufbringen eines Musters auf ein Substrat und Verfahren zu ihrer Herstellung | |
DE4406397A1 (de) | Substrat für elektrische Schaltkreise sowie Verfahren zum Herstellen des Substrates | |
DE2636971A1 (de) | Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat | |
DE2313106A1 (de) | Verfahren zum herstellen eines elektrischen verbindungssystems | |
DE1640083A1 (de) | Verfahren zum Bilden elektrischer Stromkreisverbindungen durch Belegung | |
CH667359A5 (de) | Verfahren zur herstellung einer starre und flexible partien aufweisenden leiterplatte fuer gedruckte elektrische schaltungen. | |
DE2015643A1 (de) | Verfahren zur Herstellung von Mehrschi cht-Stromkreispaneelen | |
DE2645947C2 (de) | Verfahren zur Herstellung einer gedruckten Schaltung | |
DE3522852C2 (de) | Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper | |
DE2645081C2 (de) | Verfahren zum Herstellen einer Dünnfilmstruktur | |
DE10205592A1 (de) | Verfahren zum Herstellen eines Halbzeugs für Leiterplatten | |
DE2000863A1 (de) | Verfahren zum Bohren kleiner Loecher | |
DE68904087T2 (de) | Vorrichtung zur erzeugung einer streifenfoermigen beschichtung auf einem leiterband mittels eines elektrolyse-verfahrens. | |
DE1267738B (de) | Verfahren zur Herstellung von elektrischen Verbindungen zwischen den Stromkreisen von mehrlagigen gedruckten elektrischen Schaltungen | |
DE3507341A1 (de) | Verfahren zum bilden von elektrisch-leitenden bahnen auf einem substrat |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |