DE1930669C2 - Verfahren zur Herstellung einer integrierten Halbleiterschaltung - Google Patents

Verfahren zur Herstellung einer integrierten Halbleiterschaltung

Info

Publication number
DE1930669C2
DE1930669C2 DE1930669A DE1930669A DE1930669C2 DE 1930669 C2 DE1930669 C2 DE 1930669C2 DE 1930669 A DE1930669 A DE 1930669A DE 1930669 A DE1930669 A DE 1930669A DE 1930669 C2 DE1930669 C2 DE 1930669C2
Authority
DE
Germany
Prior art keywords
layer
aluminum
aluminum oxide
conductor
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1930669A
Other languages
English (en)
Other versions
DE1930669A1 (de
Inventor
Hideo Tokio/Tokyo Tsunemitsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP43041769A external-priority patent/JPS5142472B1/ja
Priority claimed from JP92569A external-priority patent/JPS51839B1/ja
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of DE1930669A1 publication Critical patent/DE1930669A1/de
Application granted granted Critical
Publication of DE1930669C2 publication Critical patent/DE1930669C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6324—Formation by anodic treatments, e.g. anodic oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/665—Porous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69391—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69392—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69393—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69394—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/435—Cross-sectional shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/43—Encapsulations, e.g. protective coatings characterised by their materials comprising oxides, nitrides or carbides, e.g. ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6314—Formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Description

a) Aufbringen einer Isolierschicht mit den Schaltungselementzonen zugeordneten Kontaktöffnungen auf dem Halbleiterkörper;
b) Aufbringen einer zusammenhängenden Schicht aus Aluminium auf der Isolierschicht und den Kontaktöffnungen;
c) Ausbilden einer Maske auf der Aluminiumschicht derart, daß sie die zu bildenden, über die Kontaktöffnungen verlaufenden Leiter abdeckt;
d) chemisches Behandeln der nicht von der Maske bedeckten Teile der Aluminiumschicht zur Bildung der isolierenden Bereiche,
dadurch gekennzeichnet, daß
e) auf der Aluminiumschicht (401) zunächst eine die zu bildenden Leiter freilassende Fotomaske (402) aufgebracht und dann durch anodische Oxidation, bei der der Halbleiterkörper (101) mit dem positiven Spannungspol verbunden ist und als Anode dient, an der Oberfläche der zu bildenden Leiter (201) eine Oberflächenschicht aus nichtporösem Aluminiumoxid (403) gebildet wird, und daß
f) nach Entfernen der Fotomaske (402) und unter Verwendung der Oberflächenschicht (403) am nichtporösen Aluminiumoxid als Maske die chemische Behandlung der die zu bildenden Leiter (201) umgebenden Bereiche (404) als anodische Oxidation durchgeführt wird, durch die diese Bereiche (404) in poröses Aluminiumoxid umgewandelt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß anschließend eine weitere anodische Oxidation durchgeführt wird, durch die unter der Oberflächenschicht (403) liegende Randbereiche (405) der gebildeten Leiter in nicht poröses Aluminiumoxid umgewandelt werden.
3. Verfahren zur Herstellung einer integrierten Halbleiterschicht mit einer Leiterschicht auf einem Halbleiterkörper, wobei die Leiterschicht eine Anzahl von Leitern bildet, die durch isolierende Bereiche umgeben und voneinander getrennt sind, und selektiv mit in dem Halbleiterkörper ausgebildeten Schaltungselementzonen kontaktiert sind, mit folgenden Verfahrensschritten:
a) Aufbringen einer Isolierschicht mit den Schaltungselementzonen zugeordneten Kontaktöffnungen auf dem Halbleiterkörper;
b) Aufbringen einer zusammenhängenden Schicht anodisch oxidierbarem Metall auf der Isolierschicht und den Kontaktöffnungen;
c) Ausbilden einer Maske auf der Metallschicht
30 derart, daß sie die zu bildenden, über die Kontaktöffnungen verlaufenden Leiter abdeckt;
d) chemisches Behandeln der nicht von der Maske bedeckten Teile der Metallschicht zur Bildung der isolierenden Bereiche,
dadurch gekennzeichnet, daß
e) die chemische Behandlung als anodische Oxidation durchgeführt wird und dadurch die nicht von der Maske bedeckten Teile (404) der Metallschicht im isolierende Metalloxidzonen umgewandelt werden, und daß
f) anschließend die Maske (501) entfernt und an der Oberfläche der gebildete Leiter (201) durch anodische Oxidation eine isolierende Oberflächenschicht (502, 505) aus Metalloxid gebildet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß bei Verwendung von Aluminium als Metallschicht die anodische Oxidation der nicht von der Maske bedeckten Teile (404) der Metallschicht unter solchen Bedingungen durchgeführt wird, daß poröses Aluminiumoxid entsteht, und die anodische Oxidation der Oberflächenschicht (502,505) der Leiter unter solchen Bedingungen durchgeführt wird, daß in dieser Oberflächenschicht und zusätzlich im Randbereich der Leiter (201) nicht poröses Aluminiumoxid gebildet wird.
Die Erfindung betrifft ein Verfahren zum Herstellen einer integrierten Halbleiterschaltung von der in dem Oberbegriff der Ansprüche 1 bzw. 3 angegebenen Art.
Bei einem aus FR-PS 15 22 101 bekannten Verfahren dieser Art besteht die chemische Behandlung der die Leiter umgebenden Bereiche der insbesondere aus Aluminium bestehenden Metallschicht aus einem Wegätzen dieser Bereiche. Anschließend wird eine Isolierschicht aufgebracht, die die Leiter abdeckt und auch die weggeätzten Bereiche ausfüllt. Hierdurch entstehen zwangsläufig stufenförmige Unebenheiten an den Rändern der so gebildeten Leiter. Werden mehrere Leiterschichten übereinander angeordnet, so summieren sich diese Unebenheiten.
Mit einem solchen Verfahren sind mehrere Nachteile verbunden. Die Unebenheiten der gebildeten Leiterschichten erschweren die Herstellung von sehr feinen Leiterstrukturen und damit die Erzielung einer hohen Integrationsdichte. Die Präzision der Herstellung wird beeinträchtigt, insbesondere, da das Aufbringen der Fotomasken auf solchen unebenen Schichten zwangsläufig mit Ungenauigkeiten verbunden ist und da der Ätzvorgang bei unebenem Schichtenverlauf örtlich ungleichmäßig ist. Auch beim anschließendem Aufbringen weiterer leitfähiger oder isolierender Schichten ergeben sich im Bereich der Stufen örtlich geringere Schichtdikkcn, so daß übereinander liegende Leiter dort ungenügend voneinander isoliert bzw. unerwünscht kapazitaliv gekoppelt sein können. Ferner sind die Leiterschichten im Bereich der sich bildenden Erhöhungen oder Stufen einer erhöhten Beschädigungsgefahr ausgesetzt.
Aus der US-PS 33 37 426 ist zwar ein Verfahren zur Herstellung einer Schaltung mit passiven Dünnschichtelementen bekannt, bei dem in einer auf einem isolieren-
den Substrat aufgebrachten durchgehenden Metallschicht Kondensatorelektroden dadurch ausgebildet werden, daß die die zu bildenden Elektroden umgebenden Bereiche der Metallschicht durch anodische Oxidation in isolierendes Metalloxid umgewandelt werden. Auf dieser die Kondenstorelektroden enthaltenden Schicht werden aber die eigentlichen Leiter der Schaltung sowie Widerstandselemente und sonstige Schaltungsbereiche in der eingangs genannten Weise durch Wegätzen der sie umgebenden Bereiche einer Metallschicht hergestellt Die fertige Schaltung weist daher ebenfalls die vorgenannten Unebenheiten auf.
Bei einem aus US-PS 31 69 892 bekannten Verfahren werden auf einem isolierenden Substrat mehrere übercinanderliegende Leiterschichten dadurch hergestellt, daß jede Schicht als durchgehende Metallschicht aufgebracht, die zu bildenden Leiter mit einer Maske abgedeckt und die nicht abgedeckten Bereiche in oxidierender Atmosphäre in isolierendes Metalloxid umgewandelt werden, wodurch man völlig ebene Leiterschichten erhält Ein solcher Oxidationsprozeß, der in der Regel bei erhöhter Temperatur oder mit längeren Beharidlungszeiten verbunden ist, ist nicht sehr präzise steuerbar und würde bei Halbleitersubstraten die Gefahr mit sich bringen, daß durch thermisches Eindiffundieren von Störstellen in den Halbleiterkörper, dessen Eigenschaften verändert werden.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art so auszubilden, daß damit auf dem Halbleiterkörper völlig flache Leiterschichten mit hoher Zuverlässigkeit und Präzision herstellbarsind.
Die erfindungsgemäßen Lösungen der Aufgabe sind im Anspruch 1 bzw. 3 angegeben. Die Unteransprüche beziehen sich auf vorteilhafte weitere Ausbildungen dieser Lösungen.
Ausführungsformen der Erfindung werden anhand der Zeichnungen näher erläutert, die
F i g. 1 zeigt einen Querschnitt durch eine integrierte Halbleiterschaltung, die gemäß der Erfindung hergestellt wurde, die
F i g. 2(A) und 2(B) zeigen eine perspektivische Ansicht und einen Querschnitt einer anderen integrierten Halbleiterschaltung die nach der Erfindung hergestellt wurde, die
Fig.3(A) bis 3(F) zeigen Querschnitte durch integrierte Schaltungen zur Erläuterung des Herstellungsverfahrens nach der Erfindung, die
F i g. 4(A) bis 4(E') zeigen Querschnitte zur Erläuterung einer anderen Ausführungsform des Verfahrens nach der Erfindung.
Die in F i g. 1 gezeigte integrierte Halbleiterschaltung besteht aus einem Halbleiterkörper 101, der aus einem Grundkörper aus Silizium mit einer Anzahl von Schaltclementzonen und einer auf diesen Grundköi per aufgebrachten Isolierschicht aus Siliziumdioxid zusammengesetzt ist. Auf der Oberfläche des Körpers 101 sind Aluminiumkanäle 201 als Leiter der ersten Schicht ausgebildet und mit einer ersten Isolierschicht 202 aus Aluminiumoxid bedeckt. Die Kanäle 201 werden durch anodische Oxidation einer Aluminiumschicht geformt, durch die die Aluminiumoxidschicht 202 entsteht Die so gebildete Schicht 202 weist eine völlig glatte, parallel zur Oberfläche des Körpers 101 liegende Oberfläche auf. Die Leiter bzw. Kanäle 201 dienen als Elektroden für Schaltungselementzonen oder der Verbindung solcher Zonen untereinander. Anhand der F i g. 3 wird weiter unten eine schrittweise Erläuterung des Verfahrens zur Bildung der obenerwähnten Schichten gegeben werden. Die weiteren Verdrahtungsschichten werden auf den jeweils darunterliegenden Verdrahtungsschichten ausgebildet, die mit einem Aluminiumoxidfilm bedeckt werden. Die untenliegende Schicht ist jeweils so eben, daß die darüberliegende Schicht leicht mit hoher Zuverlässigkeit ausgebildet werden kann.
Da die darunterliegenden Verdrahtungsschichten durch örtlich selektiv anodische Oxidation der Aluminiumschicht gebildet werden und nicht durch das Fotoätzverfahren, kann bei diesem Verdrahtungsaufbau zudem eine zufriedenstellende Ebenheit der darunterliegenden Oberflächen erzielt werden. Daraus folgt, daß alle auf die mit dem bekannten Aufbau verknüpfte Unebenheit zurückgehenden Mangel vermieden werden könnte.
Mit 205 sind in F i g. 1 jeweils weitere Aluminiumkanäle bezeichnet mit 204 und 206 weitere Isolierschichten aus Aluminiumoxid.
Die in F i g. 2(A) gezeigte weitere Bauform einer integrierten Halbleiterschaltung weist auf dem Halbleiterkörper 101 eine erste und zweite Verdrahtungsschicht auf, die nach dem oben beschriebenen Verfahren aufgebracht sind. Diese Verdrahtungsschichten bestehen aus einer ersten Schicht aus Aluminiumkanälen 201, einer Aluminiumoxidschicht 202, einer zweiten Schicht aus Aluminiumkanälen 203 und einer weiteren Aluminiumoxidschicht 204. Auf der oberen Verdrahtungsschicht dieser Bauform ist eine Anzahl herausragender Elektroden 301 angeordnet, die mit gewünschten Teilen der oberen Kanäle 203 durch die in der Aluminiumoxidschicht 204 ausgebildeten öffnungen hindurch verbunden sind. Auch die hervorragenden Elektroden 301 sind, nach bekannter Technik gebildet, bei der Schweißkügelchen, elektroplattierte Kügelchen oder Stableiter als Verbindungselektroden zum Außenkreis verwendet werden.
F i g. 2(B) zeigt eine Halbleitervorrichtung, bei der ein Halbleiterchip gemäß F i g. 2(A) auf Leiterbahnen an der Oberfläche eines Keramikkörpers 303 befestigt ist. An der Verbindungsstelle weisen die einwärtsgerichteten Ränder der Leiter 302 Vorsprünge 304 auf, die an den freiliegenden Stellen der Kanäle 201 des Halbleiterchips befestigt sind. Da der Halbleiterchip die durch die Fig.2A wiedergegebene völlig glatte Oberfläche, die mit der durch das Verfahren der anodischen Oxidation gebildeten Isolierschicht überzogen ist, kann die integrierte Halbleitervorrichtung mit der Frontflächenverbindung nach F i g. 3B leicht mit hoher Zuverlässigkeit
so hergestellt werden.
Die Fig.3(A) bis (F) zeigen eine Ausführungsform des Verfahrens nach der Erfindung in der Reihenfolge der Verfahrensschritte. Das Verfahren schließt eine Reihe von selektiven Anodisierungsvorgängen ein, wie weiter unten beschrieben werden wird. Zunächst wird der Halbleiterkörper 101 mit seinen Schaltelementzonen die zwecks innerer und äußerer Verbindungen noch zu behandeln sind, gleichmäßig von einer Aluminiumschicht 401 einer Dicke von einem Mikron bedeckt, die durch das Vakuumaufdampfverfahren aufgebracht wird (Fig. 2(A)). Die Oberfläche der Aluminiumschicht 401 wird mit einer Fotolackschicht 402(Fig. 3(B)) bedeckt und zwar in solchen Bereichen, in denen keine Leitfähigkeit bleiben soll. Indem diese Fotolackschicht 402 als Maske benutzt wird, wird der Halbleiterkörper 101 mit der auf ihm befindlichen Aluminiumschicht 401 mit einer positiven Elektrode verbunden, und die anodenbildende Lösung wird auf negativem Potential gehalten.
Dann wird die anodische Oxidation durchgeführt. Dadurch wird der der Oxidation ausgesetzte Teil der Oberfläche der Alurniniumschicht 401 örtlich selektiv durch nichtporöses Aluminiumoxid 403 bedeckt (F i g. 3(C)). Dieses nichtporöse Aluminiumoxid bildet sich bei der Gleichspannungsanodisierung mit mit Äthylen-Glycol gesättigter Ammonium-Borat-Lösung als anodisierendem Agens. Die angelegte Spannung beträgt 40 bis 45 Volt, und der Vorgang dauert ungefähr 3 Minuten. Wenn die Spannung zu hoch oder die Verfahrenszeit zu lang gewählt wird, verliert die Fotolackschicht ihre Haftfähigkeit an der Aluminiumoberfläche insbesondere an den Rändern.
Wenn die nichtporöse anodenoxidierte Schicht vollendet ist, wird das Fotolackmaterial 402 mit einem Entfernungsagens von der Aluminiumoberfläche entfernt (Fig.3(D)). Die ortsselektiv gebildeten Teile 403 aus nichtporösem Aluminiumoxid dienen als Maske gegen die Anodisierung, während der die unmaskierte Aluminiumschicht 401 in poröses Aluminiumoxid 404 verwandelt wird (F i g. 3(E)). Nach Vollendung dieses Schrittes bilden die aus nichtporösem Aluminiumoxid 403 und porösem Aluminiumoxid 404 bestehende Isolierschicht und ein mit Aluminiumoxid bedeckter Aluminiumkanal 201 als Leiter die Leiterschicht. Als Lösung für die Umwandlung von Aluminium in poröses Aluminiumoxid kann bei einer Temperatur von 20° C auf das Aluminium einwirkende zweiprozentige Schwefelsäure dienen. Die Konstantspannungsformation wird bei 20 Volt durchgeführt. Schließlich wird das poröse Aluminiumoxid durch Wiederholung des obenerwähnten Anodisierungsverfahrens veranlaßt, zu beiden Seiten des Aluminiumkanals 201 nichtporöse Aluminiumoxidteile 405 zu bilden, um die chemischen und elektrischen Eigenschaften der Verdrahtungsschicht zu stabilisieren (F i g. 3(F)).
Die anodische Oxidation in dieser letzten Stufe des Verfahrens beginnt mit der Konstantstromformation mit dem Halbleiterkörper als Anode. Wenn die Formationsspannung einen bestimmten Wert von 100 bis 150 Volt erreicht hat, wird der Vorgang auf Konstantspannungsformation umgeschaltet. Durch diese Behandlung bildet sich an den Seiten des Aluminiumkanals 201 nichtporöses Aluminiumoxid 405. Die Dicke der Schicht 403 nichtporösen Aluminiumoxids, die ursprünglich auf der Oberfläche des Kanals 201 ausgebildet wurde, wird dadurch um ungefähr 0,1 bis 0,3 μηι leicht erhöht. Zusätzlich kann das im Verlaufe der Formierung des porösen Aluminiumoxidsteils verbliebene Aluminium fast gänzlich in Aluminiumoxid verwandelt werden.
Wie oben beschrieben, kann das durch Aufdampfen oder Aufspritzen auf den Körper gebrachte Aluminium mit Leichtigkeit ortsselektiv zur Bildung der Aluminiumoxidschicht anodisiert werden, also zur Bildung einer Isolierchicht Die Oberfläche der so erhaltenen Aluminiumoxidschicht ist völlig eben und erleichtert die nachfolgenden Verfahrensschritte. Die Bildung der Mehrebenenverdrahtung wird durch Öffnungen im Bereich des nichtporösen Aluminiumoxids ermöglicht, durch die der Leiter elektrisch mit dem Leiter einer darüberliegenden Schicht verbunden werden muß, woraufhin das anhand der F i g. 3 beschriebene Verfahren wiederholt wird. Zur Aubildung der Öffnungen in dem nichtporösen Aluminiumoxid wird dieses bei 70 bis 75°C mit einer ätzenden Lösung behandelt, die aus einer mit einem Liter Wasser verdünnen Mischung aus 35 g Chromsäureanhydrid und 20 ecm Phosphorsäure besteht.
Da das nichtporöse Aluminiumoxid mit dem Behandlungsagens für das poröse Aluminiumoxid nicht reagiert, wird die Aluminiumschicht durch dieses Verfahren unfehlbar in das poröse Aluminiumoxid verwandelt. Der Bildungsprozeß kann durch die Regulierung der formierenden Spannung oder des formierenden Stromes leicht zusätzlich gesteuert werden.
Anhand der F i g. 4(A) bis (E') wird eine andere Ausführungsform der Erfindung erläutert. Dieses Verfahren umfaßt jenem von F i g. 3 gleiche Schritte. Zunächst wird auf die Oberfläche des Halbleiterkörpers 101 eine dünne Schicht 401 Aluminium aufgebracht (Fig.4(A)). Dann wird Fotolackmaterial 501 aufgelegt, das die Aluminiumschicht 401 teilweise bedeckt, nämlich dort, wo später die Aluminiumkanäle, d. h. die Leiter ausgebildet werden sollen (Fig.4(B)). Der Bereich der Aluminiumschicht 401, in dem das Fotoiackmateriai selektiv entfernt wird, wird zur Bildung porösen Aluminiumoxids 404 anodisiert (Fig.4(C)), wobei ein Fotolackmaterial 501 als Maske gegen Anodisierung benutzt wird. Das Fotolackmaterial 501 wird dann entfernt. Damit wird dann ein Bereich 502 nichtporösen Aluminiumoxids gebildet, der einen Aluminiumkanal 201 als Leiter einbettet (F i g. 4(D)). Daraufhin wird das nichtporöse Aluminiumoxid selektiv oberhalb des gewünschten Teiles 503
des Kanals 201 entfernt. Der Bereich 503 ist eine öffnung für eine Verbindung zu einem metallischen Kanal in der darüberliegenden Schicht oder zu einer äußeren Anschlußelektrode (F i g. 4(E)).
Auch wenn ein Teil des Kanals 201 in derselben Ebene freiliegen soll, wie die Oberfläche der Aluminiumoxidschicht, um die Herausführung der Anschlußelektrode zu erleichtern, kann das in F i g. 4(C) angedeutete Verfahren zur Bildung porösen Aluminiumoxids 404 angewendet werden, indem eine Maske 504 aus Fotoiackmaterial vorgesehen wird, die an dem Bereich zur Elektrodenherausführung auf der Oberfläche des Aluminiumfilms 401 haftet (Fig.4(D'). Dann wird die Schicht 505 nichtporösen Aluminiumoxids gebildet. Die Maske 504 aus Fotolackmaterial kann bei diesem Verfahren durch säurefestes Metall oder eine säurefeste Legierung ersetzt werden (F i g. 4(E')).
Wie aus der obigen Darstellung hervorgeht, kann die aus den metallischen Kanälen und der gemäß dem oben beschriebenen Verfahren hergestellten Isolierschicht bestehende Verdrahtungsschicht eben gehalten werden, und zwar unabhängig davon, wieviele solcher Schichten zur Bildung des Mehrebenenverdrahtungsaufbaues lamelliert werden. Zwar kann bei der Umwandlung von Aluminium in Aluminiumoxid eine Volumenänderung
so auftreten. Die auf diese Volumenänderung zurückzuführende Unebenheit ist jedoch fast vernachlässigbar.
Selbst wenn die obenerwähnte Volumenänderung eine nennenswerte Unebenheit in der Oberfläche der Schicht der anodischen Oxidation hervorruft, beeinflußt diese die geglättete Form der darüberliegenden Verdrahtungsschicht nicht ungünstig, weil die Grenzlinie zwischen dem Leiter und dem Aluminiumoxid eine sehr schwache Neigung hat. Zudem ist die integrierte Halbleiterschaltung nach der Erfindung gegen Verkratzung und Ablagerung von Fremdkörpern auf der Verdrahtungsschicht unempfindlich, weil die Leiter durch festes Aluminiumoxid geschützt sind.
Bei Halbleitereinrichtungen mit Aluminiumkanälen nach dem Stande der Technik können im Verlaufe von Wärmebehandlungen nach der Bildung der Kanäle beobachtete Legierungsvorgänge zu einer Rekristallisation von Aluminium führen, was kleine Vorsprünge in der Fläche der Aluminiumleiter oder Risse in der auf die
Leiter aufgebrachten Isolierschicht zur Folge hat. Gemäß der vorliegenden Erfindung sind fast alle Teile der Aluminiumkanäle in die Aluminiumoxidschicht eingebettet, so daß der Leiter keine Neigung zur Zerstörung zeigt. Risse in der Aluminiumoxidschicht können völlig vermieden werden.
Die Halbleitereinrichtungen selbst, auf die das oben beschriebene Verfahren zur Ausbildung der Leiterschichten anwendbar ist, sind nicht auf ebene, mit Siliziumdioxid überzogene Halbleiterkörper beschränkt. Es kann sich um Einrichtungen vom Mesatyp handeln, die mit einer Isolierschicht überzogen sind. Die an dem Halbleitergrundkörper haftende Siliziumdioxidschicht kann mit anderen Isolierschichten wie Siliziumnitrid, Phosphorsilikatglas, Aluminiumoxidsilikatglas oder Aluminiumoxid überzogen sein, die durch Aufdampfen, Aufspritzen oder ähnliche Verfahren gebildet werden. Es ist ferner möglich, die Stabilität der Eigenschaften der Halbleitereinrichtung durch die thermische Behandlung in Wasserdampf von bis zu 400°C zu verbessern. Es ist auch möglich, die Herstellungskontrolle und die Qualitätsprüfung der fertiggestellten Einrichtungen zu erleichtern, indem die Verdrahtungsschichten durch Farbgeber aus isolierendem Material, z. B. Manganoxid, Kobaltoxid, Kupferoxid, Eisenoxid und Chromoxid, unterscheidbar gemacht werden.
Hierzu 3 Blatt Zeichnungen
30
35
40
45
50
55
60
65

Claims (1)

Patentansprüche:
1. Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einer Leiterschicht auf einem Halbleiterkörper, wobei die Leiterschicht eine Anzahl von Leitern bildet, die durch isolierende Bereiche umgeben und voneinander getrennt sind und selektiv mit in dem Halbleiterkörper ausgebildeten Schaltungselementzonen kontaktiert sind, mit folgenden Verfahrensschritten:
DE1930669A 1968-06-17 1969-06-18 Verfahren zur Herstellung einer integrierten Halbleiterschaltung Expired DE1930669C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP43041769A JPS5142472B1 (de) 1968-06-17 1968-06-17
JP92569A JPS51839B1 (de) 1968-12-28 1968-12-28

Publications (2)

Publication Number Publication Date
DE1930669A1 DE1930669A1 (de) 1970-06-11
DE1930669C2 true DE1930669C2 (de) 1986-11-27

Family

ID=26334042

Family Applications (2)

Application Number Title Priority Date Filing Date
DE1967363A Expired DE1967363C2 (de) 1968-06-17 1969-06-18
DE1930669A Expired DE1930669C2 (de) 1968-06-17 1969-06-18 Verfahren zur Herstellung einer integrierten Halbleiterschaltung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE1967363A Expired DE1967363C2 (de) 1968-06-17 1969-06-18

Country Status (6)

Country Link
US (1) US3988214A (de)
DE (2) DE1967363C2 (de)
FR (1) FR2011079A1 (de)
GB (1) GB1276745A (de)
MY (1) MY7500214A (de)
NL (1) NL161617C (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
FR2074675A1 (en) * 1970-01-16 1971-10-08 Semi Conducteurs Mos transistors prodn - with improved resistance to cosmic radiation
US3865624A (en) * 1970-06-29 1975-02-11 Bell Telephone Labor Inc Interconnection of electrical devices
JPS5347669B1 (de) * 1971-01-14 1978-12-22
JPS5347946Y2 (de) * 1974-08-13 1978-11-16
US4005452A (en) * 1974-11-15 1977-01-25 International Telephone And Telegraph Corporation Method for providing electrical isolating material in selected regions of a semiconductive material and the product produced thereby
JPS588588B2 (ja) * 1975-05-28 1983-02-16 株式会社日立製作所 半導体集積回路
JPS5851425B2 (ja) * 1975-08-22 1983-11-16 株式会社日立製作所 ハンドウタイソウチ
DE2642471A1 (de) * 1976-09-21 1978-03-23 Siemens Ag Verfahren zur herstellung von mehrlagenverdrahtungen bei integrierten halbleiterschaltkreisen
JPS5351985A (en) * 1976-10-22 1978-05-11 Hitachi Ltd Semiconductor wiring constitution
NL7702814A (nl) * 1977-03-16 1978-09-19 Philips Nv Halfgeleiderinrichting en werkwijze ter ver- vaardiging daarvan.
US4278737A (en) 1978-08-04 1981-07-14 United States Borax & Chemical Corporation Anodizing aluminum
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
US5580825A (en) * 1993-09-20 1996-12-03 International Technology Exchange Corp. Process for making multilevel interconnections of electronic components
TW297142B (de) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US6777763B1 (en) 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6747627B1 (en) 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
EP0734059B1 (de) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
US6586325B2 (en) * 2001-06-26 2003-07-01 Cosmos Vacuum Technology Corporation Process for making an electronic device having a multilevel structure
US20040061232A1 (en) * 2002-09-27 2004-04-01 Medtronic Minimed, Inc. Multilayer substrate
US8003513B2 (en) * 2002-09-27 2011-08-23 Medtronic Minimed, Inc. Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures
US8563336B2 (en) * 2008-12-23 2013-10-22 International Business Machines Corporation Method for forming thin film resistor and terminal bond pad simultaneously
CN110870067B (zh) * 2017-05-29 2024-04-02 芬兰国家技术研究中心股份公司 半导体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3169892A (en) * 1959-04-08 1965-02-16 Jerome H Lemelson Method of making a multi-layer electrical circuit
US3337426A (en) * 1964-06-04 1967-08-22 Gen Dynamics Corp Process for fabricating electrical circuits
US3356858A (en) 1963-06-18 1967-12-05 Fairchild Camera Instr Co Low stand-by power complementary field effect circuitry
FR1522101A (fr) * 1966-05-09 1968-04-19 Motorola Inc Circuit intégré monolithe
US3386894A (en) * 1964-09-28 1968-06-04 Northern Electric Co Formation of metallic contacts

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3351825A (en) * 1964-12-21 1967-11-07 Solitron Devices Semiconductor device having an anodized protective film thereon and method of manufacturing same
USB422695I5 (de) * 1964-12-31 1900-01-01
FR1471636A (fr) * 1965-03-31 1967-03-03 Ibm Structure de transistor
US3442701A (en) * 1965-05-19 1969-05-06 Bell Telephone Labor Inc Method of fabricating semiconductor contacts
US3634203A (en) * 1969-07-22 1972-01-11 Texas Instruments Inc Thin film metallization processes for microcircuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3169892A (en) * 1959-04-08 1965-02-16 Jerome H Lemelson Method of making a multi-layer electrical circuit
US3356858A (en) 1963-06-18 1967-12-05 Fairchild Camera Instr Co Low stand-by power complementary field effect circuitry
US3337426A (en) * 1964-06-04 1967-08-22 Gen Dynamics Corp Process for fabricating electrical circuits
US3386894A (en) * 1964-09-28 1968-06-04 Northern Electric Co Formation of metallic contacts
FR1522101A (fr) * 1966-05-09 1968-04-19 Motorola Inc Circuit intégré monolithe

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ullmanns Encyklopädie der technischen Chemie, 3. Auflage, Bd. 3, München-Berlin 1953, S. 419 - 421 *
US-Z: IBM Techn. Discl. Bull., Bd. 10, Nr. 1, Juni 1967, S. 8-9 *

Also Published As

Publication number Publication date
NL6909115A (de) 1969-12-19
US3988214A (en) 1976-10-26
MY7500214A (en) 1975-12-31
FR2011079A1 (de) 1970-02-27
NL161617C (nl) 1980-02-15
DE1967363C2 (de) 1988-02-18
DE1930669A1 (de) 1970-06-11
GB1276745A (en) 1972-06-07
NL161617B (nl) 1979-09-17

Similar Documents

Publication Publication Date Title
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2217538C3 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE2263149C3 (de) Isolierschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3340563C2 (de) Schichtkondensator und Verfahren zur Herstellung desselben
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE2611158A1 (de) Verfahren zum herstellen von oeffnungen in siliciumkoerpern
DE3314100A1 (de) Verfahren zum herstellen eines integrierten kondensators und eine auf diese weise erhaltene anordnung
DE2052424A1 (de) Verfahren zum Herstellen elektrischer Leitungsverbindungen
DE3874785T2 (de) Duennfilmkondensator.
DE2632049A1 (de) Erhabene kontaktflecken bei halbleiterbauelementen und verfahren zur herstellung
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE2313106A1 (de) Verfahren zum herstellen eines elektrischen verbindungssystems
DE2540352A1 (de) Verfahren zur selektiven oxydation
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE2140108A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE3226097C2 (de)
DE1589890A1 (de) Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung
DE69223118T2 (de) Dünnschicht-Transistor-Panel und dessen Herstellungsmethode
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2532608C2 (de) Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung

Legal Events

Date Code Title Description
8125 Change of the main classification

Ipc: H01L 23/48

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 1967363

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 1967363

D2 Grant after examination
8364 No opposition during term of opposition
AH Division in

Ref country code: DE

Ref document number: 1967363

Format of ref document f/p: P